TWI423310B - 畫素結構 - Google Patents
畫素結構 Download PDFInfo
- Publication number
- TWI423310B TWI423310B TW100120435A TW100120435A TWI423310B TW I423310 B TWI423310 B TW I423310B TW 100120435 A TW100120435 A TW 100120435A TW 100120435 A TW100120435 A TW 100120435A TW I423310 B TWI423310 B TW I423310B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- layer
- conductive layer
- region
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims description 98
- 239000003990 capacitor Substances 0.000 claims description 78
- 239000004065 semiconductor Substances 0.000 claims description 66
- 239000013078 crystal Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 327
- 239000000463 material Substances 0.000 description 44
- 239000007769 metal material Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 7
- 238000005401 electroluminescence Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910052684 Cerium Inorganic materials 0.000 description 4
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 4
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 4
- 229910000420 cerium oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- -1 polypropylenes Polymers 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229920001744 Polyaldehyde Polymers 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 101000921780 Solanum tuberosum Cysteine synthase Proteins 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 229920000233 poly(alkylene oxides) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 150000004291 polyenes Chemical class 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920001470 polyketone Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 150000005846 sugar alcohols Polymers 0.000 description 1
- WHXAGNPBEKUGSK-UHFFFAOYSA-N zinc antimony(3+) indium(3+) oxygen(2-) Chemical compound [Sb+3].[Zn+2].[O-2].[In+3].[O-2].[O-2].[O-2] WHXAGNPBEKUGSK-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0041—Devices characterised by their operation characterised by field-effect operation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Description
本發明是有關於一種半導體元件,且特別是有關於一種畫素結構。
有機發光元件是一種自發光性之發光元件。由於使用有機發光元件之顯示器具有無視角限制、低製造成本、高反應速度(約為液晶的百倍以上)、省電、可使用於可攜式機器、工作溫度範圍大以及重量輕且可隨硬體設備小型化及薄型化等等。因此,使用有機發光元件之顯器具有極大的發展潛力,可望成為下一世代的新穎平面顯示器。
通常有機發光元件之顯示器的一個畫素結構可由多個薄膜電晶體以及一個電容器之搭配來驅動此畫素結構。然而,因畫素電路結構中使用多個薄膜電晶體,所述多個薄膜電晶體勢必佔據此畫素結構特定的面積。如此一來,畫素電路結構中就沒有多餘的空間可以再設置其他構件。或者是,所述畫素電路結構就不易縮小化,而難以應用於高解析度的顯示器上。
本發明提供一種畫素結構,其可以節省畫素結構之構件所需佔用的面積。
本發明提出一種畫素結構,其包括半導體層、第一絕緣層、第一導電層、第二絕緣層、第二導電層、第三絕緣層、第三導電層以及畫素電極。半導體層包括至少一源極區以及至少一汲極區。第一絕緣層覆蓋半導體層。第一導電層位於第一絕緣層上,第一導電層包括至少一閘極。第二絕緣層覆蓋第一導電層。第二導電層位於第二絕緣層上,第二導電層包括至少一源極電極、至少一汲極電極以及至少一下電極,且所述至少一源極電極以及至少一汲極電極分別與對應的至少一源極區以及至少一汲極區電性連接,其中所述至少一源極區、至少一源極電極、至少一汲極區、至少一汲極電極以及至少一閘極構成至少一薄膜電晶體。第三絕緣層覆蓋第二導電層。第三導電層位於第三絕緣層上,第三導電層包括至少一上電極,其中第三導電層之至少一上電極以及第二導電層之至少一下電極構成至少一電容器。畫素電極與所述至少一薄膜電晶體電性連接。
本發明另提出一種畫素結構,其包括半導體層、第一絕緣層、第一導電層、第二絕緣層、第二導電層、第三絕緣層、第三導電層以及畫素電極。半導體層包括至少一源極區、至少一汲極區以及至少一第一電極。第一絕緣層覆蓋半導體層。第一導電層位於第一絕緣層上,第一導電層包括至少一閘極以及至少一第二電極,所述至少一閘極位於至少一源極區以及該少一汲極區的上方,且所述至少一第二電極位於至少一第一電極的上方。第二絕緣層覆蓋第一導電層。第二導電層位於第二絕緣層上,第二導電層包括至少一第三電極,其位於至少一第二電極的上方,其中半導體層之至少一第一電極、第一導電層之至少一第二電極以及第二導電層之至少一第三電極構成至少一電容器。第三絕緣層覆蓋第二導電層。第三導電層位於第三絕緣層上,第三導電層包括至少一源極電極以及至少一汲極電極,且所述至少一源極電極以及至少一汲極電極分別與對應的至少一源極區以及至少一汲極區電性連接,其中所述至少一源極區、至少一源極電極、至少一汲極區、至少一汲極電極以及至少一閘極構成至少一薄膜電晶體。畫素電極與所述至少一薄膜電晶體電性連接。
基於上述,在本發明之一實施例之畫素結構中,電容器是利用第二導電層以及第三導電層來構成,因此電容器所設置的位置可以與半導體層有局部的重疊,藉以達到縮小畫素結構整體所需佔用之面積之目的。另外,根據另一實施例,電容器是利用半導體層、第一導電層以及第二導電層組成,此實施例之電容器可以在維持一定的電容值之前提下降低電容器所需的面積,進而達到縮小畫素結構整體所需佔用之面積之目的。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1是根據本發明一實施例之畫素結構的等效電路圖。圖2是根據本發明一實施例之畫素結構的上視示意圖。圖5是沿著圖2之剖面線I-I’以及II-II’的剖面示意圖。圖3A是圖2之畫素結構之半導體層的上視示意圖。圖3B是圖2之畫素結構之第一導電層的上視示意圖。圖3C是圖2之畫素結構之第二導電層的上視示意圖。圖3D是圖2之畫素結構之第三導電層的上視示意圖。
請參照圖1、圖2、圖3A、圖3B、圖3C、圖3D以及圖5,本實施例之畫素結構是設置在基板100上,其包括半導體層PO、第一絕緣層102、第一導電層M1、第二絕緣層104、第二導電層M2、第三絕緣層106、第三導電層M3以及畫素電極PE。在本實施例中,所述畫素結構是以應用於有機電致發光顯示器之畫素結構且具有6個薄膜電晶體以及1個電容器(6T1C)之架構為例來說明,但本發明不限於此。在其他實施例中,此畫素結構也可以是2T1C之結構、1T1C之結構或是其他種薄膜電晶體以及電容器之組合,且此畫素結構也可以應用於其他種顯示器,例如是液晶顯示器、電泳顯示器、電濕潤顯示器或是其他種顯示器。另外,為了詳細說明本實施例,圖5之剖面圖是針對6T1C之畫素結構中的第五薄膜電晶體之剖面為來說明。由於6T1C之畫素結構中之6個薄膜電晶體大致相同,因此此領域技術人員藉由圖5之第五薄膜電晶體之剖面圖應當可以理解其他5個薄膜電晶體之剖面架構。
基板100之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如:導電材料、金屬、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。另外,在基板100上可進一步覆蓋一層絕緣層或是緩衝層(未繪示)。
半導體層PO是設置在基板100上,其材質可為非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料(例如:銦鋅氧化物、銦鍺鋅氧化物、或是其它合適的材料、或上述之組合)、或其它合適的材料、或含有摻雜物(dopant)於上述材料中、或上述之組合。半導體層PO包括至少一源極區以及至少一汲極區,且在源極區以及汲極區之間的區域為通道區。根據本實施例,半導體層PO之佈局示意圖如圖3A所示,半導體層PO主要是用來作為6個薄膜電晶體之通道區、源極區以及汲極區。
根據本實施例,半導體層PO在預定形成第五薄膜電晶體T5之處具有源極區S5、汲極區D5以及通道區CH5。類似地,半導體層PO在預定形成第一薄膜電晶體T1之處具有源極區S1、汲極區D1以及通道區(未標示);半導體層PO在預定形成第二薄膜電晶體T2之處具有源極區S2、汲極區D2以及通道區(未標示);半導體層PO在預定形成第三薄膜電晶體T3之處具有源極區S3、汲極區D3以及通道區(未標示);半導體層PO在預定形成第四薄膜電晶體T4之處具有源極區S4、汲極區D4以及通道區(未標示);半導體層PO在預定形成第六薄膜電晶體T6之處具有源極區S6、汲極區D6以及通道區(未標示)。
第一絕緣層102覆蓋半導體層PO。第一絕緣層102的材料包含無機材料(例如:氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。
第一導電層M1位於第一絕緣層102上。基於導電性的考量,第一導電層M1一般是使用金屬材料。然,本發明不限於此,根據其他實施例,第一導電層M1也可以使用其他導電材料,例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導電材料的堆疊層。根據本實施例,第一導電層M1之佈局示意圖如圖3B所示,其主要包含了6個薄膜電晶體之閘極。舉例來說,第一導電層M1在預定形成第五薄膜電晶體T5之處具有閘極G5(如圖1以及圖5所示)。
類似地,第一導電層M1在預定形成第一薄膜電晶體T1之處具有閘極G1;第一導電層M1在預定形成第二薄膜電晶體T2之處具有閘極G2;第一導電層M1在預定形成第三薄膜電晶體T3之處具有閘極G3;第一導電層M1在預定形成第四薄膜電晶體T4之處具有閘極G4;且第一導電層M1在預定形成第六薄膜電晶體T6之處具有閘極G6。另外,在本實施例中,第一導電層M1更包括了掃描線SLn、掃描線SLn-1以及發光訊號線EM,其中掃描線SLn與閘極G3電性連接,掃描線SLn-1與閘極G1電性連接,且發光訊號線EM與閘極G5、G2電性連接。此外,第一導電層M1還可進一步包括參考訊號線RL(如圖1所示)。
第二絕緣層104覆蓋第一導電層M1。第二絕緣層104可為單層或是多層絕緣材料,第二絕緣層104也可稱為平坦層。第二絕緣層104的材料包含無機材料(例如:氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。
第二導電層M2位於第二絕緣層104上。基於導電性的考量,第二導電層M2一般是使用金屬材料。然,本發明不限於此,根據其他實施例,第二導電層M2也可以使用其他導電材料,例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導電材料的堆疊層。根據本實施例,第二導電層M2之佈局示意圖如圖3C所示,其主要包含了6個薄膜電晶體之源極電極、汲極電極以及電容器的下電極。舉例來說,如圖5所示,第二導電層M2在預定形成第五薄膜電晶體T5之處具有對應的源極電極SE5以及汲極電極DE5,所述源極電極SE5以及汲極電極DE5分別與對應的源極區S5以及汲極區D5電性連接,且所述源極區S5、源極電極SE5、汲極區D5、汲極電極DE5以及閘極G5構成第五薄膜電晶體T5。
類似地,第二導電層M2在預定形成第一薄膜電晶體T1之處具有源極電極以及汲極電極(未標示)。源極電極以及汲極電極分別與對應的源極區S1以及汲極區D1電性連接。所述源極區S1、源極電極、汲極區D1、汲極電極以及閘極G1構成第一薄膜電晶體T1。第二導電層M2在預定形成第二薄膜電晶體T2之處具有對應的源極電極以及汲極電極(未標示),所述源極電極以及汲極電極分別與對應的源極區S2以及汲極區D2電性連接,且所述源極區S2、源極電極、汲極區D2、汲極電極以及閘極G2構成第二薄膜電晶體T2。第二導電層M2在預定形成第三薄膜電晶體T3之處具有對應的源極電極以及汲極電極(未標示),所述源極電極以及汲極電極分別與對應的源極區S3以及汲極區D3電性連接,且所述源極區S3、源極電極、汲極區D3、汲極電極以及閘極G3構成第三薄膜電晶體T3。第二導電層M2在預定形成第四薄膜電晶體T4之處具有對應的源極電極以及汲極電極(未標示),所述源極電極以及汲極電極分別與對應的源極區S4以及汲極區D4電性連接,且所述源極區S4、源極電極、汲極區D4、汲極電極以及閘極G4構成第四薄膜電晶體T4。第二導電層M2在預定形成第六薄膜電晶體T6之處具有對應的源極電極以及汲極電極(未標示),所述源極電極以及汲極電極分別與對應的源極區S6以及汲極區D6電性連接,且所述源極區S6、源極電極、汲極區D6、汲極電極以及閘極G6構成第六薄膜電晶體T6。上述之源極電極以及汲極電極是透過接觸窗V1~V6而與對應的源極區以及汲極區電性連接。
除此之外,第二導電層M2在預定形成電容器CS之處具有下電極BE,且下電極BE與源極S1、汲極D3以及閘極G4電性連接,如圖1所示。另外,第二導電層M2更包括資料線DL以及電源線Vdd。資料線DL與源極S6電性連接且電源線Vdd與汲極D2電性連接,如圖1、圖2以及圖3C所示。
第三絕緣層106覆蓋第二導電層M2。第三絕緣層106的材料包含無機材料(例如:氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。
第三導電層M3位於第三絕緣層106上。基於導電性的考量,第三導電層M3一般是使用金屬材料。然,本發明不限於此,根據其他實施例,第三導電層M3也可以使用其他導電材料,例如是合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導電材料的堆疊層。根據本實施例,第三導電層M3之佈局示意圖如圖3D所示,其主要包含了電容器CS之上電極TE,且上電極TE與電源線Vdd透過接觸窗V8~V9電性連接,如圖3D以及圖5所示。另外,根據本實施例,第三導電層M3可進一步包括導電圖案E,且導電圖案E透過接觸窗V10而與汲極電極DE5電性連接。此導電圖案E以及接觸窗V10的設計主要是用來電性連接汲極電極DE5以及後續所所形成的膜層。
承上所述,本實施例之電容器CS是由第三導電層M3之上電極TE、第二導電層M2之下電極BE以及位於上電極TE以及下電極BE之間的第三絕緣層106所構成。因此,所述畫素結構之電容器CS的佈局示意圖如圖4所示。
畫素電極PE與上述之薄膜電晶體電性連接。根據本實施例,在第三絕緣層106上更覆蓋有一層平坦層110,且畫素電極PE是設置在平坦層110上。畫素電極PE是透過接觸窗V與薄膜電晶體T5之汲極電極DE5電性連接。更詳細來說,畫素電極PE是透過接觸窗V而與導電圖案電性連接,導電圖案E又透過接觸窗V10而與汲極電極DE5電性連接,因此可使得畫素電極PE與薄膜電晶體T5之汲極電極DE5電性連接。畫素電極PE可為穿透式畫素電極、反射式畫素電極或是半穿透半反射式畫素電極。
承上所述,在本實例之畫素結構中,電容器CS之下電極BE以及上電極TE分別是設置在第二導電層M2以及第三導電層M3。換言之,電容器CS並未使用半導體層PO作為其電極,因此在此畫素結構中,電容器CS所設置的位置可以與半導體層PO有重疊(未繪示),以達到降低畫素結構整體所需佔用的面積之目的。以本實施例之6T1C之畫素結構為例,在與傳統6T1C之畫素結構具有相同的效能之前提之下,本實施例將電容器設置在第二導電層M2以及第三導電層M3之架構相較於傳統6T1C之畫素結構來說,可以節省20%~30%的面積。
在此實施例中,上述圖2以及圖5之畫素結構是應用於有機電致發光發顯示器中。圖6是於圖2之畫素結構上形成有機發光二極體元件之示意圖。請參照圖6,此有機電致發光顯示器之畫素結構更進一步設置發光區定義層112、發光層OE以及電極層CA,其中畫素電極PE、發光層OE以及電極層CA即構成有機發光二極體元件OLED。
發光區定義層112是位於畫素電極PE上,且發光區定義層112具有開口112a,以暴露出畫素電極PE。發光區定義層112之材料包含無機材料(例如:氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料(例如:聚酯類(PET)、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、或其它合適的材料、或上述之組合)、或其它合適的材料、或上述之組合。發光層OE位於發光區定義層112之開口112a所暴露出的畫素電極PE上。發光層OE可為紅色有機發光圖案、綠色有機發光圖案、藍色有機發光圖案或是混合各頻譜的光產生的不同顏色(例如白、橘、紫、...等)發光圖案。電極層CA位於發光層OE上,其材質主要是根據發光層OE之材料而選擇具有適當功函數之電極材料。
上述圖6之畫素結構是應用於有機電致發光顯示器,但本發明不限於此。根據其他實施例,將電容器CS之下電極BE以及上電極TE分別設置在第二導電層M2以及第三導電層M3之架構也可以應用於液晶顯示器、電泳顯示器、電濕潤顯示器或是其他種顯示器之畫素結構中,如下所述。
圖7是根據本發明一實施例之畫素結構的剖面示意圖。在圖7之畫素結構中,與上述圖2之畫素結構相同的元件以相同的符號表示,且不再重複說明。請參照圖7,此畫素結構是設置在基板100上,且基板100具有電容器區CR以及電晶體區TR。此畫素結構包括薄膜電晶體T、電容器CS以及畫素電極PE。
薄膜電晶體T設置在電晶體區TR中,其包括半導體層PO、閘極G、源極電極SE以及汲極電極DE。半導體層PO包括源極區S、汲極區D以及通道區CH。第一絕緣層102覆蓋半導體層PO。閘極G設置在半導體層PO之通道區CH上方的第一絕緣層102上。第二絕緣層104覆蓋閘極G,且源極電極SE以及汲極電極DE位於第二絕緣層104上,且分別與源極區S以及汲極區D電性連接。
電容器CS設置在電容器區CR中,其包括下電極BE以及上電極TE。下電極BE位於第二絕緣層104上,上電極TE位於第三絕緣層106上,且位於下電極BE以及上電極TE之間的第三絕緣層106是作為電容介電層。電容介電層可選用適當的材料及厚度,用以調整電容器CS的儲存電容值,可依設計者的需求而定;例如,使用較薄的電容介電層,可以使較小面積的電容器CS達到預設的儲存電容值,藉以得到更高解析度的顯示器。此外,半導體層PO可以在電容器CS之下方(未繪示),更加便於設計,本發明並不加以限定。
值得一提的是,在上述薄膜電晶體T以及電容器CS中,薄膜電晶體T之閘極G是屬於第一導電層;薄膜電晶體T之源極電極SE與汲極電極DE以及電容器CS之下電極BE是屬於第二導電層;且電容器CS之上電極TE是屬於第三導電層。
另外,在第三絕緣層106上可進一步覆蓋一層平坦層110,且畫素電極PE是設置在平坦層110上。畫素電極PE透過接觸窗V與薄膜電晶體T之汲極電極DE電性連接。
類似地,在本實施例之畫素結構中,因電容器CS之下電極BE以及上電極TE分別是設置在第二導電層M2以及第三導電層M3。換言之,電容器CS並未使用半導體層PO作為其電極,因此在此畫素結構中,電容器CS所設置的位置可以與半導體層PO有重疊,以達到降低畫素結構整體所需佔用的面積之目的。
圖1是根據本發明一實施例之畫素結構的等效電路圖。圖8是根據本發明一實施例之畫素結構的上視示意圖。圖9A是圖8之畫素結構之半導體層的上視示意圖。圖9B是圖8之畫素結構之第一導電層的上視示意圖。圖9C是圖8之畫素結構之第二導電層的上視示意圖。圖9D是圖8之畫素結構之第三導電層的上視示意圖。圖10是沿著圖8之剖面線I-I’以及II-II’的剖面示意圖。
請參照圖1、圖8、圖9A、圖9B、圖9C、圖9D以及圖10,本實施例之畫素結構是設置在基板200上,其包括半導體層PO’、第一絕緣層202、第一導電層M1’、第二絕緣層204、第二導電層M2’、第三絕緣層206、第三導電層M3’以及畫素電極PE。在本實施例中,所述畫素結構是以6個薄膜電晶體以及1個電容器(6T1C)之結構為例來說明,但本發明不限於此。在其他實施例中,畫素結構也可以是2T1C之結構、1T1C之結構或是其他種薄膜電晶體以及電容器之組合,且此畫素結構也可以應用於其他種顯示器,例如是液晶顯示器、電泳顯示器、電濕潤顯示器或是其他種顯示器。類似地,為了詳細說明本實施例,圖10之剖面圖是針對6T1C之畫素結構中的第五薄膜電晶體之剖面為來說明。由於6T1C之畫素結構中之6個薄膜電晶體大致相同,因此此領域技術人員藉由圖10之第五薄膜電晶體之剖面圖應當可以理解其他5個薄膜電晶體之剖面架構。
基板200之材質與第一實施例之基板100之材質相同或相似。
半導體層PO’是設置在基板200上,其材質與第一實施例之半導體層PO之材質相同或相似。半導體層PO’包括至少一源極區、至少一汲極區至少一第一電極,且在源極區以及汲極區之間的區域為通道區。根據本實施例,半導體層PO’之佈局示意圖如圖9A所示,其主要是用來作為6個薄膜電晶體之通道區、源極區、汲極區以及電容器之第一電極E1。舉例來說,如圖10所示,半導體層PO’在預定形成第五薄膜電晶體T5之處具有源極區S5、汲極區D5以及通道區CH5。
類似地,半導體層PO’在預定形成第一薄膜電晶體T1之處具有源極區S1、汲極區D1以及通道區(未標示);半導體層PO’在預定形成電容器CS之處具有第一電極E1半導體層PO’在預定形成第二薄膜電晶體T2之處具有源極區S2、汲極區D2以及通道區(未標示);半導體層PO’在預定形成第三薄膜電晶體T3之處具有源極區S3、汲極區D3以及通道區(未標示);半導體層PO在預定形成第四薄膜電晶體T4之處具有源極區S4、汲極區D4以及通道區(未標示);半導體層PO’在預定形成第六薄膜電晶體T6之處具有源極區S6、汲極區D6以及通道區(未標示)。
第一絕緣層202覆蓋半導體層PO’。第一絕緣層202與上述第一實施例之第一絕緣層102的材質相同或相似。
第一導電層M1’位於第一絕緣層102上。第一導電層M1’與上述第一實施例之第一導電層M1的材質相同或相似。根據本實施例,第一導電層M1’之佈局示意圖如圖9B所示,其主要包含了6個薄膜電晶體之閘極以及電容器之第二電極E2。舉例來說,第一導電層M1’在預定形成第五薄膜電晶體T5之處具有閘極G5,如圖10所示。
類似地,第一導電層M1’在預定形成第一薄膜電晶體T1之處具有閘極G1;第一導電層M1’在預定形成第二薄膜電晶體T2之處具有閘極G2;第一導電層M1’在預定形成第三薄膜電晶體T3之處具有閘極G3;第一導電層M1’在預定形成第四薄膜電晶體T4之處具有閘極G4;且第一導電層M1’在預定形成第六薄膜電晶體T6之處具有閘極G6。另外,在本實施例中,第一導電層M1’更包括了掃描線SLn掃描線SLn-1以及發光訊號線EM,其中掃描線SLn與閘極G3電性連接,掃描線SLn-1與閘極G1電性連接,且發光訊號線EM與閘極G5、G2電性連接。另外,第一導電層M1’在預定形成電容器CS之處具有第二電極E2,且第二電極E2位於第一電極E1的上方。
第二絕緣層204覆蓋第一導電層M1’。第二絕緣層204與上述第一實施例之第二絕緣層104的材質相同或相似。
第二導電層M2’位於第二絕緣層204上。第二導電層M2’與上述第一實施例之第二導電層M2的材質相同或相似。根據本實施例,第二導電層M2’之佈局示意圖如圖9C所示,其主要包含了電容器CS之第三電極E3,且第三電極E3位於第一導電層M1’之第二電極E2的上方,如圖10所示。因此,半導體層PO’之第一電極E1、第一導電層M1’之第二電極E2以及第二導電層M2’之第三電極E3構成電容器CS,其中位於半導體層PO’之第一電極E1與第一導電層M1’之第二電極E2之間之第一絕緣層202以及位於第一導電層M1’之第二電極E2以及第二導電層M2’之第三電極E3之間的第二絕緣層204是作為電容器CS之電容介電層。
第三絕緣層206覆蓋第二導電層M2’。第三絕緣層206之材質與上述第一實施例之第三絕緣層106之材質相同或相似。
第三導電層M3’位於第三絕緣層206上。第三導電層M3’之材質與上述第一實施例之第三導電層M3之材質相同或相似。根據本實施例,第三導電層M3’之佈局示意圖如圖9D所示,其主要包含了6個薄膜電晶體之源極電極以及汲極電極。舉例來說,第三導電層M3’在預定形成第五薄膜電晶體T5之處具有對應的源極電極SE5以及汲極電極DE5,所述源極電極SE5以及汲極電極DE5分別與對應的源極區S5以及汲極區D5電性連接,且所述源極區S5、源極電極SE5、汲極區D5、汲極電極DE5以及閘極G5構成第五薄膜電晶體T5。
類似地,第三導電層M3’在預定形成第一薄膜電晶體T1之處具有源極電極以及汲極電極(未標示)。源極電極以及汲極電極分別與對應的源極區S1以及汲極區D1電性連接。所述源極區S1、源極電極、汲極區D1、汲極電極以及閘極G1構成第一薄膜電晶體T1。第三導電層M3’在預定形成第二薄膜電晶體T2之處具有對應的源極電極以及汲極電極(未標示),所述源極電極以及汲極電極分別與對應的源極區S2以及汲極區D2電性連接,且所述源極區S2、源極電極、汲極區D2、汲極電極以及閘極G2構成第二薄膜電晶體T2。第三導電層M3’在預定形成第三薄膜電晶體T3之處具有對應的源極電極以及汲極電極(未標示),所述源極電極以及汲極電極分別與對應的源極區S3以及汲極區D3電性連接,且所述源極區S3、源極電極、汲極區D3、汲極電極以及閘極G3構成第三薄膜電晶體T3。第三導電層M3’在預定形成第四薄膜電晶體T4之處具有對應的源極電極以及汲極電極(未標示),所述源極電極以及汲極電極分別與對應的源極區S4以及汲極區D4電性連接,且所述源極區S4、源極電極、汲極區D4、汲極電極以及閘極G4構成第四薄膜電晶體T4。第三導電層M3’在預定形成第六薄膜電晶體T6之處具有對應的源極電極以及汲極電極(未標示),所述源極電極以及汲極電極分別與對應的源極區S6以及汲極區D6電性連接,且所述源極區S6、源極電極、汲極區D6、汲極電極以及閘極G6構成第六薄膜電晶體T6。上述之源極電極以及汲極電極是透過接觸窗V1’~V6’而與對應的源極區以及汲極區電性連接。
除此之外,第三導電層M3’更包括資料線DL以及電源線Vdd。資料線DL與源極S6電性連接,且電源線Vdd與汲極D2電性連接。另外,電源線Vdd更透過接觸窗V8’~V9’而與電容器CS之第二電極E2電性連接。另外,第三導電層M3’還包括訊號線L,且電容器CS之第三電極E3透過接觸窗V7’而與訊號線L電性連接。
畫素電極PE與上述之薄膜電晶體電性連接。根據本實施例,在第三絕緣層206上更覆蓋有一層平坦層210,且畫素電極PE是設置在平坦層210上。畫素電極PE是透過接觸窗V與薄膜電晶體T5之汲極電極DE5電性連接。畫素電極PE可為穿透式畫素電極、反射式畫素電極或是半穿透半反射式畫素電極。
承上所述,在本實例之畫素結構中,電容器CS是由半導體層PO’之第一電極E1、第一導電層M1’之第二電極E2以及第二導電層M2’之第三電極E3所構成。換言之,本實施例之電容器CS採用了三層導電結構來組成。因此,本實施例之電容器CS在與傳統6T1C之畫素結構之電容器具有相同的儲存電容值之前提之下,可以降低電容器CS所需佔用的面積,進而達到降低畫素結構整體所需佔用的面積之目的。以本實施例之6T1C之畫素結構為例,本實施例之電容器CS採用了三層導電層之架構相較於傳統6T1C之畫素結構來說,可以節省20%左右的面積。
由於上述之畫素結構是應用於有機電致發光發顯示器中。因此,此畫素結構進一步包括發光區定義層212、發光層OE以及電極層CA,如圖11所示。上述之畫素電極PE、發光層OE以及電極層CA即構成有機發光二極體元件OLED。
發光區定義層212是位於畫素電極PE上,且發光區定義層212具有開口212a,以暴露出畫素電極PE。發光區定義層212之材料與上述第一實施例之發光區定義層112之材質相同或相似。發光層OE位於發光區定義層212之開口212a所暴露出的畫素電極PE上。發光層OE可為紅色有機發光圖案、綠色有機發光圖案、藍色有機發光圖案或是混合各頻譜的光產生的不同顏色(例如白、橘、紫、...等)發光圖案。電極層CA位於發光層OE上,其材質主要是根據發光層OE之材料而選擇具有適當功函數之電極材料。
上述圖11之畫素結構是應用於有機電致發光顯示器,但本發明不限於此。根據其他實施例,電容器CS是由半導體層PO’之第一電極E1、第一導電層M1’之第二電極E2以及第二導電層M2’之第三電極E3所構成之架構也可以應用於液晶顯示器、電泳顯示器、電濕潤顯示器或是其他種顯示器之畫素結構中,如下所述。
圖12是根據本發明一實施例之畫素結構的剖面示意圖。在圖12之畫素結構中,與上述圖11之畫素結構相同的元件以相同的符號表示,且不再重覆說明。請參照圖12,此畫素結構是設置在基板200上,且基板200具有電容器區CR以及電晶體區TR。此畫素結構包括薄膜電晶體T、電容器CS以及畫素電極PE。
薄膜電晶體T設置在電晶體區TR中,其包括半導體層PO’、閘極G1、源極電極SE以及汲極電極DE。半導體層PO’包括源極區S1、汲極區D1以及通道區CH1。第一絕緣層202覆蓋半導體層PO’。閘極G1設置在半導體層PO’之通道區CH1上方的第一絕緣層202上。第二絕緣層204以及第三絕緣層206覆蓋閘極G1,且源極電極SE以及汲極電極DE位於第三絕緣層206上,且分別與源極區S以及汲極區D電性連接。
電容器CS設置在電容器區CR中,其包括第一電極E1、第二電極E2以及第三電極E3。第一電極E1位於基板200上,第二電極E2位於第一絕緣層202上,第三電極E3位於第二絕緣層204上。位於第一電極E1與第二電極E2之間之第一絕緣層202以及位於第二電極E2以及第三電極E3之間的第二絕緣層204是作為電容器CS之電容介電層。
值得一提的是,在上述薄膜電晶體T以及電容器CS中,電容器CS之第一電極E1與半導體層PO’(源極區S1、汲極區D1以及通道區CH1)是屬於同一膜層。薄膜電晶體T之閘極G1以及電容器CS之第二電極E2是屬於第一導電層。電容器CS之第三電極E3是屬於第二導電層。薄膜電晶體T之源極電極SE以及汲極電極DE是屬於第三導電層。
另外,在第三絕緣層106上可進一步覆蓋一層平坦層210,且畫素電極PE是設置在平坦層210上。畫素電極PE透過接觸窗V與薄膜電晶體T之汲極電極DE電性連接。
類似地,在本實施例之畫素結構中,因電容器CS是由半導體層PO’之第一電極E1、第一導電層M1’之第二電極E2以及第二導電層M2’之第三電極E3所構成。因此,本實施例之電容器CS在具有與傳統畫素結構之電容器相同的儲存電容值之前提之下,可以降低電容器CS所需佔用的面積,進而達到降低畫素結構整體所需佔用的面積之目的。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...基板
102、104、106、110...絕緣層
PO、PO’...半導體層
G、G1~G6...閘極
D、S1~S6...源極區
D、D1~D6...汲極區
CH、CH1...通道區
T、T1~T6...第一薄膜電晶體
SE1、SE5...源極電極
DE1、DE5...汲極電極
PE...畫素電極
V、V1~V10、V1’~V9’...接觸窗
BE...下電極
TE...上電極
E...導電圖案
DL...資料線
Vdd...電源線
EM...發光訊號線
SLn、SLn-1...掃描線
RL...參考訊號線
CS...電容器
M1、M1’...第一導電層
M2、M2’...第二導電層
M3、M3’...第三導電層
CR...電容器區
TR...電晶體區
E1~E3...電極
OLED...有機發光二極體元件
L...訊號線
圖1是根據本發明一實施例之畫素結構的等效電路圖。
圖2是根據本發明一實施例之畫素結構的上視示意圖。
圖3A是圖2之畫素結構之半導體層的上視示意圖。
圖3B是圖2之畫素結構之第一導電層的上視示意圖。
圖3C是圖2之畫素結構之第二導電層的上視示意圖。
圖3D是圖2之畫素結構之第三導電層的上視示意圖。
圖4是圖2之畫素結構之電容器的上視示意圖。
圖5是沿著圖2之剖面線I-I’以及II-II’的剖面示意圖。
圖6是於圖2之畫素結構上形成有機發光二極體元件之示意圖。
圖7是根據本發明一實施例之畫素結構的剖面示意圖。
圖8是根據本發明一實施例之畫素結構的上視示意圖。
圖9A是圖8之畫素結構之半導體層的上視示意圖。
圖9B是圖8之畫素結構之第一導電層的上視示意圖。
圖9C是圖8之畫素結構之第二導電層的上視示意圖。
圖9D是圖8之畫素結構之第三導電層的上視示意圖。
圖10是沿著圖8之剖面線I-I’以及II-II’的剖面示意圖。
圖11是於圖8之畫素結構上形成有機發光二極體元件之示意圖。
圖12是根據本發明一實施例之畫素結構的剖面示意圖。
100...基板
102、104、106、110...絕緣層
PO...半導體層
G5...閘極
S5...源極區
D5...汲極區
CH5...通道區
T5...第五薄膜電晶體
SE5...源極電極
DE5...汲極電極
PE...畫素電極
V、V3、V4、V8、V10...接觸窗
CS...電容器
BE...下電極
TE...上電極
E...導電圖案
DL...資料線
Vdd...電源線
Claims (8)
- 一種畫素結構,包括:一半導體層,該半導體層包括至少一源極區以及至少一汲極區;一第一絕緣層,覆蓋該半導體層;一第一導電層,位於該第一絕緣層上,該第一導電層包括至少一閘極;一第二絕緣層,覆蓋該第一導電層;一第二導電層,位於該第二絕緣層上,該第二導電層包括至少一源極電極、至少一汲極電極以及至少一下電極,且該至少一源極電極以及該至少一汲極電極分別與對應的該至少一源極區以及該至少一汲極區電性連接,其中該至少一源極區、該至少一源極電極、該至少一汲極區、該至少一汲極電極以及該至少一閘極構成至少一薄膜電晶體;一第三絕緣層,覆蓋該第二導電層;一第三導電層,位於該第三絕緣層上,該第三導電層包括至少一上電極,其中該第三導電層之該至少一上電極以及該第二導電層之該至少一下電極構成至少一電容器;以及一畫素電極,其與該至少一薄膜電晶體電性連接。
- 如申請專利範圍第1項所述之畫素結構,更包括一平坦層,覆蓋該第三導電層,其中該畫素電極位於該平坦層上。
- 如申請專利範圍第1項所述之畫素結構,更包括:一發光區定義層,位於該畫素電極上,且該發光區定義層具有一開口,以暴露出該畫素電極;一發光層,位於該開口所暴露出的該畫素電極上;以及一電極層,位於該發光層上。
- 如申請專利範圍第1項所述之畫素結構,其中該至少一薄膜電晶體包括六個薄膜電晶體。
- 一種畫素結構,包括:一半導體層,該半導體層包括至少一源極區、至少一汲極區、至少一通道區以及至少一第一電極;一第一絕緣層,覆蓋該半導體層;一第一導電層,位於該第一絕緣層上,該第一導電層包括至少一閘極以及至少一第二電極,該至少一閘極位於該至少一通道區的上方,且該至少一第二電極位於該至少一第一電極的上方;一第二絕緣層,覆蓋該第一導電層;一第二導電層,位於該第二絕緣層上,該第二導電層包括至少一第三電極,其位於該至少一第二電極的上方,其中該半導體層之該至少一第一電極、該第一導電層之該至少一第二電極以及該第二導電層之該至少一第三電極構成至少一電容器;一第三絕緣層,覆蓋該第二導電層;一第三導電層,位於該第三絕緣層上,該第三導電層 包括至少一源極電極以及至少一汲極電極,且該至少一源極電極以及該至少一汲極電極分別與對應的該至少一源極區以及該至少一汲極區電性連接,其中該至少一源極區、該至少一源極電極、該至少一汲極區、該至少一汲極電極、該至少一通道區以及該至少一閘極構成至少一薄膜電晶體;以及一畫素電極,其與該至少一薄膜電晶體電性連接。
- 如申請專利範圍第5項所述之畫素結構,更包括一平坦層,覆蓋該第三導電層,其中該畫素電極位於該平坦層上。
- 如申請專利範圍第5項所述之畫素結構,更包括:一發光區定義層,位於該畫素電極上,且該發光區定義層具有一開口,以暴露出該畫素電極;一發光層,位於該開口所暴露出的該畫素電極上;以及一電極層,位於該發光層上。
- 如申請專利範圍第5項所述之畫素結構,其中該至少一薄膜電晶體包括六個薄膜電晶體。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100120435A TWI423310B (zh) | 2011-06-10 | 2011-06-10 | 畫素結構 |
CN201110330165.1A CN102386209B (zh) | 2011-06-10 | 2011-10-24 | 像素结构 |
US13/365,221 US8487311B2 (en) | 2011-06-10 | 2012-02-02 | Pixel structure |
US13/905,073 US8766267B2 (en) | 2011-06-10 | 2013-05-29 | Pixel structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100120435A TWI423310B (zh) | 2011-06-10 | 2011-06-10 | 畫素結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201250802A TW201250802A (en) | 2012-12-16 |
TWI423310B true TWI423310B (zh) | 2014-01-11 |
Family
ID=45825446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100120435A TWI423310B (zh) | 2011-06-10 | 2011-06-10 | 畫素結構 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8487311B2 (zh) |
CN (1) | CN102386209B (zh) |
TW (1) | TWI423310B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101486038B1 (ko) | 2012-08-02 | 2015-01-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
TWI489191B (zh) * | 2012-09-20 | 2015-06-21 | Au Optronics Corp | 畫素結構及薄膜電晶體 |
KR101959506B1 (ko) * | 2012-10-26 | 2019-03-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102045036B1 (ko) * | 2013-08-27 | 2019-11-14 | 엘지디스플레이 주식회사 | 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법 |
US10032413B2 (en) * | 2015-05-28 | 2018-07-24 | Lg Display Co., Ltd. | Organic light emitting display |
JP6597192B2 (ja) * | 2015-10-30 | 2019-10-30 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の駆動方法 |
US20170229554A1 (en) | 2016-02-05 | 2017-08-10 | Applied Materials, Inc. | High-k dielectric materials utilized in display devices |
CN105655380A (zh) * | 2016-03-17 | 2016-06-08 | 上海天马微电子有限公司 | 一种有机发光显示面板 |
US20180026055A1 (en) | 2016-07-19 | 2018-01-25 | Applied Materials, Inc. | Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices |
WO2018017360A2 (en) | 2016-07-19 | 2018-01-25 | Applied Materials, Inc. | High-k dielectric materials comprising zirconium oxide utilized in display devices |
JP6654997B2 (ja) * | 2016-11-10 | 2020-02-26 | 株式会社Joled | 薄膜トランジスタ基板 |
CN108155207B (zh) * | 2016-12-05 | 2020-08-28 | 群创光电股份有限公司 | 显示装置 |
TWI622844B (zh) | 2017-03-29 | 2018-05-01 | 友達光電股份有限公司 | 畫素單元與其製造方法 |
CN107248393B (zh) * | 2017-07-24 | 2019-04-26 | 上海交通大学 | 像素驱动单元及其形成方法、显示背板、像素驱动电路 |
CN115830996A (zh) | 2019-11-12 | 2023-03-21 | 群创光电股份有限公司 | 显示装置 |
CN113725229A (zh) * | 2020-05-26 | 2021-11-30 | 群创光电股份有限公司 | 显示装置 |
KR20220011243A (ko) * | 2020-07-20 | 2022-01-28 | 삼성디스플레이 주식회사 | 표시 장치 |
CN112582465A (zh) * | 2020-12-09 | 2021-03-30 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、像素电路及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200905338A (en) * | 2007-03-28 | 2009-02-01 | Epson Imaging Devices Corp | Liquid crystal device, method of manufacturing liquid crystal device, and electronic apparatus |
TW200945648A (en) * | 2008-04-23 | 2009-11-01 | Ind Tech Res Inst | Oganic thin film transistor and pixel and method for manufacturing the same and display panel |
CN101577283A (zh) * | 2008-05-06 | 2009-11-11 | 三星移动显示器株式会社 | 薄膜晶体管阵列构件和有机发光显示装置及其制造方法 |
TW201025243A (en) * | 2008-12-25 | 2010-07-01 | Chi Mei El Corp | Display apparatus and display panel |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6853052B2 (en) * | 2002-03-26 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a buffer layer against stress |
JP3858880B2 (ja) | 2002-10-31 | 2006-12-20 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR100696479B1 (ko) * | 2004-11-18 | 2007-03-19 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
KR101112549B1 (ko) | 2005-01-31 | 2012-06-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
CN100530605C (zh) * | 2007-07-09 | 2009-08-19 | 友达光电股份有限公司 | 画素结构及其制作方法 |
KR101074788B1 (ko) * | 2009-01-30 | 2011-10-20 | 삼성모바일디스플레이주식회사 | 평판 표시 장치 및 이의 제조 방법 |
TWI373853B (en) * | 2009-03-16 | 2012-10-01 | Au Optronics Corp | Active device array substrate and method for fabricating thereof |
KR20120065136A (ko) * | 2010-12-10 | 2012-06-20 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치와 이의 제조 방법 및 이의 제조 설비 |
-
2011
- 2011-06-10 TW TW100120435A patent/TWI423310B/zh active
- 2011-10-24 CN CN201110330165.1A patent/CN102386209B/zh active Active
-
2012
- 2012-02-02 US US13/365,221 patent/US8487311B2/en active Active
-
2013
- 2013-05-29 US US13/905,073 patent/US8766267B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200905338A (en) * | 2007-03-28 | 2009-02-01 | Epson Imaging Devices Corp | Liquid crystal device, method of manufacturing liquid crystal device, and electronic apparatus |
TW200945648A (en) * | 2008-04-23 | 2009-11-01 | Ind Tech Res Inst | Oganic thin film transistor and pixel and method for manufacturing the same and display panel |
CN101577283A (zh) * | 2008-05-06 | 2009-11-11 | 三星移动显示器株式会社 | 薄膜晶体管阵列构件和有机发光显示装置及其制造方法 |
TW201025243A (en) * | 2008-12-25 | 2010-07-01 | Chi Mei El Corp | Display apparatus and display panel |
Also Published As
Publication number | Publication date |
---|---|
CN102386209B (zh) | 2015-04-15 |
US8766267B2 (en) | 2014-07-01 |
TW201250802A (en) | 2012-12-16 |
US20130256674A1 (en) | 2013-10-03 |
CN102386209A (zh) | 2012-03-21 |
US8487311B2 (en) | 2013-07-16 |
US20120313100A1 (en) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI423310B (zh) | 畫素結構 | |
CN109659335B (zh) | 显示装置 | |
US10332919B2 (en) | Organic light-emitting diode (OLED) array substrate and manufacturing method thereof and display device | |
US11552151B2 (en) | Display device and method for manufacturing display device | |
TWI440173B (zh) | 有機發光二極體顯示器 | |
US10211264B2 (en) | Organic light emitting display device having a color filter on thin film transistor structure and method of manufacturing the same | |
CN105789266A (zh) | 一种oled阵列基板及其制备方法、显示装置 | |
US20080218061A1 (en) | Pixel structure of organic electroluminescent display panel and method of making the same | |
US20210376030A1 (en) | Organic light-emitting diode apparatus, fabircation method thereof, display panel, and display apparatus | |
US11121226B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
US11776449B2 (en) | Pixel circuit, display panel and display apparatus | |
TWI548100B (zh) | 薄膜電晶體、顯示面板以及其製造方法 | |
EP4064356A1 (en) | Display substrate and manufacturing method therefor, and display device | |
TWI406228B (zh) | 畫素結構以及有機發光元件的畫素結構 | |
WO2021168731A1 (zh) | 显示基板及其制备方法、显示装置 | |
US20220077269A1 (en) | Display device | |
TWI420663B (zh) | 有機發光裝置之畫素結構 | |
US20240196676A1 (en) | Display apparatus | |
WO2023016335A1 (zh) | 显示基板及显示装置 | |
JP2005215646A (ja) | 電気光学装置及び電子機器 |