KR100829778B1 - 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 - Google Patents

드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 Download PDF

Info

Publication number
KR100829778B1
KR100829778B1 KR1020070024954A KR20070024954A KR100829778B1 KR 100829778 B1 KR100829778 B1 KR 100829778B1 KR 1020070024954 A KR1020070024954 A KR 1020070024954A KR 20070024954 A KR20070024954 A KR 20070024954A KR 100829778 B1 KR100829778 B1 KR 100829778B1
Authority
KR
South Korea
Prior art keywords
data output
data
clock signal
clocks
delta value
Prior art date
Application number
KR1020070024954A
Other languages
English (en)
Inventor
박동욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070024954A priority Critical patent/KR100829778B1/ko
Priority to US12/073,684 priority patent/US8300003B2/en
Priority to CNA2008101428887A priority patent/CN101320540A/zh
Application granted granted Critical
Publication of KR100829778B1 publication Critical patent/KR100829778B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 드라이버는 클록 신호를 기초로 데이터를 각각 출력하는 복수개의 데이터 출력부들, 마스터 클록 신호를 입력받아 상기 입력된 마스터 클록 신호의 주기 내에서 서로 다른 위상을 가지고 상기 복수개의 데이터 출력부들의 개수에 상응하는 복수개의 클록들을 생성하고, 상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 다중 위상 클록 생성기를 포함한다. 따라서 동시에 출력되는 데이터를 분산하여 데이터가 동시에 전송될 때 발생되는 노이즈(예를 들어, 전자기파 장애 -EMI, Electromagnetic Interference- 및/또는 동시 스위칭 노이즈 -SSN, Simultaneous Switching Noise-)를 감소시킬 수 있다.
드라이버, 디스플레이 장치, EMI

Description

드라이버, 이를 포함하는 디스플레이 장치 및 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법{DRIVER, DISPLAY DEVICE HAVING THE SAME, AND METHOD FOR REDUCING NOISES GENERATED WHEN DATA ARE CONCURRENTLY TRANSMITTED}
도 1은 종래 디스플레이 장치의 소스 드라이버가 비디오 이미지 내의 한 라인을 출력할 때 생성되는 클록들을 나타내는 타이밍도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 소스 드라이버의 동작을 나타내는 블록도이다.
도 4는 본 발명의 다른 일 실시예에 따른 소스 드라이버의 동작을 나타내는 블록도이다.
도 5는 도 3 및 도 4에 나타난 소스 드라이버의 하나의 실시 동작을 설명하기 위한 타이밍도이다.
도 6은 도 3 및 도 4에 나타난 소스 드라이버의 다른 하나의 실시 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 소스 드라이버의 동작을 나타내 는 블록도이다.
도 8은 도 2에 나타난 디스플레이 장치에 공급되는 전원을 보여주기 위한 도면이다.
도 9는 도 5의 방법이 채택된 경우 접지전압(GND)에서 흐르는 전류를 나타내는 그래프이고, 도 10은 도 9를 푸리어 변환(fourier transform)한 그래프를 나타내는 그래프이다.
도 11은 도 6의 방법이 채택된 경우 전원전압(VDD)에서 흐르는 전류를 나타내는 그래프이고, 도 12는 도 6의 방법이 채택된 경우 접지전압(GND)에서 흐르는 전류를 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
210 : 디스플레이 패널 220 : 소스 드라이버
230 : 게이트 드라이버 240 : 타이밍 컨트롤러
본 발명은 드라이버에 관한 것으로 특히, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 드라이버, 이를 포함하는 디스플레이 장치 및 방법에 관한 것이다.
오늘날, 드라이버로부터 동시에 출력되는 데이터의 양이 증가됨에 따라 전자기파 장애(EMI, Electromagnetic Interference)와 같은 노이즈 역시 증가된다.
도 1은 종래 디스플레이 장치의 소스 드라이버가 비디오 이미지 내의 한 라인을 출력할 때 생성되는 클록들을 나타내는 타이밍도이다.
도 1에서, 소스 드라이버는 주기 T를 가지는 마스터 클록(610)을 입력받아 복수개의 클록들(120a ~ 120c)을 생성하고, 소스 드라이버는 복수개의 클록들을 이용하여 비디오 이미지 내의 한 라인을 출력한다.
또는 소스 드라이버는 복수개의 클록들(120a ~ 120c)을 이용하지 않고 주기 T를 가지는 마스터 클록(610)을 입력받아 입력된 마스터 클록(610)을 기초로 비디오 이미지 내의 한 라인을 출력할 수 있다.
평면 표시 장치 내에서 사용되는 소스 드라이버(즉, 데이터 드라이버)는 제어 신호를 기초로 평면 표시 장치의 한 라인에 상응하는 데이터를 동시에 출력해야 하므로, 평면 표시 장치의 크기가 증가됨에 따라 소스 드라이버에 의하여 발생하는 전자기파 장애(EMI, Electromagnetic Interference) 역시 증가된다.
전자기파 장애는 인체에 해로우므로, 전자기파 장애에 대한 국제 규격은 시간이 지남에 따라 더욱 엄격해지고 있다.
예를 들어, 국제무선장해특별위원회의 CISPR 22 규격은 전자기파 장애 레벨을 디스플레이 장치로부터 3 미터 떨어진 거리에서 측정하도록 하고, 주파수 대역 30 ~ 238 MHz 구간에서는 전자기파 장애 레벨이 40 dB을 초과하지 않도록 규정하고 있으며, 주파수 대역 238 ~ 1000 MHz 구간에서는 전자기파 장애 레벨은 49.8 dB을 초과하지 않도록 규정하고 있다.
따라서 데이터의 양이 증가함에 따라 증가될 수 있는 전자기파 장애 및 인터 페이스 간의 출력 파형을 변형시켜 데이터 샘플링에서 적절한 데이터 전송을 방해하는 동시 스위칭 노이즈(SSN, -Simultaneous Switching Noise-)를 줄일 수 있는 드라이버가 요구된다.
본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위하여 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시킬 수 있는 드라이버를 제공하는데 있다.
본 발명의 다른 목적은 상기 드라이버를 포함하는 디스플레이 장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시킬 수 있는 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 드라이버는 클록 신호를 기초로 데이터를 각각 출력하는 복수개의 데이터 출력부들, 마스터 클록 신호를 입력받아 상기 입력된 마스터 클록 신호의 주기 내에서 서로 다른 위상을 가지고 상기 복수개의 데이터 출력부들의 개수에 상응하는 복수개의 클록들을 생성하고, 상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 다중 위상 클록 생성기를 포함한다.
상기 다중 위상 클록 생성기는 상기 복수개의 데이터 출력부들의 데이터 출력 간격을 나타내는 델타 값을 기초로 상기 복수개의 클록들을 상기 복수개의 데이 터 출력부들에 각각 제공할 수 있다.
일 실시예에 따라, 상기 다중 위상 클록 생성기는 상기 복수개의 데이터 출력부들의 개수가 N이고 제1 클록 신호가 (i) 번째 데이터 출력부에 제공되는 경우에는, 제2 클록 신호를 (상기 i+상기 델타 값) 번째 데이터 출력부에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)할 수 있다.
상기 다중 위상 클록 생성기는 상기 (상기 i+상기 델타 값)이 상기 N을 초과하는 경우에는 상기 제2 클록 신호를 상기 (상기 i+상기 델타 값)을 상기 N으로 나눈 나머지 값에 상응하는 데이터 출력부에 제공할 수 있다.
상기 델타 값은 인접한 데이터 출력부들이 순차적으로 데이터를 출력할 때 생성되는 노이즈를 감소시키기 위하여 상기 데이터 출력 간격이 최대가 되는 값에 상응할 수 있다.
상기 다중 위상 클록 생성기는 상기 입력된 마스터 클록 신호의 주기 내에서 상기 복수개의 클록 신호들 중 하나를 제공받은 데이터 출력부가 상기 복수개의 클록 신호들 중 다른 하나를 제공받은 경우에는 상기 델타 값에 소정의 가중값을 더할 수 있다.
다른 일 실시예에 따라, 상기 다중 위상 클록 생성기는 상기 복수개의 데이터 출력부들이 N개의 그룹들로 나누어지는 경우에는 상기 복수개의 클록들을 상기 그룹들에 각각 제공할 수 있다.
상기 다중 위상 클록 생성기는 상기 그룹들의 개수가 N이고 제1 클록 신호가 (i) 번째 그룹에 제공되는 경우에는, 제2 클록 신호를 (i+1) 번째 그룹에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)할 수 있다.
예를 들어, 상기 그룹들은 버스를 각각 공유할 수 있고, 상기 다중 위상 클록 생성기는 위상 고정 루프 또는 지연 고정 루프에 의하여 구현될 수 있다.
상기 다른 목적을 달성하기 위하여 본 발명의 디스플레이 장치는 복수개의 게이트 라인들과 복수개의 데이터 라인들을 구비하는 디스플레이 패널, 상기 디스플레이 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버, 상기 디스플레이 패널의 데이터 라인들을 구동하기 위한 소스 드라이버 및 상기 게이트 드라이버 및 상기 소스 드라이버를 제어하는 타이밍 컨트롤러를 포함하고, 상기 소스 드라이버는 클록 신호를 기초로 데이터를 각각 출력하는 복수개의 데이터 출력부들, 상기 타이밍 컨트롤러로부터 마스터 클록 신호를 입력받아 상기 입력된 마스터 클록 신호의 주기 내에서 서로 다른 위상을 가지고 상기 복수개의 데이터 출력부들의 개수에 상응하는 복수개의 클록들을 생성하고, 상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 다중 위상 클록 생성기를 포함한다.
상기 다중 위상 클록 생성기는 상기 복수개의 데이터 출력부들의 데이터 출력 간격을 나타내는 델타 값을 기초로 상기 복수개의 클록들을 상기 복수개의 데이터 출력부들에 각각 제공할 수 있다.
일 실시예에 따라, 상기 다중 위상 클록 생성기는 상기 복수개의 데이터 출 력부들의 개수가 N이고 제1 클록 신호가 (i) 번째 데이터 출력부에 제공되는 경우에는, 제2 클록 신호를 (상기 i+상기 델타 값) 번째 데이터 출력부에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)할 수 있다.
상기 다중 위상 클록 생성기는 상기 (상기 i+상기 델타 값)이 상기 N을 초과하는 경우에는 상기 제2 클록 신호를 상기 (상기 i+상기 델타 값)을 상기 N으로 나눈 나머지 값에 상응하는 데이터 출력부에 제공할 수 있다.
상기 델타 값은 인접한 데이터 출력부들이 순차적으로 데이터를 출력할 때 생성되는 노이즈를 감소시키기 위하여 상기 데이터 출력 간격이 최대가 되는 값에 상응할 수 있다.
상기 다중 위상 클록 생성기는 상기 입력된 마스터 클록 신호의 주기 내에서 상기 복수개의 클록 신호들 중 하나를 제공받은 데이터 출력부가 상기 복수개의 클록 신호들 중 다른 하나를 제공받은 경우에는 상기 델타 값에 소정의 가중값을 더할 수 있다.
다른 일 실시예에 따라, 상기 다중 위상 클록 생성기는 상기 복수개의 데이터 출력부들이 N개의 그룹들로 나누어지는 경우에는 상기 복수개의 클록들을 상기 그룹들에 각각 제공할 수 있다.
상기 다중 위상 클록 생성기는 상기 그룹들의 개수가 N이고 제1 클록 신호가 (i) 번째 그룹에 제공되는 경우에는, 제2 클록 신호를 (i+1) 번째 그룹에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)할 수 있다.
예를 들어, 상기 그룹들은 버스를 각각 공유할 수 있고, 상기 다중 위상 클록 생성기는 위상 고정 루프 또는 지연 고정 루프에 의하여 구현될 수 있다.
상기 또 다른 목적을 달성하기 위하여 본 발명의 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법은 마스터 클록 신호를 입력받아 상기 입력된 마스터 클록 신호의 주기 내에서 서로 다른 위상을 가지고 복수개의 데이터 출력부들의 개수에 상응하는 복수개의 클록들을 생성하는 단계, 상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 단계를 포함한다.
상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 단계는 상기 복수개의 데이터 출력부들의 데이터 출력 간격을 나타내는 델타 값을 기초로 상기 복수개의 클록들을 상기 복수개의 데이터 출력부들에 각각 제공하는 단계를 포함할 수 있다.
상기 복수개의 클록들을 상기 복수개의 데이터 출력부들에 각각 제공하는 단계는 상기 복수개의 데이터 출력부들의 개수가 N이고 제1 클록 신호가 (i) 번째 데이터 출력부에 제공되는 경우에는, 제2 클록 신호를 (상기 i+상기 델타 값) 번째 데이터 출력부에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)하는 단계를 포함할 수 있다.
상기 제2 클록 신호를 (상기 i+상기 델타 값) 번째 데이터 출력부에 제공하 는 단계는 상기 (상기 i+상기 델타 값)이 상기 N을 초과하는 경우에는 상기 제2 클록 신호를 상기 (상기 i+상기 델타 값)을 상기 N으로 나눈 나머지 값에 상응하는 데이터 출력부에 제공하는 단계를 포함할 수 있다.
예를 들어, 상기 델타 값은 인접한 데이터 출력부들이 순차적으로 데이터를 출력할 때 생성되는 노이즈를 감소시키기 위하여 상기 데이터 출력 간격이 최대가 되는 값에 상응할 수 있다.
상기 복수개의 클록들을 상기 복수개의 데이터 출력부들에 각각 제공하는 단계는 상기 입력된 마스터 클록 신호의 주기 내에서 상기 복수개의 클록 신호들 중 하나를 제공받은 데이터 출력부가 상기 복수개의 클록 신호들 중 다른 하나를 제공받은 경우에는 상기 델타 값에 소정의 가중값을 더하는 단계를 포함할 수 있다.
상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 단계는 상기 복수개의 데이터 출력부들이 N개의 그룹들로 나누어지는 경우에는 상기 복수개의 클록들을 상기 그룹들에 각각 제공하는 단계를 포함할 수 있다.
상기 복수개의 클록들을 상기 그룹들에 각각 제공하는 단계는 상기 그룹들의 개수가 N이고 제1 클록 신호가 (i) 번째 그룹에 제공되는 경우에는, 제2 클록 신호를 (i+1) 번째 그룹에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)하는 단계를 포함할 수 있다.
예를 들어, 상기 그룹들은 버스를 각각 공유할 수 있다.
따라서 본 발명에서는 동시에 출력되는 데이터를 분산하여 데이터가 동시에 전송될 때 발생되는 노이즈(예를 들어, 전자기파 장애 -EMI, Electromagnetic Interference-)를 감소시킬 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이 다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하 본 발명의 실시예들을 도면과 함께 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블 록도이다.
도 2를 참조하면, 디스플레이 장치(200)는 디스플레이 패널(210), 소스 드라이버(220), 게이트 드라이버(230) 및 타이밍 컨트롤러(240)를 포함한다.
디스플레이 패널(210)은 비디오 또는 정지 영상을 표시하기 위한 복수개의 게이트 라인들과 복수개의 데이터 라인들을 포함한다.
소스 드라이버(220)는 디스플레이 패널(210)의 데이터 라인들을 구동한다. 즉, 소스 드라이버(220)는 디스플레이 패널(210)에 비디오 또는 정지 영상의 한 라인을 제공한다.
게이트 드라이버(230)는 디스플레이 패널(210)의 게이트 라인들을 구동한다. 즉, 게이트 드라이버(230)는 소스 드라이버(220)에 의하여 제공되는 한 라인을 게이트 라인들(즉, 디스플레이의 행) 중 적절한 곳에 표시한다.
타이밍 컨트롤러(240)는 소스 드라이버(220) 및 게이트 드라이버(230)를 제어한다. 즉, 타이밍 컨트롤러(240)는 소스 드라이버(220) 및 게이트 드라이버(230)의 동작 타이밍을 제어한다.
도 3은 본 발명의 일 실시예에 따른 소스 드라이버의 동작을 나타내는 블록도이다.
도 3을 참조하면, 소스 드라이버(300)는 다중 위상 클록 발생기(310) 및 제1 내지 제8 데이터 출력부들(320a ~ 320h)을 포함한다.
제1 내지 제8 데이터 출력부들(320a ~ 320h) 각각은 독립적인 채널(즉, 버스)을 포함하고, 클록 신호를 기초로 데이터를 출력한다. 예를 들어, 제1 내지 제8 데이터 출력부들(320a ~ 320h)은 소스 드라이버(300)에 제공되는 이미지의 한 라인 중 특정 컬럼을 각각 출력하는 컬럼 드라이버들에 상응할 수 있다.
다중 위상 클록 생성기(310)는 마스터 클록 신호를 입력받아 마스터 클록 신호의 주기(T) 내에서 서로 다른 위상을 가지고 제1 내지 제8 데이터 출력부들(320a ~ 320h)의 개수에 상응하는 복수개의 클록들(C1~C8)(즉, 8개의 클록들)을 생성하고, 복수개의 클록들(C1~C8) 각각을 제1 내지 제8 데이터 출력부들(320a ~ 320h)에 클록 신호로서 제공한다.
도 4는 본 발명의 다른 일 실시예에 따른 소스 드라이버의 동작을 나타내는 블록도이다.
도 4를 참조하면, 소스 드라이버(400)는 다중 위상 클록 발생기(410) 및 제1 내지 제8 데이터 출력부들(420a ~ 420h)을 포함한다.
제1 내지 제8 데이터 출력부들(420a ~ 420h) 각각은 채널(즉, 버스)을 공유하고, 클록 신호를 기초로 데이터를 출력한다. 예를 들어, 제1 내지 제8 데이터 출력부들(320a ~ 320h)은 소스 드라이버(300)에 제공되는 이미지의 한 라인 중 특정 컬럼을 각각 출력하는 컬럼 드라이버들에 상응할 수 있다.
다중 위상 클록 생성기(310)는 마스터 클록 신호를 입력받아 마스터 클록 신호의 주기(T) 내에서 서로 다른 위상을 가지고 제1 내지 제8 데이터 출력부들(320a ~ 320h)의 개수에 상응하는 복수개의 클록들(C1~C8)(즉, 8개의 클록들)을 생성하고, 복수개의 클록들(C1~C8) 각각을 제1 내지 제8 데이터 출력부들(320a ~ 320h)에 클록 신호로서 제공한다.
예를 들어, 제1 내지 제8 데이터 출력부들(320a ~ 320h)에 적절한 클록 신호를 제공하기 위하여, 다중 위상 클록 생성기(310)는 클록 신호뿐만 아니라 제1 내지 제8 데이터 출력부들(320a ~ 320h) 중 하나를 나타내는 식별자도 전송할 수 있다.
이하, 도 5 내지 도 6을 참조하여 도 3 및 도 4에 나타난 소스 드라이버의 동작을 설명한다.
도 5는 도 3 및 도 4에 나타난 소스 드라이버의 하나의 실시 동작을 설명하기 위한 타이밍도이다.
다중 클록 생성기(310 또는 410)는 제1 내지 제8 데이터 출력부들(DOU #1 ~ DOU #8)의 데이터 출력 간격을 나타내는 델타 값을 기초로 복수개의 클록들(C1 ~ C8)을 제1 내지 제8 데이터 출력부들(DOU #1 ~ DOU #8)에 각각 제공한다.
만일 델타 값이 1에 상응한다면, 복수개의 클록들(C1 ~ C8)은 순차적으로 제1 내지 제8 데이터 출력부들(DOU #1 ~ DOU #8)에 제공되고, 제1 내지 제8 데이터 출력부들(DOU #1 ~ DOU #8)은 복수개의 클록들(C1 ~ C8)의 천이 시점들(620a ~ 620h)에 데이터를 각각 출력한다.
즉, 델타 값이 1에 상응하고 복수개의 데이터 출력부들의 개수가 8에 상응한다면, 다중 위상 클록 생성기(310 또는 410)는 제1 클록 신호(예를 들어, C1)가 (i) 번째 데이터 출력부에 제공되는 경우에는, 제2 클록 신호(예를 들어, C2)를 (i + 1) 번째 데이터 출력부에 제공한다.
도 6은 도 3 및 도 4에 나타난 소스 드라이버의 다른 하나의 실시 동작을 설 명하기 위한 타이밍도이다.
다중 클록 생성기(310 또는 410)는 제1 내지 제8 데이터 출력부들(DOU #1 ~ DOU #8)의 데이터 출력 간격을 나타내는 델타 값을 기초로 복수개의 클록들(C1 ~ C8)을 제1 내지 제8 데이터 출력부들(DOU #1 ~ DOU #8)에 각각 제공한다.
만일 델타 값이 3에 상응한다면, 복수개의 클록들(C1 ~ C8)은 3개의 간격을 두어 제1 내지 제8 데이터 출력부들(DOU #1 ~ DOU #8)에 제공되고, 제1 내지 제8 데이터 출력부들(DOU #1 ~ DOU #8)은 복수개의 클록들(C1 ~ C8)의 천이 시점들(620a ~ 620h)에 데이터를 각각 출력한다.
즉, 델타 값이 3에 상응하고 복수개의 데이터 출력부들의 개수가 8에 상응한다면, 다중 위상 클록 생성기(310 또는 410)는 제1 클록 신호(예를 들어, C1)가 (i) 번째 데이터 출력부에 제공되는 경우에는, 제2 클록 신호(예를 들어, C2)를 (i + 3) 번째 데이터 출력부에 제공한다. 예를 들어, 제1 클록 신호(예를 들어, C1)가 1 번째 데이터 출력부에 제공되는 경우에는, 제2 클록 신호(예를 들어, C2)는 4 번째 데이터 출력부에 제공될 수 있다.
또한, 다중 위상 클록 생성기(310 또는 410)는 (i + 3)이 데이터 출력부들의 개수 8을 초과하는 경우에는, 제2 클록 신호를 (i + 3)을 8로 나눈 나머지 값에 상응하는 데이터 출력부에 제공한다. 예를 들어, 제3 클록 신호(예를 들어, C3)가 7 번째 데이터 출력부(DOU #7)에 제공되는 경우에는, 제4 클록 신호(예를 들어, C4)는 2 번째 데이터 출력부(DOU #2)에 제공될 수 있다.
델타 값은 인접한 데이터 출력부들이 순차적으로 데이터를 출력할 때 생성되 는 노이즈를 감소시키기 위하여, 데이터 출력 간격이 최대가 되는 값에 상응할 수 있다. 만일, 복수개의 데이터 출력부들의 개수가 8에 상응한다면, 델타 값은 4에 상응할 수 있다.
다중 위상 클록 생성기(310 또는 410)는 마스터 클록 신호의 주기(T) 내에서 복수개의 클록 신호들(C1 ~ C8) 중 하나를 제공받은 데이터 출력부가 복수개의 클록 신호들(C1 ~ C8) 중 다른 하나를 제공받은 경우에는 델타 값에 소정의 가중값을 더한다.
예를 들어, 델타 값이 4에 상응하고 복수개의 데이터 출력부들의 개수가 8에 상응한다면, 제1 클록 신호(C1)는 1 번째 데이터 출력부(DOU #1)에 제공될 수 있고, 제2 클록 신호(C2)는 5 번째 데이터 출력부(DOU #5)에 제공될 수 있으며, 제3 클록 신호(C3)는 다시 1 번째 데이터 출력부(DOU #1)에 제공될 수 있다. 한편 가중값이 더해진 후에는 델타 값은 다시 원래의 델타 값으로 복귀한다.
따라서 다중 위상 클록 생성기(310 또는 410)는 소정의 가중 값(예를 들어, 1)을 델타 값에 더하여 제3 클록 신호(C3)를 2번째 데이터 출력부(DOU #2)에 제공할 수 있다.
도 7은 본 발명의 또 다른 일 실시예에 따른 소스 드라이버의 동작을 나타내는 블록도이다.
도 7을 참조하면, 소스 드라이버(700)는 다중 위상 클록 발생기(710) 및 제1 내지 제8 데이터 출력부들(720a ~ 720h)을 포함한다.
제1 내지 제8 데이터 출력부들(720a ~ 720h)은 N 개의 그룹으로 나누어지고, 클록 신호를 기초로 데이터를 각각 출력한다. 예를 들어, 제1 내지 제8 데이터 출력부들(720a ~ 720h)은 버스를 각각 공유하는 제1 그룹(즉, 제1 내지 제4 데이터 출력부들(720a ~ 720d))과 제2 그룹(즉, 제5 내지 제8 데이터 출력부들(720e ~ 720h))으로 나누어질 수 있고, 제1 내지 제8 데이터 출력부들(720a ~ 720h)은 소스 드라이버(700)에 제공되는 이미지의 한 라인 중 특정 컬럼을 각각 출력하는 컬럼 드라이버들에 상응할 수 있다.
N 개의 그룹들 각각은 하나의 집적 회로에 구현될 수도 있고, 또는 N 개의 그룹들은 모두 하나의 집적 회로에 구현될 수도 있다.
다중 위상 클록 생성기(710)는 마스터 클록 신호를 입력받아 마스터 클록 신호의 주기(T) 내에서 서로 다른 위상을 가지고 제1 내지 제8 데이터 출력부들(720a ~ 720h)의 개수에 상응하는 복수개의 클록들(C1~C8)(즉, 8개의 클록들)을 생성하고, 복수개의 클록들(C1~C8) 각각을 제1 내지 제2 그룹들에 속한 제1 내지 제8 데이터 출력부들(720a ~ 720h)에 클록 신호로서 제공한다.
예를 들어, 제1 내지 제8 데이터 출력부들(720a ~ 720h)에 적절한 클록 신호를 제공하기 위하여, 다중 위상 클록 생성기(710)는 클록 신호뿐만 아니라 그룹 내의 데이터 출력부들(예를 들어, 720a ~ 720d) 중 하나를 나타내는 식별자도 전송할 수 있다.
이하, 도 7에 나타난 소스 드라이버의 동작을 설명한다.
다중 클록 생성기(710)는 복수개의 데이터 출력부들이 N개의 그룹들(예를 들어, 2개의 그룹들)로 나누어지는 경우에는 복수개의 클록들(C1 ~ C8)을 그룹들에 각각 제공한다.
다중 위상 클록 생성기(710)는 그룹들의 개수가 N이고 제1 클록 신호가 (i) 번째 그룹에 제공되는 경우에는, 제2 클록 신호를 (i+1) 번째 그룹에 제공한다. 예를 들어, 제1 클록 신호(C1)가 1 번째 그룹에 제공되는 경우에는 제2 클록 신호(C2)는 2 번째 그룹에 제공될 수 있다.
일 실시예에 따라, 다중 위상 클록 생성기(710)는 그룹에 대한 정보가 없는 경우라도 델타 값을 제어하여 복수의 클록들(C1 ~ C8)을 각각 그룹 별로 제공할 수 있다.
한편, 도 3, 도 4 및 도 7에 나타난 다중 위상 클록 생성기들(310, 410 및 710)은 위상 고정 루프(PLL, Phase Locked Loop) 또는 지연 고정 루프(Delay Locked Loop)에 의하여 구현될 수 있다.
도 8은 도 2에 나타난 디스플레이 장치에 공급되는 전원을 보여주기 위한 도면이다.
도 8을 참조하면, 디스플레이 장치(200)는 전원 유닛(810)을 더 포함하고, 전원 유닛(810)은 소스 드라이버(820) 내의 복수개의 데이터 출력부들(DOU #1 ~ DOU #8)에 전원전압(VDD) 및 접지전압(GND)을 제공한다.
이하, 도 9 내지 12는 모두 도 8의 시스템을 가정하여 시물레이션한 결과이다.
도 9는 도 5의 방법이 채택된 경우 접지전압(GND)에서 흐르는 전류를 나타내는 그래프이고, 도 10은 도 9를 푸리어 변환(fourier transform)한 그래프를 나타 내는 그래프이다.
제1 그래프(910)는 동시에 스위칭 되는 종래 방법이 사용된 경우 접지전압(GND)에서 흐르는 전류를 나타내는 그래프이고, 제2 그래프(920)는 도 5의 방법이 채택된 경우 접지전압(GND)에서 흐르는 전류를 나타내는 그래프이다. 제1 및 제2 그래프들(910, 920)에 나타난 바와 같이, 종래 방법이 채택된 경우에는 접지전압(GND)에서 흐르는 전류의 피크가 심하게 변동되나, 도 5의 방법이 사용된 경우에는 노이즈가 펼쳐진다.
또한, 제3 및 제4 그래프들(1010, 1020)에서 나타난 바와 같이 도 5의 방법이 사용된 경우에는 종래의 방법이 사용될 때 보다 약 10 db 정도 노이즈가 낮아진다.
도 11은 도 6의 방법이 채택된 경우 전원전압(VDD)에서 흐르는 전류를 나타내는 그래프이고, 도 12는 도 6의 방법이 채택된 경우 접지전압(GND)에서 흐르는 전류를 나타내는 그래프이다.
제1 그래프(1110)는 소스 드라이버가 도 5에 나타난 실시예를 채택하는 경우 전원전압(VDD)에서 흐르는 전류를 나타내고, 제2 그래프(1120)는 소스 드라이버가 도 6에 나타난 다른 실시예를 채택하는 경우 전원전압(VDD)에서 흐르는 전류를 나타낸다.
제3 그래프(1210)는 도 5에 나타난 실시예를 채택하는 경우 접지전압(GND)에서 흐르는 전류를 나타내고, 제4 그래프(1220)는 소스 드라이버가 도 6에 나타난 다른 실시예를 채택하는 경우 접지전압(GND)에서 흐르는 전류를 나타낸다.
상술한 바와 같이 본 발명에서는 동시에 출력되는 데이터를 분산하여 데이터가 동시에 전송될 때 발생되는 노이즈(예를 들어, 전자기파 장애 -EMI, Electromagnetic Interference- 및/또는 동시 스위칭 노이즈 -SSN, Simultaneous Switching Noise-)를 감소시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (29)

  1. 클록 신호를 기초로 데이터를 각각 출력하는 복수개의 데이터 출력부들; 및
    마스터 클록 신호를 입력받아 상기 입력된 마스터 클록 신호의 주기 내에서 서로 다른 위상을 가지고 상기 복수개의 데이터 출력부들의 개수에 상응하는 복수개의 클록들을 생성하고, 상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 다중 위상 클록 생성기를 포함하고,
    상기 다중 위상 클록 생성기는 상기 복수개의 데이터 출력부들의 데이터 출력 간격을 나타내는 델타 값을 기초로 상기 복수개의 클록들을 상기 복수개의 데이터 출력부들에 각각 제공하는 것을 특징으로 하는, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 드라이버.
  2. 삭제
  3. 제1항에 있어서, 상기 다중 위상 클록 생성기는
    상기 복수개의 데이터 출력부들의 개수가 N이고 제1 클록 신호가 (i) 번째 데이터 출력부에 제공되는 경우에는, 제2 클록 신호를 (상기 i+상기 델타 값) 번째 데이터 출력부에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)하는 것을 특징으로 하는 드라이버.
  4. 제3항에 있어서, 상기 다중 위상 클록 생성기는
    상기 (상기 i+상기 델타 값)이 상기 N을 초과하는 경우에는 상기 제2 클록 신호를 상기 (상기 i+상기 델타 값)을 상기 N으로 나눈 나머지 값에 상응하는 데이터 출력부에 제공하는 것을 특징으로 드라이버.
  5. 제1항에 있어서, 상기 델타 값은
    인접한 데이터 출력부들이 순차적으로 데이터를 출력할 때 생성되는 노이즈를 감소시키기 위하여 상기 데이터 출력 간격이 최대가 되는 값에 상응하는 것을 특징으로 하는 드라이버.
  6. 제1항에 있어서, 상기 다중 위상 클록 생성기는
    상기 입력된 마스터 클록 신호의 주기 내에서 상기 복수개의 클록 신호들 중 하나를 제공받은 데이터 출력부가 상기 복수개의 클록 신호들 중 다른 하나를 제공받은 경우에는 상기 델타 값에 소정의 가중값을 더하는 것을 특징으로 하는 드라이버.
  7. 제1항에 있어서, 상기 다중 위상 클록 생성기는
    상기 복수개의 데이터 출력부들이 N개의 그룹들로 나누어지는 경우에는 상기 복수개의 클록들을 상기 그룹들에 각각 제공하는 것을 특징으로 하는 드라이버.
  8. 제7항에 있어서, 상기 다중 위상 클록 생성기는
    상기 그룹들의 개수가 N이고 제1 클록 신호가 (i) 번째 그룹에 제공되는 경우에는, 제2 클록 신호를 (i+1) 번째 그룹에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)하는 것을 특징으로 하는 드라이버.
  9. 제7항에 있어서, 상기 그룹들은 버스를 각각 공유하는 것을 특징으로 하는 드라이버.
  10. 제1항에 있어서, 상기 다중 위상 클록 생성기는 위상 고정 루프 또는 지연 고정 루프에 의하여 구현되는 것을 특징으로 하는 드라이버.
  11. 복수개의 게이트 라인들과 복수개의 데이터 라인들을 구비하는 디스플레이 패널;
    상기 디스플레이 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버;
    상기 디스플레이 패널의 데이터 라인들을 구동하기 위한 소스 드라이버; 및
    상기 게이트 드라이버 및 상기 소스 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,
    상기 소스 드라이버는
    클록 신호를 기초로 데이터를 각각 출력하는 복수개의 데이터 출력부들; 및
    상기 타이밍 컨트롤러로부터 마스터 클록 신호를 입력받아 상기 입력된 마스터 클록 신호의 주기 내에서 서로 다른 위상을 가지고 상기 복수개의 데이터 출력부들의 개수에 상응하는 복수개의 클록들을 생성하고, 상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 다중 위상 클록 생성기를 포함하며,
    상기 다중 위상 클록 생성기는 상기 복수개의 데이터 출력부들의 데이터 출력 간격을 나타내는 델타 값을 기초로 상기 복수개의 클록들을 상기 복수개의 데이터 출력부들에 각각 제공하는 것을 특징으로 하는 디스플레이 장치.
  12. 삭제
  13. 제11항에 있어서, 상기 다중 위상 클록 생성기는
    상기 복수개의 데이터 출력부들의 개수가 N이고 제1 클록 신호가 (i) 번째 데이터 출력부에 제공되는 경우에는, 제2 클록 신호를 (상기 i+상기 델타 값) 번째 데이터 출력부에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)하는 것을 특징으로 하는 디스플레이 장치.
  14. 제13항에 있어서, 상기 다중 위상 클록 생성기는
    상기 (상기 i+상기 델타 값)이 상기 N을 초과하는 경우에는 상기 제2 클록 신호를 상기 (상기 i+상기 델타 값)을 상기 N으로 나눈 나머지 값에 상응하는 데이터 출력부에 제공하는 것을 특징으로 디스플레이 장치.
  15. 제11항에 있어서, 상기 델타 값은
    인접한 데이터 출력부들이 순차적으로 데이터를 출력할 때 생성되는 노이즈를 감소시키기 위하여 상기 데이터 출력 간격이 최대가 되는 값에 상응하는 것을 특징으로 하는 디스플레이 장치.
  16. 제11항에 있어서, 상기 다중 위상 클록 생성기는
    상기 입력된 마스터 클록 신호의 주기 내에서 상기 복수개의 클록 신호들 중 하나를 제공받은 데이터 출력부가 상기 복수개의 클록 신호들 중 다른 하나를 제공받은 경우에는 상기 델타 값에 소정의 가중값을 더하는 것을 특징으로 하는 디스플레이 장치.
  17. 제11항에 있어서, 상기 다중 위상 클록 생성기는
    상기 복수개의 데이터 출력부들이 N개의 그룹들로 나누어지는 경우에는 상기 복수개의 클록들을 상기 그룹들에 각각 제공하는 것을 특징으로 하는 디스플레이 장치.
  18. 제17항에 있어서, 상기 다중 위상 클록 생성기는
    상기 그룹들의 개수가 N이고 제1 클록 신호가 (i) 번째 그룹에 제공되는 경우에는, 제2 클록 신호를 (i+1) 번째 그룹에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)하는 것을 특징으로 하는 디스플레이 장치.
  19. 제17항에 있어서, 상기 그룹들은 버스를 각각 공유하는 것을 특징으로 하는 디스플레이 장치.
  20. 제11항에 있어서, 상기 다중 위상 클록 생성기는 위상 고정 루프 또는 지연 고정 루프에 의하여 구현되는 것을 특징으로 하는 디스플레이 장치.
  21. 마스터 클록 신호를 입력받아 상기 입력된 마스터 클록 신호의 주기 내에서 서로 다른 위상을 가지고 복수개의 데이터 출력부들의 개수에 상응하는 복수개의 클록들을 생성하는 단계; 및
    상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 단계를 포함하고,
    상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 단계는 상기 복수개의 데이터 출력부들의 데이터 출력 간격을 나타내는 델타 값을 기초로 상기 복수개의 클록들을 상기 복수개의 데이터 출력부들에 각각 제공하는 단계를 포함하는 것을 특징으로 하는, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법.
  22. 삭제
  23. 제21항에 있어서, 상기 복수개의 클록들을 상기 복수개의 데이터 출력부들에 각각 제공하는 단계는
    상기 복수개의 데이터 출력부들의 개수가 N이고 제1 클록 신호가 (i) 번째 데이터 출력부에 제공되는 경우에는, 제2 클록 신호를 (상기 i+상기 델타 값) 번째 데이터 출력부에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)하는 단계를 포함하는 것을 특징으로 하는, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법.
  24. 제23항에 있어서, 상기 제2 클록 신호를 (상기 i+상기 델타 값) 번째 데이터 출력부에 제공하는 단계는
    상기 (상기 i+상기 델타 값)이 상기 N을 초과하는 경우에는 상기 제2 클록 신호를 상기 (상기 i+상기 델타 값)을 상기 N으로 나눈 나머지 값에 상응하는 데이터 출력부에 제공하는 단계를 포함하는 것을 특징으로 하는, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법.
  25. 제21항에 있어서, 상기 델타 값은
    인접한 데이터 출력부들이 순차적으로 데이터를 출력할 때 생성되는 노이즈를 감소시키기 위하여 상기 데이터 출력 간격이 최대가 되는 값에 상응하는 것을 특징으로 하는, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법.
  26. 제21항에 있어서, 상기 복수개의 클록들을 상기 복수개의 데이터 출력부들에 각각 제공하는 단계는
    상기 입력된 마스터 클록 신호의 주기 내에서 상기 복수개의 클록 신호들 중 하나를 제공받은 데이터 출력부가 상기 복수개의 클록 신호들 중 다른 하나를 제공받은 경우에는 상기 델타 값에 소정의 가중값을 더하는 단계를 포함하는 것을 특징으로 하는, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법.
  27. 제21항에 있어서, 상기 복수개의 클록들 각각을 상기 복수개의 데이터 출력부들에 상기 클록 신호로서 제공하는 단계는
    상기 복수개의 데이터 출력부들이 N개의 그룹들로 나누어지는 경우에는 상기 복수개의 클록들을 상기 그룹들에 각각 제공하는 단계를 포함하는 것을 특징으로 하는, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법.
  28. 제27항에 있어서, 상기 복수개의 클록들을 상기 그룹들에 각각 제공하는 단계는
    상기 그룹들의 개수가 N이고 제1 클록 신호가 (i) 번째 그룹에 제공되는 경우에는, 제2 클록 신호를 (i+1) 번째 그룹에 제공(상기 제1 및 제2 클록 신호들은 상기 복수개의 클록들에 포함되며 상기 제1 및 제2 클록 신호들은 순차적으로 생성됨)하는 단계를 포함하는 것을 특징으로 하는, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법.
  29. 제27항에 있어서, 상기 그룹들은 버스를 각각 공유하는 것을 특징으로 하는, 데이터가 동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법.
KR1020070024954A 2007-03-14 2007-03-14 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 KR100829778B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070024954A KR100829778B1 (ko) 2007-03-14 2007-03-14 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법
US12/073,684 US8300003B2 (en) 2007-03-14 2008-03-07 Driver for reducing a noise, display device having the driver, and method thereof
CNA2008101428887A CN101320540A (zh) 2007-03-14 2008-03-14 减少噪声的驱动器、具有该驱动器的显示设备、及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070024954A KR100829778B1 (ko) 2007-03-14 2007-03-14 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법

Publications (1)

Publication Number Publication Date
KR100829778B1 true KR100829778B1 (ko) 2008-05-16

Family

ID=39664370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024954A KR100829778B1 (ko) 2007-03-14 2007-03-14 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법

Country Status (3)

Country Link
US (1) US8300003B2 (ko)
KR (1) KR100829778B1 (ko)
CN (1) CN101320540A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170126568A (ko) * 2016-05-09 2017-11-20 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110037339A (ko) * 2009-10-06 2011-04-13 삼성전자주식회사 전자 장치, 디스플레이 장치 그리고 디스플레이 장치의 제어 방법
TWI506610B (zh) * 2013-02-20 2015-11-01 Novatek Microelectronics Corp 顯示驅動裝置及顯示面板的驅動方法
US20180040267A1 (en) * 2016-08-04 2018-02-08 Raydium Semiconductor Corporation Display apparatus and driving circuit thereof
CN110034166B (zh) 2019-03-26 2022-09-09 武汉华星光电半导体显示技术有限公司 有机发光二极管显示装置及其制造方法
CN112233604A (zh) * 2020-10-15 2021-01-15 Tcl华星光电技术有限公司 显示面板及显示装置
KR20230102495A (ko) * 2021-12-30 2023-07-07 주식회사 엘엑스세미콘 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002250A (ko) * 2000-06-30 2002-01-09 다니구찌 이찌로오, 기타오카 다카시 표시 장치
JP2004206696A (ja) 2002-12-06 2004-07-22 Thine Electronics Inc 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ
KR100497000B1 (ko) * 1997-10-23 2005-09-30 엘지전자 주식회사 피디피구동장치의칼럼드라이버구동회로
KR100532389B1 (ko) 1998-08-10 2006-01-27 삼성전자주식회사 액정 판넬 구동용 전압 발생장치 및 방법
KR100578618B1 (ko) 1997-06-09 2006-11-30 가부시끼가이샤 히다치 세이사꾸쇼 액정표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994272B2 (ja) * 1996-08-23 1999-12-27 九州日本電気株式会社 多相クロック発生回路
KR100240278B1 (ko) * 1997-02-14 2000-01-15 김영환 엘시디 드라이버용 클럭발생회로
JP3879951B2 (ja) * 1997-09-02 2007-02-14 ソニー株式会社 位相調整装置、位相調整方法及び表示装置
JP3226850B2 (ja) 1997-09-26 2001-11-05 静岡日本電気株式会社 出力バッファ遅延調整回路
JP3993297B2 (ja) 1998-04-01 2007-10-17 三菱電機株式会社 制御回路
JPH11346145A (ja) * 1998-05-29 1999-12-14 Nec Corp 多相クロック生成回路及び方法
JP3391442B2 (ja) * 1999-11-05 2003-03-31 日本電気株式会社 クロック識別再生回路及びクロック識別再生方法
JP3890948B2 (ja) * 2001-10-17 2007-03-07 ソニー株式会社 表示装置
KR101056369B1 (ko) 2004-09-18 2011-08-11 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
JP4209430B2 (ja) * 2006-05-25 2009-01-14 パナソニック株式会社 ドライバ制御装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578618B1 (ko) 1997-06-09 2006-11-30 가부시끼가이샤 히다치 세이사꾸쇼 액정표시장치
KR100497000B1 (ko) * 1997-10-23 2005-09-30 엘지전자 주식회사 피디피구동장치의칼럼드라이버구동회로
KR100532389B1 (ko) 1998-08-10 2006-01-27 삼성전자주식회사 액정 판넬 구동용 전압 발생장치 및 방법
KR20020002250A (ko) * 2000-06-30 2002-01-09 다니구찌 이찌로오, 기타오카 다카시 표시 장치
JP2004206696A (ja) 2002-12-06 2004-07-22 Thine Electronics Inc 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170126568A (ko) * 2016-05-09 2017-11-20 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102564458B1 (ko) * 2016-05-09 2023-08-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
CN101320540A (zh) 2008-12-10
US8300003B2 (en) 2012-10-30
US20080225029A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
KR100829778B1 (ko) 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법
EP1133728B1 (en) Clock generation and distribution in an emulation system
KR100884998B1 (ko) 액정 표시 장치의 데이터 구동 장치 및 방법
KR100327782B1 (ko) 액정표시용제어회로
US6020773A (en) Clock signal generator for generating a plurality of clock signals with different phases, and clock phase controller using the same
EP0600815A2 (en) A high resolution programmable pulse generator
KR100880222B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR100856123B1 (ko) Ｅｍｉ 방출을 감소시킬 수 있는 데이터 처리장치와 그방법
US20220059023A1 (en) Signal generation apparatus, driving chip, display system and led displaying driving method
WO2019032899A1 (en) CLOCK SIGNAL SYNTHESIS CIRCUITS AND ASSOCIATED METHODS FOR GENERATING CLOCK SIGNALS REFRIGERATING DISPLAY SCREEN CONTENT
US20180025696A1 (en) Display device and data driver
CN110867154A (zh) 包括振荡器频率控制器的显示驱动器集成电路
US8928421B2 (en) Control circuit for reducing electromagnetic interference
CN104376809A (zh) 源极驱动器与降低其中峰值电流的方法
US7171602B2 (en) Event processing apparatus and method for high speed event based test system
US20230018128A1 (en) Power management integrated circuit and its driving method
JP2006229622A (ja) 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路
US7057437B2 (en) Method for reducing electromagnetic interference in a clock generating circuit
CN104052438B (zh) 用于低功率宽带发射机的基于相位插值的输出波形合成器
US11100883B2 (en) Source driver
US20080094336A1 (en) Integrated circuit module and method for data transmission
KR20010016901A (ko) 액정표시장치의 구동 시스템
JP2001350452A (ja) 液晶駆動制御装置及び駆動制御方法並びに液晶表示機器
US20170148364A1 (en) Apparatus and method for driving e-paper display
JP2000275309A (ja) 半導体デバイス試験装置、タイミング発生器、半導体デバイス試験方法及びタイミング発生方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee