KR100497000B1 - 피디피구동장치의칼럼드라이버구동회로 - Google Patents

피디피구동장치의칼럼드라이버구동회로 Download PDF

Info

Publication number
KR100497000B1
KR100497000B1 KR1019970054479A KR19970054479A KR100497000B1 KR 100497000 B1 KR100497000 B1 KR 100497000B1 KR 1019970054479 A KR1019970054479 A KR 1019970054479A KR 19970054479 A KR19970054479 A KR 19970054479A KR 100497000 B1 KR100497000 B1 KR 100497000B1
Authority
KR
South Korea
Prior art keywords
column driver
column
driver
data
pdp
Prior art date
Application number
KR1019970054479A
Other languages
English (en)
Other versions
KR19990033199A (ko
Inventor
윤상진
강봉구
권기원
주성구
정성욱
김병철
김영환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019970054479A priority Critical patent/KR100497000B1/ko
Publication of KR19990033199A publication Critical patent/KR19990033199A/ko
Application granted granted Critical
Publication of KR100497000B1 publication Critical patent/KR100497000B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 다 위상 클락 신호를 이용하여 칼럼 드라이버를 구동하여 칼럼 드라이버의 동작 속도를 향상시켜 고 해상도의 PDP를 구동하도록 한 PDP 구동장치의 다 위상 클락 신호를 이용한 칼럼 드라이버 구동회로에 관한 것이다.
이를 위해, 본 발명은 열의 수를 m×k×h개 갖는 표시장치인 PDP(10)와, h개의 플립-플롭으로 구성된 시프트 레지스터를 갖는 m×k개의 칼럼 드라이버가 각각 m개씩 k개의 그룹으로 나뉘어 각각 m×h개의 출력 선 수를 갖는 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)와, 상기 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)를 각각 독립적으로 구동하는 서로 다른 k개의 위상을 갖는 다 위상 클락 신호(clk_1, ..., clk_k)와, 각 비트들이 상기 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)의 m개의 칼럼 드라이버 내 시프트 레지스터로 각각 연결된 m비트의 칼럼 드라이버 데이터 버스(column driver data bus)로 구성된다.

Description

피디피 구동장치의 칼럼 드라이버 구동회로
본 발명은 고 해상도 PDP(Plasma Display Panel) 구동장치에 관한 것으로, 다 위상 클락(Multi-Phase Clock) 신호를 이용하여 칼럼 드라이버(Column Driver)를 구동하여 칼럼 드라이버의 동작 속도를 향상시켜 고 해상도의 PDP를 구동하도록 한 PDP 구동장치의 다 위상 클락 신호를 이용한 칼럼 드라이버 구동회로에 관한 것이다.
일반적인 PDP 구동장치는 도 1 의 블록 구성도에 도시된 바와 같이, 입력되는 영상 신호 데이터(RGB)를 PDP(10)의 주사 방식에 따라 정렬하는 데이터 배열부(20)와, 상기 데이터 배열부(20)에 의하여 정렬된 데이터를 저장하는 프레임/필드(Frame/Field) 메모리(30)와, 상기 PDP(10)의 구동할 행(Row)을 선택하는 로우 드라이버(Row Driver)부(40)와, 상기 로우 드라이버부(40)에서 선택한 행의 줄 데이터(Line Data)를 상기 프레임/필드 메모리(30)에서 받아들여서 고 전압으로 변환한 후 상기 PDP(10)에 인가하는 칼럼 드라이버(Column Driver)부(50)로 구성되어져 있다.
도면중 미설명 부호 60은 상기 PDP(10)의 각 전극에 입력되는 고압 펄스를 위한 타이밍 신호를 만들어 내며, 전체 회로의 동작을 제어하는 컨트롤러부이다.
도 2 는 상기 칼럼 드라이버부(50)를 이루는 복수의 칼럼 드라이버 각각의 블록 구성도를 나타낸 것으로서, 클럭(CLK)의 상승 기점에서 입력 데이터를 IN_data에서 F/F_1 으로, F/F_1에서 F/F_2로, ……, F/F_(n-1)에서 F/F_n (OUT_data) 방향으로 각각 이동(shifting)시키는 시프트 레지스터(Shift Register)부(51)와, LE의 양의 기점(Positive Edge)에서 S_1 ∼ S_n의 신호를 L_1 ∼ L_n으로 래치(Latch)하는 병렬 레지스터(Parallel Register)부(52)와, 낮은 논리 신호의 전압을 PDP의 화소를 구동할 수 있는 높은 전압으로 바꾸는 고 전압 드라이버(High Voltage Driver)(53)로 구성되어져 있다.
이와 같이 구성된 종래 PDP 구동장치의 동작을 첨부한 도 1 내지 도 4 를 참조하여 설명하면 다음과 같다.
먼저, 도 3 에는 도 2 에 도시된 칼럼 드라이버의 동작을 나타내는 타이밍도를 나타내었다. 여기서, Di,j는 칼럼 드라이버부(50)에 입력되는 데이터를 나타낸다. 이 데이터는 병렬 레지스터부(52)에 의하여 LE의 양의 기점에서 시프트 레지스터부(51)로부터 받아들이며, 다음에 오는 LE의 양의 기점까지 유지된다.
도 4 에는 도 2 에 도시된 칼럼 드라이버부(50)를 사용하는 칼럼 드라이버 구동회로의 블록 구성도를 나타내었다.
칼럼 드라이버부(50)에 연결된 데이터 버스(data bus)는 r 비트의 폭을 가지며, 각 비트 선은 r 개의 칼럼 드라이버 즉, 제 1 내지 제 r 칼럼 드라이버(C1, C2,.....및 Cr)중의 하나와 연결되고, 단일 위상 클럭 신호는 칼럼 드라이버 내의 플립-플롭(F/F)으로 구성된 시프트 레지스터부(51)를 동작시키기 위한 트리거(Trigger) 신호로 사용된다. 만약, 모든 칼럼 드라이버 내의 플립-플롭을 h개씩 사용한다면 줄 데이터는 r×h 비트를 갖는다.
병렬 레지스터부(52)는 LE 신호의 양의 기점에 맞추어서 시프트 레지스터부(51)에 들어 온 줄 데이터를 받아들이고, 다시 LE 신호의 양의 기점이 될 때까지 이를 유지하게 된다. 병렬 레지스터부(52)가 줄 데이터를 유지하는 시간은 PDP 패널(10)의 수직 해상도와 단위 시간에 디스플레이하는 영상 프레임(Frame) 또는 필드(Field)의 수에 의하여 결정이 되며, 이 기간 동안에 칼럼 드라이버의 시프트 레지스터부(51)는 다음에 사용할 줄 데이터를 정렬하게 된다.
이러한 칼럼 드라이버 구동회로는 아래의 식 1 과 같이 PDP 패널(10)의 열(Column)의 수(Col_n)가 r×h개 이하일 때 사용이 가능하다.
[식 1]
Col_n ≤ r×h
만약, PDP 패널(10)의 수평 해상도가 증가하여 열(column)의 수가 r×h개보다 많은 경우에는 아래의 식 2를 만족하는 H개의 플립-플롭으로 구성된 시프트 레지스터부(51)를 갖는 칼럼 드라이버를 사용하여야 한다 (단, H > h)
[식 2]
Col_n ≤ r×H
칼럼 드라이버의 내부 시프트 레지스터부(51)의 플립-플롭 수가 h개에서 H개로 증가하면 같은 시간 동안에 H개의 플립-플롭에 데이터를 정렬하기 위하여 칼럼 드라이버의 동작 속도와 클락 신호의 주파수를 H/h 배 증가시켜야 할 필요가 있다.
만약, 칼럼 드라이버의 시프트 레지스터부(51)의 동작 속도에 제한이 있어서 더 빠른 속도로 동작시킬 수 없을 때에는 칼럼 드라이버의 수와 데이터 버스의 비트 수를 증가시켜야 한다. 즉, PDP 패널(10)의 열의 수가 r×h개에서 r×H개로 증가하고 칼럼 드라이버의 동작 속도를 증가시킬 수 없다면 칼럼 드라이버의 수와 데이터 버스의 비트 수를 H/h배 증가시켜야 한다.
PDP 패널(10)의 수직 해상도가 증가하여 행의 수가 증가한 경우에도 병렬 레지스터부(52)가 줄 데이터를 유지하는 시간이 상대적으로 작아진다. 수직 해상도의 줄 수가 a에서 A로 증가하였다고 하자. 이러한 경우에는 병렬 레지스터부(52)가 줄 데이터를 유지하기 위하여 주어지는 시간이 a/A배로 작아지므로, 칼럼 드라이버의 동작 속도는 A/a배로 증가시켜야 한다.
만약, 칼럼 드라이버의 동작 속도를 증가시킬 수 없는 경우에는 시프트 레지스터부(51) 내의 플립-플롭 사용 숫자를 줄이고, 데이터 버스의 비트 수를 증가시켜야 한다. 예를 들어서 PDP 패널(10)의 행의 수가 a개에서 A개로 증가하였는데 칼럼 드라이버의 동작 속도를 증가시킬 수 없다면, 사용하는 칼럼 드라이버 내의 시프트 레지스터부(51) 플립-플롭의 수를 a/A배로 감소시키고 칼럼 드라이버와 데이터 버스의 비트 수는 H/h배로 증가시켜야 한다.
그러나, 종래 기술의 칼럼 드라이버부는 고 전압 드라이버로 인하여 논리 게이트나 플립-플립보다 동작 속도가 느려 칼럼 드라이버와 데이터 버스의 비트 수를 증가시켜야 하는 어려운 문제점이 발생되었다.
그러므로, PDP 패널의 해상도를 보다 용이하게 향상시키기 위하여 고속으로 동작하는 칼럼 드라이버의 기술 개발이 절실한 요구 과제로 부각되었다.
따라서 본 발명은 상기한 종래 요구 과제를 해결하기 위해 제안한 것으로서, 다 위상 클락(Multi-Phase Clock) 신호를 이용하여 칼럼 드라이버를 구동함으로써, 첫째: 칼럼 드라이버의 동작 속도가 향상되게 하고, 둘째: 고 해상도 PDP 구동회로의 설계에 있어서, 칼럼 드라이버의 수와 이들에 연결되는 데이터 버스의 폭을 줄이거나 줄 데이터를 PDP의 열에 고속으로 인가하게 하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 기술적 수단은, 표시장치인 PDP와, m×k개의 칼럼 드라이버를 각각 m개씩 k개의 그룹으로 나눈 제 1 내지 제 k 칼럼 드라이버부와, 이 제 1 내지 제 k 칼럼 드라이버부를 각각 독립적으로 구동하는 서로 다른 k개의 위상을 갖는 다 위상 클락 신호와, 각 비트들이 제 1 내지 제 k 칼럼 드라이버부의 m개의 칼럼 드라이버로 각각 연결된 m비트의 칼럼 드라이버 데이터 버스로 이루어짐을 특징으로 한다.
이하, 본 발명을 첨부한 도면에 의거하여 설명하면 다음과 같다.
도 5 는 본 발명에 의한 칼럼 드라이버 구동회로의 블록 구성도를 나타낸 것으로서, 열의 수를 m×k×h개 갖는 표시장치인 PDP(10)와, h개의 플립-플롭으로 구성된 시프트 레지스터를 갖는 m×k개의 칼럼 드라이버가 각각 m개씩 k개의 그룹으로 나뉘어 각각 m×h개의 출력 선 수를 갖는 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)와, 상기 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)를 각각 독립적으로 구동하는 서로 다른 k개의 위상을 갖는 다 위상 클락 신호(clk_1, ..., clk_k)와, 각 비트들이 상기 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)의 m개의 칼럼 드라이버 내 시프트 레지스터로 각각 연결된 m비트의 칼럼 드라이버 데이터 버스(column driver data bus)로 구성되어져 있다.
이와 같이 구성된 본 발명의 동작 및 작용 효과를 첨부한 도면 도 1 과 도 5 내지 도 8 을 참조하여 설명하면 다음과 같다.
먼저, 칼럼 드라이버 데이터 버스(column driver data bus)를 이루는 m개 비트의 연결 상태를 예를 들어 설명하면 각 그룹 즉, 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)의 m개의 칼럼 드라이버 중 1번 칼럼 드라이버(C1)에 1번 비트가 연결되고, 2번 칼럼 드라이버(C2)에 2번 비트가 연결되며, ……, m번 칼럼 드라이버(Cm)에 m번 비트가 연결된다. 즉, 칼럼 드라이버 데이터 버스는 데이터를 상기 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)에 입력할 순서대로 시간적으로 나누어 각 칼럼 드라이버부로 전송하게 된다.
한편, 도 5 에 도시된 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)는 도 1 에 도시된 PDP 구동장치에서 칼럼 드라이버부(50)에 해당된다.
그러므로, m×k개의 칼럼 드라이버를 m개씩 k개의 그룹으로 나눈 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)는 서로 다른 k개의 위상을 갖는 다 위상 클락 신호(clk_1, ..., clk_k)에 의하여 독립적으로 구동되게 된다.
그리고, 칼럼 드라이버 데이터 버스는 m 비트이고, 각 비트들은 각 칼럼 드라이버부 내의 칼럼 드라이버중 하나로 연결 되며, 칼럼 드라이버가 h개의 플립-플롭으로 구성된 시프트 레지스터를 가지므로 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k)에서 나오는 출력 선의 수는 각 m×h개가 될 뿐만 아니라 PDP 패널(10)의 열의 수는 모두 m×h×k개가 된다.
또한, PDP 구동장치의 컨트롤러부(60)는 해당 행의 줄 데이터를 프레임/필드 메모리(30)로부터 클락 위상의 순서에 따라서 m 비트의 데이터를 전송하며, 만약 다 위상 클락 신호 중 클락j(1≤j≤k)를 이용하여 제 j 칼럼 드라이버부(101-j)에 속하는 칼럼 드라이버들을 구동할 경우에는 동시에 클락j와 동기를 맞추어서 칼럼 드라이버 데이터 버스에 제 j 칼럼 드라이버부(101-j)의 데이터를 전송하여 제 j 칼럼 드라이버부(101-j)의 칼럼 드라이버들만이 받아들이게 된다. 즉, 제 1 내지 제 k 칼럼 드라이버부(101-1, 101-2, ……, 101-k) 중 해당 클락 위상 신호에 의하여 동작하는 그룹의 칼럼 드라이버들만 이를 받아들이게 된다.
도 6 은 도 5 에 도시된 칼럼 드라이버 구동회로의 동작을 위한 타이밍도를 나타낸 것이고, 도 7 은 도 5 에 도시된 칼럼 드라이버 데이터 버스에 입력되는 데이터를 나타낸 것이며, 도 8 은 m개의 칼럼 드라이버(C1, C2, ……, Cm) 내의 시프트 레지스터에 저장되는 데이터를 나타낸 것이다.
도 6 과 도 7 에서 Tij는 제 j 칼럼 드라이버부(101-j)에 i번째 데이타를 입력시키기 위한 시간을 의미한다. 각 칼럼 드라이버가 h개의 플립-플롭으로 구성된 시프트 레지스터를 가지고 있고 모두 k개의 칼럼 드라이버부가 있으므로, 줄 데이터의 정렬은 T11에서 시작하여 Thk에서 완료된다.
그리고, 도 6 에서 칼럼 드라이버 데이터 버스(column driver data bus)에 보인 숫자는 해당 칼럼 드라이버부에 입력할 m 비트 데이터가 데이터 버스로 들어오는 것을 의미한다.
따라서, 도 6 에서 보면 각 칼럼 드라이버는 클락 신호의 주기마다 데이터를 받아들이나, 칼럼 드라이버 데이터 버스의 데이터는 인접한 클럭 위상 차이 기간마다 데이터를 바꾸어서 전송을 하며, 전체적으로 데이터를 정렬하는 속도가 k배 향상됨을 알 수 있다.
도 7 에서 데이터 비트 번호는 칼럼 드라이버 데이터 버스의 데이터 비트 번호를 나타내며, Dabc는 제 b 칼럼 드라이버부(101-b)에 속하는 c번째 칼럼 드라이버인 Cc에 a번째 입력할 비트 데이터를 의미한다.
즉, 도 7 에서 보면 줄 데이터의 정렬이 완료되면 Dabc는 제 b 칼럼 드라이버부(101-b)의 c번째 칼럼 드라이버(Cc)의 시프트 레지스터를 이루는 플립-플롭들 중에서 마지막 플립-플롭으로부터 a번째 플립-를롭에 저장이 된다.
도 8 은 줄 데이터가 입력되기 시작하고 h 클럭 주기가 지나서 줄 데이터의 입력이 완료된 시점에서 칼럼 드라이버 내의 시프트 레지스터에 입력되는 데이터를 나타내었다.
이상에서 설명한 바와 같이 본 발명은 다 위상 클락 신호를 이용하여 칼럼 드라이버를 구동함으로써, 칼럼 드라이버의 동작 속도가 향상되게 할뿐만 아니라 고 해상도 PDP 구동회로의 설계에 있어서, 칼럼 드라이버의 수와 이들에 연결되는 데이터 버스의 폭을 줄이거나 줄 데이터를 PDP의 열에 고속으로 인가하게 한다.
그리고, PDP 칼럼 드라이버의 데이터 버스의 폭을 증가시킬 필요가 있을 때 데이타를 버스에 시간적으로 나누어 보내고, 칼럼 드라이버에서 다 위상 클락 신호를 사용하여 선별적으로 받아들임으로써 데이터 버스의 폭을 등가적으로 증가시키는데 이용이 가능한 효과가 있다.
특히, 칼럼 드라이버부를 이루는 시프트 레지스터와 병렬 레지스터부 및 고전압 드라이버가 별개의 칩으로 구현된 경우나 여러 개의 칼럼 드라이버부를 하나의 칩으로 구현한 경우에도 활용이 가능하고, 시프트 레지스터와 병렬 레지스터부는 클락 신호의 기점에 의하여 동작하는 플립-플롭이나 클락 신호의 레벨에 의하여 동작하는 래치(Latch)를 이용하여 구현하는 모든 경우에 적용이 가능하다.
도 1 은 일반적인 PDP 구동장치의 블록 구성도.
도 2 는 도 1 에 도시된 칼럼 드라이버부를 이루는 복수의 칼럼 드라이버 각각의 블록 구성도.
도 3 은 도 2 에 도시된 칼럼 드라이버의 동작을 나타내는 타이밍도.
도 4 는 도 2 에 도시된 칼럼 드라이버를 사용하는 칼럼 드라이버 구동회로의 블록 구성도.
도 5 는 본 발명에 의한 칼럼 드라이버 구동회로의 블록 구성도.
도 6 은 도 5 에 도시된 칼럼 드라이버 구동회로의 동작을 위한 타이밍도.
도 7 은 도 5 에 도시된 칼럼 드라이버 데이터 버스에 입력되는 데이터.
도 8 은 도 5 에 도시된 칼럼 드라이버 내의 시프트 레지스터에 저장되는 데이터.
*** 도면의 주요 부분에 대한 부호의 설명 ***
101-1 : 제 1 칼럼 드라이버부 101-2 : 제 2 칼럼 드라이버부
101-k : 제 k 칼럼 드라이버부
clk_1, ..., clk_k : 다 위상 클락 신호

Claims (4)

  1. 표시장치인 피디피(PDP)와,
    칼럼(column) 드라이버를 각각 m 개씩 k개의 그룹으로 나눈 제 1 내지 제k 칼럼 드라이버부와,
    상기 제 1 내지 제k 칼럼 드라이버부를 각각 독립적으로 구동하는 서로 다른 k개의 위상을 갖는 다 위상 클락 신호와,
    각 비트들이 상기 제1 내지 제k 칼럼 드라이버부의 m개의 칼럼 드라이버로 각각 연결된 m비트의 칼럼 드라이버 데이터 버스를 포함하여 구성된 것을 특징으로 하는 피디피 구동장치의 칼럼 드라이버 구동회로.
  2. 제 1 항에 있어서,
    상기 PDP의 열의 수가 m×k×h개일 경우 상기 칼럼 드라이버 내의 시프트 레지스터를 h개의 플립-플롭으로 구성하여 상기 제 1 내지 제 k 칼럼 드라이버부가 각각 m×h개의 출력 선 수를 갖게 하는 것을 특징으로 하는 피디피 구동장치의 칼럼 드라이버 구동회로.
  3. 제 1 항에 있어서,
    상기 칼럼 드라이버 데이터 버스는 데이터를 상기 제 1 내지 제 k 칼럼 드라이버부에 입력할 순서대로 시간적으로 나누어 각 칼럼 드라이버부로 전송하는 것을 특징으로 하는 피디피 구동장치의 칼럼 드라이버 구동회로.
  4. 제 1 항에 있어서,
    상기 다 위상 클락 신호 중 클락j(1≤j≤k)를 이용하여 제 j 칼럼 드라이버부에 속하는 칼럼 드라이버들을 구동함과 동시에 클락j와 동기를 맞추어서 상기 칼럼 드라이버 데이터 버스에 상기 제 j 칼럼 드라이버부의 데이터를 전송하여 상기 제 j 칼럼 드라이버부의 칼럼 드라이버들만이 받아들이도록 하는 피디피 구동장치의 칼럼 드라이버 구동회로.
KR1019970054479A 1997-10-23 1997-10-23 피디피구동장치의칼럼드라이버구동회로 KR100497000B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970054479A KR100497000B1 (ko) 1997-10-23 1997-10-23 피디피구동장치의칼럼드라이버구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970054479A KR100497000B1 (ko) 1997-10-23 1997-10-23 피디피구동장치의칼럼드라이버구동회로

Publications (2)

Publication Number Publication Date
KR19990033199A KR19990033199A (ko) 1999-05-15
KR100497000B1 true KR100497000B1 (ko) 2005-09-30

Family

ID=37305096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054479A KR100497000B1 (ko) 1997-10-23 1997-10-23 피디피구동장치의칼럼드라이버구동회로

Country Status (1)

Country Link
KR (1) KR100497000B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829778B1 (ko) * 2007-03-14 2008-05-16 삼성전자주식회사 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010077729A (ko) * 2000-02-08 2001-08-20 김순택 플라즈마 표시 패널의 구동장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60120678A (ja) * 1983-12-02 1985-06-28 Casio Comput Co Ltd 画像表示装置
JPH02210323A (ja) * 1989-02-10 1990-08-21 Hitachi Ltd マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器
JPH07325551A (ja) * 1994-06-01 1995-12-12 Sanyo Electric Co Ltd 画素配列表示装置
KR19980083650A (ko) * 1997-05-16 1998-12-05 구자홍 액정표시장치의 구동회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60120678A (ja) * 1983-12-02 1985-06-28 Casio Comput Co Ltd 画像表示装置
JPH02210323A (ja) * 1989-02-10 1990-08-21 Hitachi Ltd マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器
JPH07325551A (ja) * 1994-06-01 1995-12-12 Sanyo Electric Co Ltd 画素配列表示装置
KR19980083650A (ko) * 1997-05-16 1998-12-05 구자홍 액정표시장치의 구동회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829778B1 (ko) * 2007-03-14 2008-05-16 삼성전자주식회사 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법
US8300003B2 (en) 2007-03-14 2012-10-30 Samsung Electronics Co., Ltd. Driver for reducing a noise, display device having the driver, and method thereof

Also Published As

Publication number Publication date
KR19990033199A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US5748175A (en) LCD driving apparatus allowing for multiple aspect resolution
US4724433A (en) Matrix-type display panel and driving method therefor
US5170158A (en) Display apparatus
KR100342790B1 (ko) 액티브매트릭스장치
US5572211A (en) Integrated circuit for driving liquid crystal display using multi-level D/A converter
EP0461928B1 (en) A column electrode driving circuit for a display apparatus
EP0929064B1 (en) Data line driver for a matrix display
US8154498B2 (en) Display device
US6930665B2 (en) Display device for D/A conversion using load capacitances of two lines
US6806854B2 (en) Display
US20090219240A1 (en) Liquid crystal display driver device and liquid crystal display system
JP2862592B2 (ja) ディスプレイ装置
US6266041B1 (en) Active matrix drive circuit
US20020033440A1 (en) Electro-optical device, method of driving the same, and electronic apparatus using the same
KR100713185B1 (ko) 액정표시장치
JP3167435B2 (ja) ドライバー回路
CN100356417C (zh) 数据驱动器及电子光学装置
US5856818A (en) Timing control device for liquid crystal display
US6448976B1 (en) Liquid crystal drive circuit and liquid crystal display apparatus
KR20020002250A (ko) 표시 장치
KR100497000B1 (ko) 피디피구동장치의칼럼드라이버구동회로
US5900853A (en) Signal line driving circuit
KR20030038332A (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR100293983B1 (ko) 액정표시장치의 듀얼뱅크 구조에서 도트반전 구동장치 및 방법
EP0428324A2 (en) Matrix addressable display and driver having CRT compatibility

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee