KR100327782B1

KR100327782B1 - 액정표시용제어회로

Info

Publication number: KR100327782B1
Application number: KR1019980049834A
Authority: KR
Inventors: 쓰토무 타카바야시; 마사루 미시무라; 히로후미 시노하라
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 1998-04-01
Filing date: 1998-11-19
Publication date: 2002-09-26
Also published as: JP3993297B2; TW449970B; KR19990081786A; US6320572B1; JPH11288339A

Abstract

데이터 처리의 고속화에 따르는 전자파의 복사를 줄이고 노이즈를 줄이는 제어회로를 제공하기 위해, 본 발명의 제어회로는, 디스플레이 부분에 신호를 공급하는 구동회로를 제어하는 제어회로에 있어서, 복수의 디지탈 신호를 서로 다른 위상으로 출력하여, 해당 위상을 선택소자에 의해 설정할 수 있는 기능을 갖는다.

Description

액정표시용 제어회로

본 발명은 다수의 고속 디지탈 데이터를 처리하는 액정표시와 같은 디스플레이 부분에 신호를 공급하는 구동회로를 제어하는 제어회로에 관한 것이다. 특히, 제어회로의 노이즈 및 불필요한 전자복사(輻射)에 대한 대책이 이루어진 제어회로에 관한 것이다.

종래의 고속으로 디지탈 데이터를 처리하는 액정표시와 같은 디스플레이 부분에 신호를 공급하는 구동회로를 제어하는 제어회로는, 디지탈 신호가 바뀌는 부분에서 불필요한 전자복사가 생기게 하여, 다른 기기에 장해를 끼쳐 버린다. 종래의 대책으로서는 접지저항의 저감화, 회로의 평형화, 필터의 설치 또는 금속 틀체로의 차폐 등이 행해져 왔다. 여기서 말하는 회로의 평형화란 배선을 교차시키지않도록 노력하거나, 고속선의 하층에는 접지저항이 낮은 접지배선을 설치하여 노이즈의 리턴 경로로 하도록 배치하는 것을 말한다.

디지탈 일렉트로닉스 테크놀노지(digital electronics technology)의 진보에 따라 데이터 처리의 고속화가 진행하여 디지탈 신호의 스위칭속도가 빨라지기 때문에, 스위칭시의 전기적 변화가 전자파로서 복사되어 주변의 전기기기에 장해를 끼친다. 종래에, 지금까지의 회로레벨에서의 대책으로서 접지저항의 저감화, 필터의 설치, 배선의 연구 등이 행해져 왔지만, 발생원이 되는 액정표시에 관한 타이밍 콘트롤러의 대책은 충분하다고는 할 수 없다.

또한, 디지탈 신호의 전파경로 상에서의 노이즈 및 불필요한 복사에 대한 대책으로서, 배선기판 상에 콘덴서나 인덕터로 구성되어 있는 필터를 설치하는 수가 있다. 그러나, 어느 필터 정수에서는 필터에 의한 신호의 지연이 커지고, 셋업시간과 홀드시간을 확보할 수 없게 되는 상황이 생긴다. 따라서, 필터의 선택에 대해서도 제약이 있다고 하는 문제가 있다.

이러한 불필요한 전자복사를 저감하는 기술로서, 일본국 특개평 3-232317호 공보, 특개평 4-219016호 공보, 특개평 8-186480호 공보 및 일본국 특개소 60-171531호 공보 등이 제안되어 있다.

일본국 특개평 3-232317호 공보에는, 각 출력버퍼에 입력되는 신호의 위상을 어긋나게 함과 동시에, 동작하는 출력 버퍼의 수를 줄이기 위한 지연회로를 설치하는 기술이 개시되어 있다. 그렇지만, 각 신호에 지연을 설치함으로써 게이트수가증가해 버릴 염려가 있다. 또한, 특개평 4-219016호 공보에는, 복수의 플립플롭에 각각 입력되는 클럭 펄스에 위상차를 부여함으로써, 출력데이터 변화의 타이밍을 서로 어긋나게 하는 기술이 개시되어 있다. 그렇지만, 출력 타이밍을 어긋나게 하는 간격을 선택할 수가 없고, 사용하는 신호 주파수에 따라서는 위상변화량과 동기 또는 간섭함으로써 노이즈 레벨이 커지는 일이 있고, 하나의 위상차를 설치하는 것으로는 주파수가 변하였을 때에 저노이즈화, 저 EMI화가 불가능하다. 또한, 특개평 8-186480호 공보에는 다층클럭 생성회로를 설치하여 동일주파수로 위상이 균일하게 어긋나고 있는 여러 종류의 클럭신호로 각 출력 버퍼를 동작시키는 기술이 개시되어 있다. 그렇지만, 다층클럭 생성회로를 사용하는 경우, 다층클럭 생성회로 자체로부터 전자파가 복사되는 일이 있고, 또한, 다층클럭 생성회로 자체를 구성하는 게이트수가 많아진다. 또한, 일본 특개소60-171531호 공보에는, 구동회로측에 각 비디오 신호의 위상을 어긋나게 하는 수단을 구비하는 기술이 개시되어 있다. 그렇지만, 출력 타이밍이 어긋나는 간격을 일정하게 유지하는 경우, 영상신호와 같이 항상 신호가 변화하면, 상기한 바와 같이 주파수에 따라서는 데이터 신호와 위상차를 어긋나게 함으로써, 생긴 노이즈가 동기하여 노이즈가 커지는 경우가 있다.

본 발명은, 이러한 문제점을 해소하여, 데이터 처리의 고속화에 따르는 전자파 복사를 줄이고, 노이즈를 저감하는 제어회로를 제공하는 것을 목적으로 한다.

도 1은 본 발명의 일 실시예에 관한 파형 타이밍을 나타낸 설명도,

도 2는 본 발명의 일 실시예에 관한 파형 타이밍을 나타낸 설명도,

도 3은 본 발명의 일 실시예에 관한 파형 타이밍을 나타낸 설명도,

도 4는 본 발명의 도 1의 신호를 얻기 위한 데이터 타이밍 지연 참고회로를 나타낸 설명도,

도 5는 본 발명의 일 실시예에 관한 종래 형태의 도 1의 신호를 얻기 위한 데이터 타이밍 지연 참고회로를 나타낸 설명도,

도 6은 본 발명의 다른 실시예에 관한 클럭 지연회로를 나타낸 설명도,

도 7은 본 발명의 다른 실시예에 관한 지연클럭 파형을 나타낸 설명도,

도 8은 본 발명의 다른 실시예에 관한 관통전류에 의해 생기는 입력전력의 노이즈 파형을 나타낸 설명도,

도 9는 본 발명의 다른 실시예에 관한 서로 다른 간격의 위상차를 갖는 파형 타이밍을 나타낸 설명도,

도 10은 본 발명의 다른 실시예에 관한 신호의 위상차 간격을 시간에 따라서 변화할 수 있는 회로의 예를 나타낸 설명도,

도 11은 본 발명의 다른 실시예에 관한 신호의 위상차 간격이 시간적으로 변화하고 있는 신호파형도를 나타낸 설명도,

도 12는 본 발명의 다른 실시예에 관한 홀드시간(hdT)의 마진이 취해지지 않은 경우의 예를 나타낸 설명도,

도 13은 도 12에 나타낸 경우에서 클럭을 반전하여 셋업시간(stT)과 홀드시간(hdT)의 마진을 확보한 예를 나타낸 설명도.

* 도면의 주요부분에 대한 부호의 설명 *

1 : 지연소자 2 : 래치

4 : 멀티플렉서 5a,5b : 데이터 설정단자

본 발명에 관한 제어회로는, 디스플레이 부분에 신호를 공급하는 구동회로를 제어하는 제어회로에 있어서, 클럭신호 발생기 및 클럭신호를 지연시키는 복수의선택소자를 구비하고, 복수의 디지탈 신호를 서로 다른 위상으로 출력하여, 해당 위상을 선택소자에 의해서 설정할 수 있는 기능을 갖는 것이다.

본 발명에 관한 제어회로는, 복수의 디지탈 신호를 서로 다른 위상으로 출력하는 동시에 서로 다른 간격으로 수개의 단계로 위상차가 설치되어 이루어진 것이다.

본 발명에 관한 제어회로는, 복수의 디지탈 신호를 서로 다른 위상으로 출력하는 동시에 위상차를 시간적으로 변화시키는 기능이 설치되어 이루어진 것이다.

본 발명에 관한 제어회로는, 상기 제어회로에 있어서 클럭신호를 수개의 단계로 위상차를 설치하고, 지연시킨 클럭으로 데이터 신호를 처리함으로써 전술한 디지탈 신호에 위상차를 갖도록 하는 기능을 갖는 것이다.

본 발명에서는, 노이즈 및 불필요한 전자파 복사에 대하여 상기 IC에서의 데이터 처리과정에서, 디지탈 신호의 위상을 변화시켜 신호선에 흐르는 전류에 위상차를 갖게 하여, 신호선으로부터의 방사를 줄이고, 또한, 동시 스위칭에 의한 전원이나 GND에서의 노이즈를 저감시킨다.

상기 디지탈 신호 지연과정에서 데이터군을 적색(R), 녹색(G), 청색(B)으로 나눔으로써 데이터 전환의 신호갯수를 균등하게 나눌 수 있다. 데이터의 전환타이밍을 서로 어긋나게 할 수 있어 동시스위칭을 감소할 수 있다. 또한, 상기 디지탈 신호 지연과정에서, R, G 또는 B를 각각 적색, 녹색, 또는 청색으로 하고, O를 짝수 화소, E를 홀수 화소로 나타낸다고 하면, 기판상에서 (OR) (ER) (OG) (EG) (OB) (EB)라는 조합의 화소에 관한 버스 배선에 대해서는 짝수 화소 데이터, 홀수 화소데이터 성분으로 위상차를 설정함으로써 동일한 기판 상의 동시 스위칭의 저감이 가능하다.

상기 디지탈 신호의 위상변화 기능을 이용하여 클럭 출력위상을 변화시켜, 필터에 의해서 확보할 수 없게 되는 디지탈 신호의 셋업시간과 홀드시간을 확보할 수 있도록 한다.

[실시예]

이하, 첨부도면을 참조하면서 본 발명의 실시예에 관해서 상세히 설명한다.

(실시예 1)

예를 들면, 액정표시와 같이 고속으로 디지탈 데이터 처리를 행함으로써 표시가 행해지는 디스플레이 부분에 신호를 공급하는 구동회로를 제어하는 제어회로에 대해서 설명한다. 본 발명의 실시예 1에 관한 제어회로에서는, 데이터 신호에 대하여 선택소자로서 지연소자를 삽입하여 데이터 타이밍을 변경한다. 신호선에 흐르는 전류에 위상차를 갖게 하여 각 데이터 신호에 관한 스위칭의 타이밍을 어긋나게 분산시킴으로써 신호선으로부터의 방사를 줄이고 있다. 또한, IC의 동시스위칭에 의한 전원·GND에서의 방사를 줄이는 역할을 한다. 선택소자란 신호의 타이밍을 늦추는 것을 말하며, 그 예로서 지연소자를 들 수 있지만, 그 외에 버퍼를 연결한 것, 복수개의 인버터를 연결한 것 등을 사용하는 것도 가능하다. 본 발명의 실시예에서의 제어회로는, 도 4에 나타낸 지연소자(1) 및 멀티플렉서(4)로 이루어진 클럭 지연회로와, 래치 또는 플립플롭에 의해 구성된다.

예를 들면, 도 1, 도 2 및 도 3은, 데이터와 클럭의 타이밍을 나타낸 설명도이고, 도 4는, 도 1에 나타낸 것과 같은 타이밍으로 출력시킬 때의 구체적인 회로의 일례를 나타낸 설명도이다. 도 1, 도 2및 도 3에 있어서, 예를 들면 설정에 의해서, 도 1은 위상차 없음, 도 2는 위상차 적음, 도 3는 위상차 큼으로 변경할 수 있다. 도 4에 있어서, 1은 지연소자이고, 2는 래치이며, 4는 멀티플렉서이고, 5a 및 5b는 데이터 설정단자이며, CLK1∼CLK3은 각각 클럭라인을 나타내고, DATA Ai(0-5), DATA Bi(0-5) 및, DATA Ci(0-5)은 각각 데이터 라인을 나타내고 있으며, 도면에서 우측이 출력측이다. 이들 부호는 도 5 이하의 도면에서도 공통으로 사용된다. 편의상 지연소자 이외에서는 신호파형으로 지연이 발생하지 않는다고 생각한다.

도 4에 나타낸 바와 같이, 지연소자로 여러 종류의 타이밍으로 지연된 클럭을 제작하여, 지연된 클럭으로 데이터에 래치를 걸어서 데이터 타이밍을 변화시키고 있다. 이때, 복수의 디지탈 신호는 서로 다른 위상으로 출력함과 동시에, 같은 간격으로 수개의 단계의 위상차가 설치된다. 도 4의 회로예에서는, 지연소자에 의해서 2ns의 위상차를 갖게 할 수 있는 것으로 하면, 도 4의 회로에 의해서 데이터 신호는 서로 다른 위상으로 출력하여, 2ns 또는 4ns의 간격으로 3단계로 위상차를 설치할 수 있다.

도 4에 나타낸 바와 같이, 데이터 신호선으로 지연소자를 통하고 있던 경우보다도 상당한 지연소자수를 줄일 수 있다. 도 5는, 도 1, 도 2및 도 3에 나타낸 종래 형태의 신호를 얻기 위한 데이터 타이밍 지연 참고회로를 나타낸 설명도이다. 도 5에 도시된 것과 같은 종래 형태의 회로를 이용하였다고 하면, 데이터수가 18이면 지연소자는 54개 필요하게 된다. 그러나, 예를 들어 본 발명의 회로를 이용하면 지연소자는 4개면 된다. 더구나, 래치소자는 종래부터 사용하고 있는 게이트를 사용하고 있기 때문에 게이트수의 증감에는 관계가 없다.

도 4에 나타낸 멀티플렉서에서는 (a, b) = (0,0)일 때 A에 입력되는 신호가 출력되고, (a, b) = (1, 0)일 때 B에 입력되는 신호가 출력되며, (a, b) = (0, 1)일 때 C에 입력되는 신호가 각각 출력되는 것으로 한다. 이 멀티플렉서에 입력하는 신호를 제어회로의 외부에서 설정할 수가 있고, 방사 노이즈의 최적조건의 위상차로 설정할 수 있게 된다. 이와 같이, 멀티플렉서에 의해서 동기를 취하는 위상이 변화된 클럭을 선택함으로써 위상차의 설정을 가능하게 하였다. 이것에 의해서, 제어회로 그 자체의 기능을 바꾸거나 해서 주파수가 다를 때 등에, 방사되는 노이즈의 최적조건을 간단히 설정할 수 있다. 이와 같이, 디지탈신호로 위상차를 갖게 하는 기능은, 클럭, 지연소자, 멀티플렉서, 래치 또는 플립플롭에 의해서 얻어지고, 본 실시예에 관한 제어회로는 이 기능을 갖고 있다.

도 4는 데이터 타이밍 지연 참고회로의 일례를 나타낸 설명도이며, 또한, 도 6은 클럭 지연회로를 나타낸 설명도이다. 도 4에 나타낸 바와 같이 디지탈 신호에 수개의 단계의 위상차를 갖게 할 수 있다. 예를 들면 클럭의 지연을 3단계로 나눌 때, 도 4의 클럭 지연회로부 또는 도 6에 나타낸 회로예와 같이 1단계의 지연신호가 생길 때마다 지연소자 등의 지연회로가 유무의 분기를 만듦으로써 확실하게 4단계로 지연할 수 있다. 이와 같이 4단계로 지연할 수 있게 되므로, 사용환경, 게이트 기능에 의한 지연시간의 격차의 영향이 작아진다. 도 7은 도 5의 회로를 사용한경우의 클럭지연 예를 나타낸 설명도이다.

디지탈 신호에 수개의 단계의 위상차를 갖게 함으로써 신규 주파수성분이 발생하는 경우가 생긴다. 예를 들면, 제어회로의 출력으로 디지탈 신호가 HIGH에서 LOW로 전환될 때 관통전류가 흘러 버린다. 도 8은 관통전류의 파형을 나타낸 설명도이고, 관통전류의 파형이 도 8에 나타낸 바와 같이 되어, 신규 주파수성분을 가진 전기적 변화가 생김으로 인하여, 노이즈의 신규 주파수성분이 생긴다. 이 신규의 고주파성분은 신호를 다른 간격의 위상차로 출력시킴으로써 억제할 수 있다. 도 9는 다른 간격의 위상차를 설치하는 일례를 나타낸 설명도이다. 도 9에 나타낸 것과 같이 서로 다른 간격의 위상차를 설치함으로써 상기 노이즈의 신규주파수 성분의 생성을 억제한다. 또한, 이때, ① 도 4 또는 도 10에 기재된 지연소자나 버퍼, 인버터의 종류, 수, 조합을 바꿈으로써 지연값을 바꿀 수 있다. 또는, ② 도 4에 나타낸 지연게이트가 전부 같다고 하면, 지연소자(b)부를 단락하여 멀티플렉서에 (a, b) = (0, 1)일 때, 다른 간격의 위상차 신호를 출력할 수 있다. 또한, ③ 도 4의 멀티플렉서의 (a, b)에 독립적으로 설정단자를 입력함으로써, 서로 다른 위상차의 신호를 보낼 수 있다.

예를 들면, 도 4의 멀티플렉서 ①에는 (a, b) = (1, 0), 멀티플렉서 ②에는 (a, b) = (0, 1)를 입력함으로써 DATA B는 1 지연소자분, DATA C는 3지연소자분의 위상이 변화하게 된다. 즉, 이와 같이 위상차를 다른 간격으로 출력시키는 기능은, 도 4의 회로도의 지연부의 선택소자를 바꿈으로써 얻어지고, 이 기능이 본 발명 실시예의 제어회로에 설치되게 된다.

따라서, DATA A와 DATA B의 위상간격은 1 지연소자분, DATA B와 DATA C의 위상간격은 2 지연소자분이 되어, 서로 다른 위상차를 설치할 수 있다.

또한, 도 10은, 상기 신규주파수 성분생성을 억제하기 위한 회로를 나타낸 설명도이고, 도 10에서 6은 순환 레지스터이며, 14는 멀티플렉서이고, 그 밖의 부호는 공통이다. 예를 들어 도 9에 나타낸 바와 같은 회로에 의해서 몇 개의 위상차를 갖는 것이 가능하도록 하여 시프트 레지스터(shift register)에 의해서 멀티플렉서(2)에 받아들이는 설정신호를 시간적으로 변화시킴으로써, 끊임없이 위상차 간격을 변화할 수 있도록 한다. 예를 들어, 도 10의 멀티플렉서(2)는 각각 a, b, c에 HIGH가 입력되면 출력이 각각 A, B, C에 입력되는 신호가 출력되는 것이다. 도 11은, 위상차의 변화를 랜덤으로 하는 방법의 일례를 나타낸 설명도이며, 도 10의 시프트 레지스터 대신에 카운터나 랜덤펄스 발생회로를 사용하여, 주기적으로 또는 랜덤하게 상기 셀렉터의 a, b, c에 HIGH를 입력하는 회로를 설치함으로써, 도 11과 같이 위상차의 변화를 임의(랜덤)로 할 수 있다. 이와 같이, 위상차를 시간적으로 변화시키는 기능은, 멀티플렉서에 입력하는 선택신호 발생회로(이 경우, 순환 레지스터)에 의해서 얻어져서, 이 기능이 본 발명의 실시예의 제어회로에 설치된다. 이상 설명한 점 이외에는, 본 실시예에 관한 제어회로는 종래와 마찬가지이다. 또한, 이하의 실시예에서는, 실시예 1과 다른 점만 설명한다.

(실시예 2)

도 12는, 홀드시간(hldT)의 마진이 취해지지 않은 경우를 나타낸 설명도이며, 도 13은 클럭을 반전하여 셋업시간(stT)과 홀드시간의 마진을 확보한 것을 나타낸 설명도이다. 컨덕터 및 인덕터로 구성되어 있는 노이즈 필터에 의해서 디지탈 데이터 신호의 지연이 커지는 경우, 도 12와 같이 셋업시간과 홀드시간이 확보할 수 없게 되는 상황에 있어서, 클럭신호를 상기 지연회로 또는 도 13과 같이 반전시킴으로써 외관상 클럭을 1/2 파장만큼 지연 또는 진행시켜, 셋업시간과 홀드시간을 확보할 수 있다.

또한, 상기 클럭신호의 반전에 의해서도 셋업시간과 홀드시간을 확보할 수 없을 때에는, 클럭신호를 지연소자로 늦춰 셋업시간과 홀드시간을 확보한다. 이 경우에도 각각 지연시킨 클럭으로 데이터 신호를 처리함으로써 클럭신호를 수개의 단계로 위상차를 설치할 수 있다.

클럭신호의 지연시키는 양은 설정에 의해서 결정할 수 있도록 하면, 현재의 셋업시간과 홀드시간에 근거하여 클럭신호의 타이밍을 조절함으로써, 셋업시간과 홀드시간의 마진을 확보한다.

본 발명에 관한 제어회로는, 신호선에 흐르는 전류에 위상차를 갖게 해서 신호선으로부터의 방사를 줄이는 효과를 얻는다. 또한, IC의 동시 스위칭에 의한 전원·GND에서의 방사를 줄이는 효과를 거둔다. 또한, 설정에 의해서 설치하는 위상차를 변화할 수 있으므로, 임의의 동작주파수에 대하여도 위상차를 설치함으로써 생기는 신규주파수 성분의 노이즈를 억제하기 때문에, 보다 좋은 위상차를 설계후의 시제품 제작·노이즈 평가단계에서 결정할 수 있게 된다.

본 발명에 관한 제어회로는, 서로 다른 간격으로 위상차를 갖게 함으로써 신호파형의 신규발생 주파수성분을 분산시킬 수가 있고, 노이즈, 불필요 복사의 대역을 분산시킬 수 있는 효과를 나타낸다.

본 발명에 관한 제어회로는, 서로 다른 간격으로 위상차를 갖게 함으로써 신호파형의 신규발생 주파수성분을 분산시킬 수가 있어, 노이즈, 불필요한 복사의 대역을 분산시킬 수 있는 효과를 거둔다.

본 발명에 관한 제어회로에 있어서, 클럭신호 발생기 및 클럭신호를 지연시키는 복수의 선택소자를 구비하고, 복수의 디지탈신호를 서로 다른 위상으로 출력함과 동시에 위상차를 설정하면, 게이트수를 대폭 삭감할 수 있고, 회로구성도 단순하게 할 수 있는 효과를 얻는다.

본 발명의 실시예는 플라즈마 디스플레이장치(PDP) 등의 다른 디지탈신호를 취급하는 제어회로에도 적용할 수 있고 동일한 효과를 얻을 수 있다.

Claims

디스플레이 부분에 신호를 공급하는 구동회로를 제어하는 제어회로에 있어서,

클럭 신호 발생기 및 클럭 신호를 지연시키는 복수의 선택소자를 구비하고, 복수의 디지탈 신호를 서로 다른 위상으로 출력하고, 해당 위상을 선택소자에 의해 설정할 수 있는 기능을 갖는 것을 특징으로 하는 제어회로.
제 1 항에 있어서,

복수의 디지탈 신호를 서로 다른 위상으로 출력하는 동시에 다른 간격으로 수개의 단계로 위상차가 설치되어 이루어진 것을 특징으로 하는 제어회로.
제 1 항 또는 제 2 항에 있어서,

복수의 디지탈 신호를 서로 다른 위상으로 출력하는 동시에 위상차를 시간적으로 변화시키는 기능이 설치되어 이루어진 것을 특징으로 하는 제어회로.