JP2004206696A - 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ - Google Patents
位相選択型周波数変調装置及び位相選択型周波数シンセサイザ Download PDFInfo
- Publication number
- JP2004206696A JP2004206696A JP2003404109A JP2003404109A JP2004206696A JP 2004206696 A JP2004206696 A JP 2004206696A JP 2003404109 A JP2003404109 A JP 2003404109A JP 2003404109 A JP2003404109 A JP 2003404109A JP 2004206696 A JP2004206696 A JP 2004206696A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- clock signal
- signal
- appearance time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 claims abstract description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 46
- 230000000630 rising effect Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 40
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 21
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 21
- 101150047304 TMOD1 gene Proteins 0.000 description 13
- 238000001228 spectrum Methods 0.000 description 10
- 230000027311 M phase Effects 0.000 description 9
- 101100465890 Caenorhabditis elegans sel-12 gene Proteins 0.000 description 8
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】m相クロック信号生成手段101と、m相のクロック信号CK1〜6のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号SEL1〜6であって、m相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段104と、m相クロック発生器101から出力されるm相のクロック信号のそれぞれと対応する第2のクロック選択信号SSEL1〜6を出力するエッジ出現時間調整手段103と、エッジ出現時間調整手段103から出力される第2のクロック選択信号SSEL1〜6のうちの活性化状態に基づいてm相のクロック信号のうちのクロック信号を選択し、変調クロック信号MCKを出力する変調クロック信号生成手段102とを備える。
【選択図】 図1
Description
1/Tmod<abs(1/T−1/(T±ΔT))〜ΔT/T2 (1) 尚、abs(X)は、Xの絶対値を意味する。
ここで、多相クロック信号の相数をNとすると、変調周期Tmodは以下の(2)式で表される。
Tmod=2N×T (2)
(1)式と(2)式より、以下の(3)式を導入することができる。
T/2<N×ΔT (3)
F0 = fREFCLK * M / N (A1)
セレクタの選択がずれていく場合、例えば1つずつ後ろにずれていく場合、変調クロックの周波数はfmax= 13/12 * f0になるよう制御される。逆に前にずれていく場合、fmin=11/12*f0になるよう制御される。セレクタの選択のずらし方を混ぜることにより、変調クロックの周波数をfminとfmaxの間の任意の値に制御することができる。
周波数データ=Δ×(f1−f0)/(f0/12) (5)
尚、図8の3値ΔΣ変調器1402に代えて、1ビットのΔΣ変調器を用いても良い。この場合、1ビットを「後」、「維持」及び「前」のいずれかに対応させる。
Claims (5)
- 互いに位相差を有するN相のクロック信号を発生する多相クロック信号生成手段と、
前記多相クロック信号生成手段から出力される前記N相のクロック信号のうちいずれかのクロック信号を選択するかを指示する第1のクロック選択信号であって、前記N相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段と、
前記制御手段から出力される前記第1のクロック選択信号の立ち上がりエッジ出現時間及び又は立ち下がりエッジ出現時間を調整して、前記多相クロック信号生成手段から出力される前記N相のクロック信号のそれぞれと対応する第2のクロック選択信号を出力するエッジ出現時間調整手段と、
前記エッジ出現時間調整手段から出力される前記第2のクロック選択信号のうちの活性化状態に基づいて前記N相のクロック信号のうちのクロック信号を選択し、変調クロック信号を出力する変調クロック信号生成手段と
を備える位相選択型周波数変調装置。 - 互いに位相差を有するN相のクロック信号を発生する多相クロック信号生成手段と、
前記多相クロック信号生成手段から出力される前記N相のクロック信号のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号であって、前記N相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段と、
前記制御手段から出力される前記第1のクロック選択信号の立ち上がりエッジ出現時間及び又は立ち下がりエッジ出現時間を調整して、前記多相クロック信号生成手段から出力される前記N相のクロック信号のそれぞれと対応する第2のクロック選択信号を出力するエッジ出現時間調整手段と、
前記エッジ出現時間調整手段から出力される前記第2のクロック選択信号のうちの活性化状態に基づいて前記N相のクロック信号のうちのクロック信号を選択し、変調クロック信号を出力する変調クロック信号生成手段と、
前記変調クロック信号生成手段から出力される選択クロック信号を入力し、前記選択クロック信号のジッタをフィルタリングして変調クロック信号を出力するPLLと
を備える位相選択型周波数変調装置。 - 前記エッジ出現時間調整手段は、前記選択手段により前記活性化された第2のクロック選択信号に対応して選択されるクロック信号の立ち上がりエッジ出現時間及び又は立ち下がりエッジ出現時間と、前記第2のクロック選択信号の立ち上がりエッジ出現時間及び又は立ち下がりエッジ出現時間とが重ならないように、前記第1のクロック選択信号の立ち上がりエッジ出現時間及び又は立ち下がりエッジ出現時間を調整することを特徴とする請求項1又は2に記載の位相選択型周波数変調装置。
- 互いに位相差を有するN相のクロック信号のうちのいずれのクロック信号を選択するかを指示する第1のクロック選択信号であって、前記N相のクロック信号のそれぞれと対応する第1のクロック選択信号を順次出力する制御手段と、
前記制御手段から出力される前記第1のクロック選択信号の立ち上がりエッジ出現時間及び又は立ち下がりエッジ出現時間を調整して、前記多相クロック信号生成手段から出力される前記N相のクロック信号のそれぞれと対応する第2のクロック選択信号を出力するエッジ出現時間調整手段と、
前記エッジ出現時間調整手段から出力される前記第2のクロック選択信号のうちの活性化状態に基づいて前記N相のクロック信号のうちのクロック信号を選択し、選択クロック信号を出力する変調クロック信号生成手段と、
前記変調クロック信号と前記変調クロック生成手段から出力される選択クロック信号を入力し、前記基準クロック信号の位相と前記選択クロック信号の位相とを比較する位相比較手段と、その結果に基づいて前記N相のクロック信号を発生するとともに前記N相のクロック信号のうちの1つのクロック信号を変調クロック信号として出力する多相クロック信号生成手段と
を備える位相選択型周波数シンセサイザ。 - 前記変調クロック信号生成手段から出力される前記選択クロック信号を分周し、該分周された選択クロック信号を前記多相クロック信号生成手段に出力する分周手段をさらに含むことを特徴とする請求項4に記載の位相選択型周波数シンセサイザ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003404109A JP4110081B2 (ja) | 2002-12-06 | 2003-12-03 | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ |
US10/537,472 US7043202B2 (en) | 2002-12-06 | 2003-12-08 | Frequency modulator apparatus of phase selection type, and frequency synthesizer of phase selection type |
KR1020057009406A KR100729582B1 (ko) | 2002-12-06 | 2003-12-08 | 위상 선택형 주파수 변조장치 및 위상 선택형 주파수신시사이저 |
PCT/JP2003/015665 WO2004053669A1 (ja) | 2002-12-06 | 2003-12-08 | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ |
EP03777346A EP1571530A1 (en) | 2002-12-06 | 2003-12-08 | Frequency modulator apparatus of phase selection type, and frequency synthesizer of phase selection type |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355673 | 2002-12-06 | ||
JP2003404109A JP4110081B2 (ja) | 2002-12-06 | 2003-12-03 | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004206696A true JP2004206696A (ja) | 2004-07-22 |
JP4110081B2 JP4110081B2 (ja) | 2008-07-02 |
Family
ID=32510610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003404109A Expired - Lifetime JP4110081B2 (ja) | 2002-12-06 | 2003-12-03 | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ |
Country Status (5)
Country | Link |
---|---|
US (1) | US7043202B2 (ja) |
EP (1) | EP1571530A1 (ja) |
JP (1) | JP4110081B2 (ja) |
KR (1) | KR100729582B1 (ja) |
WO (1) | WO2004053669A1 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006211208A (ja) * | 2005-01-27 | 2006-08-10 | Kawasaki Microelectronics Kk | スペクトラム拡散クロック生成回路 |
JP2006222953A (ja) * | 2005-02-07 | 2006-08-24 | Inova Semiconductors Gmbh | データ転送装置及び方法 |
JP2007208988A (ja) * | 2006-02-03 | 2007-08-16 | Fujitsu Ltd | 多相電子オシレータ及び方法 |
KR100829778B1 (ko) | 2007-03-14 | 2008-05-16 | 삼성전자주식회사 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
JP2010206344A (ja) * | 2009-03-02 | 2010-09-16 | Texas Instr Japan Ltd | ディザ処理型クロック発生器 |
US7881419B2 (en) | 2005-08-18 | 2011-02-01 | Samsung Electronics Co., Ltd. | Semiconductor device, spread spectrum clock generator and method thereof |
JP2017123613A (ja) * | 2016-01-08 | 2017-07-13 | 国立大学法人北海道大学 | A/D(Analog/Digital)変換回路並びにA/D変換方法 |
US9991912B2 (en) | 2010-08-03 | 2018-06-05 | Thine Electronics, Inc. | Transmitting device, receiving device and transmitting/receiving system |
KR101968998B1 (ko) * | 2017-11-29 | 2019-04-15 | 김영정 | 전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치 |
US10860439B2 (en) | 2009-10-26 | 2020-12-08 | Amazon Technologies, Inc. | Failover and recovery for replicated data instances |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7187705B1 (en) | 2002-12-23 | 2007-03-06 | Cypress Semiconductor Corporation | Analog spread spectrum signal generation circuit |
JP4045978B2 (ja) * | 2003-02-25 | 2008-02-13 | 松下電器産業株式会社 | デジタル信号送受信機 |
US7782988B2 (en) * | 2005-05-02 | 2010-08-24 | Multigig Inc. | Digital frequency synthesizer |
JP4298688B2 (ja) * | 2005-09-15 | 2009-07-22 | 富士通マイクロエレクトロニクス株式会社 | クロック発生回路及びクロック発生方法 |
US7706484B2 (en) * | 2006-06-22 | 2010-04-27 | International Business Machines Corporation | Coherent frequency clock generation and spectrum management with non-coherent phase |
DE102007042070B3 (de) * | 2007-09-05 | 2009-01-15 | Texas Instruments Deutschland Gmbh | Spread-Spectrum-Taktung in Fraktional-N-PLLs |
JP5558079B2 (ja) * | 2009-11-06 | 2014-07-23 | 株式会社東芝 | 磁気共鳴画像診断装置 |
US8653862B2 (en) * | 2011-06-13 | 2014-02-18 | Mediatek Inc. | Frequency divider with retimed control signal and related frequency dividing method |
US9094028B2 (en) | 2012-04-11 | 2015-07-28 | Rambus Inc. | Wide range frequency synthesizer with quadrature generation and spur cancellation |
US9077348B1 (en) * | 2012-09-14 | 2015-07-07 | Maxim Integrated Products, Inc. | Fractional clock generator |
US8873699B2 (en) * | 2012-11-21 | 2014-10-28 | Intel Mobile Communications GmbH | Fractional frequency divider with phase permutation |
KR20170126239A (ko) * | 2016-05-09 | 2017-11-17 | 에스케이하이닉스 주식회사 | 제어 회로 및 이를 포함하는 메모리 장치 |
US11158278B2 (en) | 2020-03-26 | 2021-10-26 | Tcl China Star Optoelectronics Technology Co., Ltd. | Display component compensation method and device for frequency of spread-spectrum component and charging time |
CN112216249B (zh) * | 2020-10-20 | 2022-05-20 | 京东方科技集团股份有限公司 | 栅极驱动电路及显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4861063A (ja) * | 1971-12-01 | 1973-08-27 | ||
US4023103A (en) * | 1976-01-26 | 1977-05-10 | The United States Of America As Represented By The Secretary Of The Army | Synchronizer for frequency hopping receiver |
FR2413821A1 (fr) * | 1977-12-28 | 1979-07-27 | Trt Telecom Radio Electr | Dispositif de synchronisation d'un dispositif numerique |
JPH04190409A (ja) * | 1990-11-26 | 1992-07-08 | Omron Corp | クロック発生装置 |
JPH05152908A (ja) | 1991-11-25 | 1993-06-18 | Nec Corp | クロツク信号生成回路 |
JPH07122094A (ja) * | 1993-10-19 | 1995-05-12 | Nippon Steel Corp | 半導体集積回路 |
DE19802001C1 (de) * | 1998-01-20 | 1999-09-02 | Siemens Ag | Digital gesteuerte Schaltung zur Verringerung der Phasenmodulation eines Signals |
US6518813B1 (en) * | 1999-01-29 | 2003-02-11 | Seiko Epson Corporation | Clock generating circuit and semiconductor integrated circuit using the same |
JP2001331236A (ja) * | 1999-10-29 | 2001-11-30 | Texas Instr Inc <Ti> | ディジタル式プログラム可能拡散スペクトル・クロック発生器 |
JP2001148690A (ja) | 1999-11-19 | 2001-05-29 | Sony Corp | クロック発生装置 |
JP2002366250A (ja) * | 2001-06-08 | 2002-12-20 | Matsushita Electric Ind Co Ltd | クロック信号調整回路 |
US7221727B2 (en) * | 2003-04-01 | 2007-05-22 | Kingston Technology Corp. | All-digital phase modulator/demodulator using multi-phase clocks and digital PLL |
JP4376611B2 (ja) * | 2003-12-19 | 2009-12-02 | パナソニック株式会社 | 周波数変調回路 |
-
2003
- 2003-12-03 JP JP2003404109A patent/JP4110081B2/ja not_active Expired - Lifetime
- 2003-12-08 EP EP03777346A patent/EP1571530A1/en not_active Withdrawn
- 2003-12-08 US US10/537,472 patent/US7043202B2/en not_active Expired - Lifetime
- 2003-12-08 WO PCT/JP2003/015665 patent/WO2004053669A1/ja not_active Application Discontinuation
- 2003-12-08 KR KR1020057009406A patent/KR100729582B1/ko active IP Right Grant
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006211208A (ja) * | 2005-01-27 | 2006-08-10 | Kawasaki Microelectronics Kk | スペクトラム拡散クロック生成回路 |
JP2006222953A (ja) * | 2005-02-07 | 2006-08-24 | Inova Semiconductors Gmbh | データ転送装置及び方法 |
US7881419B2 (en) | 2005-08-18 | 2011-02-01 | Samsung Electronics Co., Ltd. | Semiconductor device, spread spectrum clock generator and method thereof |
JP2007208988A (ja) * | 2006-02-03 | 2007-08-16 | Fujitsu Ltd | 多相電子オシレータ及び方法 |
KR100829778B1 (ko) | 2007-03-14 | 2008-05-16 | 삼성전자주식회사 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
JP2010206344A (ja) * | 2009-03-02 | 2010-09-16 | Texas Instr Japan Ltd | ディザ処理型クロック発生器 |
US10860439B2 (en) | 2009-10-26 | 2020-12-08 | Amazon Technologies, Inc. | Failover and recovery for replicated data instances |
US11714726B2 (en) | 2009-10-26 | 2023-08-01 | Amazon Technologies, Inc. | Failover and recovery for replicated data instances |
US9991912B2 (en) | 2010-08-03 | 2018-06-05 | Thine Electronics, Inc. | Transmitting device, receiving device and transmitting/receiving system |
JP2017123613A (ja) * | 2016-01-08 | 2017-07-13 | 国立大学法人北海道大学 | A/D(Analog/Digital)変換回路並びにA/D変換方法 |
KR101968998B1 (ko) * | 2017-11-29 | 2019-04-15 | 김영정 | 전압신호 및 전류신호를 순차적으로 처리할 수 있는 입력 인터페이스 장치 |
Also Published As
Publication number | Publication date |
---|---|
WO2004053669A1 (ja) | 2004-06-24 |
JP4110081B2 (ja) | 2008-07-02 |
EP1571530A1 (en) | 2005-09-07 |
US20060025094A1 (en) | 2006-02-02 |
KR100729582B1 (ko) | 2007-06-18 |
KR20050086807A (ko) | 2005-08-30 |
US7043202B2 (en) | 2006-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4110081B2 (ja) | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ | |
US8106690B2 (en) | Semiconductor integrated circuit device | |
JP4158465B2 (ja) | クロック再生装置、および、クロック再生装置を用いた電子機器 | |
US8085101B2 (en) | Spread spectrum clock generation device | |
JP4106383B2 (ja) | 遅延比率調整回路、遅延パルス生成回路及びパルス幅変調パルス信号発生装置。 | |
JP5308510B2 (ja) | 位相調整回路 | |
JP2010035015A (ja) | Pll回路、並びに通信装置及びその折り返し試験方法 | |
JP2007053770A (ja) | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 | |
US7372340B2 (en) | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages | |
GB2325803A (en) | Digital frequency control using cyclically selected outputs of a multiphase oscillator | |
EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
JP4376611B2 (ja) | 周波数変調回路 | |
CN100340941C (zh) | 相位选择型频率调制器和相位选择型频率合成器 | |
EP4175180A1 (en) | Circuitry and methods for fractional division of high-frequency clock signals | |
JP2006211208A (ja) | スペクトラム拡散クロック生成回路 | |
JP2004032586A (ja) | 逓倍pll回路 | |
KR100256838B1 (ko) | Pll 회로와 pll 회로용 노이즈 감소 방법 | |
JP2005006123A (ja) | Lvdsレシーバ | |
JP2001318731A (ja) | 多相クロック発生回路 | |
JP2010283830A (ja) | 通信装置及びその折り返し試験方法 | |
CN110832778B (zh) | Pll电路 | |
JP2015222918A (ja) | フラクショナルpll回路 | |
CN115603744B (zh) | 一种直接小数分频电路及方法 | |
JP2013232831A (ja) | 注入同期発振器 | |
JPH10270999A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4110081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |