CN104052438B - 用于低功率宽带发射机的基于相位插值的输出波形合成器 - Google Patents

用于低功率宽带发射机的基于相位插值的输出波形合成器 Download PDF

Info

Publication number
CN104052438B
CN104052438B CN201410095500.8A CN201410095500A CN104052438B CN 104052438 B CN104052438 B CN 104052438B CN 201410095500 A CN201410095500 A CN 201410095500A CN 104052438 B CN104052438 B CN 104052438B
Authority
CN
China
Prior art keywords
phase
clock
output waveform
eye
waveform synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410095500.8A
Other languages
English (en)
Other versions
CN104052438A (zh
Inventor
裵玄民
尹泰勋
尹钟赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ji Long Trillion Square South Korea Ltd
Original Assignee
Ji Long Trillion Square South Korea Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji Long Trillion Square South Korea Ltd filed Critical Ji Long Trillion Square South Korea Ltd
Publication of CN104052438A publication Critical patent/CN104052438A/zh
Application granted granted Critical
Publication of CN104052438B publication Critical patent/CN104052438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1536—Zero-crossing detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明的示例性实施例涉及一种用于低功率宽带发射机的基于相位插值的输出波形合成器。为了在发射机设计中实现小区域和低功耗，使用了一种以子速率操作的单级多相多路复用器。所述多相多路复用器包括并联的开漏与非门。在子速率发射机结构中，尽管功耗低，但多相时钟信号中的相位失配显著地降低抖动性，对其广泛的应用来说是一个严重的瓶颈。为了克服这种失配问题，提出了一种基于面积和功耗优化的相位插值器的波形合成方案。

Description

用于低功率宽带发射机的基于相位插值的输出波形合成器
技术领域
本发明的示例性实施例涉及一种用于低功率发射机的使用相位插值器和片上(on-chip)眼开检测(EOM，Eye Opening Monitoring)电路的输出波形合成器。
背景技术
图1示出了现有多相多路复用器的简化电路示意图，且图2示出了现有多相多路复用器的简化时序图。当两个相邻时钟相位重叠时对输出进行评估。然而，由相位失配(mismatch)引起的确定性抖动(DJ，Deterministic Jitter)在多相多路复用器的全部抖动性中占据支配地位。图3示出了具有相位失配和占空比失真(duty cycle distortion)的输出眼图(eye diagram)。图3所示的确定性抖动最终在接收器中降低了时序容限(timingmargin)。所述相位失配由在线路布局中的固有装置失配和电容失配而引起。输出眼图针对两百个样本中的每一个将蒙特·卡罗模拟(Monte-Carlo simulation)的结果显示为工艺参数的概率分布且针对因相位失配或占空比的变化而导致的概率分布显示不同的眼图。
发明内容
本发明的示例性实施例公开了一种用于低功率宽带发射机的输出波形合成器，所述输出波形合成器包括：2N个相位插值器，控制由时钟发生器生成的N个不同相位时钟信号的上升沿和下降沿，N是正偶数，其特征在于，所述2N个相位插值器的2N个输出被输入作为N:1多路复用器的时钟信号。
所述N个不同相位时钟信号的第n个时钟信号具有((n-1)*(2π/N))相位，且n是1至N的自然数。
所述2N个相位插值器被分类为N个组，且所有第n个时钟信号和第(n+1)个时钟信号被输入至包含在所述N个组的第n个组的两个相位插值器中的每一个。
所述两个相位插值器的两个输出被用作为具有独立可控制的上升延迟和下降延迟的单一相位时钟。
所述2N个相位插值器进一步调整所述N个不同相位时钟信号中的时钟重叠周期和相位对齐中的至少一个。
所述输出波形合成器进一步包括：眼开检测单元，测定输出驱动器的输出以数量化测定所述N:1多路复用器的输出的信号眼图，和微控制器单元，接收所述测定的信号眼图，且使用所述测定的信号眼图和预先定义的校准算法更新所述2N个相位插值器的相位控制码。
所述2N个相位插值器和所述眼开检测单元包含在具有所述N:1多路复用器和所述时钟发生器的芯片中，且位于所述芯片外部的所述微控制器单元与所述2N个相位插值器和所述眼开检测单元连接。
附图说明
包含于此用于提供本发明的进一步理解且被编入和构成本说明书一部分的附图举例说明了本发明的示例性实施例且与详细说明一起用于解释本发明的原理。
图1示出了现有多相多路复用器的简化电路示意图。
图2示出了现有多相多路复用器的简化时序图。
图3示出了具有相位失配和占空比失真的输出眼图。
图4是说明根据本发明的一个示例性实施例使用波形合成器校正输出波形的示例的示图。
图5是说明根据本发明的一个示例性实施例使用波形合成器校正输出波形的示例的示图。
图6、图7和图8示出根据本发明的一个示例性实施例的相位失配校准的示例。
图9是说明根据本发明的一个示例性实施例用于独立可控制的上升延迟和下降延迟的相位插值方法的示例的示图。
图10是说明根据本发明的一个示例性实施例用于输出波形合成器的修改四相多路复用器的示例的示图。
图11是说明根据本发明的一个示例性实施例的输出波形合成器的***级框图的示例的示图。
具体实施方式
以下，参考示出本发明的示例性实施例的附图对本发明进行更加全面的说明。本发明可具体表现为多种不同形式但其并不应被理解为仅局限于在此所述的实施例。相反，这些示例性实施例被提供使得本公开更充分且能全面地将本发明的范围传达给本领域的技术人员。在附图中，图层和区域的尺寸和相对大小为了清楚可识可被扩大。附图中的相同参考符号表示相同的元素。
为了克服相位失配问题，提出了基于相位插值器(PI，Phase Interpolator)的输出波形合成器。由于使用相位插值器在子速率时钟域中进行全部的波形控制，因此功率开销是可以忽略的。
图4是说明根据本发明的一个示例性实施例使用波形合成器的校正输出波形的示例的示图。如图4所示，波形控制按两步骤进行：1）零交叉调整，2）相位调整。当两相邻分支被同时打开/关闭时则引起非理想零交叉点。当两相邻分支被同时关闭时增加的零交叉则会出现。同样地，减少的零交叉伴随着同时激活而出现。当每个分支的激活时间由于多相时钟信号中的相位失配而不平衡时则会出现占空比失配。1UI表示一个单元间隔(One UnitInterval)。因此，多相时钟信号的间隔在相位调整的步骤中可根据1UI进行调整。
图5是说明根据本发明的一个示例性实施例使用波形合成器校正输出波形的示例的示图。为了调整输出波形的零交叉和占空比，应独立地控制每个时钟相位的上升沿(rising edge)和下降沿(falling edge)。例如，如图5所示，使用被分成四组的八个相位插值器(PI，Phase Interpolator)。八个相位插值器从时钟发生器中插补四个时钟相位且生成独立的八个相位时钟信号。
使用从眼开检测电路EOM中获取的与四个时钟相位的每一个相对应的眼信息来调整四个时钟相位。对于零交叉调整，调整下降沿的相位插值器可校准下降沿的对应相位以防止两相邻分支被同时打开/关闭。然后，获取用于下降沿校准的控制码。且调整下降沿和上升沿的八个相位插值器可校准下降沿和上升沿的对应相位。针对上升沿，控制码为了上升沿相位差异的校正可增加或减少，且针对下降沿，控制码可被添加至获取的控制码中。例如，为了时钟占空比的校准可控制调整下降沿的相位插值器以使占空比的比率校正为50%。此后，八个相位插值器可控制上升沿和下降沿以调整多相时钟信号的每个相位的间隔。
图6、图7和图8示出根据本发明的一个示例性实施例的相位失配校准的示例。图6示出了当占空比比率大于50%且相位间隔大于1UI时的时序图。图7示出了占空比比率校正为50%的时序图。但相位间隔仍然不是1UI。图8示出了具有270度的上升沿和下降沿相位的间隔以使占空比比率可校正为50%且相位间隔可被调整为1UI的时序图。
图9是说明根据本发明的一个示例性实施例用于独立可控制的上升延迟和下降延迟的相位插值方法的示例的示图。来自图5所示每组的两输出时钟相当于具有如图9所示的独立可控制的上升延迟和下降延迟的单一相位时钟。其是因为仅包含上升沿的半个周期影响一个分支的操作且包含下降沿的另外半个周期影响另外一个分支的操作。
图10是说明根据本发明的一个示例性实施例用于输出波形合成器的修改四相多路复用器的示例的示图。其能克服由各种失配引起的所有潜在的确定性抖动。此外，通过控制插值系数可很容易地实现模式相关输出波形整形。
图11是说明根据本发明的一个示例性实施例的输出波形合成器的***级框图的的示例的示图。输出波形合成器包括片上(on-chip)眼开检测电路EOM，多个相位插值器“PIx8”，和片外(off-chip)微控制器单元(MCU，Micro Controller Unit)。在通电过程中，执行一次微控制器单元控制的输出波形校准。最初，片上测试图形发生器(TPG，Test PatternGenerator)将测试图形传送至串行化器(serializer)"4:1多路复用器MUX(Multiplexer)。内部的眼开检测电路可测定输出驱动器的输出以数量化测定传送的输出的信号眼图且将测定的信号眼图报告给微控制器单元。然后，微控制器单元通过使用预先定义的校准算法更新相位插值器的相位控制码。“Clock Gen.”和“Output DRV“分别表示用于生成时钟的时钟发生器(Clock Generator)和用于生成控制信号的输出驱动器(Output Driver)。
根据本发明的示例性实施例可被记录在包括程序指令的计算机可读介质上，所述程序指令可被计算机实现以执行各种操作。介质还可包括单独的程序指令、数据文件、数据结构等或它们的组合。媒体和程序指令可是针对本发明的意图而特别设计和构建的，或其也可是对计算机软件领域的技术人员而言熟悉和可获取的。
在不超出本发明的技术思想或范围内所能进行的各种修改和变形对所属技术领域的技术人员来说是显而易见的。因此，其目的是本发明覆盖在随附的权利要求及其等同项的范围内所提供的发明的修改和变形。

Claims (6)

1.一种用于低功率宽带发射机的输出波形合成器，所述输出波形合成器包括：
2N个相位插值器，控制由时钟发生器生成的N个不同相位时钟信号的上升沿和下降沿，N是正偶数，
其特征在于，所述2N个相位插值器的2N个输出被输入作为N:1多路复用器的时钟信号,
眼开检测单元，测定输出驱动器的输出以数量化测定所述N:1多路复用器的输出的信号眼图；和
微控制器单元，接收所述测定的信号眼图，且使用所述测定的信号眼图和预先定义的校准算法更新所述2N个相位插值器的相位控制码，
其中，使用从所述眼开检测单元获取的与N个时钟相位的每一个相对应的眼信息来调整时钟重叠周期和相位对齐中的至少一个。
2.如权利要求1所述的输出波形合成器，其特征在于，所述N个不同相位时钟信号的第n个时钟信号具有((n-1)*(2π/N))相位，且n是1至N的自然数。
3.如权利要求2所述的输出波形合成器，其特征在于，所述2N个相位插值器被分类为N个组，且所有第n个时钟信号和第(n+1)个时钟信号被输入至包含在所述N个组的第n个组的两个相位插值器中的每一个。
4.如权利要求3所述的输出波形合成器，其特征在于，所述两个相位插值器的两个输出被用作为具有独立可控制的上升延迟和下降延迟的单一相位时钟。
5.如权利要求1所述的输出波形合成器，其特征在于，所述2N个相位插值器进一步调整所述N个不同相位时钟信号中的时钟重叠周期和相位对齐中的至少一个。
6.如权利要求4所述的输出波形合成器，其特征在于，所述2N个相位插值器和所述眼开检测单元包含在具有所述N:1多路复用器和所述时钟发生器的芯片中，且位于所述芯片外部的所述微控制器单元与所述2N个相位插值器和所述眼开检测单元连接。
CN201410095500.8A 2013-03-15 2014-03-14 用于低功率宽带发射机的基于相位插值的输出波形合成器 Active CN104052438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/843,054 2013-03-15
US13/843,054 US8917116B2 (en) 2013-03-15 2013-03-15 Phase interpolator based output waveform synthesizer for low-power broadband transmitter

Publications (2)

Publication Number Publication Date
CN104052438A CN104052438A (zh) 2014-09-17
CN104052438B true CN104052438B (zh) 2017-07-07

Family

ID=50097524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410095500.8A Active CN104052438B (zh) 2013-03-15 2014-03-14 用于低功率宽带发射机的基于相位插值的输出波形合成器

Country Status (5)

Country Link
US (1) US8917116B2 (zh)
EP (1) EP2779518B1 (zh)
JP (1) JP5823482B2 (zh)
KR (1) KR101633542B1 (zh)
CN (1) CN104052438B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102275636B1 (ko) * 2015-01-20 2021-07-13 삼성전자주식회사 아이 오프닝 회로를 구비한 집적 회로 및 서데스 장치
US11580373B2 (en) * 2017-01-20 2023-02-14 International Business Machines Corporation System, method and article of manufacture for synchronization-free transmittal of neuron values in a hardware artificial neural networks

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1388651A (zh) * 2001-05-30 2003-01-01 华为技术有限公司 无线功率合成装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5794119A (en) * 1995-11-21 1998-08-11 Stanford Telecommunications, Inc. Subscriber frequency control system and method in point-to-multipoint RF communication system
KR20000031686A (ko) * 1998-11-09 2000-06-05 한형수 영구대전방지 서빙층 형성방법
US6943606B2 (en) * 2001-06-27 2005-09-13 Intel Corporation Phase interpolator to interpolate between a plurality of clock phases
US7049898B2 (en) * 2003-09-30 2006-05-23 Intel Corporation Strained-silicon voltage controlled oscillator (VCO)
US8466836B2 (en) * 2005-08-31 2013-06-18 CSR Technology Holdings Inc. Fast fourier transform with down sampling based navigational satellite signal tracking
WO2007109743A2 (en) * 2006-03-21 2007-09-27 Multigig Inc. Frequency divider
US7425856B2 (en) * 2006-06-30 2008-09-16 Agere Systems Inc. Phase interpolator with output amplitude correction
US8832487B2 (en) * 2011-06-28 2014-09-09 Microsoft Corporation High-speed I/O data system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1388651A (zh) * 2001-05-30 2003-01-01 华为技术有限公司 无线功率合成装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 20-Gb/s 0.13um CMOS Serial Link Transmitter Using an LC-PLL to Directly Drive the Output Multiplexer;CHIANG P ET AL;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;20050401;第40卷(第4期);1007-1011页，图5-11 *

Also Published As

Publication number Publication date
JP5823482B2 (ja) 2015-11-25
EP2779518A1 (en) 2014-09-17
US20140266318A1 (en) 2014-09-18
KR101633542B1 (ko) 2016-06-27
KR20140114772A (ko) 2014-09-29
CN104052438A (zh) 2014-09-17
JP2014183568A (ja) 2014-09-29
US8917116B2 (en) 2014-12-23
EP2779518B1 (en) 2016-11-30

Similar Documents

Publication Publication Date Title
US11003203B2 (en) Circuits for and methods of calibrating a circuit in an integrated circuit device
US7971088B2 (en) Clock skew controller and integrated circuit including the same
KR101893185B1 (ko) 반도체 장치의 데이터 출력 타이밍 제어 회로
JP7289991B2 (ja) 信号生成装置、駆動チップ、表示システム及びｌｅｄ表示の駆動方法
WO2007143255B1 (en) Digital-to-time converter using cycle selection windowing
US8604830B2 (en) Semiconductor device
CN107171657A (zh) 一种序列脉冲部分上升沿加抖的装置
JP2007259435A (ja) スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させる方法、回路、及びシステム
CN110366822A (zh) 满足用于相对于时钟的重复信号的设置/保持时间
US20120319752A1 (en) Look-up tables for delay circuitry in field programmable gate array (fpga) chipsets
CN104052438B (zh) 用于低功率宽带发射机的基于相位插值的输出波形合成器
WO2018120612A1 (zh) 一种数据采样方法、芯片和计算机存储介质
JP2022541831A (ja) 集積回路デバイス内の回路を較正するための回路および較正する方法
KR101172270B1 (ko) 지연고정루프에서의 듀티 사이클 보정
US20080225029A1 (en) Driver for reducing a noise, display device having the driver, and method thereof
JP5202456B2 (ja) 試験装置および試験方法
CN109861690A (zh) 输出反馈时钟占空比调节装置、方法及***
CN107271890A (zh) 一种序列脉冲部分下降沿加抖的装置
WO2013065208A1 (ja) タイミングリカバリ回路およびそれを備えたレシーバ回路
KR20170072498A (ko) 위상 감지 회로
KR20140087337A (ko) 펄스 신호 생성 회로 및 그의 동작 방법
US20130162310A1 (en) Clock generator with integrated phase offset programmability
CN100481728C (zh) 低电压差动信号的时脉数据回复装置及其方法
CN106559061A (zh) 占空比校正器
US20060146967A1 (en) Keep-out asynchronous clock alignment scheme

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Seoul, South Kerean

Applicant after: Ji Long trillion Square South Korea Limited

Address before: Seoul, South Kerean

Applicant before: Trillion square Co., Ltds

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant