CN104376809A - 源极驱动器与降低其中峰值电流的方法 - Google Patents

Abstract

本发明提供一种源极驱动器与降低其中峰值电流的方法。源极驱动器包括闩锁电路、电平偏移器以及数字模拟转换电路。闩锁电路锁存目前比特数据。闩锁电路耦接至电平偏移器的输入端。数字模拟转换电路耦接至电平偏移器的输出端。当目前比特数据不是先前比特数据的补码时，闩锁电路选择输出目前比特数据至电平偏移器的输入端，以及数字模拟转换电路输出电平偏移器的输出数据的对应电压。当目前比特数据与先前比特数据互为补码时，闩锁电路选择输出先前比特数据至电平偏移器的输入端，以及数字模拟转换电路输出所述目前比特数据的对应电压。

Description

源极驱动器与降低其中峰值电流的方法

技术领域

本发明是有关于一种源极驱动器与降低其中峰值电流的方法。

背景技术

图1是说明传统源极驱动器（Source Driver,SD）的电路方块示意图。源极驱动器100耦接于时序控制器（timing controller）10与显示面板20之间。电源电压VDDA可以供电给源极驱动器100。依据时序控制器10的控制，源极驱动器100可以将时序控制器10所提供的像素（pixel）数据转换为驱动电压，以及用此驱动电压去驱动显示面板20来显示对应图像。源极驱动器100包括数据接收器（data receiver）110、闩锁器（latch）120、数字模拟转换器（Digital Analog Converter,DAC）130与输出缓冲器（output buffer）140。

图2是说明图1所示源极驱动器的信号时序示意图。请参照图1与图2。闩锁器120经由数据接收器110接收时序控制器10送来的像素数据，并将像素数据锁存在对应的通道中。依据闩锁信号LD的时序，闩锁器120可以将锁存在不同通道中的像素数据D1、D2、D3、…、Dx-1与Dx输出给数字模拟转换器130。数字模拟转换器130依据GAMMA电压VG，将不同通道中的像素数据D1～Dx分别转换为对应的模拟灰阶电压I1、I2、I3、…、Ix-1与Ix。输出缓冲器140可以依据不同通道中的模拟灰阶电压I1～Ix而分别输出对应驱动电压给显示面板20的不同数据线Y1、Y2、Y3、…、Yx-1与Yx。

如图2所示，由于闩锁器120是依据闩锁信号LD上升的时间点以并列的方式将新的像素数据更新至数字模拟转换器130的输入端，因此当新的像素数据若与旧的像素数据互为补码(complement)时，源极驱动器100的电源电流I(VDDA)将会产生大量的瞬间峰值电流。例如图2所示，当新的（目前的）像素数据（例如FF）若与旧的（先前的）像素数据（例如00）互为补码时，源极驱动器100的电源电流I(VDDS)将会产生如图2所示虚圈200处的瞬间峰值电流。此瞬间峰值电流往往会造成电源电压VDDA的电平瞬间掉落，进而影响内部电路正常操作。除此之外，电源电压VDDA的电平瞬间掉落也同时会对***产生电磁干扰(EMI)的效应。

发明内容

本发明提供一种源极驱动器与降低其中峰值电流的方法，以减少瞬间峰值电流。

本发明实施例所述一种源极驱动器包括闩锁电路、电平偏移器以及数字模拟转换电路。闩锁电路锁存至少一目前比特数据。闩锁电路耦接至电平偏移器的输入端。数字模拟转换电路耦接至电平偏移器的输出端。当所述至少一目前比特数据不是至少一先前比特数据的补码时，闩锁电路选择输出所述至少一目前比特数据至电平偏移器的输入端以取代所述至少一先前比特数据，以及数字模拟转换电路输出电平偏移器的输出数据的对应电压。当所述至少一目前比特数据与所述至少一先前比特数据互为补码时，闩锁电路选择输出所述至少一先前比特数据至电平偏移器的输入端，以及数字模拟转换电路输出所述至少一目前比特数据的对应电压。

本发明实施例所述一种降低源极驱动器峰值电流的方法包括：比较至少一目前比特数据与至少一先前比特数据；当所述至少一目前比特数据不是所述至少一先前比特数据的补码时，选择将所述至少一目前比特数据输出至源极驱动器的电平偏移器的输入端以取代所述至少一先前比特数据，以及由数字模拟转换电路将电平偏移器的输出数据转换为对应电压；以及当所述至少一目前比特数据与所述至少一先前比特数据互为补码时，选择将所述至少一先前比特数据输出至该电平偏移器的输入端，以及由数字模拟转换电路输出所述至少一目前比特数据的对应电压。

基于上述，实施例所述源极驱动器与降低其中峰值电流的方法可以检查目前比特数据与先前比特数据是不是互为补码。当目前比特数据与先前比特数据互为补码时，先前比特数据被选择输出至电平偏移器的输入端，以及由数字模拟转换电路输出目前比特数据的对应电压。因此，源极驱动器内部的电平偏移器及其他元件可以减少瞬间峰值电流。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是说明传统源极驱动器的电路方块示意图；

图2是说明图1所示源极驱动器的信号时序示意图；

图3是本发明实施例说明一种源极驱动器的电路方块示意图；

图4是本发明实施例说明图3所示源极驱动器的信号时序示意图；

图5是本发明实施例说明一种降低源极驱动器峰值电流的方法流程示意图；

图6是本发明实施例说明图3所示多路复用器的实施范例示意图；

图7是本发明另一实施例说明图3所示多路复用器的实施范例示意图；

图8是本发明再一实施例说明一种源极驱动器的电路方块示意图；

图9是本发明又一实施例说明一种源极驱动器的电路方块示意图；

图10是本发明实施例说明图9所示源极驱动器的信号时序示意图；

图11是本发明再一实施例说明一种源极驱动器的电路方块示意图；

图12是本发明实施例说明图11所示源极驱动器的信号时序示意图；

图13是本发明再一实施例说明一种源极驱动器的电路方块示意图；

图14是本发明实施例说明图13所示多路复用器的实施范例示意图；

图15是本发明又一实施例说明一种源极驱动器的电路方块示意图；

图16是本发明又一实施例说明一种源极驱动器的电路方块示意图。

附图标记说明：

10、30：时序控制器；

20：显示面板；

100、300、800、900、1100、1300、1500、1600：源极驱动器；

110、311：数据接收器；

120：闩锁器；

130、332、660、760、1450：数字模拟转换器；

140、333、670、770、1470：输出缓冲器；

200、400、1000、1200：虚圈；

310、910、1110：闩锁电路；

312：移位寄存器；

313、610、710、1410：数据闩锁器；

314、316、331、620、650、720、750、1420、1460：多路复用器；

315、630、730、1430：线闩锁器；

320、342、640、740、1440：电平偏移器；

330、1330：数字模拟转换电路；

340：比较电路；

341：比较器；

725、755：反闸；

B、G、R：像素数据；

Ck[1]、Ck[x]：闩锁时钟；

CLK：时钟信号；

D1、D2、D3、Dx-1、Dx：像素数据；

Data(L1)、Data(L2)、M_Data(L1)、HVData、HVData[1]、HVData[x]、M_HVData：像素数据；

Data(L1)[1]、Data(L2)[1]：第一个通道像素数据；

Data(L1)[x]、Data(L2)[x]：第x个通道像素数据；

DIO：线数据起始信号；

HV_INVER、HV_BYPASS：第二控制信号；

I(VDDA)、I(VDDS)：电源电流；

I1、I2、I3、Ix-1、Ix：模拟灰阶电压；

INVER：第一控制信号；

LD：闩锁信号；

M_LD：信号；

S510～S540：步骤；

VDDA：电源电压；

VG：GAMMA电压；

Y1、Y2、Y3、Yx-1、Yx：数据线；

D：数据端；

Q：正相输出端；

Qb：反相输出端。

具体实施方式

在本案说明书全文(包括权利要求书)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。

图3是本发明实施例说明一种源极驱动器（Source Driver,SD）的电路方块示意图。源极驱动器300耦接于时序控制器（timing controller）10与显示面板20之间。显示面板20可以是液晶显示面板或是其他平面面板显示器。依据时序控制器10的控制，源极驱动器300可以将时序控制器10所提供的像素（pixel）数据转换为驱动电压，以及用此驱动电压去驱动显示面板20的数据线（或源极线）来显示对应图像。

源极驱动器300包括闩锁电路310、电平偏移器（level shifter）320以及数字模拟转换电路330。闩锁电路310可以从时序控制器10接收并锁存至少一目前比特数据，以及将所述至少一目前比特数据输出至电平偏移器320的输入端以取代至少一先前比特数据。所述至少一目前比特数据可以是单一数据通道中像素数据的部分比特或全部比特，也可以是多个（甚至是全部）数据通道中像素数据的部分比特或全部比特。电平偏移器320改变闩锁电路310的输出数据的电压电平，并将调整电压电平后的数据输出至数字模拟转换电路330的输入端。数字模拟转换电路330将电平偏移器320的输出数据（数字数据）转换为对应电压（模拟电压），并输出此对应电压至显示面板20的数据线（或源极线）来显示对应图像。

本实施例并不限制闩锁电路310的实现方式。例如，图3所示实施例中的闩锁电路310包括数据接收器（data receiver）311、移位寄存器（shift register）312、数据闩锁器（data latch）313、多路复用器（multiplexer）314以及线闩锁器（line latch）315。移位寄存器312从时序控制器10接收时钟信号CLK与线数据起始信号DIO。依据时钟信号CLK的时序，移位寄存器312可以将线数据起始信号DIO中的脉冲逐级传递于不同通道中，也就是将不同相位的闩锁时钟Ck[1]、…、Ck[x]输出至数据闩锁器313的不同通道。在图3所示实施例中，源极驱动器300被假设为具有x个通道。

图4是本发明实施例说明图3所示源极驱动器的信号时序示意图。请参照图3与图4。移位寄存器312将不同相位的闩锁时钟Ck[1]～Ck[x]输出至数据闩锁器313。数据闩锁器313经由数据接收器311接收时序控制器10送来的像素数据R、G、B。依照不同通道的闩锁时钟Ck[1]～Ck[x]的时序，时序控制器10送来的不同像素数据会被锁存在数据闩锁器313的对应通道中。线闩锁器315的输出端耦接至电平偏移器320的输入端。线闩锁器315依据闩锁信号LD锁存线闩锁器315的输入端的数据。多路复用器314耦接于数据闩锁器313的输出端与线闩锁器315的输入端之间。多路复用器314依据第一控制信号INVER而选择将数据闩锁器313所输出的目前比特数据或目前比特数据的补码传送给线闩锁器315的输入端。

例如，请参照图4，假设时序控制器10在一先前期间中送来的像素数据R、G、B皆为“00”，则数据闩锁器313可以依照闩锁时钟Ck[1]～Ck[x]的时序而将不同通道的像素数据“00”锁存在对应通道中。举例来说，数据闩锁器313可以依照闩锁时钟Ck[1]的时序而将“00”锁存在第一个通道，以及输出像素数据Data(L1)的第一个通道像素数据Data(L1)[1]。同理可推，数据闩锁器313可以依照闩锁时钟Ck[x]的时序而将“00”锁存在第x个通道，以及输出像素数据Data(L1)的第x个通道像素数据Data(L1)[x]。线闩锁器315可以经由多路复用器314接收到数据闩锁器313的输出数据。举例来说，线闩锁器315依据闩锁信号LD锁存数据闩锁器313的输出端的像素数据Data(L1)，以及输出闩锁内容，即输出像素数据Data(L2)的第一个通道像素数据Data(L2)[1]、…、第x个通道像素数据Data(L2)[x]。在先前期间结束后，假设时序控制器10在一目前期间中送来的像素数据为“FF”，则数据闩锁器313可以将不同通道的像素数据“FF”锁存在对应通道中，以取代在先前期间中的先前像素数据。例如，数据闩锁器313将“FF”锁存在第一个通道而输出像素数据Data(L1)的第一个通道像素数据Data(L1)[1]，以及将“FF”锁存在第x个通道而输出像素数据Data(L1)的第x个通道像素数据Data(L1)[x]。

图5是本发明实施例说明一种降低源极驱动器峰值电流的方法流程示意图。步骤S510比较至少一目前比特数据与至少一先前比特数据。本实施例并不限制步骤S510的实现方式。例如，在其他实施例中，源极驱动器300的前级电路（例如时序控制器10或其他电路）可以进行步骤S510，并对应控制闩锁电路310与数字模拟转换电路330（详参图8的相关说明）。在本实施例中，图3所示实施例中的源极驱动器300还包括比较电路340。比较电路340耦接至闩锁电路310与数字模拟转换电路330。比较电路340可以进行步骤S510，以比较所述目前比特数据与所述先前比特数据。

当所述目前比特数据不是所述先前比特数据的补码时，比较电路340控制闩锁电路310选择输出所述目前比特数据至电平偏移器320的输入端，以及比较电路340控制数字模拟转换电路330输出电平偏移器320的输出数据的对应电压。当所述目前比特数据与所述先前比特数据互为补码时，比较电路340控制闩锁电路310选择输出所述先前比特数据至电平偏移器320的输入端，以及比较电路340控制数字模拟转换电路330输出所述目前比特数据的对应电压。

在本实施例中，比较电路340包括比较器341与电平偏移器342。比较器341耦接至闩锁电路310。比较器341可以进行步骤S510，以便比较所述目前比特数据与所述先前比特数据，并依据比较结果对应输出第一控制信号INVER至闩锁电路310，以控制闩锁电路310选择输出所述目前比特数据或所述先前比特数据至电平偏移器320的输入端。电平偏移器342耦接于比较器341与数字模拟转换电路330之间。电平偏移器342将第一控制信号INVER转换为第二控制信号HV_INVER给数字模拟转换电路330，以控制数字模拟转换电路330输出电平偏移器320的输出数据的对应电压，或控制数字模拟转换电路330输出所述目前比特数据的对应电压。

所述比特数据与像素数据的关系可以视实际产品的设计需求来决定。例如，在一些实施例中，所述比特数据可以是单一数据通道中像素数据的部分比特或全部比特。也就是说，源极驱动器300可以配置x个比较器341与x个电平偏移器342。每一个比较器341各自从数据闩锁器313接收像素数据Data(L1)中单一个对应通道的像素数据的部分比特或全部比特作为所述目前比特数据，以及每一个比较器341各自从线闩锁器315接收像素数据Data(L2)中单一个对应通道的像素数据的部分比特或全部比特作为所述先前比特数据。在另一些实施例中，所述比特数据可以是多个（甚至是全部）数据通道中像素数据的部分比特或全部比特。例如，以每N个通道为一组的方式将图3所示x个通道分为P（即x/N）个通道组。也就是说，源极驱动器300可以配置P个比较器341与P个电平偏移器342。每一个比较器341各自从数据闩锁器313接收像素数据Data(L1)中N个对应通道的像素数据的部分比特或全部比特作为所述目前比特数据，以及每一个比较器341各自从线闩锁器315接收像素数据Data(L2)中N个对应通道的像素数据的部分比特或全部比特作为所述先前比特数据。

本实施例并不限制数字模拟转换电路330的实现方式。例如，图3所示实施例中的数字模拟转换电路330包括多路复用器331、数字模拟转换器（Digital Analog Converter,DAC）332与输出缓冲器（output buffer）333。多路复用器331耦接于电平偏移器320的输出端与数字模拟转换器332的输入端之间。电平偏移器342耦接于多路复用器331的控制端与比较器341的输出端之间。电平偏移器342改变第一控制信号INVER的电压电平，并将调整电压电平后的控制信号（即第二控制信号HV_INVER）输出至多路复用器331的控制端。多路复用器331依据第二控制信号HV_INVER而选择将电平偏移器320的输出传送给数字模拟转换器332的输入端，或选择将电平偏移器320的输出的补码传送给数字模拟转换器332的输入端。数字模拟转换器332依据GAMMA电压VG，将不同通道中的像素数据分别转换为对应的模拟灰阶电压。输出缓冲器333耦接于数字模拟转换器332的输出端与显示面板20的数据线Y1～Yx之间。输出缓冲器333可以依据数字模拟转换器332的不同通道中的模拟电压而分别输出对应驱动电压给显示面板20的不同数据线Y1～Yx。

比较器341可以进行步骤S520，以便判断所述目前比特数据是不是所述先前比特数据的补码，并对应控制闩锁电路310与数字模拟转换电路330。当所述目前比特数据不是所述先前比特数据的补码时，比较器341可以进行步骤S530。当所述目前比特数据与所述先前比特数据互为补码时，比较器341可以进行步骤S540。

当所述目前比特数据不是所述先前比特数据的补码时，在步骤S530中，比较器341通过第一控制信号INVER去控制闩锁电路310，以选择将所述至少一目前比特数据（例如数据闩锁器313的像素数据Data(L1)）输出至电平偏移器320的输入端而取代先前比特数据，以及通过第二控制信号HV_INVER去控制数字模拟转换电路330将电平偏移器320的输出数据转换为对应电压给显示面板20。例如，当数据闩锁器313的像素数据Data(L1)不是线闩锁器315的像素数据Data(L2)的补码时，多路复用器314依据第一控制信号INVER选择像素数据Data(L1)作为像素数据M_Data(L1)以输出至线闩锁器315的输入端，以及多路复用器331依据第二控制信号HV_INVER选择电平偏移器320所输出的像素数据HVData作为像素数据M_HVData以输出至数字模拟转换器332的输入端。

当所述至少一目前比特数据与所述至少一先前比特数据互为补码时，在步骤S540中，比较器341通过第一控制信号INVER去控制闩锁电路310，以选择将所述至少一先前比特数据（例如数据闩锁器313的像素数据Data(L1)的补码）输出至电平偏移器320的输入端，以及通过第二控制信号HV_INVER去控制数字模拟转换电路330输出所述至少一目前比特数据（例如数据闩锁器313的像素数据Data(L1)）的对应电压。例如，当数据闩锁器313的像素数据Data(L1)与线闩锁器315的像素数据Data(L2)互为补码时，多路复用器314依据第一控制信号INVER选择像素数据Data(L1)的补码作为像素数据M_Data(L1)以输出至线闩锁器315的输入端，以及多路复用器331依据第二控制信号HV_INVER选择电平偏移器320的像素数据HVData的补码作为像素数据M_HVData以输出至数字模拟转换器332的输入端。

以图4为例，当目前比特数据（例如Data(L1)[1]～Data(L1)[x]）为“FF”而先前比特数据（例如Data(L2)[1]～Data(L2)[x]）为“00”时，目前比特数据与先前比特数据互为补码。当目前比特数据与先前比特数据互为补码时，多路复用器314选择目前比特数据的补码（即“00”）作为像素数据M_Data(L1)以输出至线闩锁器315的输入端。因此，线闩锁器315锁存目前比特数据的补码（即“00”），并输“00”作为像素数据Data(L2)。因此，电平偏移器320的像素数据HVData[1]～HVData[x]维持于逻辑值“00”而没有发生转态。因此，当新的（目前的）像素数据（例如FF）若与旧的（先前的）像素数据（例如00）互为补码时，源极驱动器300的电源电流I(VDDS)的瞬间峰值电流（图4所示虚圈400处）将会大幅减少。

然而，当目前比特数据与先前比特数据互为补码时，电平偏移器320的像素数据HVData不是正确的逻辑值。因此，当目前比特数据与先前比特数据互为补码时，多路复用器331可以依据第二控制信号HV_INVER的控制而选择电平偏移器320的像素数据HVData的补码作为像素数据M_HVData，以输出至数字模拟转换器332的输入端。如图4所示，多路复用器331输出逻辑值为“FF”的像素数据M_HVData[1]～M_HVData[x]至数字模拟转换器332的输入端，以使数字模拟转换器332可以输出正确的模拟电压。

图6是本发明实施例说明图3所示多路复用器的实施范例示意图。图6所示电路是单一比特的电路方块示意图。本领域具有通常知识者可以依据本实施例的教示而类推至多比特电路。图6所示电路可以视为图3所示多个通道中的多个比特中的其中一个比特电路。图6所示数据闩锁器610、多路复用器620、线闩锁器630、电平偏移器640、多路复用器650、数字模拟转换器660与输出缓冲器670可以分别互相参照于图3所示数据闩锁器313、多路复用器314、线闩锁器315、电平偏移器320、多路复用器331、数字模拟转换器332与输出缓冲器333。

请参照图6，移位寄存器（未示出，可参照图3所示移位寄存器312）将闩锁时钟提供给数据闩锁器610的触发端。数据闩锁器610经由数据端D接收时序控制器（未示出，可参照图3所示时序控制器10）送来的像素数据。依照闩锁时钟的时序，数据端D的像素数据会被锁存在数据闩锁器610中。多路复用器620的第一选择端与第二选择端分别耦接于数据闩锁器610的正相输出端Q与反相输出端Qb。正相输出端Q的信号与反相输出端Qb的信号互为反相（即互为补码）。多路复用器620依据第一控制信号INVER而选择将数据闩锁器610的正相输出端Q所输出的目前比特数据传送给线闩锁器630的输入端D，或选择将数据闩锁器610的反相输出端Qb所输出的数据（即目前比特数据的补码）传送给线闩锁器630的输入端D。线闩锁器630依据闩锁信号LD锁存输入端D的像素数据，以及从输出端Q输出闩锁内容给电平偏移器640。

电平偏移器640改变线闩锁器630的输出端Q的电压电平，并将调整电压电平后的数据输出至多路复用器650。多路复用器650的第一选择端与第二选择端分别耦接于电平偏移器640的正相输出端Q与反相输出端Qb。正相输出端Q的信号与反相输出端Qb的信号互为反相（即互为补码）。多路复用器650依据第二控制信号HV_INVER而选择将电平偏移器640的正相输出端Q所输出的数据传送给数字模拟转换器660的输入端，或选择将电平偏移器640的反相输出端Qb所输出的数据传送给数字模拟转换器660的输入端。数字模拟转换器660依据GAMMA电压VG，将多路复用器650所输出的数字数据转换为对应的模拟灰阶电压，以及将此模拟灰阶电压传送至输出缓冲器670的输入端。输出缓冲器670可以依据数字模拟转换器660所输出的模拟灰阶电压而输出对应驱动电压给显示面板（未示出，可参照图3所示显示面板20）的数据线。

图7是本发明另一实施例说明图3所示多路复用器的实施范例示意图。图7所示电路是单一比特的电路方块示意图。本领域具有通常知识者可以依据本实施例的教示而类推至多比特电路。图7所示电路可以视为图3所示多个通道中的多个比特中的其中一个比特电路。图7所示数据闩锁器710、多路复用器720、线闩锁器730、电平偏移器740、多路复用器750、数字模拟转换器760与输出缓冲器770可以分别互相参照于图3所示数据闩锁器313、多路复用器314、线闩锁器315、电平偏移器320、多路复用器331、数字模拟转换器332与输出缓冲器333。

图7所示数据闩锁器710、多路复用器720、线闩锁器730、电平偏移器740、多路复用器750、数字模拟转换器760与输出缓冲器770可以分别参照图6所示数据闩锁器610、多路复用器620、线闩锁器630、电平偏移器640、多路复用器650、数字模拟转换器660与输出缓冲器670的相关说明而类推之。不同于图6所示实施例之处，在于图7所示实施例还包含反闸725与反闸755。

请参照图7，反闸725的输入端耦接至数据闩锁器710的输出端Q。多路复用器720的第一选择端耦接至数据闩锁器710的输出端Q，而多路复用器720的第二选择端耦接至反闸725的输出端。反闸725可以提供数据闩锁器710的输出端Q的信号的反相信号（即补码）。多路复用器720依据第一控制信号INVER而选择将数据闩锁器710的输出端Q所输出的目前比特数据传送给线闩锁器730的输入端D，或选择将目前比特数据的补码传送给线闩锁器730的输入端D。

反闸755的输入端耦接至电平偏移器740的输出端。多路复用器750的第一选择端耦接于电平偏移器740的输出端，而多路复用器750的第二选择端耦接至反闸755的输出端。反闸755可以提供电平偏移器740的输出端信号的反相信号（即补码）。多路复用器750依据第二控制信号HV_INVER而选择将电平偏移器740所输出的数据传送给数字模拟转换器760的输入端，或选择将电平偏移器740的输出数据的补码传送给数字模拟转换器760的输入端。

图8是本发明再一实施例说明一种源极驱动器的电路方块示意图。图8所示源极驱动器800与其内部构件可以参照图3所示源极驱动器300的相关说明而类推之。不同于图3所示实施例之处，在于图8所示实施例中闩锁电路310的多路复用器314与数字模拟转换电路330的多路复用器331受控于时序控制器30。时序控制器30可以比较所述目前比特数据与所述先前比特数据。当所述目前比特数据不是所述先前比特数据的补码时，时序控制器30控制闩锁电路310的多路复用器314选择输出所述目前比特数据至线闩锁器315，以及时序控制器30控制数字模拟转换电路330的多路复用器331输出电平偏移器320的输出数据给数字模拟转换器332。当所述目前比特数据与所述先前比特数据互为补码时，时序控制器30控制闩锁电路310的多路复用器314选择输出所述先前比特数据（即所述目前比特数据的补码）至线闩锁器315，以及时序控制器30控制数字模拟转换电路330的多路复用器331输出所述目前比特数据（即电平偏移器320的输出数据的补码）给数字模拟转换器332。

图9是本发明又一实施例说明一种源极驱动器的电路方块示意图。源极驱动器900耦接于时序控制器10与显示面板20之间。依据时序控制器10的控制，源极驱动器900可以将时序控制器10所提供的像素数据转换为驱动电压，以及用此驱动电压去驱动显示面板20的数据线（或源极线）来显示对应图像。源极驱动器900包括闩锁电路910、电平偏移器320以及数字模拟转换电路330。闩锁电路910可以从时序控制器10接收并锁存至少一目前比特数据，以及将所述至少一目前比特数据输出至电平偏移器320的输入端以取代至少一先前比特数据。所述目前比特数据可以是单一数据通道中像素数据的部分比特或全部比特，也可以是多个（甚至是全部）数据通道中像素数据的部分比特或全部比特。图9所示源极驱动器900与其内部构件可以参照图3所示源极驱动器300的相关说明或图8所示源极驱动器800的相关说明而类推之。

图9所示实施例中的闩锁电路910包括数据接收器311、移位寄存器312、数据闩锁器313、多路复用器314以及线闩锁器315。不同于图3所示实施例之处，在于图9所示实施例是将多路复用器314耦接于线闩锁器315与电平偏移器320之间。

图10是本发明实施例说明图9所示源极驱动器的信号时序示意图。请参照图9与图10，数据闩锁器313经由数据接收器311接收时序控制器10送来的像素数据R、G、B。依照不同通道的闩锁时钟Ck[1]～Ck[x]的时序，时序控制器10送来的不同像素数据会被锁存在数据闩锁器313的对应通道中。线闩锁器315的输入端耦接至数据闩锁器313的输出端，其中线闩锁器315依据闩锁信号LD锁存线闩锁器315的输入端的数据。多路复用器314耦接于线闩锁器315的输出端与电平偏移器320的输入端之间。多路复用器314依据第一控制信号INVER而选择将线闩锁器315所输出的目前比特数据传送给电平偏移器320的输入端，或选择将所述目前比特数据的补码传送给电平偏移器320的输入端。

例如，请参照图10，假设时序控制器10在一先前期间中送来的像素数据R、G、B皆为“00”，则数据闩锁器313可以依照闩锁时钟Ck[1]～Ck[x]的时序而将不同通道的像素数据“00”锁存在对应通道中。举例来说，数据闩锁器313可以依照闩锁时钟Ck[1]的时序而将“00”锁存在第一个通道，以及输出像素数据Data(L1)的第一个通道像素数据Data(L1)[1]。同理可推，数据闩锁器313可以依照闩锁时钟Ck[x]的时序而将“00”锁存在第x个通道，以及输出像素数据Data(L1)的第x个通道像素数据Data(L1)[x]。线闩锁器315可以依据闩锁信号LD而锁存数据闩锁器313所输出的像素数据Data(L1)。举例来说，线闩锁器315依据闩锁信号LD而锁存数据闩锁器313的输出端的像素数据Data(L1)，以及输出闩锁内容，即输出像素数据Data(L2)的第一个通道像素数据Data(L2)[1]、…、第x个通道像素数据Data(L2)[x]。在先前期间结束后，假设时序控制器10在一目前期间中送来的像素数据为“FF”，则数据闩锁器313可以将不同通道的像素数据“FF”锁存在对应通道中，以取代在先前期间中的先前像素数据。例如，数据闩锁器313将“FF”锁存在第一个通道而输出像素数据Data(L1)的第一个通道像素数据Data(L1)[1]，以及将“FF”锁存在第x个通道而输出像素数据Data(L1)的第x个通道像素数据Data(L1)[x]。依据闩锁信号LD，线闩锁器315锁存逻辑值为“FF”的像素数据Data(L1)，以及输出逻辑值为“FF”的像素数据Data(L2)，例如图10所示第一个通道像素数据Data(L2)[1]以及第x个通道像素数据Data(L2)[x]。

比较电路340的比较器341可以比较所述目前比特数据（例如数据闩锁器313所输出的像素数据Data(L1)）与所述先前比特数据（例如线闩锁器315所输出的像素数据Data(L2)），并依据比较结果对应输出第一控制信号INVER至闩锁电路910的多路复用器314。电平偏移器342将第一控制信号INVER转换为第二控制信号HV_INVER给数字模拟转换电路330的多路复用器331。当所述目前比特数据不是所述先前比特数据的补码时，比较器341通过第一控制信号INVER去控制闩锁电路910的多路复用器314，以选择将线闩锁器315所输出的像素数据Data(L2)输出至电平偏移器320的输入端，以及比较器341通过第二控制信号HV_INVER控制数字模拟转换电路330的多路复用器331，以选择将电平偏移器320的输出数据输出至数字模拟转换器332。当所述目前比特数据与所述先前比特数据互为补码时，比较器341通过第一控制信号INVER去控制闩锁电路910的多路复用器314，以选择将线闩锁器315所输出的像素数据Data(L2)的补码输出至电平偏移器320的输入端，以及比较器341通过第二控制信号HV_INVER控制控制数字模拟转换电路330的多路复用器331，以选择将电平偏移器320的输出数据的补码输出至数字模拟转换器332。

以图10为例，当目前比特数据（例如Data(L1)[1]～Data(L1)[x]）为“FF”而先前比特数据（例如Data(L2)[1]～Data(L2)[x]）为“00”时，目前比特数据与先前比特数据互为补码。当目前比特数据与先前比特数据互为补码时，多路复用器314选择目前比特数据的补码（即“00”）作为像素数据M_Data(L2)以输出至电平偏移器320的输入端。因此，电平偏移器320的像素数据HVData[1]～HVData[x]维持于逻辑值“00”而没有发生转态。因此，当新的（目前的）像素数据（例如FF）若与旧的（先前的）像素数据（例如00）互为补码时，源极驱动器900的电源电流I(VDDS)的瞬间峰值电流（图10所示虚圈1000处）将会大幅减少。

图11是本发明再一实施例说明一种源极驱动器的电路方块示意图。源极驱动器1100耦接于时序控制器10与显示面板20之间。依据时序控制器10的控制，源极驱动器1100可以将时序控制器10所提供的像素数据转换为驱动电压，以及用此驱动电压去驱动显示面板20的数据线（或源极线）来显示对应图像。源极驱动器1100包括闩锁电路1110、电平偏移器320以及数字模拟转换电路330。闩锁电路1110可以从时序控制器10接收并锁存至少一目前比特数据，以及将所述至少一目前比特数据输出至电平偏移器320的输入端以取代至少一先前比特数据。所述目前比特数据可以是单一数据通道中像素数据的部分比特或全部比特，也可以是多个（甚至是全部）数据通道中像素数据的部分比特或全部比特。图11所示源极驱动器1100与其内部构件可以参照图3所示源极驱动器300的相关说明或图8所示源极驱动器800的相关说明而类推之。

图11所示实施例中的闩锁电路1110包括数据接收器311、移位寄存器312、数据闩锁器313、线闩锁器315以及多路复用器316。不同于图3所示实施例之处，在于图11所示实施例省略了数据闩锁器313与线闩锁器315之间的多路复用器，以及在线闩锁器315的触发端与闩锁信号LD之间配置了多路复用器316。

图12是本发明实施例说明图11所示源极驱动器的信号时序示意图。请参照图11与图12，数据闩锁器313经由数据接收器311接收时序控制器10送来的像素数据R、G、B。依照不同通道的闩锁时钟Ck[1]～Ck[x]的时序，时序控制器10送来的不同像素数据会被锁存在数据闩锁器313的对应通道中。线闩锁器315的输入端耦接至数据闩锁器313的输出端，而线闩锁器315的输出端耦接至电平偏移器320的输入端。线闩锁器315依据线闩锁器315的触发端的信号而锁存线闩锁器315的输入端的数据。多路复用器316的共同端耦接于线闩锁器315的触发端以提供信号M_LD。多路复用器316依据第一控制信号INVER而选择将闩锁信号LD作为信号M_LD而传送给线闩锁器315的触发端，或选择将禁能信号（其具有固定逻辑值，例如“0”、“1”或其他逻辑态）作为信号M_LD而传送给线闩锁器315的触发端。

例如，请参照图12，假设时序控制器10在一先前期间中送来的像素数据R、G、B皆为“00”，则数据闩锁器313可以依照闩锁时钟Ck[1]～Ck[x]的时序而将不同通道的像素数据“00”锁存在对应通道中。举例来说，数据闩锁器313可以依照闩锁时钟Ck[1]的时序而将“00”锁存在第一个通道，以及输出像素数据Data(L1)的第一个通道像素数据Data(L1)[1]。同理可推，数据闩锁器313可以依照闩锁时钟Ck[x]的时序而将“00”锁存在第x个通道，以及输出像素数据Data(L1)的第x个通道像素数据Data(L1)[x]。比较电路340的比较器341可以比较所述目前比特数据（例如数据闩锁器313所输出的像素数据Data(L1)）与所述先前比特数据（例如线闩锁器315所输出的像素数据Data(L2)），并依据比较结果对应输出第一控制信号INVER至闩锁电路1110的多路复用器316。电平偏移器342将第一控制信号INVER转换为第二控制信号HV_INVER给数字模拟转换电路330的多路复用器331。

线闩锁器315可以依据其触发端的信号而决定是否锁存数据闩锁器313所输出的像素数据Data(L1)。举例来说，当闩锁信号LD被传送至线闩锁器315的触发端时，线闩锁器315依据闩锁信号LD而锁存数据闩锁器313的输出端的像素数据Data(L1)，以及输出闩锁内容，即输出像素数据Data(L2)的第一个通道像素数据Data(L2)[1]、…、第x个通道像素数据Data(L2)[x]。在先前期间结束后，假设时序控制器10在一目前期间中送来的像素数据为“FF”，则数据闩锁器313可以将不同通道的像素数据“FF”锁存在对应通道中，以取代在先前期间中的先前像素数据。例如，数据闩锁器313将“FF”锁存在第一个通道而输出像素数据Data(L1)的第一个通道像素数据Data(L1)[1]，以及将“FF”锁存在第x个通道而输出像素数据Data(L1)的第x个通道像素数据Data(L1)[x]，如图12所示。

当所述目前比特数据不是所述先前比特数据的补码时，比较器341通过第一控制信号INVER去控制闩锁电路1110的多路复用器316，以选择将闩锁信号LD输出至线闩锁器315的触发端，以及比较器341通过第二控制信号HV_INVER控制数字模拟转换电路330的多路复用器331，以选择将电平偏移器320的输出数据输出至数字模拟转换器332。当闩锁信号LD被传送至线闩锁器315的触发端作为信号M_LD时，依据闩锁信号LD，线闩锁器315锁存像素数据Data(L1)，以及输出像素数据Data(L2)，例如图12所示第一个通道像素数据Data(L2)[1]以及第x个通道像素数据Data(L2)[x]。

当所述目前比特数据与所述先前比特数据互为补码时，比较器341通过第一控制信号INVER去控制闩锁电路1110的多路复用器316，以选择将所述禁能信号输出至线闩锁器315的触发端，以及比较器341通过第二控制信号HV_INVER控制控制数字模拟转换电路330的多路复用器331，以选择将电平偏移器320的输出数据的补码输出至数字模拟转换器332。请参照图11与图12，由于闩锁信号LD被遮蔽，线闩锁器315不会将所述目前比特数据“FF”锁存在线闩锁器315内，因此线闩锁器315所输出的像素数据Data(L2)[1]～Data(L2)[x]保持于先前比特数据“00”。因此，电平偏移器320的像素数据HVData[1]～HVData[x]维持于逻辑值“00”而没有发生转态。因此，当新的（目前的）像素数据（例如FF）若与旧的（先前的）像素数据（例如00）互为补码时，源极驱动器1100的电源电流I(VDDS)的瞬间峰值电流（图12所示虚圈1200处）将会大幅减少。

图13是本发明再一实施例说明一种源极驱动器的电路方块示意图。源极驱动器1300耦接于时序控制器10与显示面板20之间。依据时序控制器10的控制，源极驱动器1300可以将时序控制器10所提供的像素数据转换为驱动电压，以及用此驱动电压去驱动显示面板20的数据线（或源极线）来显示对应图像。源极驱动器1300包括闩锁电路310、电平偏移器320以及数字模拟转换电路1330。闩锁电路310可以从时序控制器10接收并锁存至少一目前比特数据，以及将所述至少一目前比特数据输出至电平偏移器320的输入端以取代至少一先前比特数据。所述目前比特数据可以是单一数据通道中像素数据的部分比特或全部比特，也可以是多个（甚至是全部）数据通道中像素数据的部分比特或全部比特。图13所示源极驱动器1300与其内部构件可以参照图3所示源极驱动器300的相关说明或图8所示源极驱动器800的相关说明而类推之。

图13所示实施例中的数字模拟转换电路1330包括多路复用器331、数字模拟转换器332与输出缓冲器333。不同于图3所示实施例之处，在于图13所示实施例是将多路复用器331耦接于数字模拟转换器332的输出端与输出缓冲器333的输入端之间。数字模拟转换器332的输入端耦接至电平偏移器320的输出端。多路复用器331依据第二控制信号HV_BYPASS而选择将数字模拟转换器332的输出、第一灰阶电压或第二灰阶电压传送给下一级电路（详参图14的相关说明）。

比较电路340的比较器341可以比较所述目前比特数据（例如数据闩锁器313所输出的像素数据Data(L1)）与所述先前比特数据（例如线闩锁器315所输出的像素数据Data(L2)），并依据比较结果对应输出第一控制信号INVER至闩锁电路310的多路复用器314。电平偏移器342将第一控制信号INVER转换为第二控制信号HV_BYPASS给数字模拟转换电路1330的多路复用器331。闩锁电路310的线闩锁器315将像素数据Data(L2)传送给电平偏移器320的输入端。电平偏移器320将像素数据HVData传送给数字模拟转换电路1330的数字模拟转换器332的输入端。数字模拟转换器332依据GAMMA电压VG，将不同通道中的像素数据分别转换为对应的模拟灰阶电压。

当所述目前比特数据不是所述先前比特数据的补码时，比较器341通过第一控制信号INVER去控制闩锁电路310的多路复用器314，以使多路复用器314选择将数据闩锁器313的像素数据Data(L1)传送至线闩锁器315的输入端，以及比较器341通过第二控制信号HV_BYPASS控制数字模拟转换电路1330的多路复用器331，以使多路复用器331选择将数字模拟转换器332的输出电压传送至下一级电路（例如输出缓冲器333）的输入端。当所述目前比特数据与所述先前比特数据互为补码时，比较器341通过第一控制信号INVER去控制多路复用器314，以使多路复用器314选择将像素数据Data(L1)的补码传送至线闩锁器315的输入端，以及比较器341通过第二控制信号HV_BYPASS控制数字模拟转换电路1330的多路复用器331，以使多路复用器331选择将第一灰阶电压（最低灰阶电压，例如像素数据“00”所对应的灰阶电压）或第二灰阶电压（最高灰阶电压，例如像素数据“FF”所对应的灰阶电压）传送给下一级电路。

图14是本发明实施例说明图13所示多路复用器的实施范例示意图。图14所示电路是单一比特的电路方块示意图。本领域具有通常知识者可以依据本实施例的教示而类推至多比特电路。图14所示电路可以视为图13所示多个通道中的多个比特中的其中一个比特电路。图14所示数据闩锁器1410、多路复用器1420、线闩锁器1430、电平偏移器1440、数字模拟转换器1450、多路复用器1460与输出缓冲器1470可以分别互相参照于图13所示数据闩锁器313、多路复用器314、线闩锁器315、电平偏移器320、数字模拟转换器332、多路复用器331与输出缓冲器333。

图14所示数据闩锁器1410、多路复用器1420、线闩锁器1430、电平偏移器1440、数字模拟转换器1450与输出缓冲器1470可以分别参照于图6所示数据闩锁器610、多路复用器620、线闩锁器630、电平偏移器640、数字模拟转换器660与输出缓冲器670的相关说明而类推之。不同于图6所示实施例之处，在于图14所示实施例省略了电平偏移器1440与数字模拟转换器1450之间的多路复用器，以及在数字模拟转换器1450的输出端与输出缓冲器1470的输入端之间配置了多路复用器1460。

当目前比特数据不是先前比特数据的补码时，多路复用器1420依据第一控制信号INVER的控制而选择将数据闩锁器1410的正相输出端Q所输出的目前比特数据传送给线闩锁器1430的输入端D，以及多路复用器1460依据第二控制信号HV_BYPASS的控制而选择将数字模拟转换器1450的输出电压传送至下一级电路（例如输出缓冲器1470）的输入端。当目前比特数据为最小值（例如“00”）而先前比特数据为最大值（例如“FF”）时，多路复用器1420依据第一控制信号INVER的控制而选择将数据闩锁器1410的反相输出端Qb所输出的数据（即目前比特数据的补码）传送至线闩锁器1430的输入端D，以及多路复用器1460依据第二控制信号HV_BYPASS的控制而选择将第一灰阶电压VG1传送给下一级电路。所述第一灰阶电压VG1可以是在多个GAMMA电压VG中像素数据“00”所对应的灰阶电压，例如是GAMMA电压VG中的最低灰阶电压。当目前比特数据为最大值（例如“FF”）而先前比特数据为最小值（例如“00”）时，多路复用器1420依据第一控制信号INVER的控制而选择将数据闩锁器1410的反相输出端Qb所输出的数据（即目前比特数据的补码）传送至线闩锁器1430的输入端D，以及多路复用器1460依据第二控制信号HV_BYPASS的控制而选择将第二灰阶电压VG2传送给下一级电路。所述第二灰阶电压VG2可以是在多个GAMMA电压VG中像素数据“FF”所对应的灰阶电压，例如是GAMMA电压VG中的最高灰阶电压。

图15是本发明又一实施例说明一种源极驱动器的电路方块示意图。源极驱动器1500耦接于时序控制器10与显示面板20之间。依据时序控制器10的控制，源极驱动器1500可以将时序控制器10所提供的像素数据转换为驱动电压，以及用此驱动电压去驱动显示面板20的数据线（或源极线）来显示对应图像。源极驱动器1500包括闩锁电路910、电平偏移器320以及数字模拟转换电路1330。图15所示源极驱动器1500与其内部构件可以参照图3所示源极驱动器300、图8所示源极驱动器800、图9所示源极驱动器900或图13所示源极驱动器1300的相关说明而类推之。例如，图15所示闩锁电路910可以参照图9的相关说明，而图15所示数字模拟转换电路1330可以参照图13与图14的相关说明。请参照图15，当目前比特数据与先前比特数据互为补码时，比较器341通过第一控制信号INVER去控制多路复用器314，以使多路复用器314选择将像素数据Data(L2)的补码传送至电平偏移器320的输入端，以及比较器341通过第二控制信号HV_BYPASS控制数字模拟转换电路1330的多路复用器331，以使多路复用器331选择将GAMMA电压VG中的第一灰阶电压或第二灰阶电压传送给下一级电路。

图16是本发明又一实施例说明一种源极驱动器的电路方块示意图。源极驱动器1600耦接于时序控制器10与显示面板20之间。依据时序控制器10的控制，源极驱动器1600可以将时序控制器10所提供的像素数据转换为驱动电压，以及用此驱动电压去驱动显示面板20的数据线（或源极线）来显示对应图像。源极驱动器1600包括闩锁电路1110、电平偏移器320以及数字模拟转换电路1330。图16所示源极驱动器1600与其内部构件可以参照图3所示源极驱动器300、图8所示源极驱动器800、图11所示源极驱动器1100或图13所示源极驱动器1300的相关说明而类推之。例如，图16所示闩锁电路1110可以参照图11的相关说明，而图16所示数字模拟转换电路1330可以参照图13与图14的相关说明。请参照图16，当目前比特数据与先前比特数据互为补码时，比较器341通过第一控制信号INVER去控制多路复用器314，以使多路复用器314选择将像素数据Data(L2)的补码传送至电平偏移器320的输入端，以及比较器341通过第二控制信号HV_BYPASS控制数字模拟转换电路1330的多路复用器331，以使多路复用器331选择将GAMMA电压VG中的第一灰阶电压或第二灰阶电压传送给下一级电路。

综上所述，本发明诸实施例可以判断数据，并依据判断结果来降低峰值电流。判断电路（例如比较电路340或时序控制器30）可以判断目前比特数据与先前比特数据是否为补码。在一些实施例中，所述目前比特数据可以是数据闩锁器313所输出的像素数据Data(L1)的部分比特或全部比特，而所述先前比特数据可以是线闩锁器315所输出的像素数据Data(L2)的部分比特或全部比特。判断电路会依据判断后的结果而对应控制多路复用器（例如多路复用器314、316及/或331）。若判断结果显示所述目前比特数据与所述先前比特数据互为补码，则所述目前比特数据的补码会被送至电平偏移器320，避免数据翻转时产生的峰值电流。在所述目前比特数据的补码被送至电平偏移器320的同时，在电位转换器320的输出端与数字模拟转换器332的输入端之间的多路复用器331可以将所述目前比特数据的补码还原为所述目前比特数据。若判断结果显示所述目前比特数据不是所述先前比特数据的补码，则所述目前比特数据会被送至电平偏移器320。由于所述目前比特数据与所述先前比特数据二者非补码关系，此时数据翻转也不会有过多的峰值电流。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (16)

1.一种源极驱动器，其特征在于，包括：

电平偏移器；

闩锁电路，锁存至少一目前比特数据，其中当所述至少一目前比特数据不是至少一先前比特数据的补码时，该闩锁电路选择输出所述至少一目前比特数据至该电平偏移器的输入端以取代所述至少一先前比特数据，以及当所述至少一目前比特数据与所述至少一先前比特数据互为补码时，该闩锁电路选择输出所述至少一先前比特数据至该电平偏移器的该输入端；以及

数字模拟转换电路，耦接至该电平偏移器的输出端，其中当所述至少一目前比特数据不是所述至少一先前比特数据的补码时，该数字模拟转换电路输出该电平偏移器的输出的对应电压，以及当所述至少一目前比特数据与所述至少一先前比特数据互为补码时，该数字模拟转换电路输出所述至少一目前比特数据的对应电压。

2.根据权利要求1所述的源极驱动器，其特征在于，所述至少一目前比特数据是该源极驱动器中一通道的数据的部分比特或全部比特。

3.根据权利要求1所述的源极驱动器，其特征在于，所述至少一目前比特数据是该源极驱动器中多个通道的数据的部分比特或全部比特。

4.根据权利要求1所述的源极驱动器，其特征在于，该闩锁电路包括：

数据闩锁器，锁存并输出所述至少一目前比特数据；

线闩锁器，其输出端耦接至该电平偏移器的该输入端，其中该线闩锁器依据闩锁信号锁存该线闩锁器的输入端的数据；以及

多路复用器，耦接于该数据闩锁器的输出端与该线闩锁器的该输入端之间，其中该多路复用器依据第一控制信号而选择将该数据闩锁器所输出的所述至少一目前比特数据或所述至少一目前比特数据的补码传送给该线闩锁器的该输入端。

5.根据权利要求1所述的源极驱动器，其特征在于，该闩锁电路包括：

数据闩锁器，锁存并输出所述至少一目前比特数据；

线闩锁器，其输入端耦接至该数据闩锁器的输出端，其中该线闩锁器依据闩锁信号锁存该线闩锁器的输入端的数据；以及

多路复用器，耦接于该线闩锁器的输出端与该电平偏移器的该输入端之间，其中该多路复用器依据第一控制信号而选择将该线闩锁器所输出的所述至少一目前比特数据或所述至少一目前比特数据的补码传送给该电平偏移器的该输入端。

6.根据权利要求1所述的源极驱动器，其特征在于，该闩锁电路包括：

数据闩锁器，锁存并输出所述至少一目前比特数据；

线闩锁器，其输入端耦接至该数据闩锁器的输出端，而该线闩锁器的输出端耦接至该电平偏移器的该输入端，其中该线闩锁器依据该线闩锁器的触发端的信号而锁存该线闩锁器的输入端的数据；以及

多路复用器，耦接于该线闩锁器的该触发端，其中该多路复用器依据第一控制信号而选择将闩锁信号或禁能信号传送给该线闩锁器的该触发端。

7.根据权利要求1所述的源极驱动器，其特征在于，该数字模拟转换电路包括：

数字模拟转换器；以及

多路复用器，耦接于该电平偏移器的该输出端与该数字模拟转换器的输入端之间，其中该多路复用器依据第二控制信号而选择将该电平偏移器的输出或该电平偏移器的所述输出的补码传送给该数字模拟转换器的该输入端。

8.根据权利要求1所述的源极驱动器，其特征在于，该数字模拟转换电路包括：

数字模拟转换器，其输入端耦接至该电平偏移器的该输出端；以及

多路复用器，耦接至该数字模拟转换器的输出端，其中该多路复用器依据第二控制信号而选择将该数字模拟转换器的输出、第一灰阶电压或第二灰阶电压传送给下一级电路。

9.根据权利要求1所述的源极驱动器，其特征在于，还包括：

比较电路，耦接至该闩锁电路与该数字模拟转换电路，

其中该比较电路比较所述至少一目前比特数据与所述至少一先前比特数据；

其中当所述至少一目前比特数据不是所述至少一先前比特数据的补码时，该比较电路控制该闩锁电路选择输出所述至少一目前比特数据至该电平偏移器的输入端，以及该比较电路控制该数字模拟转换电路输出该电平偏移器的输出数据的对应电压；以及

其中当所述至少一目前比特数据与所述至少一先前比特数据互为补码时，该比较电路控制该闩锁电路选择输出所述至少一先前比特数据至该电平偏移器的该输入端，以及该比较电路控制该数字模拟转换电路输出所述至少一目前比特数据的对应电压。

10.根据权利要求9所述的源极驱动器，其特征在于，该比较电路包括：

一比较器，耦接至该闩锁电路，其中该比较器比较所述至少一目前比特数据与所述至少一先前比特数据，并依据比较结果对应输出一第一控制信号至该闩锁电路，以控制该闩锁电路选择输出所述至少一目前比特数据或所述至少一先前比特数据至该电平偏移器的输入端；以及

一第二电平偏移器，耦接于该比较器与该数字模拟转换电路之间，其中该第二电平偏移器将该第一控制信号转换为一第二控制信号给该数字模拟转换电路，以控制该数字模拟转换电路输出该电平偏移器的输出数据的对应电压或所述至少一目前比特数据的对应电压。

11.根据权利要求1所述的源极驱动器，其特征在于，该闩锁电路与该数字模拟转换电路受控于时序控制器。

12.一种降低源极驱动器峰值电流的方法，其特征在于，包括：

比较至少一目前比特数据与至少一先前比特数据；

当所述至少一目前比特数据不是所述至少一先前比特数据的补码时，选择将所述至少一目前比特数据输出至该源极驱动器的一电平偏移器的输入端以取代所述至少一先前比特数据，以及由数字模拟转换电路将该电平偏移器的输出数据转换为对应电压；以及

当所述至少一目前比特数据与所述至少一先前比特数据互为补码时，选择将所述至少一先前比特数据输出至该电平偏移器的该输入端，以及由该数字模拟转换电路输出所述至少一目前比特数据的对应电压。

13.根据权利要求12所述降低源极驱动器峰值电流的方法，其特征在于，所述至少一目前比特数据是该源极驱动器中一通道的数据的部分比特或全部比特。

14.根据权利要求12所述降低源极驱动器峰值电流的方法，其特征在于，所述至少一目前比特数据是该源极驱动器中多个通道的数据的部分比特或全部比特。

15.根据权利要求12所述降低源极驱动器峰值电流的方法，其特征在于，该数字模拟转换电路包括数字模拟转换器；当所述至少一目前比特数据不是所述至少一先前比特数据的补码时，选择将该电平偏移器的该输出数据传送给该数字模拟转换器的输入端；以及当所述至少一目前比特数据与所述至少一先前比特数据互为补码时，选择将该电平偏移器的所述输出数据的补码传送给该数字模拟转换器的该输入端。

16.根据权利要求12所述降低源极驱动器峰值电流的方法，其特征在于，该数字模拟转换电路包括耦接至该电平偏移器的输出端的数字模拟转换器；当所述至少一目前比特数据不是所述至少一先前比特数据的补码时，选择将该数字模拟转换器的输出传送给下一级电路；以及当所述至少一目前比特数据与所述至少一先前比特数据互为补码时，选择将第一灰阶电压或第二灰阶电压传送给下一级电路。