CN101320540A - 减少噪声的驱动器、具有该驱动器的显示设备、及其方法 - Google Patents
减少噪声的驱动器、具有该驱动器的显示设备、及其方法 Download PDFInfo
- Publication number
- CN101320540A CN101320540A CNA2008101428887A CN200810142888A CN101320540A CN 101320540 A CN101320540 A CN 101320540A CN A2008101428887 A CNA2008101428887 A CN A2008101428887A CN 200810142888 A CN200810142888 A CN 200810142888A CN 101320540 A CN101320540 A CN 101320540A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- data output
- output unit
- clock
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
一种驱动器可以包括多个数据输出单元和/或一多相时钟发生器。所述多个数据输出单元可配置用于基于多个时钟信号输出数据。所述多相时钟发生器可配置用于接收一主时钟信号以产生在主时钟信号周期内具有不同相位的所述多个时钟信号和/或提供所述时钟信号给所述数据输出单元。所述时钟信号的数量可与所述数据输出单元的数量对应。
Description
技术领域
示例实施例涉及在驱动器中减少噪声,例如,涉及用于减少在数据并发传送时产生的同时开关噪声的驱动器、具有该驱动器的显示设备、和/或其方法。
背景技术
随着从驱动器并发输出的数据的数量增加,例如电磁干扰(EMI)的噪声可能会增大。
图1是描述传统显示设备的源极驱动器输出视频图像的一条线时产生的时钟的示例时序图。
参照图1,所述源极驱动器接收具有周期T的主时钟610,产生时钟120a、120b、和120c,并且利用时钟120a、120b、和120c输出视频图像的一条线。时钟120a、120b、和120c可以与所述传统显示设备的输出组组1、组2、...、和组8对应。可选择地,该源极驱动器可以接收具有周期T的主时钟610,并且可以不使用时钟120a、120b、和120c而基于主时钟610输出视频图像的一条线。
由于平板显示设备中使用的源极驱动器(比如数据驱动器)基于控制信号并发输出与该平板显示设备的一条线对应的数据,该源极驱动器产生的EMI随着该平板显示设备尺寸的增大而增加。
关于容许的EMI的国际标准相对严格,因为EMI对人体有不良影响。例如,根据无线电干扰国际专门委员会(CISPR)22标准,应当在离显示设备大约3米的距离测量EMI的等级。所述EMI等级应当在30~238MHz频带中小于40dB,在238~1000MHz频带中小于49.8dB.
随着从驱动器并发输出的数据的数量增加,EMI可能增大。同时开关噪声(SSN)可能使接口之间的输出波形失真从而减少数据采样中正确的数据传输。
发明内容
示例实施例提供配置用于减少在数据并发传送时产生的噪声的驱动器。
示例实施例提供具有配置用于减少数据并发传送时产生的噪声的驱动器的显示设备。
示例实施例提供配置用于减少数据并发传送时产生的噪声的驱动数据的方法。
根据示例实施例,一种驱动器可包括多个数据输出单元和/或一多相时钟发生器。所述多个数据输出单元可配置用于基于多个时钟信号输出数据。所述多相时钟发生器可配置用于接收一主时钟信号以产生在主时钟信号周期内具有不同相位的所述多个时钟信号并且提供所述时钟信号给所述数据输出单元。所述时钟信号的数量可与所述数据输出单元的数量对应。
根据示例实施例,一种显示设备可包括显示面板、栅极驱动器、源极驱动器、和/或定时控制器。该显示面板可包括耦接到多条栅极驱动线和多条数据线的多个像素。所述栅极驱动器可配置用于驱动所述栅极线。该源极驱动器可配置用于驱动所述数据线。该定时控制器可配置用于控制所述栅极驱动器和所述源极驱动器。所述源极驱动器可包括具有多个数据输出单元和/或一多相时钟发生器的驱动器。所述多个数据输出单元可配置用于基于多个时钟信号输出数据。所述多相时钟发生器可配置用于接收一主时钟信号以产生在主时钟信号周期内具有不同相位的所述多个时钟信号并且提供所述时钟信号给所述数据输出单元。所述时钟信号的数量可与所述数据输出单元的数量对应。
根据示例实施例,一种方法可包括:接收主时钟信号;产生在主时钟信号周期内具有不同相位的多个时钟;提供所述时钟给多个数据输出单元作为多个时钟信号;和/或基于所述多个时钟信号从所述数据输出单元输出数据。
根据示例实施例,所述多相时钟发生器可配置为基于一Δ值向所述数据输出单元提供所述时钟信号,该Δ值表示相邻数据输出单元的数据输出定时点之间的间隔。
根据示例实施例,所述多相时钟发生器可配置为,如果所述数据输出单元的数量为N并且所述多个时钟信号的第一时钟信号被提供给第(i)个数据输出单元,则提供所述多个时钟信号的第二时钟信号给第(i+Δ值)个数据输出单元。可依次产生包括所述第一时钟信号和所述第二时钟信号的时钟信号。
根据示例实施例,所述多相时钟发生器可配置为,如果(i+Δ值)大于N,则向与用N除(i+Δ值)的余数对应的数据输出单元提供所述第二时钟信号。
根据示例实施例,所述Δ值可以是用于减少相邻的数据输出单元输出数据时产生的噪声而将间隔最大化的值。
根据示例实施例,所述多相时钟发生器可配置为,如果接收一个时钟信号的数据输出单元在主时钟信号的同一周期内要接收另一时钟信号时,则向所述Δ值添加一权值。
根据示例实施例,所述数据输出单元可被分成M个组并且所述多相时钟发生器可提供所述时钟信号给所述M个组。
根据示例实施例,多相时钟发生器可配置为,如果所述多个时钟信号中的第一时钟信号被提供给第(i)组,则提供所述多个时钟信号的第二时钟信号给第(i+1)组。可依次产生包括第一时钟信号和第二时钟信号的时钟信号。
根据示例实施例,所述M个组组中的每个组可具有不同的总线,和/或每个组中的每一数据输出单元共享相同的总线。
根据示例实施例,所述多相时钟发生器可包括锁相环和延迟锁相环其中之一。
附图说明
通过下面结合附图对示例实施例的详细描述,上述和/或其它方面和优点将变得更显然和容易理解,其中
图1是描述传统显示设备的源极驱动器输出视频图像的一条线时产生的时钟的示例时序图;
图2是描述根据示例实施例的显示设备的框图;
图3是描述根据示例实施例的源极驱动器的框图;
图4是描述根据另一个示例实施例的源极驱动器的框图;
图5是描述图3和图4中所描述的源极驱动器的示例操作的示例时序图;
图6是描述图3和图4中所描述的源极驱动器的另一示例操作的示例时序图;
图7是描述根据另一个示例实施例的源极驱动器的框图;
图8是描述图2中描述的显示设备中配置用于为源极驱动器提供电源电压和接地电压的电源单元的图;
图9是描述在采用图5中描述的方法时流过接地电压节点的电流的示例波形图;
图10是描述图9中的电流的傅立叶变换的示例波形图;
图11是描述在采用图6中的方法时流过电源电压节点的电流的示例波形图;
图12是描述在采用图6中的方法时流过接地电压节点的电流的示例波形图。
具体实施方式
下文将参照附图更全面地描述示例实施例。但是,实施例可能有许多不同方式并且并不限于此处阐明的示例实施例。更合适的,提供这些示例实施例从而使该公开彻底和完整,并且向本领域技术人员充分传达范围。附图中,为清楚起见可能将层和区域的厚度夸大。
可以理解,若一组件被称为“在...上”,“连接至”、“耦接至”另一组件,则它可以直接在...上、连接至、或耦接至另一组件或可以存在中间组件。相反,当一组件被称为“直接在...上”、“直接连接至”、或“直接耦接至”另一组件,则不存在中间组件。这里所用的术语“和/或”包括一个或更多关联的所列项目的任意和所有组合。
可以理解,,虽然这里可以使用术语第一、第二、第三、等等来描述不同的元件、组件、区域、层和/或部件,但这些元件、组件、区域、层和/或部件不受这些术语的限制。因而,下面讨论的第一元件、组件、区域、层或部件可以记为第二元件、组件、区域、层或部件而不背离示例实施例的教导。
空间相关的术语,例如“在...之下”、“下面”、“低于”、“上面”、“高于”等等,可以在此用于容易地描述如附图中所述的一个组件或特征与其它组件或特征的关系。可以理解,空间相关术语意在包含除附图中描述的方位之外的使用中或操作中的设备的不同方位。
这里使用的术语是为了表述特殊示例实施例并不是用于限制。在此,单数形式“一”,“一个”和“所述/该”也意图包括复数形式,除非所述内容明确地另外指出。更进一步可以理,在此说明书中使用的术语“包括”和/或“包含”,表明存在所陈述的特征、整数、步骤、操作、元件、和/或组件,但不排除存在或增加一个或更多其它特征、整数、步骤、操作、元件、和/或组件。
除非另外限定,在此所用的所有术语(包括技术和科学术语)与示例实施例所属领域的技术人员所通常知道的意思相同。进一步可以理解,术语,比如在常用词典中定义的,应该解读为具有与相关领域背景中一致的意思,并且不应当解读为理想的或过于形式化的意思,除非这里这样定义。
现在将参考附图中所描述的示例实施例,相同的引用数字在全文中指相同的组件。
图2是描述根据示例实施例的显示设备的框图。
参照图2,显示设备200可包括显示面板210、源极驱动器220、栅极驱动器230、和/或定时控制器240。
显示面板210可包括耦接到多条栅极线G1-Gn和多条数据线S1-Sn的多个像素,用于显示视频图像或静态图像。
源极驱动器220可驱动显示面板210的数据线S1-Sn。例如,源极驱动器220可向显示面板210提供所述视频图像的一条线或所述静态图像的一条线。
栅极驱动器230可驱动所述显示面板210的栅极线G1-Gn。例如,所述栅极驱动器230可以通过从栅极线G1-Gn(如,多个显示行)中选择一条栅极线(如,一个显示行)来显示由源极驱动器220提供的一条线。
定时控制器240可以控制源极驱动器220和栅极驱动器230。例如,定时控制器240可以控制源极驱动器220和栅极驱动器230的操作时间。
图3是描述根据示例实施例的源极驱动器的框图。
参照图3,源极驱动器300可以包括多相时钟发生器310和/或第一至第八数据输出单元320a至320h。
第一至第八数据输出单元320a至320h中的每一个可以经由独立通道(如,总线)耦接至多相时钟发生器310,并且基于时钟信号输出数据。例如,第一至第八数据输出单元320a至320h可以是列驱动器,配置用于分别输出提供给源极驱动器300的图像的一条线的至少一列数据。
多相时钟发生器310可接收主时钟信号以产生在所述主时钟信号的周期T内具有不同相位的信号C1至C8(如8个时钟)。所述时钟C1至C8的数目可与第一至第八数据输出单元320a至320h的数目对应。多相时钟发生器310提供所述时钟C1至C8给第一至第八数据输出单元320a至320h。例如,数据输出单元320a至320h的每一个可以基于所述信号C1至C8中的一个输出数据。从而,所述信号C1至C8中的每一个可以与数据输出单元320a至320h中的一个对应。
图4是描述根据另一个示例实施例的源极驱动器的框图。
参照图4,源极驱动器400可以包括多相时钟发生器410和/或第一至第八数据输出单元420a至420h。
第一至第八数据输出单元420a至420h可以共享耦接至多相时钟发生器410的一条通道(如,总线),并且基于时钟信号输出数据。例如,第一至第八数据输出单元420a至420h可以是列驱动器,配置用于分别输出提供给源极驱动器400的图像的一条线的至少一列数据。
所述多相时钟发生器410可接收主时钟信号以产生在所述主时钟信号的周期T内具有不同相位的信号C1至C8(如8个时钟)。所述时钟C1至C8的数量可与第一至第八数据输出单元420a至420h的数量对应。多相时钟发生器410提供所述时钟C1至C8给第一至第八数据输出单元420a至420h。例如,数据输出单元420a至420h的每一个可以基于所述信号C1至C8中的一个输出数据。从而,所述信号C1至C8中的每一个可以与数据输出单元420a至420h中的一个对应。
例如,为了向第一至第八数据输出单元420a至420h提供正确的时钟信号,多相时钟发生器410可以利用时钟信号传送标识符。所述标识符可以分别标识第一至第八数据输出单元420a至420h。
下面,将参照图5和6对图3和4中描述的源极驱动器的操作进行阐述。
图5是描述图3和图4中所示的源极驱动器的示例操作的示例时序图。
多相时钟发生器310或410可以基于一Δ值提供所述时钟C1至C8给第一至第八数据输出单元DOU#1至DOU#8。所述Δ值可以表示相邻数据输出单元DOU#1至DOU#8的数据输出定时点之间的间隔。
如果所述Δ值对应于1,则时钟C1至C8可以被相继提供至第一至第八数据输出单元DOU#1至DOU#8。所述第一至第八数据输出单元DOU#1至DOU#8可以分别响应于转变点620a至620h而输出数据。例如,转变点620a至620h分别与时钟C1至C8向较高电压电平的转变对应。
例如,如果所述Δ值是1并且数据输出单元的数目是8,则当第一时钟信号(如C1)被提供给一第(i)个数据输出单元时,多相时钟发生器310或410可提供第二时钟信号(如C2)给第(i+1)个数据输出单元。
图6是描述图3和图4中所示的源极驱动器的另一示例操作的示例时序图。
多相时钟发生器310或410可以基于一Δ值提供所述时钟C1至C8给第一至第八数据输出单元DOU#1至DOU#8。所述Δ值可以表示相邻数据输出单元DOU#1至DOU#8的数据输出定时点之间的间隔。
如果所述Δ值对应于3,则时钟C1至C8可以以3个间隔被提供至第一至第八数据输出单元DOU#1至DOU#8。第一至第八数据输出单元DOU#1至DOU#8可以分别响应于转变点720a至720h而输出数据。例如,相邻数据输出单元的数据输出定时点之间的时间可以等于主时钟信号周期除以数据输出单元或时钟个数再乘以所述Δ值。
例如,如果所述Δ值是3并且数据输出单元的数量是8,则当第一时钟信号(如C1)被提供给一第(i)个数据输出单元时,多相时钟发生器310或410可提供第二时钟信号(如C2)给第(i+3)个数据输出单元。比如,若第一时钟信号(如C1)被提供给第一数据输出单元DOU#1,所述第二时钟信号(如C2)就可以被提供给第四数据输出单元DOU#4。
如果数据输出单元的数量是8并且(i+3)大于8,则多相时钟发生器310或410可提供第二时钟信号给与(i+3)除以8的余数对应的数据输出单元。例如,若第三时钟信号(如C3)被提供给第七数据输出单元DOU#7,则第四时钟信号(如C4)可以被提供给第二数据输出单元DOU#2。
所述Δ值可以是增加(如最大化)相邻数据输出单元的数据输出定时点之间的间隔的值,以便减少相邻数据输出单元输出数据时产生的噪声。如果所述数据输出单元数目对应于8,所述Δ值可对应于4。例如,可以选择所述Δ值以将第一数据输出单元DOU#1的数据输出定时点与第二数据输出单元DOU#2的数据输出定时点之间的时间间隔、以及第二数据输出单元DOU#2的数据输出定时点与第三数据输出单元DOU#3的数据输出定时点之间的时间间隔最大化。
若接收C1至C8中一个时钟信号的数据输出单元在主时钟信号的一个周期T内将要接收C1至C8中的另一个时钟信号,则所述多相时钟发生器310和410可以向所述Δ值添加一权值。
例如,如果所述Δ值对应于4并且数据输出单元数目对应于8,第一时钟信号C1被提供给第一数据输出单元DOU#1,第二时钟信号C2被提供给第五数据输出单元DOU#5,和/或第一时钟信号C3将再次被提供给第一数据输出单元DOU#1。因此,必须改变所述Δ值以使得所述第三时钟信号C3不再次被提供给第一数据输出单元DOU#1。例如,在所述第三时钟信号C3被提供给除第一数据输出单元DOU#1之外的数据输出单元之后,可以将所述变化值恢复为初始值。
因而,多相时钟发生器310或410可以通过添加一权值(如1)至所述Δ值来将第三时钟信号C3提供给第二数据输出单元DOU#2。所述权值可以是增加(如最大化)相邻数据输出单元的数据输出定时点之间的间隔的值。
图7是描述根据另一个示例实施例的源极驱动器的框图。
参阅图7,源极驱动器700可以包括多相时钟发生器710和/或第一至第八数据输出单元720a至720h。
第一至第八数据输出单元720a至720h被分成M组,和/或每一组可以基于时钟信号分别输出数据。例如,第一至第八数据输出单元720a至720h被分成第一组(如第一组可包括第一至第四数据输出单元720a至720d)和第二组(如第二组可包括第五至第八数据输出单元720e至720h)。第一组中的第一至第四数据输出单元720a至720d可共用一条总线。第二组中的第五至第八数据输出单元720e至720h可共用另一条总线。第一至第八数据输出单元720a至720h可以是列驱动器,配置用于分别输出提供给源极驱动器700的图像的一条线的至少一列数据。
所述M个组可以分开在不同的集成电路或者共同在一个集成电路中实现。
所述多相时钟发生器710可接收主时钟信号以产生在所述主时钟信号的周期T内具有不同相位的信号C1至C8(如8个时钟)。所述时钟C1至C8的数目可与第一至第八数据输出单元720a至720h的数目对应。多相时钟发生器710可以提供所述时钟C1至C8给包含在所述第一和第二组中的第一至第八数据输出单元720a至720h。例如,所述数据输出单元720a至720h的每一个可以基于所述信号C1至C8中的一个来输出数据。从而,所述信号C1至C8中的每一个可以与所述数据输出单元720a至720h中的一个对应。
例如,为了给所述第一至第八数据输出单元720a至720h提供正确的时钟信号,多相时钟发生器710可以利用时钟信号传送标识符。所述标识符可以标识所述组中的数据输出单元(如720a至720h)。
下面,将阐明图7中描述的源极驱动器的操作。
所述数据输出单元可以被分成M个组(如2个组)。多相时钟发生器710可向所述组提供时钟C1至C8。
如果组数量为M并且第一时钟信号被提供给第(i)组,则多相时钟发生器710可向第(i+1)组提供第二时钟信号。例如,若第一时钟信号C1被提供给第一组则第二时钟信号C2可被提供给第二组。
所述Δ值可以是增加(如最大化)每一组中相邻数据输出单元的数据输出定时点之间的间隔的值。
根据示例实施例,多相时钟发生器710可控制Δ值以分别向所述组提供时钟C1至C8,即使多相时钟发生器710不需要任何关于所述组的信息。
图3、4和7中的多相时钟发生器310、410、和710可以通过使用锁相环(PLL)或延迟锁相环(DLL)来实现。
图8是描述图2中描述的显示设备中配置用于向源极驱动器提供电源电压和接地电压的电源单元的图。
参照图2和8,显示设备200可包括电源单元810。电源单元810可为所述源极驱动器820中的数据输出单元DOU#1至DOU#8提供电源电压VDD和接地电压GND。
图9至12描述图8中所示电路的示例仿真结果。
图9是描述在采用图5中的方法时流过接地电压节点的电流的示例波形图。图10是描述图9中所示的电流的傅立叶变换的示例波形图。
第一曲线图910显示在采用传统的方法使得并行执行开关操作时流过接地电压GND节点或端子的示例电流。第二曲线图920显示在采用图5中的方法时流过接地电压节点的电流。如第一和第二曲线图910和920所示,使用传统方法时流过接地电压节点的电流的峰值激烈地波动。但是,使用图5中所示的方法时噪声被分散了。
参照图10,第三曲线图1010显示第一曲线图910所示电流的傅立叶变换,第四曲线图1020显示第二曲线图920所示电流的傅立叶变换。第三和第四曲线图1010和1020说明使用图5所示的方法产生的噪声比使用传统方法所产生的噪声低大约10dB。
图11描述在采用图6中的方法时流过电源电压节点的电流的示例波形图。图12描述在采用图6中的方法时流过接地电压节点的电流的示例波形图。
第五曲线图1110显示在采用图5中的方法时流过电源电压VDD的节点的电流。第六曲线图1120显示在采用图6中的方法时流过电源电压VDD的节点的电流。
第七曲线图1210显示在采用图5中的方法时流过接地电压节点的电流。第六曲线图1220显示在采用图6中的方法时流过接地电压节点的电流。
上述示例实施例用来描述有关八个数据输出单元DOU#1至DOU#8和时钟C1至C8。但是示例实施例并不仅限于这些,并且示例实施例可以包括任何数量的数据输出单元和任何数量的时钟。
综上所述,示例实施例通过分散输出数据的定时点而使得可以减少在并发传送数据时产生的噪声(如电磁干扰和/或同时开关噪声)。
虽然在本说明书和附图中示出并阐述了示例实施例,但是本领域技术人员应当理解,可以对图示和/或描述的示例实施例作出改变而不背离它们的原理和精神。
对相关申请的交叉引用
本申请要求于2007年3月14日向韩国知识产权局(KIPO)提交的韩国专利申请No.10-2007-0024954的优先权,其全部内容通过引用而被整体合并于此。
Claims (21)
1、一种驱动器,包括:
多个数据输出单元,配置用于基于多个时钟信号输出数据;和
多相时钟发生器,配置用于接收一主时钟信号以产生在主时钟信号周期内具有不同相位的所述多个时钟信号,并且提供所述时钟信号给所述数据输出单元,其中所述时钟信号的数量与所述数据输出单元的数量对应。
2、权利要求1所述的驱动器,所述多相时钟发生器配置为基于一Δ值向所述数据输出单元提供所述时钟信号,该Δ值表示相邻数据输出单元的数据输出定时点之间的间隔。
3、权利要求2所述的驱动器,其中
所述多相时钟发生器配置为,如果所述数据输出单元的数量为N并且所述多个时钟信号的第一时钟信号被提供给第(i)个数据输出单元,则提供所述多个时钟信号的第二时钟信号给第(i+Δ值)个数据输出单元,并且
依次产生包括所述第一时钟信号和所述第二时钟信号的时钟信号。
4、权利要求3所述的驱动器,所述多相时钟发生器配置为,如果(i+Δ值)大于N,则向与用N除(i+Δ值)的余数对应的数据输出单元提供所述第二时钟信号。
5、权利要求2所述的驱动器,所述Δ值是用于减少相邻的数据输出单元输出数据时产生的噪声而将间隔最大化的值。
6、权利要求2所述的驱动器,其中所述多相时钟发生器配置为,如果接收一个时钟信号的数据输出单元在主时钟信号的同一周期内要接收另一时钟信号,则向所述Δ值添加一权值。
7、权利要求1所述的驱动器,所述数据输出单元被分成M个组并且所述多相时钟发生器提供所述时钟信号给所述M个组。
8、权利要求7所述的驱动器,其中多相时钟发生器配置为,如果所述多个时钟信号中的第一时钟信号被提供给第(i)组,则提供所述多个时钟信号的第二时钟信号给第(i+1)组,并且
依次产生包括所述第一时钟信号和所述第二时钟信号的时钟信号。
9、权利要求7所述的驱动器,其中所述M个组中的每个组具有不同的总线,而且
每一组中的每个数据输出单元共享相同的总线。
10、权利要求1所述的驱动器,其中所述多相时钟发生器包括锁相环和延迟锁相环其中之一。
11、一种显示设备,包括:
显示面板,包括耦接到多条栅极线和多条数据线的多个像素;
栅极驱动器,配置用于驱动所述栅极线;
源极驱动器,配置用于驱动所述数据线;和
定时控制器,配置用于控制所述栅极驱动器和所述源极驱动器,
其中所述源极驱动器包括如权利要求1所述的驱动器。
12、权利要求11所述的显示设备,其中所述多相时钟发生器配置为基于一Δ值向所述数据输出单元提供所述时钟信号,该Δ值表示相邻数据输出单元的数据输出定时点之间的间隔。
13、权利要求12所述的显示设备,其中所述多相时钟发生器配置为,如果所述数据输出单元的数量为N并且所述多个时钟信号的第一时钟信号被提供给第(i)个数据输出单元,则提供所述多个时钟信号的第二时钟信号给第(i+Δ值)个数据输出单元,并且
依次产生包括所述第一时钟信号和所述第二时钟信号的时钟信号。
14、权利要求13所述的显示设备,其中所述多相时钟发生器配置为,如果(i+Δ值)大于N,则向与用N除(i+Δ值)的余数对应的数据输出单元提供所述第二时钟信号。
15、权利要求12所述的显示设备,其中所述Δ值是用于减少相邻的数据输出单元输出数据时产生的噪声而将间隔最大化的值。
16、权利要求12所述的显示设备,其中所述多相时钟发生器配置为,如果接收一个时钟信号的数据输出单元在主时钟信号的同一周期内要接收另一时钟信号,则向所述Δ值添加一权值。
17、权利要求11所述的显示设备,其中所述数据输出单元被分成M组并且所述多相时钟发生器配置为提供所述时钟信号给所述M组。
18、权利要求17所述的显示设备,其中多相时钟发生器配置为,如果所述多个时钟信号中的第一时钟信号被提供给第(i)组,则提供所述多个时钟信号的第二时钟信号给第(i+1)组,并且
依次产生包括所述第一时钟信号和所述第二时钟信号的时钟信号。
19、权利要求17所述的显示设备,其中所述M个组中的每个组具有不同的总线,而且
每一组中的每个数据输出单元共享相同的总线。
20、权利要求11所述的显示设备,其中所述多相时钟发生器包括锁相环和延迟锁相环其中之一。
21、一种方法,包括:
接收主时钟信号;
产生在所述主时钟信号的周期内具有不同相位的多个时钟;
向多个数据输出单元提供所述时钟作为多个时钟信号;和
基于所述多个时钟信号从所述数据输出单元输出数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070024954A KR100829778B1 (ko) | 2007-03-14 | 2007-03-14 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
KR24954/07 | 2007-03-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101320540A true CN101320540A (zh) | 2008-12-10 |
Family
ID=39664370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008101428887A Pending CN101320540A (zh) | 2007-03-14 | 2008-03-14 | 减少噪声的驱动器、具有该驱动器的显示设备、及其方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8300003B2 (zh) |
KR (1) | KR100829778B1 (zh) |
CN (1) | CN101320540A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034416A (zh) * | 2009-10-06 | 2011-04-27 | 三星电子株式会社 | 电子设备,显示设备以及控制显示设备的方法 |
CN112233604A (zh) * | 2020-10-15 | 2021-01-15 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
US11877492B2 (en) | 2019-03-26 | 2024-01-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | OLED display device including touch sensors and method for manufacturing same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI506610B (zh) * | 2013-02-20 | 2015-11-01 | Novatek Microelectronics Corp | 顯示驅動裝置及顯示面板的驅動方法 |
KR102564458B1 (ko) * | 2016-05-09 | 2023-08-08 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
US20180040267A1 (en) * | 2016-08-04 | 2018-02-08 | Raydium Semiconductor Corporation | Display apparatus and driving circuit thereof |
KR20230102495A (ko) * | 2021-12-30 | 2023-07-07 | 주식회사 엘엑스세미콘 | 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2994272B2 (ja) * | 1996-08-23 | 1999-12-27 | 九州日本電気株式会社 | 多相クロック発生回路 |
KR100240278B1 (ko) * | 1997-02-14 | 2000-01-15 | 김영환 | 엘시디 드라이버용 클럭발생회로 |
JPH10340070A (ja) | 1997-06-09 | 1998-12-22 | Hitachi Ltd | 液晶表示装置 |
JP3879951B2 (ja) * | 1997-09-02 | 2007-02-14 | ソニー株式会社 | 位相調整装置、位相調整方法及び表示装置 |
JP3226850B2 (ja) | 1997-09-26 | 2001-11-05 | 静岡日本電気株式会社 | 出力バッファ遅延調整回路 |
KR100497000B1 (ko) * | 1997-10-23 | 2005-09-30 | 엘지전자 주식회사 | 피디피구동장치의칼럼드라이버구동회로 |
JP3993297B2 (ja) | 1998-04-01 | 2007-10-17 | 三菱電機株式会社 | 制御回路 |
JPH11346145A (ja) * | 1998-05-29 | 1999-12-14 | Nec Corp | 多相クロック生成回路及び方法 |
KR100532389B1 (ko) | 1998-08-10 | 2006-01-27 | 삼성전자주식회사 | 액정 판넬 구동용 전압 발생장치 및 방법 |
JP3391442B2 (ja) * | 1999-11-05 | 2003-03-31 | 日本電気株式会社 | クロック識別再生回路及びクロック識別再生方法 |
JP2002014651A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 表示装置 |
JP3890948B2 (ja) * | 2001-10-17 | 2007-03-07 | ソニー株式会社 | 表示装置 |
JP4110081B2 (ja) | 2002-12-06 | 2008-07-02 | ザインエレクトロニクス株式会社 | 位相選択型周波数変調装置及び位相選択型周波数シンセサイザ |
KR101056369B1 (ko) | 2004-09-18 | 2011-08-11 | 삼성전자주식회사 | 구동유닛 및 이를 갖는 표시장치 |
JP4209430B2 (ja) * | 2006-05-25 | 2009-01-14 | パナソニック株式会社 | ドライバ制御装置 |
-
2007
- 2007-03-14 KR KR1020070024954A patent/KR100829778B1/ko not_active IP Right Cessation
-
2008
- 2008-03-07 US US12/073,684 patent/US8300003B2/en not_active Expired - Fee Related
- 2008-03-14 CN CNA2008101428887A patent/CN101320540A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034416A (zh) * | 2009-10-06 | 2011-04-27 | 三星电子株式会社 | 电子设备,显示设备以及控制显示设备的方法 |
US11877492B2 (en) | 2019-03-26 | 2024-01-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | OLED display device including touch sensors and method for manufacturing same |
CN112233604A (zh) * | 2020-10-15 | 2021-01-15 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
US11694593B2 (en) | 2020-10-15 | 2023-07-04 | Tcl China Star Optoelectronics Technology Co., Ltd | Display panel and display device |
Also Published As
Publication number | Publication date |
---|---|
US8300003B2 (en) | 2012-10-30 |
US20080225029A1 (en) | 2008-09-18 |
KR100829778B1 (ko) | 2008-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101320540A (zh) | 减少噪声的驱动器、具有该驱动器的显示设备、及其方法 | |
US10217391B2 (en) | Shift register unit, gate driving circuit and driving method thereof, and display apparatus | |
CN106292096B (zh) | 一种De-mux液晶显示设备及其驱动方法 | |
CN100460940C (zh) | 改善液晶显示器的电磁干扰的方法及时序控制器 | |
US10872549B2 (en) | Gate driving circuit, shift register and driving control method thereof | |
CN103366822B (zh) | 移位寄存电路以及削角波形产生方法 | |
DE102014019791B4 (de) | Gate-Treiber-Vorrichtung und Display-Vorrichtung | |
DE102015111152B4 (de) | Gatetreiberschaltung, Arraysubstrat, Anzeigefeld und Anzeigevorrichtung | |
CN104835465B (zh) | 移位寄存器、栅极驱动电路及液晶显示面板 | |
CN101145325B (zh) | 平面显示设备的驱动电路和数据驱动器 | |
CN108182905B (zh) | 开关电路、控制单元、显示装置、栅极驱动电路及方法 | |
US20020041267A1 (en) | Driving device and a driving method for a display device | |
CN102778798B (zh) | 液晶显示面板以及显示驱动方法 | |
CN105118414A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
CN104616616A (zh) | 栅极驱动电路及其驱动方法、阵列基板、显示装置 | |
KR20130076824A (ko) | 액정 표시 장치 및 그 구동 방법 | |
US10522065B2 (en) | Transmitting electrode scan driving unit, driving circuit, driving method and array substrate | |
US10210834B2 (en) | Gate integrated driving circuit and driving method thereof, and display apparatus | |
US20070063752A1 (en) | Master-slave flip flop | |
CN103927995A (zh) | 具共享控制端的驱动模块 | |
CN101640023B (zh) | 显示装置和信号驱动器 | |
CN103377614A (zh) | 平板显示装置 | |
KR100880222B1 (ko) | 액정 표시장치의 구동장치와 그 구동방법 | |
CN105261320A (zh) | Goa单元驱动电路及其驱动方法、显示面板及显示装置 | |
CN108877659B (zh) | 栅极驱动电路、显示装置及其驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081210 |