JP3879951B2 - 位相調整装置、位相調整方法及び表示装置 - Google Patents
位相調整装置、位相調整方法及び表示装置 Download PDFInfo
- Publication number
- JP3879951B2 JP3879951B2 JP23720297A JP23720297A JP3879951B2 JP 3879951 B2 JP3879951 B2 JP 3879951B2 JP 23720297 A JP23720297 A JP 23720297A JP 23720297 A JP23720297 A JP 23720297A JP 3879951 B2 JP3879951 B2 JP 3879951B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clocks
- image signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Studio Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【０００１】
【目次】
以下の順序で本発明を説明する。
【０００２】
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
（１）本実施の形態による表示装置の構成（図１〜図４）
（２）本実施の形態による位相調整処理手順（図５及び図６）
（３）本実施の形態による動作及び効果
（４）他の実施の形態（図７及び図８）
発明の効果
【０００３】
【発明の属する技術分野】
本発明は位相調整装置及び位相調整方法並びに表示装置に関し、例えばコンピユータのビデオ出力のような離散的画素構造をもつ映像信号を表示する表示装置に適用して好適なものである。
【０００４】
【従来の技術】
従来、コンピユータから出力される離散的画素構造を有する画像信号に基づく画像を表示する表示装置として、ＬＣＤ（Liquid Crystal Display）や、ＰＤＰ（Plasma Display Panel）等の表示デバイスを用いたものがある。
【０００５】
この種の表示装置においては、通常、ＶＧＡ（Video Graphics Array）信号やＳＶＧＡ（Super VGA ）信号等の代表的な信号規格に対応するＨ（水平）及びＶ（垂直）サイズやＨ及びＶシフト等の値が予めメモリ等の記憶手段に格納されており、動作時には入力した画像信号の種類をＨ同期信号及びＶ同期信号の極性や周波数で判別し、対応するＨ及びＶサイズやＨ及びＶシフト等の値を読み出すと共に、これら読み出したＨ及びＶサイズやＨ及びＶシフト等の値に基づいて１Ｈラインのトータルの画素数に等しいクロツクを発生し、当該クロツクを用いて画像信号に基づく画像を適切な位置に適切なサイズで表示し得るようになされている。
【０００６】
【発明が解決しようとする課題】
ところが、通常、コンピユータから出力される水平同期信号と画像信号との遅延量は、コンピユータ毎に異なる。このためかかる構成の表示装置においては、コンピユータを接続する毎にユーザが表示される画像を目視確認しながら画像が一番明瞭に表示されるように表示装置内部のクロツクを入力画素の位相に合わせる必要があつた。
【０００７】
また従来の表示装置においては、画像信号系回路及び水平同期信号系回路の遅延量の温度特性の差により、位相調整がずれることがあり、その度に位相調整を行わなければならないなど、使い勝手が悪い問題があつた。
【０００８】
本発明は以上の点を考慮してなされたもので、使い勝手を格段的に向上させ得る位相調整装置、位相調整方法及び表示装置を提案しようとするものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定し選定クロツク数とする選定手段と、クロツク信号の遅延量を調整したときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けるようにした。
【００１０】
また本発明においては、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号の位相を調整する位相調整方法において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とし、クロツク信号の位相を変化させたときの、水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントした後、カウントされたクロツク数と換算クロツク数とが一致するフレーム数を最多とするようクロツク信号の位相を調整することにより、当該クロツクの位相を画像信号の位相と一致させるように調整するようにした。
【００１１】
さらに本発明においては、画像信号の各画素に対応した周期のクロツク信号を基に画像信号に基づく画像を位置調整し表示画面に表示する表示装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、クロツク信号の位相を変化させたときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりのカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けるようにした。
【００１２】
この結果、外部入力される画像信号と水平同期信号との遅延量が当該外部入力手段の種類に応じてそれぞれ異なる場合であつても、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができ、画像信号に基づく画像を最も明瞭に表示させることができる。
【００１３】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１４】
（１）本実施の形態による表示装置の構成
図１において、１は全体として本発明を適用した表示装置を示し、外部のコンピユータ（図示せず）から供給される画像信号Ｓ１をスライス回路２及び信号処理回路３に入力する。スライス回路２は、供給される画像信号Ｓ１（図２（Ａ））を予め設定された所定のスライスレベルＳＬでスライスした後、これを画像信号Ｓ２（図２（Ｃ））としてＨカウンタ回路４に送出する。
【００１５】
また表示装置１内には外部のコンピユータから水平同期信号ＳＨ及び垂直同期信号ＳＶが供給され、このうち水平同期信号ＳＨはクロツク発振回路５、制御部６及びＶカウンタ回路７に供給され、一方、垂直同期信号ＳＶはタイミングジエネレータ８、制御部６及びＶカウンタ回路７に供給される。
【００１６】
制御部６は、供給される水平同期信号ＳＨ及び垂直同期信号ＳＶに基づいて、画像信号Ｓ１の信号規格（例えばＶＧＡ信号、ＳＶＧＡ信号又はＸＧＡ信号等）を判別した後、当該判別結果に応じた画像信号Ｓ１の１Ｈラインのトータルのクロツク数を分周数（例えばＶＧＡ信号の場合には 800分周）となるように設定し、これを分周データＦＤとしてクロツク発振回路５に送出する。
【００１７】
また制御部６は、クロツク発振回路５に入力される水平同期信号ＳＨの画像信号Ｓ２に対する遅延量を所定の値に設定した後、これを遅延設定信号Ｓ３としてクロツク発振回路５に送出することにより、当該クロツク発振回路５から発振されるクロツクの位相を制御し得るようになされている。
【００１８】
ここでクロツク発振回路５は、図３のようなＰＬＬ（Phase Locked Loop ）方式からなり、遅延回路２１は、入力された水平同期信号ＳＨ（図２（Ｂ））を遅延設定信号Ｓ３に基づいて所定時間遅延させた後、これを水平同期信号ＳＨＤ（図２（Ｄ））としてＨカウンタ回路４及びタイミングジエネレータ８（共に図１）並びに位相検波回路２２に送出する。
【００１９】
位相検波回路２２は、水平同期信号ＳＨＤとＶＣＯ（Voltage Controlled Oscillater ）回路２６の出力との位相差を検出した後、チヤージポンプ回路２４を介して当該位相差に応じた出力電圧をローパスフイルタ２５に送出する。ローパスフイルタ（ＬＰＦ）２５は、与えられた出力電圧の高周波成分を除去して平滑した後、これをＶＣＯ回路２６に送出する。
【００２０】
ＶＣＯ回路２６は、入力された出力電圧に応じて周波数を変化させることにより得られるクロツク信号Ｓ４（図２（Ｅ））をプログラマブルカウンタ回路２３に送出する。このプログラマブルカウンタ回路２３は、クロツク信号Ｓ４の周波数を、制御部６（図１）から与えられた分周データＦＤの分周数に応じててい倍した後、これを比較信号Ｓ５として位相検波回路２２に送出する。
【００２１】
このとき位相検波回路２２では、入力された水平同期信号ＳＨＤ及び比較信号Ｓ５の周波数が一致するように制御されることから、ＶＣＯ回路２６のクロツク信号Ｓ４の周波数は水平同期信号ＳＨＤの周波数の分周数倍となる。このようにしてＶＣＯ回路２６はクロツク信号Ｓ４をＨカウンタ回路４及びタイミングジエネレータ８（共に図１）に送出する。
【００２２】
Ｈカウンタ回路４は、画像信号Ｓ２、水平同期信号ＳＨＤ及びクロツク信号Ｓ４を受け、所定ラインの水平同期信号ＳＨＤ（図２（Ｄ））の立下り時点（ライン開始時点）ｔ0 からクロツク信号Ｓ４（図２（Ｅ））のクロツク数のカウントを開始し、画像信号Ｓ２（図２（Ｃ））の最初の立上り時点ｔ1 でカウントを停止する（以下、時点ｔ0 から時点ｔ1 までをカウント期間Ｔ1 と呼ぶ）。
【００２３】
続いてＨカウンタ回路４は、次のラインの水平同期信号ＳＨＤ（図２（Ｄ））における時点ｔ０から１Ｈライン期間ＴＬ経過後の立下り時間ｔ２からクロツク信号Ｓ４（図２（Ｅ））のクロツク数のカウントを開始して、画像信号Ｓ２（図２（Ｃ））の立上り時点ｔ３でカウントを停止する（以下、時点ｔ ２ から時点ｔ ３ までをカウント期間Ｔ ２ と呼ぶ）。
【００２４】
以下同様に、Ｈカウンタ回路４は、各ライン毎（すなわち１Ｈライン期間ＴＬ毎）に水平同期信号ＳＨＤの立下り時点ｔk からクロツク信号Ｓ４のクロツク数のカウントを開始して、画像信号Ｓ２の立上り時点ｔk+1 でカウントを停止する動作を繰り返す（以下、時点ｔk から時点ｔk+1 までをカウント期間Ｔn と呼ぶ）。このようにＨカウンタ回路４は、各ライン毎のカウント期間Ｔn （ｎ＝１、２、……）内のクロツク数をそれぞれカウントした後、これをカウント信号Ｓ６として制御部６に送出する。
【００２５】
制御部６は、カウント信号Ｓ６を受けると、水平同期信号ＳＨによる複数のラインのうち所望のラインを選定するためのライン選定信号Ｓ７をＶカウンタ回路７に送出する。
【００２６】
Ｖカウンタ回路７は、ライン選定信号Ｓ７に基づいて、垂直同期信号ＳＶ（図４（Ａ））の立下り時点（フレーム開始時点）ｔ０から水平同期信号ＳＨ（図４（Ｂ））による複数のラインのうち選定されたラインまでのライン数をカウントして、当該選定されたラインに対応する時点ｔ１で立下がりパルスを発生し（以下、時点ｔ０から時点ｔ１までの期間をライン選定期間ＴＡと呼ぶ）、これを選択終了信号Ｓ８（図４（Ｃ））として制御部６に送出する。なお、垂直同期信号ＳＶにおける立下り時点ｔ０から次の立下り時点ｔ ２ までの期間が１フレーム期間ＴＦとなる。
【００２７】
これにより制御部６は、連続するフレーム毎に常に同一のラインを選定することができる。次いで制御部６は、カウント信号Ｓ６のうち選定したラインのカウント期間Ｔn 内のクロツク数をフレーム毎に測定した後、当該測定結果に応じて画像信号Ｓ２に基づく画像の状態を判断する。
【００２８】
このときの判断の前提として、図３から明らかなように水平同期信号ＳＨＤ（図２（Ｄ））及びクロツク信号Ｓ４（図２（Ｅ））は同期しているため、カウントの開始時点ｔ0 、ｔ2 ……は常に安定した状態であるが、画像信号Ｓ２（図２（Ｃ））はクロツク信号Ｓ４と常に同期しているとは限らない。このためＨカウンタ回路４がカウンタ動作を停止したとき、画像信号Ｓ２の立上り時点における位相とクロツク信号Ｓ４のクロツクの位相とが合わなくなるおそれがある。
【００２９】
従つてこの判断結果が否定的である場合（すなわち位相が合わない場合）、制御部６は、水平同期信号ＳＨと画像信号Ｓ２との遅延量を所定の値に設定し直した遅延設定信号Ｓ３をクロツク発振回路５に送出して、当該クロツク発振回路５において発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように調整する。
【００３０】
この後、クロツク発振回路５は、遅延設定信号Ｓ３に基づいて所定時間遅延された水平同期信号ＳＨＤと位相調整されたクロツク信号Ｓ４とをタイミングジエネレータ８に送出する。タイミングジエネレータ８は、水平同期信号ＳＨＤ、クロツク信号Ｓ４及び垂直同期信号ＳＶを受けると、これらと位相が同期してなるタイミング信号Ｓ９及びＳ１０をそれぞれサンプルホールド回路９及びＬＣＤ１０に送出する。
【００３１】
これにより信号処理回路３を介して入力された画像信号Ｓ１は、サンプルホールド回路９においてタイミング信号Ｓ９と位相合わせした状態でサンプリングされ、続くＬＣＤ１０においてタイミング信号Ｓ１０と同期しながら画面表示される。
【００３２】
（２）本実施の形態による位相調整処理手順
ここで上述した位相調整動作は、制御部６の制御のもとにＨカウンタ回路４及びＶカウンタ回路７の各カウンタ結果に応じて行われる。実際上制御部６は、図５及び図６に示す位相調整処理手順ＲＴに従つて、Ｈカウンタ回路４からカウント信号Ｓ６が与えられると、ステツプＳＰ１においてこの位相調整処理手順を開始し、続くステツプＳＰ２においてＶカウンタ回路７に所望のラインを選定させる（例えばフレーム開始時点から10番目のラインを選定させる）。
【００３３】
そして制御部６は、ステツプＳＰ３に進み、第１のフレームにおいて、選定されたラインのカウント期間内のクロツク数ＮA を測定した後、ステツプＳＰ４に進んで第１のフレームに続く第２のフレームにおいても、選定されたラインのカウント期間内のクロツク数ＮB を測定する。
【００３４】
続いてステツプＳＰ５において、制御部６は、クロツク数ＮA 及びＮB が共に１Ｈラインのトータルの分周数と同数か否かを判断し、肯定結果が得られると、このことは画像信号Ｓ２の信号レベルがスライスレベルＳＬ以下であるか、又は黒色若しくはグレー色であることを表しており、このとき制御部６はステツプＳＰ６に移つて選択したラインを変更した後（例えば10番目から11番目のラインに変更した後）、再度ステツプＳＰ３に戻る。
【００３５】
これに対してステツプＳＰ５において否定結果が得られると、制御部６は、ステツプＳＰ７に進んで、クロツク数ＮA 及びＮB の差が２以上であるか否かを判断する。このステツプＳＰ７において肯定結果が得られると、このことは画像信号Ｓ２に基づく画像がＬＣＤ１０上で有効な画面として表示されるが動画として表示されることを表しており、このとき制御部６は再度ステツプＳＰ３に戻つて当該画像が動画から静止画になるまで上述した処理を繰り返す。
【００３６】
これに対してステツプＳＰ７において否定結果が得られると、このことはクロツク数ＮA 及びＮB の差が同数又は１であることを表しており、このとき制御部６は当該選定したラインを位相調整対象となるラインとして決定する。次いでステツプＳＰ８において、制御部６は水平同期信号ＳＨと画像信号Ｓ２との遅延量をＤＬ1 と設定した後、当該遅延量ＤＬ1 に基づいて、クロツク発振回路５において発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように調整する。
【００３７】
この後、制御部６は、図６に示すステツプＳＰ９に進んで、ステツプＳＰ７で選定したラインと同一ラインについて、第１のフレームから順次各フレーム毎にカウント期間内のクロツク数Ｎ1 、Ｎ2 、……を測定し続け、ステツプＳＰ１０に進んで第10のフレームにおけるカウント期間内のクロツク数Ｎ10を測定し終わるまで再度ステツプＳＰ９と同様の処理を繰り返す。
【００３８】
続いて制御部６は、ステツプＳＰ１１において10個のクロツク数Ｎ1 〜Ｎ10のうち上述したクロツク数ＮA （又はＮB ）と一致するものの数（以下、これを一致数と呼ぶ）Ｃ０Ｒ1 を算出した後、ステツプＳＰ１２に進む。
【００３９】
このステツプＳＰ１２において、制御部６は再度ステツプＳＰ８に戻り、クロツク発振回路５において発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように調整し得る範囲内で、遅延量ＤＬ1 とは異なる複数の遅延量ＤＬ2 、ＤＬ3 、……、ＤＬm を順次設定し、当該各遅延量ＤＬ2 、ＤＬ3 、……、ＤＬm 毎にそれぞれ上述したステツプＳＰ９−ＳＰ１０−ＳＰ１１と同様の処理を繰り返す。
【００４０】
次いでステツプＳＰ１３において、制御部６は、一致数ＣＯＲ1 〜ＣＯＲm のうち最も一致する数が多いＣＯＲを検出した後、ステツプＳＰ１４に進んで当該検出したＣＯＲの元となる遅延量ＤＬに基づいて、クロツク発振回路５において発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように調整する。この後、制御部６はステツプＳＰ１５に進んでこの位相調整処理手順ＲＴを終了する。
【００４１】
（３）本実施の形態の動作及び効果
以上の構成において、この表示装置１では、外部のコンピユータから送出される画像信号Ｓ１に基づく画像をＬＣＤ１０に画面表示する際、まず当該ＬＣＤ１０の表示画面上に所望の１Ｈラインを選定した後、当該ラインについて、ＬＣＤ１０の表示画面の左端と画像信号Ｓ１に基づく画像の左端との間の画素数をカウント期間内のクロツク数として、連続する２枚のフレームで測定する。
【００４２】
次いで各フレームから得られたカウント期間内のクロツク数ＮA 及びＮB が、共に１Ｈラインのトータルの分周数と同数である場合には、選定したラインがＬＣＤ１０上で有効な画面として表示されないか、又は黒色若しくはグレー色等であると判断して、当該ラインを別のラインに変更する。
【００４３】
一方、クロツク数ＮA 及びＮB の差が２以上である場合には、選定したラインがＬＣＤ１０上で有効な画面として表示されるが動画として表示されると判断して、静止画になるまで再度上述した測定処理を繰り返す。
【００４４】
他方、クロツク数ＮA 及びＮB の差が同数又は１である場合には、選定したラインがＬＣＤ１０上で有効な画面としてかつ静止画で表示されると判断し、当該選定したラインを位相調整対象となるラインとして決定する。
【００４５】
この後、コンピユータから出力される水平同期信号ＳＨと画像信号Ｓ１との遅延量を複数設定し、当該各遅延量に基づいて、それぞれ画像信号Ｓ１の位相と合うようにＬＣＤ１０内部のクロツクの位相を調整する。
【００４６】
続いて各遅延量に応じて位相調整した状態で、それぞれ先程決定したラインと同一ラインについて、連続するフレーム毎に順次カウント期間内のクロツク数を測定した後、当該測定した10個のクロツク数のうちクロツク数ＮA （又はＮB ）との一致数がいくつあるかを算出する。このうち最も一致数の多いものを検出し、当該最多の一致数の元となる遅延量に基づいて、ＬＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相と合うように調整する。
【００４７】
この結果、この表示装置１では、外部入力される水平同期信号ＳＨと画像信号Ｓ１との遅延量がコンピユータの種類に応じてそれぞれ異なる場合であつても、画像信号Ｓ１に基づく画像が一番明瞭に表示されるようにＬＣＤ１０内部のクロツクの位相が常に調整された状態となるため、画像信号Ｓ１に基づく画像をＬＣＤ１０の表示画面上の適切な位置に適切なサイズで表示することができる。
【００４８】
さらに画像信号系回路及び水平同期信号系回路の遅延量の温度特性の差が原因となつて、ＬＣＤ１０内部でクロツクの位相調整がずれた場合であつても、その度にユーザが位相調整を行う煩雑さを回避することができる。
【００４９】
以上の構成によれば、外部のコンピユータから送出される画像信号Ｓ１に基づく画像をＬＣＤ１０に画面表示する際、選定した所望の１Ｈラインについて、ＬＣＤ１０の表示画面の左端と画像信号Ｓ１に基づく画像の左端との間の画素数をカウント期間内のクロツク数として連続する２枚のフレームでカウントし、当該カウント結果に基づいてＬＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相と合うように調整することにより、外部入力される水平同期信号ＳＨと画像信号Ｓ１との遅延量がコンピユータの種類に応じてそれぞれ異なる場合であつても、画像信号Ｓ１に基づく画像が一番明瞭に表示されるようにＬＣＤ１０内部のクロツクの位相を常に調整することができ、かくして使い勝手を格段と向上させ得る表示装置１を実現することができる。
【００５０】
（４）他の実施の形態
なお上述の実施の形態においては、コンピユータから出力する画像信号Ｓ１をアナログ信号処理した場合について述べたが、本発明はこれに限らず、画像信号Ｓ１をデイジタル信号処理するようにしても良い。この場合、図１との対応部分に同一符号を付して示す図７において、表示装置３０では、画像信号Ｓ１をＡ／Ｄ（アナログ／デイジタル）変換回路３１を介してデイジタル変換した後、これを画像信号Ｓ２０として比較器３２及び信号処理回路３３に送出する。
【００５１】
比較器３２は、供給される画像信号Ｓ２０を予め設定された所定の閾値レベルを基準として２値化した後、これを画像信号Ｓ２１としてＨカウンタ４に供給する。例えば８ビツトデータの場合、画像信号Ｓ２０は０から255 までの値を有するため、比較器３２において閾値を例えば180 と設定することにより、画像信号Ｓ２０のうち180 より小さい値を削除してなる画像信号Ｓ２１を出力する。これによりデイジタル信号であつても本実施の形態におけるアナログ信号（図２（Ａ））と同様に所定レベルで画像信号をスライスすることができる。
【００５２】
一方、信号処理回路３３は、デイジタル化された画像信号Ｓ２０に対してホワイトバランス、コントラスト、ブライト、ガンマ補正及び画素数変換（スキヤンコンバート）等の処理を施した後、Ｄ／Ａ（デイジタル／アナログ）変換回路３４を介してアナログ変換した画像信号Ｓ２２をサンプルホールド回路９に送出する。
【００５３】
ところでＡ／Ｄ変換回路３１にはクロツク発振回路５から出力されるクロツクがタイミングジエネレータ８を介して与えられる。このクロツク発振回路５から出力されるクロツクの位相と画像信号Ｓ１の位相とが合つていない場合、画像信号Ｓ１に基づく画像のエツジで、デイジタル変換後の画像信号Ｓ２０が安定しないおそれがある。このとき画像信号Ｓ２０に基づく画像のエツジで１クロツク分のジツタが生じ、この結果、比較器３２でスライスされた画像信号Ｓ２１も１クロツク分のジツタが生じることとなる。
【００５４】
従つて制御部６は、上述した位相調整処理手順ＲＴ（図５及び図６）と同様に、Ｈカウンタ回路４から出力されるカウント信号Ｓ２２のうち選定した１Ｈラインのカウント期間内のクロツク数をフレーム毎にカウントする。このカウント結果によれば各フレーム毎のクロツク数の偏差は１となることから、制御部６は、連続するフレームでクロツク数の偏差が０となるように制御することにより、アナログ信号処理の場合と同様に、ＬＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相と合うように調整することができる。
【００５５】
また上述の実施の形態においては、画像信号Ｓ１の位相調整を自動的に処理する場合について述べたが、本発明はこれに限らず、位相調整をユーザの操作によつて処理するようにしても良い。この場合、図１との対応部分に同一符号を付して示す図８のような表示装置４０において、ユーザは外部に設定された入力手段（図示せず）を用いて、クロツク発振回路５に入力される水平同期信号ＳＨの画像信号Ｓ２に対する遅延量を設定し、これを遅延設定信号Ｓ３０として表示装置４０内のクロツク発振回路５に供給する。
【００５６】
これにより制御部６は、Ｈカウンタ回路４から得られるカウント信号Ｓ６に基づいて、当該カウント信号Ｓ６のうち選定したラインのカウント期間内のクロツク数をフレーム毎にカウントした後、当該カウント結果に応じてクロツク発振回路５から発振されるクロツクの位相が画像信号Ｓ１の位相と合つているか否かを表す情報を位相状態信号Ｓ３１として表示装置４０内部に設けられた表示部（表示手段）４１に送出して画面表示させる。
【００５７】
この結果、ユーザはクロツク発振回路５から発振されるクロツクの位相が画像信号Ｓ１の位相と合つているか否かの状態を目視確認しながら位相調整をすることができる。このように、ユーザは画像信号Ｓ１に基づく画像を直接目視するよりも、上述のように位相が合つているか否かの状態を目視する方が格段と容易に位相調整することができる。
【００５８】
さらに上述の実施の形態においては、画像信号Ｓ１に基づく画像の任意の水平ラインにおける所定の２画素間のクロツク数を複数のフレームに亘つてカウントするカウント手段を、制御部６、Ｈカウンタ回路４、クロツク発振回路５及びＶカウンタ回路７から構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成を適用できる。
【００５９】
さらに上述の実施の形態においては、カウント手段（制御部６、Ｈカウンタ回路４、クロツク発振回路５及びＶカウンタ回路７）のカウント結果に基づいてクロツクの位相を画像信号の位相と一致するように調整する位相調整手段を、制御部６から構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成を適用できる。
【００６０】
【発明の効果】
上述のように本発明によれば、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定し選定クロツク数とする選定手段と、クロツク信号の遅延量を調整したときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けたことにより、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができるので、画像信号に基づく画像を最も明瞭に表示させることができ、かくして使い勝手を格段的に向上させ得る位相調整装置を実現することができる。
【００６１】
また本発明によれば、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号の位相を調整する位相調整方法において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とし、クロツク信号の位相を変化させたときの、水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントした後、カウントされたクロツク数と換算クロツク数とが一致するフレーム数を最多とするようクロツク信号の位相を調整することにより、当該クロツクの位相を画像信号の位相と一致させるように調整することにより、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができるので、画像信号に基づく画像を最も明瞭に表示させることができ、かくして使い勝手を格段的に向上させ得る位相調整方法を実現することができる。
【００６２】
さらに本発明によれば、画像信号の各画素に対応した周期のクロツク信号を基に画像信号に基づく画像を位置調整し表示画面に表示する表示装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、クロツク信号の位相を変化させたときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりのカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けることにより、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができるので、画像信号に基づく画像を最も明瞭に表示させることができ、かくして使い勝手を格段的に向上させ得る表示装置を実現することができる。
【図面の簡単な説明】
【図１】本実施の形態による表示装置の構成を示すブロツク図である。
【図２】Ｈカウンタ回路の動作の説明に供するタイミングチヤートである。
【図３】Ｖカウンタ回路の動作の説明に供するタイミングチヤートである。
【図４】クロツク発振回路の内部構成を示すブロツク図である。
【図５】位相調整処理手順の説明に供するフローチヤートである。
【図６】位相調整処理手順の説明に供するフローチヤートである。
【図７】他の実施の形態による表示装置の構成を示すブロツク図である。
【図８】他の実施の形態による表示装置の構成を示すブロツク図である。
【符号の説明】
１、３０、４０……表示装置、２……スライス回路、３、３３……信号処理回路、４……Ｈカウンタ回路、５……クロツク発振回路、６……制御部、７……Ｖカウンタ回路、８……タイミングジエネレータ、９……サンプルホールド回路、１０……ＬＣＤ、３１……Ａ／Ｄ変換回路、３２……比較器、３４……Ｄ／Ａ変換回路。
【目次】
以下の順序で本発明を説明する。
【０００２】
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
（１）本実施の形態による表示装置の構成（図１〜図４）
（２）本実施の形態による位相調整処理手順（図５及び図６）
（３）本実施の形態による動作及び効果
（４）他の実施の形態（図７及び図８）
発明の効果
【０００３】
【発明の属する技術分野】
本発明は位相調整装置及び位相調整方法並びに表示装置に関し、例えばコンピユータのビデオ出力のような離散的画素構造をもつ映像信号を表示する表示装置に適用して好適なものである。
【０００４】
【従来の技術】
従来、コンピユータから出力される離散的画素構造を有する画像信号に基づく画像を表示する表示装置として、ＬＣＤ（Liquid Crystal Display）や、ＰＤＰ（Plasma Display Panel）等の表示デバイスを用いたものがある。
【０００５】
この種の表示装置においては、通常、ＶＧＡ（Video Graphics Array）信号やＳＶＧＡ（Super VGA ）信号等の代表的な信号規格に対応するＨ（水平）及びＶ（垂直）サイズやＨ及びＶシフト等の値が予めメモリ等の記憶手段に格納されており、動作時には入力した画像信号の種類をＨ同期信号及びＶ同期信号の極性や周波数で判別し、対応するＨ及びＶサイズやＨ及びＶシフト等の値を読み出すと共に、これら読み出したＨ及びＶサイズやＨ及びＶシフト等の値に基づいて１Ｈラインのトータルの画素数に等しいクロツクを発生し、当該クロツクを用いて画像信号に基づく画像を適切な位置に適切なサイズで表示し得るようになされている。
【０００６】
【発明が解決しようとする課題】
ところが、通常、コンピユータから出力される水平同期信号と画像信号との遅延量は、コンピユータ毎に異なる。このためかかる構成の表示装置においては、コンピユータを接続する毎にユーザが表示される画像を目視確認しながら画像が一番明瞭に表示されるように表示装置内部のクロツクを入力画素の位相に合わせる必要があつた。
【０００７】
また従来の表示装置においては、画像信号系回路及び水平同期信号系回路の遅延量の温度特性の差により、位相調整がずれることがあり、その度に位相調整を行わなければならないなど、使い勝手が悪い問題があつた。
【０００８】
本発明は以上の点を考慮してなされたもので、使い勝手を格段的に向上させ得る位相調整装置、位相調整方法及び表示装置を提案しようとするものである。
【０００９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定し選定クロツク数とする選定手段と、クロツク信号の遅延量を調整したときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けるようにした。
【００１０】
また本発明においては、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号の位相を調整する位相調整方法において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とし、クロツク信号の位相を変化させたときの、水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントした後、カウントされたクロツク数と換算クロツク数とが一致するフレーム数を最多とするようクロツク信号の位相を調整することにより、当該クロツクの位相を画像信号の位相と一致させるように調整するようにした。
【００１１】
さらに本発明においては、画像信号の各画素に対応した周期のクロツク信号を基に画像信号に基づく画像を位置調整し表示画面に表示する表示装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、クロツク信号の位相を変化させたときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりのカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けるようにした。
【００１２】
この結果、外部入力される画像信号と水平同期信号との遅延量が当該外部入力手段の種類に応じてそれぞれ異なる場合であつても、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができ、画像信号に基づく画像を最も明瞭に表示させることができる。
【００１３】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００１４】
（１）本実施の形態による表示装置の構成
図１において、１は全体として本発明を適用した表示装置を示し、外部のコンピユータ（図示せず）から供給される画像信号Ｓ１をスライス回路２及び信号処理回路３に入力する。スライス回路２は、供給される画像信号Ｓ１（図２（Ａ））を予め設定された所定のスライスレベルＳＬでスライスした後、これを画像信号Ｓ２（図２（Ｃ））としてＨカウンタ回路４に送出する。
【００１５】
また表示装置１内には外部のコンピユータから水平同期信号ＳＨ及び垂直同期信号ＳＶが供給され、このうち水平同期信号ＳＨはクロツク発振回路５、制御部６及びＶカウンタ回路７に供給され、一方、垂直同期信号ＳＶはタイミングジエネレータ８、制御部６及びＶカウンタ回路７に供給される。
【００１６】
制御部６は、供給される水平同期信号ＳＨ及び垂直同期信号ＳＶに基づいて、画像信号Ｓ１の信号規格（例えばＶＧＡ信号、ＳＶＧＡ信号又はＸＧＡ信号等）を判別した後、当該判別結果に応じた画像信号Ｓ１の１Ｈラインのトータルのクロツク数を分周数（例えばＶＧＡ信号の場合には 800分周）となるように設定し、これを分周データＦＤとしてクロツク発振回路５に送出する。
【００１７】
また制御部６は、クロツク発振回路５に入力される水平同期信号ＳＨの画像信号Ｓ２に対する遅延量を所定の値に設定した後、これを遅延設定信号Ｓ３としてクロツク発振回路５に送出することにより、当該クロツク発振回路５から発振されるクロツクの位相を制御し得るようになされている。
【００１８】
ここでクロツク発振回路５は、図３のようなＰＬＬ（Phase Locked Loop ）方式からなり、遅延回路２１は、入力された水平同期信号ＳＨ（図２（Ｂ））を遅延設定信号Ｓ３に基づいて所定時間遅延させた後、これを水平同期信号ＳＨＤ（図２（Ｄ））としてＨカウンタ回路４及びタイミングジエネレータ８（共に図１）並びに位相検波回路２２に送出する。
【００１９】
位相検波回路２２は、水平同期信号ＳＨＤとＶＣＯ（Voltage Controlled Oscillater ）回路２６の出力との位相差を検出した後、チヤージポンプ回路２４を介して当該位相差に応じた出力電圧をローパスフイルタ２５に送出する。ローパスフイルタ（ＬＰＦ）２５は、与えられた出力電圧の高周波成分を除去して平滑した後、これをＶＣＯ回路２６に送出する。
【００２０】
ＶＣＯ回路２６は、入力された出力電圧に応じて周波数を変化させることにより得られるクロツク信号Ｓ４（図２（Ｅ））をプログラマブルカウンタ回路２３に送出する。このプログラマブルカウンタ回路２３は、クロツク信号Ｓ４の周波数を、制御部６（図１）から与えられた分周データＦＤの分周数に応じててい倍した後、これを比較信号Ｓ５として位相検波回路２２に送出する。
【００２１】
このとき位相検波回路２２では、入力された水平同期信号ＳＨＤ及び比較信号Ｓ５の周波数が一致するように制御されることから、ＶＣＯ回路２６のクロツク信号Ｓ４の周波数は水平同期信号ＳＨＤの周波数の分周数倍となる。このようにしてＶＣＯ回路２６はクロツク信号Ｓ４をＨカウンタ回路４及びタイミングジエネレータ８（共に図１）に送出する。
【００２２】
Ｈカウンタ回路４は、画像信号Ｓ２、水平同期信号ＳＨＤ及びクロツク信号Ｓ４を受け、所定ラインの水平同期信号ＳＨＤ（図２（Ｄ））の立下り時点（ライン開始時点）ｔ0 からクロツク信号Ｓ４（図２（Ｅ））のクロツク数のカウントを開始し、画像信号Ｓ２（図２（Ｃ））の最初の立上り時点ｔ1 でカウントを停止する（以下、時点ｔ0 から時点ｔ1 までをカウント期間Ｔ1 と呼ぶ）。
【００２３】
続いてＨカウンタ回路４は、次のラインの水平同期信号ＳＨＤ（図２（Ｄ））における時点ｔ０から１Ｈライン期間ＴＬ経過後の立下り時間ｔ２からクロツク信号Ｓ４（図２（Ｅ））のクロツク数のカウントを開始して、画像信号Ｓ２（図２（Ｃ））の立上り時点ｔ３でカウントを停止する（以下、時点ｔ ２ から時点ｔ ３ までをカウント期間Ｔ ２ と呼ぶ）。
【００２４】
以下同様に、Ｈカウンタ回路４は、各ライン毎（すなわち１Ｈライン期間ＴＬ毎）に水平同期信号ＳＨＤの立下り時点ｔk からクロツク信号Ｓ４のクロツク数のカウントを開始して、画像信号Ｓ２の立上り時点ｔk+1 でカウントを停止する動作を繰り返す（以下、時点ｔk から時点ｔk+1 までをカウント期間Ｔn と呼ぶ）。このようにＨカウンタ回路４は、各ライン毎のカウント期間Ｔn （ｎ＝１、２、……）内のクロツク数をそれぞれカウントした後、これをカウント信号Ｓ６として制御部６に送出する。
【００２５】
制御部６は、カウント信号Ｓ６を受けると、水平同期信号ＳＨによる複数のラインのうち所望のラインを選定するためのライン選定信号Ｓ７をＶカウンタ回路７に送出する。
【００２６】
Ｖカウンタ回路７は、ライン選定信号Ｓ７に基づいて、垂直同期信号ＳＶ（図４（Ａ））の立下り時点（フレーム開始時点）ｔ０から水平同期信号ＳＨ（図４（Ｂ））による複数のラインのうち選定されたラインまでのライン数をカウントして、当該選定されたラインに対応する時点ｔ１で立下がりパルスを発生し（以下、時点ｔ０から時点ｔ１までの期間をライン選定期間ＴＡと呼ぶ）、これを選択終了信号Ｓ８（図４（Ｃ））として制御部６に送出する。なお、垂直同期信号ＳＶにおける立下り時点ｔ０から次の立下り時点ｔ ２ までの期間が１フレーム期間ＴＦとなる。
【００２７】
これにより制御部６は、連続するフレーム毎に常に同一のラインを選定することができる。次いで制御部６は、カウント信号Ｓ６のうち選定したラインのカウント期間Ｔn 内のクロツク数をフレーム毎に測定した後、当該測定結果に応じて画像信号Ｓ２に基づく画像の状態を判断する。
【００２８】
このときの判断の前提として、図３から明らかなように水平同期信号ＳＨＤ（図２（Ｄ））及びクロツク信号Ｓ４（図２（Ｅ））は同期しているため、カウントの開始時点ｔ0 、ｔ2 ……は常に安定した状態であるが、画像信号Ｓ２（図２（Ｃ））はクロツク信号Ｓ４と常に同期しているとは限らない。このためＨカウンタ回路４がカウンタ動作を停止したとき、画像信号Ｓ２の立上り時点における位相とクロツク信号Ｓ４のクロツクの位相とが合わなくなるおそれがある。
【００２９】
従つてこの判断結果が否定的である場合（すなわち位相が合わない場合）、制御部６は、水平同期信号ＳＨと画像信号Ｓ２との遅延量を所定の値に設定し直した遅延設定信号Ｓ３をクロツク発振回路５に送出して、当該クロツク発振回路５において発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように調整する。
【００３０】
この後、クロツク発振回路５は、遅延設定信号Ｓ３に基づいて所定時間遅延された水平同期信号ＳＨＤと位相調整されたクロツク信号Ｓ４とをタイミングジエネレータ８に送出する。タイミングジエネレータ８は、水平同期信号ＳＨＤ、クロツク信号Ｓ４及び垂直同期信号ＳＶを受けると、これらと位相が同期してなるタイミング信号Ｓ９及びＳ１０をそれぞれサンプルホールド回路９及びＬＣＤ１０に送出する。
【００３１】
これにより信号処理回路３を介して入力された画像信号Ｓ１は、サンプルホールド回路９においてタイミング信号Ｓ９と位相合わせした状態でサンプリングされ、続くＬＣＤ１０においてタイミング信号Ｓ１０と同期しながら画面表示される。
【００３２】
（２）本実施の形態による位相調整処理手順
ここで上述した位相調整動作は、制御部６の制御のもとにＨカウンタ回路４及びＶカウンタ回路７の各カウンタ結果に応じて行われる。実際上制御部６は、図５及び図６に示す位相調整処理手順ＲＴに従つて、Ｈカウンタ回路４からカウント信号Ｓ６が与えられると、ステツプＳＰ１においてこの位相調整処理手順を開始し、続くステツプＳＰ２においてＶカウンタ回路７に所望のラインを選定させる（例えばフレーム開始時点から10番目のラインを選定させる）。
【００３３】
そして制御部６は、ステツプＳＰ３に進み、第１のフレームにおいて、選定されたラインのカウント期間内のクロツク数ＮA を測定した後、ステツプＳＰ４に進んで第１のフレームに続く第２のフレームにおいても、選定されたラインのカウント期間内のクロツク数ＮB を測定する。
【００３４】
続いてステツプＳＰ５において、制御部６は、クロツク数ＮA 及びＮB が共に１Ｈラインのトータルの分周数と同数か否かを判断し、肯定結果が得られると、このことは画像信号Ｓ２の信号レベルがスライスレベルＳＬ以下であるか、又は黒色若しくはグレー色であることを表しており、このとき制御部６はステツプＳＰ６に移つて選択したラインを変更した後（例えば10番目から11番目のラインに変更した後）、再度ステツプＳＰ３に戻る。
【００３５】
これに対してステツプＳＰ５において否定結果が得られると、制御部６は、ステツプＳＰ７に進んで、クロツク数ＮA 及びＮB の差が２以上であるか否かを判断する。このステツプＳＰ７において肯定結果が得られると、このことは画像信号Ｓ２に基づく画像がＬＣＤ１０上で有効な画面として表示されるが動画として表示されることを表しており、このとき制御部６は再度ステツプＳＰ３に戻つて当該画像が動画から静止画になるまで上述した処理を繰り返す。
【００３６】
これに対してステツプＳＰ７において否定結果が得られると、このことはクロツク数ＮA 及びＮB の差が同数又は１であることを表しており、このとき制御部６は当該選定したラインを位相調整対象となるラインとして決定する。次いでステツプＳＰ８において、制御部６は水平同期信号ＳＨと画像信号Ｓ２との遅延量をＤＬ1 と設定した後、当該遅延量ＤＬ1 に基づいて、クロツク発振回路５において発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように調整する。
【００３７】
この後、制御部６は、図６に示すステツプＳＰ９に進んで、ステツプＳＰ７で選定したラインと同一ラインについて、第１のフレームから順次各フレーム毎にカウント期間内のクロツク数Ｎ1 、Ｎ2 、……を測定し続け、ステツプＳＰ１０に進んで第10のフレームにおけるカウント期間内のクロツク数Ｎ10を測定し終わるまで再度ステツプＳＰ９と同様の処理を繰り返す。
【００３８】
続いて制御部６は、ステツプＳＰ１１において10個のクロツク数Ｎ1 〜Ｎ10のうち上述したクロツク数ＮA （又はＮB ）と一致するものの数（以下、これを一致数と呼ぶ）Ｃ０Ｒ1 を算出した後、ステツプＳＰ１２に進む。
【００３９】
このステツプＳＰ１２において、制御部６は再度ステツプＳＰ８に戻り、クロツク発振回路５において発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように調整し得る範囲内で、遅延量ＤＬ1 とは異なる複数の遅延量ＤＬ2 、ＤＬ3 、……、ＤＬm を順次設定し、当該各遅延量ＤＬ2 、ＤＬ3 、……、ＤＬm 毎にそれぞれ上述したステツプＳＰ９−ＳＰ１０−ＳＰ１１と同様の処理を繰り返す。
【００４０】
次いでステツプＳＰ１３において、制御部６は、一致数ＣＯＲ1 〜ＣＯＲm のうち最も一致する数が多いＣＯＲを検出した後、ステツプＳＰ１４に進んで当該検出したＣＯＲの元となる遅延量ＤＬに基づいて、クロツク発振回路５において発振されるクロツク信号Ｓ４の位相を画像信号Ｓ２の位相と合うように調整する。この後、制御部６はステツプＳＰ１５に進んでこの位相調整処理手順ＲＴを終了する。
【００４１】
（３）本実施の形態の動作及び効果
以上の構成において、この表示装置１では、外部のコンピユータから送出される画像信号Ｓ１に基づく画像をＬＣＤ１０に画面表示する際、まず当該ＬＣＤ１０の表示画面上に所望の１Ｈラインを選定した後、当該ラインについて、ＬＣＤ１０の表示画面の左端と画像信号Ｓ１に基づく画像の左端との間の画素数をカウント期間内のクロツク数として、連続する２枚のフレームで測定する。
【００４２】
次いで各フレームから得られたカウント期間内のクロツク数ＮA 及びＮB が、共に１Ｈラインのトータルの分周数と同数である場合には、選定したラインがＬＣＤ１０上で有効な画面として表示されないか、又は黒色若しくはグレー色等であると判断して、当該ラインを別のラインに変更する。
【００４３】
一方、クロツク数ＮA 及びＮB の差が２以上である場合には、選定したラインがＬＣＤ１０上で有効な画面として表示されるが動画として表示されると判断して、静止画になるまで再度上述した測定処理を繰り返す。
【００４４】
他方、クロツク数ＮA 及びＮB の差が同数又は１である場合には、選定したラインがＬＣＤ１０上で有効な画面としてかつ静止画で表示されると判断し、当該選定したラインを位相調整対象となるラインとして決定する。
【００４５】
この後、コンピユータから出力される水平同期信号ＳＨと画像信号Ｓ１との遅延量を複数設定し、当該各遅延量に基づいて、それぞれ画像信号Ｓ１の位相と合うようにＬＣＤ１０内部のクロツクの位相を調整する。
【００４６】
続いて各遅延量に応じて位相調整した状態で、それぞれ先程決定したラインと同一ラインについて、連続するフレーム毎に順次カウント期間内のクロツク数を測定した後、当該測定した10個のクロツク数のうちクロツク数ＮA （又はＮB ）との一致数がいくつあるかを算出する。このうち最も一致数の多いものを検出し、当該最多の一致数の元となる遅延量に基づいて、ＬＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相と合うように調整する。
【００４７】
この結果、この表示装置１では、外部入力される水平同期信号ＳＨと画像信号Ｓ１との遅延量がコンピユータの種類に応じてそれぞれ異なる場合であつても、画像信号Ｓ１に基づく画像が一番明瞭に表示されるようにＬＣＤ１０内部のクロツクの位相が常に調整された状態となるため、画像信号Ｓ１に基づく画像をＬＣＤ１０の表示画面上の適切な位置に適切なサイズで表示することができる。
【００４８】
さらに画像信号系回路及び水平同期信号系回路の遅延量の温度特性の差が原因となつて、ＬＣＤ１０内部でクロツクの位相調整がずれた場合であつても、その度にユーザが位相調整を行う煩雑さを回避することができる。
【００４９】
以上の構成によれば、外部のコンピユータから送出される画像信号Ｓ１に基づく画像をＬＣＤ１０に画面表示する際、選定した所望の１Ｈラインについて、ＬＣＤ１０の表示画面の左端と画像信号Ｓ１に基づく画像の左端との間の画素数をカウント期間内のクロツク数として連続する２枚のフレームでカウントし、当該カウント結果に基づいてＬＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相と合うように調整することにより、外部入力される水平同期信号ＳＨと画像信号Ｓ１との遅延量がコンピユータの種類に応じてそれぞれ異なる場合であつても、画像信号Ｓ１に基づく画像が一番明瞭に表示されるようにＬＣＤ１０内部のクロツクの位相を常に調整することができ、かくして使い勝手を格段と向上させ得る表示装置１を実現することができる。
【００５０】
（４）他の実施の形態
なお上述の実施の形態においては、コンピユータから出力する画像信号Ｓ１をアナログ信号処理した場合について述べたが、本発明はこれに限らず、画像信号Ｓ１をデイジタル信号処理するようにしても良い。この場合、図１との対応部分に同一符号を付して示す図７において、表示装置３０では、画像信号Ｓ１をＡ／Ｄ（アナログ／デイジタル）変換回路３１を介してデイジタル変換した後、これを画像信号Ｓ２０として比較器３２及び信号処理回路３３に送出する。
【００５１】
比較器３２は、供給される画像信号Ｓ２０を予め設定された所定の閾値レベルを基準として２値化した後、これを画像信号Ｓ２１としてＨカウンタ４に供給する。例えば８ビツトデータの場合、画像信号Ｓ２０は０から255 までの値を有するため、比較器３２において閾値を例えば180 と設定することにより、画像信号Ｓ２０のうち180 より小さい値を削除してなる画像信号Ｓ２１を出力する。これによりデイジタル信号であつても本実施の形態におけるアナログ信号（図２（Ａ））と同様に所定レベルで画像信号をスライスすることができる。
【００５２】
一方、信号処理回路３３は、デイジタル化された画像信号Ｓ２０に対してホワイトバランス、コントラスト、ブライト、ガンマ補正及び画素数変換（スキヤンコンバート）等の処理を施した後、Ｄ／Ａ（デイジタル／アナログ）変換回路３４を介してアナログ変換した画像信号Ｓ２２をサンプルホールド回路９に送出する。
【００５３】
ところでＡ／Ｄ変換回路３１にはクロツク発振回路５から出力されるクロツクがタイミングジエネレータ８を介して与えられる。このクロツク発振回路５から出力されるクロツクの位相と画像信号Ｓ１の位相とが合つていない場合、画像信号Ｓ１に基づく画像のエツジで、デイジタル変換後の画像信号Ｓ２０が安定しないおそれがある。このとき画像信号Ｓ２０に基づく画像のエツジで１クロツク分のジツタが生じ、この結果、比較器３２でスライスされた画像信号Ｓ２１も１クロツク分のジツタが生じることとなる。
【００５４】
従つて制御部６は、上述した位相調整処理手順ＲＴ（図５及び図６）と同様に、Ｈカウンタ回路４から出力されるカウント信号Ｓ２２のうち選定した１Ｈラインのカウント期間内のクロツク数をフレーム毎にカウントする。このカウント結果によれば各フレーム毎のクロツク数の偏差は１となることから、制御部６は、連続するフレームでクロツク数の偏差が０となるように制御することにより、アナログ信号処理の場合と同様に、ＬＣＤ１０内部のクロツクの位相を画像信号Ｓ１の位相と合うように調整することができる。
【００５５】
また上述の実施の形態においては、画像信号Ｓ１の位相調整を自動的に処理する場合について述べたが、本発明はこれに限らず、位相調整をユーザの操作によつて処理するようにしても良い。この場合、図１との対応部分に同一符号を付して示す図８のような表示装置４０において、ユーザは外部に設定された入力手段（図示せず）を用いて、クロツク発振回路５に入力される水平同期信号ＳＨの画像信号Ｓ２に対する遅延量を設定し、これを遅延設定信号Ｓ３０として表示装置４０内のクロツク発振回路５に供給する。
【００５６】
これにより制御部６は、Ｈカウンタ回路４から得られるカウント信号Ｓ６に基づいて、当該カウント信号Ｓ６のうち選定したラインのカウント期間内のクロツク数をフレーム毎にカウントした後、当該カウント結果に応じてクロツク発振回路５から発振されるクロツクの位相が画像信号Ｓ１の位相と合つているか否かを表す情報を位相状態信号Ｓ３１として表示装置４０内部に設けられた表示部（表示手段）４１に送出して画面表示させる。
【００５７】
この結果、ユーザはクロツク発振回路５から発振されるクロツクの位相が画像信号Ｓ１の位相と合つているか否かの状態を目視確認しながら位相調整をすることができる。このように、ユーザは画像信号Ｓ１に基づく画像を直接目視するよりも、上述のように位相が合つているか否かの状態を目視する方が格段と容易に位相調整することができる。
【００５８】
さらに上述の実施の形態においては、画像信号Ｓ１に基づく画像の任意の水平ラインにおける所定の２画素間のクロツク数を複数のフレームに亘つてカウントするカウント手段を、制御部６、Ｈカウンタ回路４、クロツク発振回路５及びＶカウンタ回路７から構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成を適用できる。
【００５９】
さらに上述の実施の形態においては、カウント手段（制御部６、Ｈカウンタ回路４、クロツク発振回路５及びＶカウンタ回路７）のカウント結果に基づいてクロツクの位相を画像信号の位相と一致するように調整する位相調整手段を、制御部６から構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成を適用できる。
【００６０】
【発明の効果】
上述のように本発明によれば、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定し選定クロツク数とする選定手段と、クロツク信号の遅延量を調整したときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けたことにより、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができるので、画像信号に基づく画像を最も明瞭に表示させることができ、かくして使い勝手を格段的に向上させ得る位相調整装置を実現することができる。
【００６１】
また本発明によれば、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号の位相を調整する位相調整方法において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とし、クロツク信号の位相を変化させたときの、水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントした後、カウントされたクロツク数と換算クロツク数とが一致するフレーム数を最多とするようクロツク信号の位相を調整することにより、当該クロツクの位相を画像信号の位相と一致させるように調整することにより、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができるので、画像信号に基づく画像を最も明瞭に表示させることができ、かくして使い勝手を格段的に向上させ得る位相調整方法を実現することができる。
【００６２】
さらに本発明によれば、画像信号の各画素に対応した周期のクロツク信号を基に画像信号に基づく画像を位置調整し表示画面に表示する表示装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、クロツク信号の位相を変化させたときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりのカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けることにより、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができるので、画像信号に基づく画像を最も明瞭に表示させることができ、かくして使い勝手を格段的に向上させ得る表示装置を実現することができる。
【図面の簡単な説明】
【図１】本実施の形態による表示装置の構成を示すブロツク図である。
【図２】Ｈカウンタ回路の動作の説明に供するタイミングチヤートである。
【図３】Ｖカウンタ回路の動作の説明に供するタイミングチヤートである。
【図４】クロツク発振回路の内部構成を示すブロツク図である。
【図５】位相調整処理手順の説明に供するフローチヤートである。
【図６】位相調整処理手順の説明に供するフローチヤートである。
【図７】他の実施の形態による表示装置の構成を示すブロツク図である。
【図８】他の実施の形態による表示装置の構成を示すブロツク図である。
【符号の説明】
１、３０、４０……表示装置、２……スライス回路、３、３３……信号処理回路、４……Ｈカウンタ回路、５……クロツク発振回路、６……制御部、７……Ｖカウンタ回路、８……タイミングジエネレータ、９……サンプルホールド回路、１０……ＬＣＤ、３１……Ａ／Ｄ変換回路、３２……比較器、３４……Ｄ／Ａ変換回路。
Claims (9)
- 表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整装置において、
上記画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、
上記クロツク信号の遅延量を調整したときの、上記水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、
上記カウント手段によりカウントされたクロツク数と上記選定クロツク数とが一致するフレームの数を最多とするよう上記クロツク信号の遅延量を調整することにより、当該クロツク信号の位相を上記画像信号の位相と一致させる位相調整手段と を具えることを特徴とする位相調整装置。 - 上記選定手段は、
異なるフレームにおける上記選定クロツク数の差が所定値を超える場合、上記画像信号における他の上記水平ラインを選定し上記選定クロツク数を再測定する
ことを特徴とする請求項１に記載の位相調整装置。 - 上記選定手段は、
上記選定クロツク数が上記水平ラインのクロツク数に相当する場合、上記画像信号における他の上記水平ラインを選定し上記選定クロツク数を再測定する ことを特徴とする請求項１に記載の位相調整装置。 - 上記カウント手段のカウント結果を表示する表示手段 を具えることを特徴とする請求項１に記載の位相調整装置。
- 表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整方法において、
上記画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする第１のステツプと、
上記クロツク信号の遅延量を調整したときの、上記水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントする第２のステツプと、
上記カウントされたクロツク数と上記選定クロツク数とが一致するフレームの数を最多とするよう上記クロツク信号の遅延量を調整することにより、当該クロツク信号の位相を上記画像信号の位相と一致させる第３のステツプと を具えることを特徴とする位相調整方法。 - 画像信号の各画素に対応した周期のクロツク信号を基に上記画像信号に基づく画像を位置調整し表示画面に表示する表示装置において、
上記画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、
上記クロツク信号の位相を変化させたときの、上記水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、
上記カウント手段によりカウントされたクロツク数と上記選定クロツク数とが一致する フレームの数を最多とするよう上記クロツク信号の遅延量を調整することにより、当該クロツク信号の位相を上記画像信号の位相と一致させる位相調整手段と を具えることを特徴とする表示装置。 - 上記選定手段は、
異なるフレームにおける上記選定クロツク数の差が所定値を超える場合、上記画像信号における他の上記水平ラインを選定し上記選定クロツク数を再測定する ことを特徴とする請求項６に記載の表示装置。 - 上記選定手段は、
上記選定クロツク数が上記水平ラインのクロツク数に相当する場合、上記画像信号における他の上記水平ラインを選定し上記選定クロツク数を再測定する ことを特徴とする請求項６に記載の表示装置。 - 上記カウント手段のカウント結果を上記表示画面に表示する表示手段 を具えることを特徴とする請求項６に記載の表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23720297A JP3879951B2 (ja) | 1997-09-02 | 1997-09-02 | 位相調整装置、位相調整方法及び表示装置 |
| US09/145,429 US6621480B1 (en) | 1997-09-02 | 1998-09-01 | Phase adjuster, phase adjusting method and display device |
| EP98307034A EP0905675A3 (en) | 1997-09-02 | 1998-09-02 | Phase adjustment apparatus and method for a display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23720297A JP3879951B2 (ja) | 1997-09-02 | 1997-09-02 | 位相調整装置、位相調整方法及び表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1188722A JPH1188722A (ja) | 1999-03-30 |
| JP3879951B2 true JP3879951B2 (ja) | 2007-02-14 |
Family
ID=17011896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23720297A Expired - Fee Related JP3879951B2 (ja) | 1997-09-02 | 1997-09-02 | 位相調整装置、位相調整方法及び表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6621480B1 (ja) |
| EP (1) | EP0905675A3 (ja) |
| JP (1) | JP3879951B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000058936A1 (de) * | 1999-03-26 | 2000-10-05 | Fujitsu Siemens Computers Gmbh | Verfahren und einrichtung zum nachstellen der phase bei flachbildschirmen |
| JP2000298447A (ja) | 1999-04-12 | 2000-10-24 | Nec Shizuoka Ltd | 画素同期回路 |
| US7327400B1 (en) * | 2000-06-21 | 2008-02-05 | Pixelworks, Inc. | Automatic phase and frequency adjustment circuit and method |
| US6782068B1 (en) | 2000-06-30 | 2004-08-24 | Cypress Semiconductor Corp. | PLL lockout watchdog |
| JP4875248B2 (ja) * | 2001-04-16 | 2012-02-15 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置 |
| JP3905760B2 (ja) * | 2002-01-07 | 2007-04-18 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示装置 |
| US20040083115A1 (en) * | 2002-01-07 | 2004-04-29 | Donna Hodges | Methods for improving business decisions |
| TWI223769B (en) * | 2003-07-09 | 2004-11-11 | Benq Corp | Method of transmitting display data |
| US7271788B2 (en) * | 2003-11-20 | 2007-09-18 | National Semiconductor Corporation | Generating adjustable-delay clock signal for processing color signals |
| US7232710B2 (en) * | 2003-12-17 | 2007-06-19 | Ut-Battelle, Llc | Method of making cascaded die mountings with springs-loaded contact-bond options |
| KR100829778B1 (ko) * | 2007-03-14 | 2008-05-16 | 삼성전자주식회사 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
| JP5194564B2 (ja) * | 2007-05-29 | 2013-05-08 | ソニー株式会社 | 画像処理装置および方法、プログラム、並びに記録媒体 |
| US9345083B2 (en) * | 2013-10-30 | 2016-05-17 | Apple Inc. | Boost converter with a pulse frequency modulation mode for operating above an audible frequency |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665530A (en) * | 1979-10-31 | 1981-06-03 | Sony Corp | Pll circuit |
| JPS56160157A (en) * | 1980-04-22 | 1981-12-09 | Sony Corp | Bit clock reproducing circuit |
| JPH0644818B2 (ja) * | 1984-04-13 | 1994-06-08 | 日本電信電話株式会社 | 表示装置 |
| JPH02250085A (ja) | 1989-03-24 | 1990-10-05 | Toshiba Corp | 画像表示装置 |
| JPH05199481A (ja) * | 1992-01-23 | 1993-08-06 | Fanuc Ltd | ビデオ信号の位相制御回路 |
| JPH06232738A (ja) * | 1993-02-03 | 1994-08-19 | Mitsubishi Electric Corp | 同期パルス発生回路 |
| US5528309A (en) * | 1994-06-28 | 1996-06-18 | Sigma Designs, Incorporated | Analog video chromakey mixer |
| US5731843A (en) * | 1994-09-30 | 1998-03-24 | Apple Computer, Inc. | Apparatus and method for automatically adjusting frequency and phase of pixel sampling in a video display |
| US5668594A (en) * | 1995-01-03 | 1997-09-16 | Intel Corporation | Method and apparatus for aligning and synchronizing a remote video signal and a local video signal |
| JP3149124B2 (ja) | 1995-03-06 | 2001-03-26 | 株式会社コンテック | 色信号サンプリング方法 |
| US5594763A (en) * | 1995-06-06 | 1997-01-14 | Cirrus Logic, Inc. | Fast synchronizing digital phase-locked loop for recovering clock information from encoded data |
| JP3622270B2 (ja) | 1995-06-16 | 2005-02-23 | セイコーエプソン株式会社 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
| JP3823420B2 (ja) | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| JP2954043B2 (ja) * | 1996-11-15 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | Ｏｓｄ装置 |
-
1997
- 1997-09-02 JP JP23720297A patent/JP3879951B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-01 US US09/145,429 patent/US6621480B1/en not_active Expired - Fee Related
- 1998-09-02 EP EP98307034A patent/EP0905675A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1188722A (ja) | 1999-03-30 |
| EP0905675A2 (en) | 1999-03-31 |
| EP0905675A3 (en) | 2000-01-12 |
| US6621480B1 (en) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3220023B2 (ja) | 液晶表示装置 | |
| JP3879951B2 (ja) | 位相調整装置、位相調整方法及び表示装置 | |
| US6078317A (en) | Display device, and display control method and apparatus therefor | |
| EP1873742B1 (en) | Image display apparatus and method of adjusting clock phase | |
| US6933937B2 (en) | Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display | |
| EP0805430B1 (en) | Video adapter and digital image display apparatus | |
| US6097379A (en) | Liquid crystal display device | |
| JP4154820B2 (ja) | 画像表示装置のドットクロック調整方法およびドットクロック調整装置 | |
| US6501310B2 (en) | Sampling clock adjusting method, and an interface circuit for displaying digital image | |
| JP2008197141A (ja) | 画像表示装置及びその周波数調整方法 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| US5541646A (en) | Display image stabilization apparatus and method of using same | |
| JP3532117B2 (ja) | 映像信号処理装置 | |
| US6396486B1 (en) | Pixel clock generator for automatically adjusting the horizontal resolution of an OSD screen | |
| JP2004144842A (ja) | マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法 | |
| JPH1195714A (ja) | 位相調整装置及び位相調整方法並びに表示装置及び表示方法 | |
| JPH10340074A (ja) | 映像信号処理回路 | |
| JPH1049103A (ja) | 表示制御装置 | |
| JP2001188503A (ja) | 画像表示装置、水平有効画素数検出装置および画像表示方法 | |
| JP2000013635A (ja) | クロック制御回路 | |
| JP2003005694A (ja) | 映像信号処理装置 | |
| JP2001265276A (ja) | ドットマトリクス型ディスプレイ用表示調整方法及び表示装置 | |
| JP2000244768A (ja) | 映像信号処理回路 | |
| JPH10274951A (ja) | 表示制御装置 | |
| JPH10288972A (ja) | サンプリングクロック発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061020 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061102 |
|
| LAPS | Cancellation because of no payment of annual fees |