JP3879951B2 - 位相調整装置、位相調整方法及び表示装置 - Google Patents
位相調整装置、位相調整方法及び表示装置 Download PDFInfo
- Publication number
- JP3879951B2 JP3879951B2 JP23720297A JP23720297A JP3879951B2 JP 3879951 B2 JP3879951 B2 JP 3879951B2 JP 23720297 A JP23720297 A JP 23720297A JP 23720297 A JP23720297 A JP 23720297A JP 3879951 B2 JP3879951 B2 JP 3879951B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- clocks
- image signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Studio Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【目次】
以下の順序で本発明を説明する。
【0002】
発明の属する技術分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
(1)本実施の形態による表示装置の構成(図1〜図4)
(2)本実施の形態による位相調整処理手順(図5及び図6)
(3)本実施の形態による動作及び効果
(4)他の実施の形態(図7及び図8)
発明の効果
【0003】
【発明の属する技術分野】
本発明は位相調整装置及び位相調整方法並びに表示装置に関し、例えばコンピユータのビデオ出力のような離散的画素構造をもつ映像信号を表示する表示装置に適用して好適なものである。
【0004】
【従来の技術】
従来、コンピユータから出力される離散的画素構造を有する画像信号に基づく画像を表示する表示装置として、LCD(Liquid Crystal Display)や、PDP(Plasma Display Panel)等の表示デバイスを用いたものがある。
【0005】
この種の表示装置においては、通常、VGA(Video Graphics Array)信号やSVGA(Super VGA )信号等の代表的な信号規格に対応するH(水平)及びV(垂直)サイズやH及びVシフト等の値が予めメモリ等の記憶手段に格納されており、動作時には入力した画像信号の種類をH同期信号及びV同期信号の極性や周波数で判別し、対応するH及びVサイズやH及びVシフト等の値を読み出すと共に、これら読み出したH及びVサイズやH及びVシフト等の値に基づいて1Hラインのトータルの画素数に等しいクロツクを発生し、当該クロツクを用いて画像信号に基づく画像を適切な位置に適切なサイズで表示し得るようになされている。
【0006】
【発明が解決しようとする課題】
ところが、通常、コンピユータから出力される水平同期信号と画像信号との遅延量は、コンピユータ毎に異なる。このためかかる構成の表示装置においては、コンピユータを接続する毎にユーザが表示される画像を目視確認しながら画像が一番明瞭に表示されるように表示装置内部のクロツクを入力画素の位相に合わせる必要があつた。
【0007】
また従来の表示装置においては、画像信号系回路及び水平同期信号系回路の遅延量の温度特性の差により、位相調整がずれることがあり、その度に位相調整を行わなければならないなど、使い勝手が悪い問題があつた。
【0008】
本発明は以上の点を考慮してなされたもので、使い勝手を格段的に向上させ得る位相調整装置、位相調整方法及び表示装置を提案しようとするものである。
【0009】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定し選定クロツク数とする選定手段と、クロツク信号の遅延量を調整したときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けるようにした。
【0010】
また本発明においては、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号の位相を調整する位相調整方法において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とし、クロツク信号の位相を変化させたときの、水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントした後、カウントされたクロツク数と換算クロツク数とが一致するフレーム数を最多とするようクロツク信号の位相を調整することにより、当該クロツクの位相を画像信号の位相と一致させるように調整するようにした。
【0011】
さらに本発明においては、画像信号の各画素に対応した周期のクロツク信号を基に画像信号に基づく画像を位置調整し表示画面に表示する表示装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、クロツク信号の位相を変化させたときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりのカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けるようにした。
【0012】
この結果、外部入力される画像信号と水平同期信号との遅延量が当該外部入力手段の種類に応じてそれぞれ異なる場合であつても、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができ、画像信号に基づく画像を最も明瞭に表示させることができる。
【0013】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【0014】
(1)本実施の形態による表示装置の構成
図1において、1は全体として本発明を適用した表示装置を示し、外部のコンピユータ(図示せず)から供給される画像信号S1をスライス回路2及び信号処理回路3に入力する。スライス回路2は、供給される画像信号S1(図2(A))を予め設定された所定のスライスレベルSLでスライスした後、これを画像信号S2(図2(C))としてHカウンタ回路4に送出する。
【0015】
また表示装置1内には外部のコンピユータから水平同期信号SH及び垂直同期信号SVが供給され、このうち水平同期信号SHはクロツク発振回路5、制御部6及びVカウンタ回路7に供給され、一方、垂直同期信号SVはタイミングジエネレータ8、制御部6及びVカウンタ回路7に供給される。
【0016】
制御部6は、供給される水平同期信号SH及び垂直同期信号SVに基づいて、画像信号S1の信号規格(例えばVGA信号、SVGA信号又はXGA信号等)を判別した後、当該判別結果に応じた画像信号S1の1Hラインのトータルのクロツク数を分周数(例えばVGA信号の場合には 800分周)となるように設定し、これを分周データFDとしてクロツク発振回路5に送出する。
【0017】
また制御部6は、クロツク発振回路5に入力される水平同期信号SHの画像信号S2に対する遅延量を所定の値に設定した後、これを遅延設定信号S3としてクロツク発振回路5に送出することにより、当該クロツク発振回路5から発振されるクロツクの位相を制御し得るようになされている。
【0018】
ここでクロツク発振回路5は、図3のようなPLL(Phase Locked Loop )方式からなり、遅延回路21は、入力された水平同期信号SH(図2(B))を遅延設定信号S3に基づいて所定時間遅延させた後、これを水平同期信号SHD(図2(D))としてHカウンタ回路4及びタイミングジエネレータ8(共に図1)並びに位相検波回路22に送出する。
【0019】
位相検波回路22は、水平同期信号SHDとVCO(Voltage Controlled Oscillater )回路26の出力との位相差を検出した後、チヤージポンプ回路24を介して当該位相差に応じた出力電圧をローパスフイルタ25に送出する。ローパスフイルタ(LPF)25は、与えられた出力電圧の高周波成分を除去して平滑した後、これをVCO回路26に送出する。
【0020】
VCO回路26は、入力された出力電圧に応じて周波数を変化させることにより得られるクロツク信号S4(図2(E))をプログラマブルカウンタ回路23に送出する。このプログラマブルカウンタ回路23は、クロツク信号S4の周波数を、制御部6(図1)から与えられた分周データFDの分周数に応じててい倍した後、これを比較信号S5として位相検波回路22に送出する。
【0021】
このとき位相検波回路22では、入力された水平同期信号SHD及び比較信号S5の周波数が一致するように制御されることから、VCO回路26のクロツク信号S4の周波数は水平同期信号SHDの周波数の分周数倍となる。このようにしてVCO回路26はクロツク信号S4をHカウンタ回路4及びタイミングジエネレータ8(共に図1)に送出する。
【0022】
Hカウンタ回路4は、画像信号S2、水平同期信号SHD及びクロツク信号S4を受け、所定ラインの水平同期信号SHD(図2(D))の立下り時点(ライン開始時点)t0 からクロツク信号S4(図2(E))のクロツク数のカウントを開始し、画像信号S2(図2(C))の最初の立上り時点t1 でカウントを停止する(以下、時点t0 から時点t1 までをカウント期間T1 と呼ぶ)。
【0023】
続いてHカウンタ回路4は、次のラインの水平同期信号SHD(図2(D))における時点t0から1Hライン期間TL経過後の立下り時間t2からクロツク信号S4(図2(E))のクロツク数のカウントを開始して、画像信号S2(図2(C))の立上り時点t3でカウントを停止する(以下、時点t 2 から時点t 3 までをカウント期間T 2 と呼ぶ)。
【0024】
以下同様に、Hカウンタ回路4は、各ライン毎(すなわち1Hライン期間TL毎)に水平同期信号SHDの立下り時点tk からクロツク信号S4のクロツク数のカウントを開始して、画像信号S2の立上り時点tk+1 でカウントを停止する動作を繰り返す(以下、時点tk から時点tk+1 までをカウント期間Tn と呼ぶ)。このようにHカウンタ回路4は、各ライン毎のカウント期間Tn (n=1、2、……)内のクロツク数をそれぞれカウントした後、これをカウント信号S6として制御部6に送出する。
【0025】
制御部6は、カウント信号S6を受けると、水平同期信号SHによる複数のラインのうち所望のラインを選定するためのライン選定信号S7をVカウンタ回路7に送出する。
【0026】
Vカウンタ回路7は、ライン選定信号S7に基づいて、垂直同期信号SV(図4(A))の立下り時点(フレーム開始時点)t0から水平同期信号SH(図4(B))による複数のラインのうち選定されたラインまでのライン数をカウントして、当該選定されたラインに対応する時点t1で立下がりパルスを発生し(以下、時点t0から時点t1までの期間をライン選定期間TAと呼ぶ)、これを選択終了信号S8(図4(C))として制御部6に送出する。なお、垂直同期信号SVにおける立下り時点t0から次の立下り時点t 2 までの期間が1フレーム期間TFとなる。
【0027】
これにより制御部6は、連続するフレーム毎に常に同一のラインを選定することができる。次いで制御部6は、カウント信号S6のうち選定したラインのカウント期間Tn 内のクロツク数をフレーム毎に測定した後、当該測定結果に応じて画像信号S2に基づく画像の状態を判断する。
【0028】
このときの判断の前提として、図3から明らかなように水平同期信号SHD(図2(D))及びクロツク信号S4(図2(E))は同期しているため、カウントの開始時点t0 、t2 ……は常に安定した状態であるが、画像信号S2(図2(C))はクロツク信号S4と常に同期しているとは限らない。このためHカウンタ回路4がカウンタ動作を停止したとき、画像信号S2の立上り時点における位相とクロツク信号S4のクロツクの位相とが合わなくなるおそれがある。
【0029】
従つてこの判断結果が否定的である場合(すなわち位相が合わない場合)、制御部6は、水平同期信号SHと画像信号S2との遅延量を所定の値に設定し直した遅延設定信号S3をクロツク発振回路5に送出して、当該クロツク発振回路5において発振されるクロツク信号S4の位相を画像信号S2の位相と合うように調整する。
【0030】
この後、クロツク発振回路5は、遅延設定信号S3に基づいて所定時間遅延された水平同期信号SHDと位相調整されたクロツク信号S4とをタイミングジエネレータ8に送出する。タイミングジエネレータ8は、水平同期信号SHD、クロツク信号S4及び垂直同期信号SVを受けると、これらと位相が同期してなるタイミング信号S9及びS10をそれぞれサンプルホールド回路9及びLCD10に送出する。
【0031】
これにより信号処理回路3を介して入力された画像信号S1は、サンプルホールド回路9においてタイミング信号S9と位相合わせした状態でサンプリングされ、続くLCD10においてタイミング信号S10と同期しながら画面表示される。
【0032】
(2)本実施の形態による位相調整処理手順
ここで上述した位相調整動作は、制御部6の制御のもとにHカウンタ回路4及びVカウンタ回路7の各カウンタ結果に応じて行われる。実際上制御部6は、図5及び図6に示す位相調整処理手順RTに従つて、Hカウンタ回路4からカウント信号S6が与えられると、ステツプSP1においてこの位相調整処理手順を開始し、続くステツプSP2においてVカウンタ回路7に所望のラインを選定させる(例えばフレーム開始時点から10番目のラインを選定させる)。
【0033】
そして制御部6は、ステツプSP3に進み、第1のフレームにおいて、選定されたラインのカウント期間内のクロツク数NA を測定した後、ステツプSP4に進んで第1のフレームに続く第2のフレームにおいても、選定されたラインのカウント期間内のクロツク数NB を測定する。
【0034】
続いてステツプSP5において、制御部6は、クロツク数NA 及びNB が共に1Hラインのトータルの分周数と同数か否かを判断し、肯定結果が得られると、このことは画像信号S2の信号レベルがスライスレベルSL以下であるか、又は黒色若しくはグレー色であることを表しており、このとき制御部6はステツプSP6に移つて選択したラインを変更した後(例えば10番目から11番目のラインに変更した後)、再度ステツプSP3に戻る。
【0035】
これに対してステツプSP5において否定結果が得られると、制御部6は、ステツプSP7に進んで、クロツク数NA 及びNB の差が2以上であるか否かを判断する。このステツプSP7において肯定結果が得られると、このことは画像信号S2に基づく画像がLCD10上で有効な画面として表示されるが動画として表示されることを表しており、このとき制御部6は再度ステツプSP3に戻つて当該画像が動画から静止画になるまで上述した処理を繰り返す。
【0036】
これに対してステツプSP7において否定結果が得られると、このことはクロツク数NA 及びNB の差が同数又は1であることを表しており、このとき制御部6は当該選定したラインを位相調整対象となるラインとして決定する。次いでステツプSP8において、制御部6は水平同期信号SHと画像信号S2との遅延量をDL1 と設定した後、当該遅延量DL1 に基づいて、クロツク発振回路5において発振されるクロツク信号S4の位相を画像信号S2の位相と合うように調整する。
【0037】
この後、制御部6は、図6に示すステツプSP9に進んで、ステツプSP7で選定したラインと同一ラインについて、第1のフレームから順次各フレーム毎にカウント期間内のクロツク数N1 、N2 、……を測定し続け、ステツプSP10に進んで第10のフレームにおけるカウント期間内のクロツク数N10を測定し終わるまで再度ステツプSP9と同様の処理を繰り返す。
【0038】
続いて制御部6は、ステツプSP11において10個のクロツク数N1 〜N10のうち上述したクロツク数NA (又はNB )と一致するものの数(以下、これを一致数と呼ぶ)C0R1 を算出した後、ステツプSP12に進む。
【0039】
このステツプSP12において、制御部6は再度ステツプSP8に戻り、クロツク発振回路5において発振されるクロツク信号S4の位相を画像信号S2の位相と合うように調整し得る範囲内で、遅延量DL1 とは異なる複数の遅延量DL2 、DL3 、……、DLm を順次設定し、当該各遅延量DL2 、DL3 、……、DLm 毎にそれぞれ上述したステツプSP9−SP10−SP11と同様の処理を繰り返す。
【0040】
次いでステツプSP13において、制御部6は、一致数COR1 〜CORm のうち最も一致する数が多いCORを検出した後、ステツプSP14に進んで当該検出したCORの元となる遅延量DLに基づいて、クロツク発振回路5において発振されるクロツク信号S4の位相を画像信号S2の位相と合うように調整する。この後、制御部6はステツプSP15に進んでこの位相調整処理手順RTを終了する。
【0041】
(3)本実施の形態の動作及び効果
以上の構成において、この表示装置1では、外部のコンピユータから送出される画像信号S1に基づく画像をLCD10に画面表示する際、まず当該LCD10の表示画面上に所望の1Hラインを選定した後、当該ラインについて、LCD10の表示画面の左端と画像信号S1に基づく画像の左端との間の画素数をカウント期間内のクロツク数として、連続する2枚のフレームで測定する。
【0042】
次いで各フレームから得られたカウント期間内のクロツク数NA 及びNB が、共に1Hラインのトータルの分周数と同数である場合には、選定したラインがLCD10上で有効な画面として表示されないか、又は黒色若しくはグレー色等であると判断して、当該ラインを別のラインに変更する。
【0043】
一方、クロツク数NA 及びNB の差が2以上である場合には、選定したラインがLCD10上で有効な画面として表示されるが動画として表示されると判断して、静止画になるまで再度上述した測定処理を繰り返す。
【0044】
他方、クロツク数NA 及びNB の差が同数又は1である場合には、選定したラインがLCD10上で有効な画面としてかつ静止画で表示されると判断し、当該選定したラインを位相調整対象となるラインとして決定する。
【0045】
この後、コンピユータから出力される水平同期信号SHと画像信号S1との遅延量を複数設定し、当該各遅延量に基づいて、それぞれ画像信号S1の位相と合うようにLCD10内部のクロツクの位相を調整する。
【0046】
続いて各遅延量に応じて位相調整した状態で、それぞれ先程決定したラインと同一ラインについて、連続するフレーム毎に順次カウント期間内のクロツク数を測定した後、当該測定した10個のクロツク数のうちクロツク数NA (又はNB )との一致数がいくつあるかを算出する。このうち最も一致数の多いものを検出し、当該最多の一致数の元となる遅延量に基づいて、LCD10内部のクロツクの位相を画像信号S1の位相と合うように調整する。
【0047】
この結果、この表示装置1では、外部入力される水平同期信号SHと画像信号S1との遅延量がコンピユータの種類に応じてそれぞれ異なる場合であつても、画像信号S1に基づく画像が一番明瞭に表示されるようにLCD10内部のクロツクの位相が常に調整された状態となるため、画像信号S1に基づく画像をLCD10の表示画面上の適切な位置に適切なサイズで表示することができる。
【0048】
さらに画像信号系回路及び水平同期信号系回路の遅延量の温度特性の差が原因となつて、LCD10内部でクロツクの位相調整がずれた場合であつても、その度にユーザが位相調整を行う煩雑さを回避することができる。
【0049】
以上の構成によれば、外部のコンピユータから送出される画像信号S1に基づく画像をLCD10に画面表示する際、選定した所望の1Hラインについて、LCD10の表示画面の左端と画像信号S1に基づく画像の左端との間の画素数をカウント期間内のクロツク数として連続する2枚のフレームでカウントし、当該カウント結果に基づいてLCD10内部のクロツクの位相を画像信号S1の位相と合うように調整することにより、外部入力される水平同期信号SHと画像信号S1との遅延量がコンピユータの種類に応じてそれぞれ異なる場合であつても、画像信号S1に基づく画像が一番明瞭に表示されるようにLCD10内部のクロツクの位相を常に調整することができ、かくして使い勝手を格段と向上させ得る表示装置1を実現することができる。
【0050】
(4)他の実施の形態
なお上述の実施の形態においては、コンピユータから出力する画像信号S1をアナログ信号処理した場合について述べたが、本発明はこれに限らず、画像信号S1をデイジタル信号処理するようにしても良い。この場合、図1との対応部分に同一符号を付して示す図7において、表示装置30では、画像信号S1をA/D(アナログ/デイジタル)変換回路31を介してデイジタル変換した後、これを画像信号S20として比較器32及び信号処理回路33に送出する。
【0051】
比較器32は、供給される画像信号S20を予め設定された所定の閾値レベルを基準として2値化した後、これを画像信号S21としてHカウンタ4に供給する。例えば8ビツトデータの場合、画像信号S20は0から255 までの値を有するため、比較器32において閾値を例えば180 と設定することにより、画像信号S20のうち180 より小さい値を削除してなる画像信号S21を出力する。これによりデイジタル信号であつても本実施の形態におけるアナログ信号(図2(A))と同様に所定レベルで画像信号をスライスすることができる。
【0052】
一方、信号処理回路33は、デイジタル化された画像信号S20に対してホワイトバランス、コントラスト、ブライト、ガンマ補正及び画素数変換(スキヤンコンバート)等の処理を施した後、D/A(デイジタル/アナログ)変換回路34を介してアナログ変換した画像信号S22をサンプルホールド回路9に送出する。
【0053】
ところでA/D変換回路31にはクロツク発振回路5から出力されるクロツクがタイミングジエネレータ8を介して与えられる。このクロツク発振回路5から出力されるクロツクの位相と画像信号S1の位相とが合つていない場合、画像信号S1に基づく画像のエツジで、デイジタル変換後の画像信号S20が安定しないおそれがある。このとき画像信号S20に基づく画像のエツジで1クロツク分のジツタが生じ、この結果、比較器32でスライスされた画像信号S21も1クロツク分のジツタが生じることとなる。
【0054】
従つて制御部6は、上述した位相調整処理手順RT(図5及び図6)と同様に、Hカウンタ回路4から出力されるカウント信号S22のうち選定した1Hラインのカウント期間内のクロツク数をフレーム毎にカウントする。このカウント結果によれば各フレーム毎のクロツク数の偏差は1となることから、制御部6は、連続するフレームでクロツク数の偏差が0となるように制御することにより、アナログ信号処理の場合と同様に、LCD10内部のクロツクの位相を画像信号S1の位相と合うように調整することができる。
【0055】
また上述の実施の形態においては、画像信号S1の位相調整を自動的に処理する場合について述べたが、本発明はこれに限らず、位相調整をユーザの操作によつて処理するようにしても良い。この場合、図1との対応部分に同一符号を付して示す図8のような表示装置40において、ユーザは外部に設定された入力手段(図示せず)を用いて、クロツク発振回路5に入力される水平同期信号SHの画像信号S2に対する遅延量を設定し、これを遅延設定信号S30として表示装置40内のクロツク発振回路5に供給する。
【0056】
これにより制御部6は、Hカウンタ回路4から得られるカウント信号S6に基づいて、当該カウント信号S6のうち選定したラインのカウント期間内のクロツク数をフレーム毎にカウントした後、当該カウント結果に応じてクロツク発振回路5から発振されるクロツクの位相が画像信号S1の位相と合つているか否かを表す情報を位相状態信号S31として表示装置40内部に設けられた表示部(表示手段)41に送出して画面表示させる。
【0057】
この結果、ユーザはクロツク発振回路5から発振されるクロツクの位相が画像信号S1の位相と合つているか否かの状態を目視確認しながら位相調整をすることができる。このように、ユーザは画像信号S1に基づく画像を直接目視するよりも、上述のように位相が合つているか否かの状態を目視する方が格段と容易に位相調整することができる。
【0058】
さらに上述の実施の形態においては、画像信号S1に基づく画像の任意の水平ラインにおける所定の2画素間のクロツク数を複数のフレームに亘つてカウントするカウント手段を、制御部6、Hカウンタ回路4、クロツク発振回路5及びVカウンタ回路7から構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成を適用できる。
【0059】
さらに上述の実施の形態においては、カウント手段(制御部6、Hカウンタ回路4、クロツク発振回路5及びVカウンタ回路7)のカウント結果に基づいてクロツクの位相を画像信号の位相と一致するように調整する位相調整手段を、制御部6から構成するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成を適用できる。
【0060】
【発明の効果】
上述のように本発明によれば、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定し選定クロツク数とする選定手段と、クロツク信号の遅延量を調整したときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けたことにより、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができるので、画像信号に基づく画像を最も明瞭に表示させることができ、かくして使い勝手を格段的に向上させ得る位相調整装置を実現することができる。
【0061】
また本発明によれば、表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号の位相を調整する位相調整方法において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とし、クロツク信号の位相を変化させたときの、水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントした後、カウントされたクロツク数と換算クロツク数とが一致するフレーム数を最多とするようクロツク信号の位相を調整することにより、当該クロツクの位相を画像信号の位相と一致させるように調整することにより、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができるので、画像信号に基づく画像を最も明瞭に表示させることができ、かくして使い勝手を格段的に向上させ得る位相調整方法を実現することができる。
【0062】
さらに本発明によれば、画像信号の各画素に対応した周期のクロツク信号を基に画像信号に基づく画像を位置調整し表示画面に表示する表示装置において、画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、クロツク信号の位相を変化させたときの、水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、当該カウント手段によりのカウントされたクロツク数と選定クロツク数とが一致するフレームの数を最多とするようクロツク信号の遅延量を調整することにより、当該クロツク信号の位相を画像信号の位相と一致させる位相調整手段とを設けることにより、複数フレームに亘つて水平同期信号の所定箇所と所定画素との間のクロツク数を最も一致させるようクロツク信号の位相を調整することができるので、画像信号に基づく画像を最も明瞭に表示させることができ、かくして使い勝手を格段的に向上させ得る表示装置を実現することができる。
【図面の簡単な説明】
【図1】本実施の形態による表示装置の構成を示すブロツク図である。
【図2】Hカウンタ回路の動作の説明に供するタイミングチヤートである。
【図3】Vカウンタ回路の動作の説明に供するタイミングチヤートである。
【図4】クロツク発振回路の内部構成を示すブロツク図である。
【図5】位相調整処理手順の説明に供するフローチヤートである。
【図6】位相調整処理手順の説明に供するフローチヤートである。
【図7】他の実施の形態による表示装置の構成を示すブロツク図である。
【図8】他の実施の形態による表示装置の構成を示すブロツク図である。
【符号の説明】
1、30、40……表示装置、2……スライス回路、3、33……信号処理回路、4……Hカウンタ回路、5……クロツク発振回路、6……制御部、7……Vカウンタ回路、8……タイミングジエネレータ、9……サンプルホールド回路、10……LCD、31……A/D変換回路、32……比較器、34……D/A変換回路。
Claims (9)
- 表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整装置において、
上記画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、
上記クロツク信号の遅延量を調整したときの、上記水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、
上記カウント手段によりカウントされたクロツク数と上記選定クロツク数とが一致するフレームの数を最多とするよう上記クロツク信号の遅延量を調整することにより、当該クロツク信号の位相を上記画像信号の位相と一致させる位相調整手段と を具えることを特徴とする位相調整装置。 - 上記選定手段は、
異なるフレームにおける上記選定クロツク数の差が所定値を超える場合、上記画像信号における他の上記水平ラインを選定し上記選定クロツク数を再測定する
ことを特徴とする請求項1に記載の位相調整装置。 - 上記選定手段は、
上記選定クロツク数が上記水平ラインのクロツク数に相当する場合、上記画像信号における他の上記水平ラインを選定し上記選定クロツク数を再測定する ことを特徴とする請求項1に記載の位相調整装置。 - 上記カウント手段のカウント結果を表示する表示手段 を具えることを特徴とする請求項1に記載の位相調整装置。
- 表示画面に画像表示される画像信号の各画素に対応した周期のクロツク信号を基に当該画像信号に関する位相を調整する位相調整方法において、
上記画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする第1のステツプと、
上記クロツク信号の遅延量を調整したときの、上記水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントする第2のステツプと、
上記カウントされたクロツク数と上記選定クロツク数とが一致するフレームの数を最多とするよう上記クロツク信号の遅延量を調整することにより、当該クロツク信号の位相を上記画像信号の位相と一致させる第3のステツプと を具えることを特徴とする位相調整方法。 - 画像信号の各画素に対応した周期のクロツク信号を基に上記画像信号に基づく画像を位置調整し表示画面に表示する表示装置において、
上記画像信号における任意の水平ラインを選定し、当該水平ラインにおける水平同期信号の所定箇所と所定画素との間のクロツク数を測定して選定クロツク数とする選定手段と、
上記クロツク信号の位相を変化させたときの、上記水平ラインにおける上記水平同期信号の上記所定箇所と上記所定画素との間のクロツク数を複数のフレームに亘つてカウントするカウント手段と、
上記カウント手段によりカウントされたクロツク数と上記選定クロツク数とが一致する フレームの数を最多とするよう上記クロツク信号の遅延量を調整することにより、当該クロツク信号の位相を上記画像信号の位相と一致させる位相調整手段と を具えることを特徴とする表示装置。 - 上記選定手段は、
異なるフレームにおける上記選定クロツク数の差が所定値を超える場合、上記画像信号における他の上記水平ラインを選定し上記選定クロツク数を再測定する ことを特徴とする請求項6に記載の表示装置。 - 上記選定手段は、
上記選定クロツク数が上記水平ラインのクロツク数に相当する場合、上記画像信号における他の上記水平ラインを選定し上記選定クロツク数を再測定する ことを特徴とする請求項6に記載の表示装置。 - 上記カウント手段のカウント結果を上記表示画面に表示する表示手段 を具えることを特徴とする請求項6に記載の表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23720297A JP3879951B2 (ja) | 1997-09-02 | 1997-09-02 | 位相調整装置、位相調整方法及び表示装置 |
US09/145,429 US6621480B1 (en) | 1997-09-02 | 1998-09-01 | Phase adjuster, phase adjusting method and display device |
EP98307034A EP0905675A3 (en) | 1997-09-02 | 1998-09-02 | Phase adjustment apparatus and method for a display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23720297A JP3879951B2 (ja) | 1997-09-02 | 1997-09-02 | 位相調整装置、位相調整方法及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1188722A JPH1188722A (ja) | 1999-03-30 |
JP3879951B2 true JP3879951B2 (ja) | 2007-02-14 |
Family
ID=17011896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23720297A Expired - Fee Related JP3879951B2 (ja) | 1997-09-02 | 1997-09-02 | 位相調整装置、位相調整方法及び表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6621480B1 (ja) |
EP (1) | EP0905675A3 (ja) |
JP (1) | JP3879951B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000058936A1 (de) * | 1999-03-26 | 2000-10-05 | Fujitsu Siemens Computers Gmbh | Verfahren und einrichtung zum nachstellen der phase bei flachbildschirmen |
JP2000298447A (ja) | 1999-04-12 | 2000-10-24 | Nec Shizuoka Ltd | 画素同期回路 |
US7327400B1 (en) * | 2000-06-21 | 2008-02-05 | Pixelworks, Inc. | Automatic phase and frequency adjustment circuit and method |
US6782068B1 (en) | 2000-06-30 | 2004-08-24 | Cypress Semiconductor Corp. | PLL lockout watchdog |
JP4875248B2 (ja) * | 2001-04-16 | 2012-02-15 | ゲットナー・ファンデーション・エルエルシー | 液晶表示装置 |
JP3905760B2 (ja) * | 2002-01-07 | 2007-04-18 | Necディスプレイソリューションズ株式会社 | 表示装置 |
US20040083115A1 (en) * | 2002-01-07 | 2004-04-29 | Donna Hodges | Methods for improving business decisions |
TWI223769B (en) * | 2003-07-09 | 2004-11-11 | Benq Corp | Method of transmitting display data |
US7271788B2 (en) * | 2003-11-20 | 2007-09-18 | National Semiconductor Corporation | Generating adjustable-delay clock signal for processing color signals |
US7232710B2 (en) * | 2003-12-17 | 2007-06-19 | Ut-Battelle, Llc | Method of making cascaded die mountings with springs-loaded contact-bond options |
KR100829778B1 (ko) * | 2007-03-14 | 2008-05-16 | 삼성전자주식회사 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
JP5194564B2 (ja) * | 2007-05-29 | 2013-05-08 | ソニー株式会社 | 画像処理装置および方法、プログラム、並びに記録媒体 |
US9345083B2 (en) * | 2013-10-30 | 2016-05-17 | Apple Inc. | Boost converter with a pulse frequency modulation mode for operating above an audible frequency |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5665530A (en) * | 1979-10-31 | 1981-06-03 | Sony Corp | Pll circuit |
JPS56160157A (en) * | 1980-04-22 | 1981-12-09 | Sony Corp | Bit clock reproducing circuit |
JPH0644818B2 (ja) * | 1984-04-13 | 1994-06-08 | 日本電信電話株式会社 | 表示装置 |
JPH02250085A (ja) | 1989-03-24 | 1990-10-05 | Toshiba Corp | 画像表示装置 |
JPH05199481A (ja) * | 1992-01-23 | 1993-08-06 | Fanuc Ltd | ビデオ信号の位相制御回路 |
JPH06232738A (ja) * | 1993-02-03 | 1994-08-19 | Mitsubishi Electric Corp | 同期パルス発生回路 |
US5528309A (en) * | 1994-06-28 | 1996-06-18 | Sigma Designs, Incorporated | Analog video chromakey mixer |
US5731843A (en) * | 1994-09-30 | 1998-03-24 | Apple Computer, Inc. | Apparatus and method for automatically adjusting frequency and phase of pixel sampling in a video display |
US5668594A (en) * | 1995-01-03 | 1997-09-16 | Intel Corporation | Method and apparatus for aligning and synchronizing a remote video signal and a local video signal |
JP3149124B2 (ja) | 1995-03-06 | 2001-03-26 | 株式会社コンテック | 色信号サンプリング方法 |
US5594763A (en) * | 1995-06-06 | 1997-01-14 | Cirrus Logic, Inc. | Fast synchronizing digital phase-locked loop for recovering clock information from encoded data |
JP3622270B2 (ja) | 1995-06-16 | 2005-02-23 | セイコーエプソン株式会社 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
JP3823420B2 (ja) | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
JP2954043B2 (ja) * | 1996-11-15 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | Osd装置 |
-
1997
- 1997-09-02 JP JP23720297A patent/JP3879951B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-01 US US09/145,429 patent/US6621480B1/en not_active Expired - Fee Related
- 1998-09-02 EP EP98307034A patent/EP0905675A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPH1188722A (ja) | 1999-03-30 |
EP0905675A2 (en) | 1999-03-31 |
EP0905675A3 (en) | 2000-01-12 |
US6621480B1 (en) | 2003-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3220023B2 (ja) | 液晶表示装置 | |
JP3879951B2 (ja) | 位相調整装置、位相調整方法及び表示装置 | |
US6078317A (en) | Display device, and display control method and apparatus therefor | |
EP1873742B1 (en) | Image display apparatus and method of adjusting clock phase | |
US6933937B2 (en) | Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display | |
EP0805430B1 (en) | Video adapter and digital image display apparatus | |
US6097379A (en) | Liquid crystal display device | |
JP4154820B2 (ja) | 画像表示装置のドットクロック調整方法およびドットクロック調整装置 | |
US6501310B2 (en) | Sampling clock adjusting method, and an interface circuit for displaying digital image | |
JP2008197141A (ja) | 画像表示装置及びその周波数調整方法 | |
JPH10319932A (ja) | ディスプレイ装置 | |
US5541646A (en) | Display image stabilization apparatus and method of using same | |
JP3532117B2 (ja) | 映像信号処理装置 | |
US6396486B1 (en) | Pixel clock generator for automatically adjusting the horizontal resolution of an OSD screen | |
JP2004144842A (ja) | マトリクス型ディスプレイ装置およびマトリクス型ディスプレイ装置におけるサンプリングクロック自動調整方法 | |
JPH1195714A (ja) | 位相調整装置及び位相調整方法並びに表示装置及び表示方法 | |
JPH10340074A (ja) | 映像信号処理回路 | |
JPH1049103A (ja) | 表示制御装置 | |
JP2001188503A (ja) | 画像表示装置、水平有効画素数検出装置および画像表示方法 | |
JP2000013635A (ja) | クロック制御回路 | |
JP2003005694A (ja) | 映像信号処理装置 | |
JP2001265276A (ja) | ドットマトリクス型ディスプレイ用表示調整方法及び表示装置 | |
JP2000244768A (ja) | 映像信号処理回路 | |
JPH10274951A (ja) | 表示制御装置 | |
JPH10288972A (ja) | サンプリングクロック発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061102 |
|
LAPS | Cancellation because of no payment of annual fees |