KR100746229B1

KR100746229B1 - 반도체 메모리 장치

Info

Publication number: KR100746229B1
Application number: KR1020060064100A
Authority: KR
Inventors: 유소영; 이재경
Original assignee: 삼성전자주식회사
Priority date: 2006-07-07
Filing date: 2006-07-07
Publication date: 2007-08-03
Also published as: US20080025117A1; US7590013B2

Abstract

본 발명은 반도체 메모리 장치를 공개한다. 외부로부터 인가되는 명령에 응답하여 애디티브 레이턴시 설정 신호와 모드 설정 신호를 출력하는 명령 디코더, 모드 설정 동작 시에 모드 설정 신호에 응답하여 외부로부터 모드 설정 코드를 인가받고, 모드 설정 코드에 응답하여 애디티브 레이턴시 값을 설정하며, 정상 동작 시에 애디티브 레이턴시 설정 신호에 응답하여 모드 설정 코드를 인가받는 애디티브 레이턴시 설정부, 및 정상 동작 시에 모드 설정 코드에 응답하여 애디티브 레이턴시 값을 변경하는 애디티브 레이턴시 변경부를 구비하는 것을 특징으로 한다. 따라서 본 발명의 반도체 메모리 장치는 정상 동작 시에도 애디티브 레이턴시 값을 변경 가능하므로 데이터 라인 또는 명령 라인의 대역폭을 효율적으로 사용할 수 있으며 명령 인가시 자유도가 향상된다.

Description

반도체 메모리 장치{Semiconductor memory device}

도1 은 종래기술에 의한 반도체 메모리 장치의 블록도이다.

도2a 와 도2b 는 종래의 반도체 메모리 장치에서 애디티브 레이턴시가 적용되는 일예를 나타내는 타이밍 다이어그램이다.

도3 은 도1의 모드 레지스터와 레이턴시 설정부의 일부를 나타내는 블록도이다.

도4 는 도3 의 모드 레지스터와 레이턴시 설정부의 상세도이다.

도5 는 본 발명에 따른 반도체 메모리 장치의 블록도이다.

도6 은 도5 의 모드 레지스터와 레이턴시 설정부의 일부를 나타내는 블록도이다.

도7 은 도6 의 모드 레지스터와 레이턴시 설정부의 상세도이다.

도8a 와 도8b 는 본 발명에 따른 반도체 메모리 장치에서 애디티브 레이턴시가 적용되는 일예를 나타내는 타이밍 다이어그램이다.

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 정상 동작 상태에서 애디티브 레이턴시를 변경 가능한 반도체 메모리 장치에 관한 것이다.

반도체 메모리 장치에 레이턴시는 CAS 레이턴시(CAS Latency, CL)와 애디티브 레이턴시(Additive Latency, AL)가 있다. CAS 레이턴시는 리드 또는 라이트 명령이 메모리 장치에 입력된 후에 외부로 데이터가 출력되기까지의 클럭수를 나타낸다. 예를 들어 CAS 레이턴시가 3이라는 말은 리드명령어가 메모리 장치에 입력되고 난 후에 3번의 클럭 주기 후에 데이터가 외부로 출력되는 것을 말한다. 따라서 CAS 레이턴시 값은 데이터를 출력하는 타이밍을 정하게 되는 데, 메모리 장치는 초기 동작 시에 셋팅 된 CAS 레이턴시 값을 감지하여 데이터를 액세스하여 출력하는데 사용하게 된다.

애디티브 레이턴시는 디디알2(DDR2) 스펙에서 제시된 것으로, 메모리 장치가 정상 동작 상태 이후에 리드/라이트 명령어가 입력된 타이밍부터 tRCD(RAS to CAS delay)까지의 클럭수를 말한다. tRCD는 로우 어드레스가 입력된 후에 칼럼 어드레스가 입력되는 타이밍까지의 시간을 말하는데, 로우어드레스가 입력되는 타이밍에 메모리 장치는 정상 동작 상태가 되는데, 이후 칼럼어드레스가 입력되는 타이밍 이전에 리드/라이트 명령어가 입력되는데, 이 때 리드/라이트 명령어가 입력되는 순간부터 칼럼어드레스가 입력되어 내부의 리드/라이트 명령어가 실행되는 타이밍까지를 애디티브 레이턴시라고 말하는 것이다.

따라서 리드/라이트 동작 시에 반도체 메모리 장치는 리드/라이트 명령어를 입력받아 애디티브 레이턴시(AL)만큼 지연시킨 다음 내부 리드/라이트 명령을 생성하여 출력하게 된다. 동기식 메모리 장치는 데이터 액세스를 위해 크게 액티브 명 령, 리드/라이트 명령, 프리차지 명령을 입력받는데, 애디티브 레이턴시는 리드/라이트 명령을 정해진 타이밍보다 얼마만큼 더 빨리 받게 되는 것인가에 대한 것이다.

예를 들어 AL=2라고 하면, 메모리 장치에 리드 명령이 입력되고 난 후에 2클럭 이후 입력된 명령에 대한 내부 리드 명령을 생성하고 동작을 수행하게 되는 것이다. 애디티브 레이턴시가 없는 초기의 동기식 메모리 장치의 경우에는 액티브 명령이 입력되고 난 후에, tRCD 만큼 클럭이 지난 이후에 리드 또는 라이트 명령을 입력받아 그에 대응하는 데이터 액세스 동작을 수행하였다. 그러나 애디티브 레이턴시가 있는 동기식 메모리 장치의 경우에는 액티브 명령이 입력된 후, tRCD만큼 클럭이 지나지 않아도 미리 애디티브 레이턴시 만큼 빠른 타이밍에 리드 또는 라이트 명령을 입력받을 수 있도록 하는 것이다.

CAS 레이턴시는 종래의 동기식 반도체 메모리 장치에 이용되는 방식으로 모드 레지스터에 저장되는 모드 설정 코드에 의해 설정되고, 애디티브 레이턴시는 확장 모드 설정 코드에 의해 설정된다.

도1 은 종래기술에 의한 반도체 메모리 장치를 나타내는 블록도이다.

도1 에서 어드레스 레지스터(11)는 액티브 동작 시에 명령 디코더(17)로부터 인가되는 액티브 신호(ACT)에 응답하여 외부에서 어드레스(ADD)를 인가받아 뱅크 어드레스(BA)와 로우 어드레스(RA) 및 칼럼 어드레스(CA)로 구분하여 각각 뱅크 선택부(12), 로우 디코더(13) 및 칼럼 디코더(14)로 전송한다.

뱅크 선택부(12)는 뱅크 어드레스(BA)에 응답하여 복수개의 로우 디코더(13) 중에서 해당 로우 디코더(13)를 활성화한다.

복수개의 로우 디코더(13)는 메모리 셀 어레이(15)의 각각의 뱅크를 지정하고, 뱅크 선택부(12)에 의하여 활성화된 로우 디코더(13)는 어드레스 레지스터(11)로부터 로우 어드레스(RA)를 인가받아 해당 뱅크의 특정 행을 지정한다.

칼럼 디코더(14)는 레이턴시 제어부(19)로부터 칼럼 어드레스(CA)를 인가받아 디코딩하여 메모리 셀 어레이(15)의 특정 열을 지정한다.

메모리 셀 어레이(15)는 행방향의 복수개의 워드 라인(Word line)과 열방향의 복수개의 비트 라인(Bit line), 그리고 워드 라인과 비트 라인이 교차하는 지점에 각각 메모리 셀(Memory Cell)을 구비하고, 데이터를 감지, 증폭할 수 있는 복수개의 센스 앰프(Sense Amplifier)로 구성되는 센스 증폭부를 구비한다. 메모리 셀 어레이(15)는 로우 디코더(13)에 의해 선택된 워드 라인 상의 메모리 셀들이 선택되고, 칼럼 디코더(14)에 의해 선택된 센스 앰프가 선택된 워드 라인의 메모리 셀 중에서 특정 메모리 셀의 데이터(DQ)를 감지, 증폭한다.

데이터 입출력부(16)는 레이턴시 제어부(19)에서 출력되는 내부 리드, 라이트 명령(p-RD, p-WR)에 응답하여 메모리 셀 어레이(15)에서 뱅크 선택부(12)와 로우 디코더(13)와 칼럼 디코더(14)에 의해 지정된 메모리 셀에 데이터(DQ)를 외부로 출력 하거나, 외부에서 인가되는 데이터(DQ)를 지정된 메모리 셀에 저장한다. 데이터 입출력부(16)는 데이터 리드 시에 레이턴시 설정부(20)로부터 CAS 레이턴시를 인가받아 CAS 레이턴시(CL)에 의해 지정된 시간에 데이터를 외부로 출력한다.

명령 디코더(17)는 외부에서 인가되는 명령(CMD)을 분석하여 모드 레지스 터(18)에 반도체 메모리 장치의 기본 설정을 하기 위한 설정 신호인 모드 설정 신호(MRS)를 출력하고, 데이터의 입출력을 제어하는 리드, 라이트 명령(RD, WR)을 레이턴시 제어부(19)로 출력한다. 외부에서 인가되는 명령(CMD)은 각각의 신호들(/RAS, /CAS, /WE) 등으로 구성되며, 신호들(/RAS, /CAS, /WE)이 모두 '로우'레벨인 경우에 모드 설정 신호(MRS)를 출력한다.

모드 레지스터(18)는 명령 디코더(17)로부터 모드 설정 신호(MRS)가 인가되면, 모드 설정 신호(MRS)에 응답하여 외부로부터 인가되는 모드 설정 코드(M_CODE)를 조합하여 반도체 메모리 장치의 기본 설정을 저장한다. 모드 설정 코드(M_CODE)는 어드레스 형식으로 인가 받을 수도 있으며, 어드레스가 아닌 데이터로서 인가될 수도 있다. 종래의 반도체 메모리 장치는 모드 레지스터(18)에 저장되는 모드 설정 코드(M_CODE)의 구성이 한가지 밖에 없었으나 최근에는 반도체 메모리 장치의 기능이 다양해짐에 따라 모드 설정 코드(M_CODE)의 구성 또한 여러 가지가 있으며, 이러한 확장된 모드 설정 코드(M_CODE)에 애디티브 레이턴시의 설정이 저장된다. 즉 모드 레지스터(18)는 외부로부터 인가되는 모드 설정 코드(M_CODE)를 분석하여 기본 모드 설정 코드인지 확장 모드 설정 코드 인지를 판별하여 기본 모드 신호(MR)를 출력하고, 확장 모드 설정 코드이면 확장 모드 신호(EMR)를 레이턴시 설정부(20)로 출력한다.

레이턴시 설정부(20)는 모든 뱅크가 프리차지(Precharge)인 동안에만 설정 변경이 가능하므로 명령 디코더(17)로부터 반전 액티브 신호(ACTB)를 인가받아 활성화되고, 모드 레지스터(18)로부터 인가되는 확장 모드 신호(EMR)에 응답하여 레 이턴시 설정 코드(MRA)를 디코딩하여 애디티브 레이턴시(AL)를 출력한다. 또한 모드 레지스터(18)로부터 기본 모드 신호(MR)가 인가되면, CAS 레이턴시에 대한 설정을 인가받아 CAS 레이턴시(CL)를 데이터 입출력부(16)로 출력한다.

레이턴시 제어부(19)는 일종의 버퍼의 기능으로서 레이턴시 설정부(20)에서 애디티브 레이턴시(AL)를 인가받고, 명령 디코더(17)에서 리드, 라이트 명령(RD, WR)이 인가되면 애디티브 레이턴시(AL)만큼의 지연시간 후에 내부 리드, 라이트 명령(p-RD, p-WR)를 출력한다. 그리고 어드레스 레지스터(11)에서 칼럼 어드레스(CA)를 인가받아 애디티브 레이턴시(AL)만큼 지연하여 칼럼 디코더(14)로 출력한다.

도2a 와 도2b 는 종래의 반도체 메모리 장치에서 애디티브 레이턴시가 적용되는 일예를 나타내는 타이밍 다이어그램으로, 도2a 는 애디티브 레이턴시가 2클럭이고 CAS 레이턴시가 4클럭으로 설정되어 있는 경우이다. 명령 디코더(17)에서 리드 명령(RD)이 인가되면 애디티브 레이턴시에 의해 2클럭 후에 내부 리드 명령(p-RD)이 레이턴시 제어부(19)에서 출력된다. 데이터 입출력부(16)는 내부 리드 명령(p-RD)이 인가되면 레이턴시 설정부(20)로부터 인가받은 CAS 레이턴시(CL)만큼 지연하여 데이터(DQ)를 외부로 출력한다. 그러나 도2a 에서 나타난 바와 같이 리드 명령(RD)이 계속적으로 인가되지 않으면 출력되는 데이터(DQ) 또한 연속적으로 출력되지 않고 버블(Bubble)이 발생한다. 이러한 버블은 데이터가 출력되는 데이터 라인의 대역폭(Bandwitdth)에 손실을 발생한다.

도2b 는 애디티브 레이턴시가 2클럭이고 CAS 레이턴시가 2클럭으로 설정되어 잇는 경우로서 도2a 와는 달리 데이터 라인에 4클럭의 강제적인 버블이 필요한 경 우를 나타낸다. 데이터 라인에 4클럭의 버블을 만들기 위해서는 리드 명령 또한 4클럭의 버블이 필요하다. 이러한 리드 명령(RD)의 버블은 명령 라인의 대역폭의 손실을 가져온다.

도2a 와 도2b 에 도시된 바와 같이 데이터 라인이나 명령 라인의 대역폭 손실은 각 리드 명령 시마다 애디티브 레이턴시(AL)를 다르게 조절하여 줄일 수 있다. 그러나 기존의 반도체 메모리 장치에서 애디티브 레이턴시(AL)는 모든 뱅크가 프리차지 상태에서만 변경이 가능하므로, 애디티브 레이턴시(AL)를 조절하는 시간이 더 많이 걸리게 되어 효용성이 없다.

도3 은 도1 의 모드 레지스터(18)와 레이턴시 설정부(20)의 일부를 나타내는 블록도로, 애디티브 레이턴시를 설정하는 과정을 나타내기 위한 도면이다. 모드 레지스터(18)는 명령 디코더(17)로부터 인가되는 모드 설정 신호(MRS)에 응답하여 외부로부터 모드 설정 코드(M_CODE)를 인가받는다. 도시되지는 않았지만 인가된 모드 설정 신호(M_CODE)가 확장된 모드 설정 코드이면 모드 레지스터(18)는 확장 모드 신호(EMR)를 레이턴시 설정부(20)의 모드 판별부(22)로 출력하고, 확장된 모드 설정 코드(M_CODE)중에서 애디티브 레이턴시에 대한 설정 부분인 레이턴시 설정 코드(MRA)를 레이턴시 설정부(20)로 출력한다.

레이턴시 설정부(20)는 모드 설정 활성화부(21)와 모드 판별부(22) 및 레이턴시 디코더(23)를 구비한다. 모드 설정 활성화부(21)는 명령 디코더(17)에서 반전 액티브 신호(ACTB)가 인가되면 레이턴시 설정 코드(MRA)를 인가받아 모드 판별부(22)로 전송한다. 모드 판별부(22)는 모드 레지스터(18)에서 확장 모드 신 호(EMR)가 인가되면 레이턴시 설정 코드(MRA)를 레이턴시 디코더(23)로 전송한다. 레이턴시 디코더(23)는 인가받은 레이턴시 설정 코드(MRA)를 디코딩하여 애디티브 레이턴시(AL)를 출력한다.

도4 는 도3 의 모드 레지스터와 레이턴시 설정부의 상세도로서 애디티브 레이턴시를 설정하는 부분만을 나타내었다. 모드 레지스터(18)는 모드 설정 신호(MRS)가 인가되면 모드 설정 코드(M_CODE)를 인가받으며, 확장된 모드 설정 코드(M_CODE)의 일부가 애디티브 레이턴시에 대한 설정이다.

ADD

BA1

BA0

A12

A11

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

MRS

0

PD

tWR

DLL

TM

CAS Latency

BT

Burst Length

EMRS

0

1

Qoff

1

/DQS

OCD Program

Rtt

Additive Latency

Rtt

D.I.C

DLL

표1 은 DDR2 SDRAM 의 모드 설정 코드(M_CODE)의 일예로서 어드레스로 모드 설정 코드(M_CODE)가 인가되는 경우를 나타낸다. 표1 에서 MRS로 표기된 줄이 기본 모드 설정 코드이며, EMRS로 표기된 줄은 확장 모드 설정 코드를 나타낸다. 기본 모드 설정 코드와 확장 모드 설정 코드는 뱅크 어드레스(BA0, BA1)에 의해 구분된다.

표1 에 나타난 바와 같이 기본 모드 설정 코드에서 어드레스(A7)는 테스트 모드를 설정하며, 어드레스(A4~A6)는 CAS 레이턴시를 설정하고, 어드레스(A0~A2)는 버스트 길이를 설정하는 등 기본 모드 설정 코드는 반도체 메모리 장치의 기본적인 동작을 설정한다. 그리고 확장 모드 설정 코드는 반도체 메모리 장치의 기능이 많아짐에 따라 추가된 모드 설정 코드로서 어드레스(A3~A5)에서 애디티브 레이턴시를 설정하고 있다.

표1 을 참조로 하여 도4 를 설명하면 모드 레지스터(18)는 명령 디코더(17)로부터 모드 설정 신호(MRS)가 인가되면 외부에서 모드 설정 코드(A3 ~ A5)를 인가받아 레이턴시 설정 코드(MRA3 ~ MRA5)를 모드 설정 활성화부(21)로 전달한다. 그리고 애디티브 레이턴시가 변경되기 위해서는 확장 모드 설정 코드가 변경되어야 하고, 모드 설정 코드(M_CODE)는 반도체 메모리 장치가 정상 동작 상태가 아닌 모든 뱅크가 프리차지 상태인 경우만 변경이 가능하다. 따라서 모드 설정 활성화부(21)는 반전 액티브 신호(ACTB)가 인가되면 레이턴시 설정 코드(MRA3 ~ MRA5)를 모드 판별부(22)로 전달한다. 모드 판별부(22)는 모드 레지스터(18)에서 인가되는 확장 모드 신호(EMR)에 응답하여 레이턴시 설정 코드(MRA3 ~ MRA5)를 레이턴시 디코더(23)로 전송한다. 레이턴시 디코더(23)는 레이턴시 설정 코드(MRA3 ~ MRA5)를 디코딩하여 해당 값을 가지는 애디티브 레이턴시(AL0 ~ AL5)를 출력한다.

도4에서 확인할 수 있듯이 애디티브 레이턴시를 변경하기 위해서는 확장 모드 설정 코드를 변경해야하고, 확장 모드 설정 코드는 모든 뱅크가 프리차지 인 경우에만 변경이 가능하다. 즉 반도체 메모리 장치가 액티브 동작 시에는 모드 설정 활성화부(21)에 의해 애디티브 레이턴시를 변경할 수가 없다. 따라서 도2 에 나타난 것처럼 버블로 인하여 데이터 라인이나 명령 라인의 대역폭의 손실이 발생하더라도 애디티브 레이턴시를 변경하지 않고 그대로 사용하고 있다.

본 발명의 목적은 정상 동작 시에도 애디티브 레이턴시를 변경할 수 있도록 하여 데이터 라인과 명령 라인의 효율성을 높이는 반도체 메모리 장치를 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 외부로부터 인가되는 명령에 응답하여 애디티브 레이턴시 설정 신호와 모드 설정 신호를 출력하는 명령 디코더, 모드 설정 동작 시에 모드 설정 신호에 응답하여 외부로부터 모드 설정 코드를 인가받고, 모드 설정 코드에 응답하여 애디티브 레이턴시 값을 설정하며, 정상 동작 시에 애디티브 레이턴시 설정 신호에 응답하여 모드 설정 코드를 인가받는 애디티브 레이턴시 설정부, 및 정상 동작 시에 모드 설정 코드에 응답하여 애디티브 레이턴시 값을 변경하는 애디티브 레이턴시 변경부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 애디티브 레이턴시 설정부는 모드 설정 신호 또는 애디티브 레이턴시 설정 신호에 응답하여 외부로부터 모드 설정 코드를 인가받고, 모드 설정 코드에 응답하여 확장 모드 신호와 레이턴시 설정 코드를 출력하는 모드 레지스터, 및 확장 모드 신호와 명령 디코더에서 출력되는 제어 신호에 응답하여 레이턴시 설정 코드를 인가받아 애디티브 레이턴시 값을 출력하는 레이턴시 설정부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 레이턴시 설정부는 제어 신호에 응답하여 모드 레지스터로부터 레이턴시 설정 코드를 인가받아 전송하는 모드 설정 활성화부, 및 확장 모드 신호에 응답하여 모드 설정 활성화부로부터 레이턴시 설정 코드를 인가받아 출력하는 모드 판별부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 애디티브 레이턴시 변경부는 애디티브 레이턴시 설정 신호에 응답하여 모드 레지스터로부터 레이턴시 설정 코드를 인가받아 전송하는 애디티브 레이턴시 전환부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 레이턴시 설정부는 애디티브 레이턴시 전환부를 구비하는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명의 레이턴시 설정부는 모드 판별부 또는 애디티브 레이턴시 전환부로부터 레이턴시 설정 코드를 인가받아 디코딩하여 애디티브 레이턴시 값을 출력하는 레이턴시 디코더를 추가로 더 구비하는 것을 특징으로 한다.

이하, 첨부한 도면을 참고로 하여 본 발명의 반도체 메모리 장치를 설명하면 다음과 같다.

도5 는 본 발명에 따른 반도체 메모리 장치의 블록도로서 어드레스 레지스터(111)는 액티브 동작 시에 명령 디코더(117)로부터 인가되는 액티브 신호(ACT)에 응답하여 외부에서 어드레스(ADD)를 인가받아 뱅크 어드레스(BA)와 로우 어드레스(RA) 및 칼럼 어드레스(CA)로 구분하여 각각 뱅크 선택부(112), 로우 디코더(113) 및 칼럼 디코더(114)로 전송한다.

뱅크 선택부(112)는 뱅크 어드레스(BA)에 응답하여 복수개의 로우 디코더(113)중에서 해당 로우 디코더(113)를 활성화한다.

복수개의 로우 디코더(113)는 메모리 셀 어레이(115)의 각각의 뱅크를 지정하고, 뱅크 선택부(112)에 의하여 활성화된 로우 디코더(113)는 어드레스 레지스터(111)로부터 로우 어드레스(RA)를 인가받아 해당 뱅크의 특정 행을 지정한다.

칼럼 디코더(114)는 레이턴시 제어부(119)로부터 칼럼 어드레스(CA)를 인가받아 디코딩하여 메모리 셀 어레이(115)의 특정 열을 지정한다.

메모리 셀 어레이(115)는 행방향의 복수개의 워드 라인과 열방향의 복수개의 비트 라인, 그리고 워드 라인과 비트 라인이 교차하는 지점에 각각 메모리 셀을 구비하고, 데이터를 감지, 증폭할 수 있는 복수개의 센스 앰프로 구성되는 센스 증폭부를 구비한다. 메모리 셀 어레이(115)는 로우 디코더(113)에 의해 선택된 워드 라인 상의 메모리 셀이 선택되고, 칼럼 디코더(114)에 의해 선택된 센스 앰프가 선택된 워드 라인의 메모리 셀 중에서 특정 메모리 셀의 데이터(DQ)를 감지, 증폭한다.

데이터 입출력부(116)는 레이턴시 제어부(119)에서 출력되는 내부 리드, 라이트 명령(p-RD, p-WR)에 응답하여 메모리 셀 어레이(115)에서 뱅크 선택부(112)와 로우 디코더(113)와 칼럼 디코더(114)에 의해 지정된 메모리 셀에 데이터(DQ)를 외부로 출력 하거나, 외부에서 인가되는 데이터(DQ)를 지정된 메모리 셀에 저장한다. 데이터 입출력부(116)는 데이터 리드 시에 레이턴시 설정부(20)로부터 CAS 레이턴시를 인가받아 CAS 레이턴시(CL)에 의해 지정된 시간에 데이터를 외부로 출력한다.

명령 디코더(117)는 외부에서 인가되는 명령(CMD)을 분석하여 모드 레지스터(118)로 모드 설정 신호(MRS)를 출력하고, 데이터의 입출력을 제어 하는 리드, 라이트 명령(RD, WR)을 레이턴시 제어부(119)로 출력한다. 그리고 추가적으로 애디 티브 레이턴시 변경 명령이 인가되면 애디티브 레이턴시 설정 신호(PAL)를 모드 레지스터(118)와 레이턴시 설정부(120)로 출력한다. 애디티브 레이턴시 설정 신호(PAL)는 본 발명에서 추가되는 신호로서 모드 설정 코드(M_CODE)가 모든 뱅크가 프리차지 상태뿐만 아니라 정상 동작 상태에서도 변경할 수 있도록 하기 위한 신호이다.

/RAS	/CAS	/WE	명령
L	L	L	모드 레지스터 설정
L	L	H	리플레시
L	H	L	프리차지
L	H	H	액티브
H	L	L	라이트
H	L	H	리드
H	H	L	애디티브 레이턴시 설정
H	H	H	동작 없음

표2 는 반도체 메모리 장치의 명령 디코더(117)에 인가되는 명령들을 나타내는 표이다. 외부에서 인가되는 명령(CMD)은 신호(/RAS, /CAS, /WE)등으로 구성이 된다. 이러한 신호들의 상태를 판별하여 명령 디코더(117)는 모드 레지스터 설정 신호(MRS)나 리플레시, 프리차지, 액티브(ACT), 리드(RD), 라이트(WR) 등의 내부의 명령을 발생한다. 본 발명에서는 표2 에 도시된 것과 같이 신호(/RAS)와 신호(/CAS)가 '하이'레벨이고 신호(/WE)가 '로우'레벨인 경우를 애디티브 레이턴시 설정 신호(PAL)로 정의하였다. 이외에도 사용되고 있지 않은 다른 조합을 애디티브 레이턴시 설정으로 사용할 수도 있음은 자명하다. 즉 본 발명에서는 신호(/RAS, /CAS, /WE)가 모두 '로우'레벨로 인가되는 모드 레지스터 설정 신호(MRS)가 아닌 애디티브 레이턴시 설정 신호(PAL)를 별도로 두어 명령 디코더(117)에서 출력할 수 있도록 하였다.

모드 레지스터(118)는 명령 디코더(117)로부터 모드 설정 신호(MRS)를 인가받고, 모드 설정 신호(MRS)에 응답하여 외부로부터 모드 설정 코드(M_CODE)를 인가받아 조합하여 반도체 메모리 장치의 기본 설정을 저장한다. 또한 모드 레지스터는 외부에서 인가된 모드 설정 코드(M_CODE)가 기본 모드 설정 코드인 경우에는 모드 설전 신호(MR)를 출력하고, 기본 모드 설정 코드가 아닌 확장 모드 설정 코드인 경우에는 확장 모드 신호(EMR)를 레이턴시 설정부(120)로 출력한다. 기존의 모드 레지스터는 모드 설정 신호(MRS)에만 응답하여 모드 설정 코드(M_CODE)를 인가받도록 되어 있었으나 도5 에 도시된 모드 레지스터(118)는 모드 설정 신호(MRS) 이외에 애디티브 레이턴시 설정 신호(PAL)에도 응답하여 모드 설정 코드(M_CODE)를 인가받을 수 있도록 구성되어있다.

레이턴시 설정부(120)는 모든 뱅크가 프리차지 시에 명령 디코더(117)에서 인가되는 반전 액티브 신호(ACTB) 또는 애디티브 레이턴시 설정 신호(PAL)에 응답하여 활성화되고, 모드 레지스터(118)로부터 인가되는 확장 모드 설정 신호에 응답하여 레이턴시 설정 코드(MRA)를 디코딩하여 애디티브 레이턴시(AL)를 출력한다. 그리고 모드 레지스터(118)에 기본 모드 설정 코드가 저장된 경우에는 CAS 레이턴시에 대한 설정을 인가받아 CAS 레이턴시(CL)를 데이터 입출력부(116)로 출력한다.

즉 도5 의 반도체 메모리 장치는 외부로부터 애디티브 레이턴시 변경 명령이 인가되면 명령 디코더(117)에서 애디티브 레이턴시 설정 신호(PAL)를 출력하고, 모드 레지스터(118)와 레이턴시 설정부(120)는 애디티브 레이턴시 설정 신호(PAL)에 응답하여 애디티브 레이턴시(AL)를 출력한다.

도6 은 도5 의 모드 레지스터(118)와 레이턴시 설정부(120)의 일부를 나타내는 블록도이다. 레이턴시 설정부(120)는 애디티브 레이턴시(AL) 뿐만 아니라 모드 레지스터(118)로부터 인가되는 모드 신호(MR)에 응답하여 CAS 레이턴시(CL)도 설정할 수 있으나 본원 발명과 무관하므로 도6 에서는 애디티브 레이턴시(AL)를 설정하는 일부만을 도시하였다. 도6 에서 모드 레지스터(118)는 명령 디코더(117)로부터 인가되는 모드 설정 신호(MRS) 또는 애디티브 레이턴시 설정 신호(PAL)를 인가받는다. 모드 설정 신호(MRS)는 명령 디코더(117)에 인가되는 명령(CMD)을 구성하는 신호(/RAS, /CAS, /WE)가 모두 '로우'레벨인 경우에 발생하고, 애디티브 레이턴시 설정 신호(PAL)는 표2 에 나타난 바와 같이 신호(/RAS, /CAS)가 '하이'레벨이고 신호(/WE)가 '로우'레벨인 경우에 발생한다. 따라서 모드 레지스터(118)는 모드 설정 신호(MRS)뿐만 아니라 애디티브 레이턴시 설정 신호(PAL)에 응답하여 외부로부터 모드 설정 코드(M_CODE)를 인가받는다.

상기 표1 에 나타난 것처럼 모드 설정 코드(M_CODE)가 어드레스(ADD) 형식으로 인가되는 경우에 모드 레지스터(118)는 모드 설정 코드(M_CODE)로서 인가되는 어드레스(ADD)에서 뱅크 어드레스(BA1, BA0)로 인가된 모드 설정 코드(M_CODE)가 기본 모드 설정 코드인지 확장 모드 설정 코드인지를 판별한다. 인가된 모드 설정코드(M_CODE)가 확장 모드 설정 코드이라면 모드 레지스터(118)는 레이턴시 설정부로 확장 모드 신호(EMR)와 함께 레이턴시 설정 코드(MRA, A3 ~ A5)를 레이턴시 설정부(120)로 출력한다.

모드 설정부(120)는 모드 설정 활성화부(121), 모드 판별부(122), 레이턴시 디코더(123) 및 애디티브 레이턴시 전환부(124)를 구비한다. 도3 에서와 같이 모드 설정 활성화부(121)는 명령 디코더(117)에서 반전 액티브 신호(ACTB)가 인가되면 레이턴시 설정 코드(MRA)를 모드 레지스터(118)로부터 인가받아 모드 판별부(122)로 전송한다. 모드 판별부(122)는 모드 레지스터(118)는 모드 레지스터(118)에서 확장 모드 설정 코드에 의해 확장 모드 신호(EMR)가 인가되면 모드 설정 활성화부(122)에서 인가된 레이턴시 설정 코드(MRA)를 레이턴시 디코더(123)로 전송한다. 애디티브 레이턴시 전환부(124)는 애디티브 레이턴시 설정 신호(PAL)에 응답하여 모드 레지스터(118)로부터 레이턴시 설정 코드(MRA)를 인가받아 레이턴시 디코더(123)로 전송한다. 레이턴시 디코더(123)는 모드 판별부(122)나 애디티브 레이턴시 전환부(124)로부터 인가되는 레이턴시 설정 코드(MRA)를 디코딩하여 애디티브 레이턴시(AL)를 출력한다. 결과적으로 도6 에 나타난 모드 레지스터(118)는 모드 설정 신호(MRS)와 애디티브 레이턴시 설정 신호(PAL)에 응답하여 레이턴시 설정 코드(MRA)를 레이턴시 설정부(120)로 출력하도록 하였다. 그리고 레이턴시 설정부(120)는 반전 액티브 신호(ACTB)에 응답하여 모든 뱅크가 프리차지 상태에서만 레이턴시 설정 코드(MRA)를 전송하는 모드 설정 활성화부(121)를 거치지 않고, 애디티브 레이턴시 전환부(124)라는 별도의 경로를 두어 레이턴시 설정 코드(MRA)가 애디티브 레이턴시 설정 신호(PAL)에 응답하여 레이턴시 디코더(123)에 인가되도록 함으로써 반도체 메모리 장치가 정상 동작 상태에서도 애디티브 레이턴시(AL)을 변경 할 수 있도록 하였다.

도7 은 도6 의 모드 레지스터와 레이턴시 설정부의 부분 상세도이다.

도7 도 도4 에서와 같이 표1 을 참조로 하여 설명하면 명령 디코더(117)로부터 인가되는 모드 설정 신호(MRS)뿐만 아니라 애디티브 레이턴시 설정 신호(PAL)에 응답하여 모드 설정 코드(M_CODE)를 인가받는다. 모드 설정 코드(M_CODE)는 어드레스(ADD) 형식으로 인가되며, 모드 레지스터(118)는 어드레스(ADD)의 뱅크 어드레스(BA1, BA0)로 기본 모드 설정 코드인지 확장 모드 설정 코드 인지를 판별한다. 확장 모드 설정 코드인 경우에는 모드 레지스터(118)는 애디티브 레이턴시의 설정에 대한 모드 설정 코드로서 어드레스(A3 ~ A5)를 확장 모드 신호(EMR)와 함께 레이턴시 설정 코드(MRA3 ~ MRA5)를 레이턴시 설정부(120)로 출력한다.

레이턴시 설정부(120)는 도6 에 도시된 바와 같이 모드 설정 활성화부(121), 모드 판별부(122), 레이턴시 디코더(123), 및 애디티프 레이턴시 전환부(124)로 구성되어 있으며, 모드 레지스터(118)에서 출력되는 레이턴시 설정코드(MRA3 ~ MRA5)는 각각 모드 설정 활성화부(121)와 애디티브 레이턴시 전환부(124)로 인가된다. 여기서 모드 설정 활성화부(121)는 명령 디코더(117)에서 인가되는 반전 액티브 신호(ACTB)에 응답하여 활성화되고, 애디티브 레이턴시 전환부(124)는 명령 디코더(117)에서 인가되는 애디티브 레이턴시 설정 신호(PAL)에 응답하여 활성화된다. 즉 모드 설정 활성화부(121)는 모든 뱅크가 프리차지 상태에서 활성화되어 레이턴시 설정 코드(MRA3 ~ MRA5)를 모드 판별부(122)로 전송한다. 그리고 레이턴시 설정 코드(MRA3 ~ MRA5)를 인가받은 모드 판별부(122)는 모드 레지스터(118)에서 인가되는 확장 모드 신호(EMR)에 응답하여 레이턴시 설정 코드(MRA3 ~ MRA5)를 레이턴시 디코더(123)로 출력한다. 반면에 애디티브 레이턴시 전환부(124)는 반도체 메모리 장치가 정상 동작 상태일 때라도 애디티브 레이턴시 설정 신호(PAL)가 인가되면 활성화 되어 모드 레지스터(118)에서 인가되는 레이턴시 설정 코드(MRA3 ~ MRA5)를 레이턴시 디코더(123)로 출력한다.

레이턴시 디코더(123)는 모드 판별부(122) 또는 애디티브 레이턴시 전환부(124)에서 인가되는 레이턴시 설정 코드(MRA3 ~ MRA5)를 디코딩하여 해당 애디티브 레이턴시(AL0 ~ AL5)를 출력한다.

MRA5	MRA4	MRA3	AL
0	0	0	AL0
0	0	1	AL1
0	1	0	AL2
0	1	1	AL3
1	0	0	AL4
1	0	1	AL5
1	1	0	미설정
1	1	1	미설정

표3 은 레이턴시 디코더(123)에서 레이턴시 설정 코드(MRA3 ~ MRA5)에 응답하여 출력하는 애디티브 레이턴시(AL0 ~ AL5)를 나타낸다. 표3 에서는 애디티브 레이턴시(AL)가 AL0에서 AL5 까지만 설정이 되어 있고, 나머지는 미설정으로 남아있다. 애디티브 레이턴시(AL)는 추가적인 지연시간으로서 일반적으로 AL4 또는 AL5까지만 사용되고 나머지는 설정하지 않음으로서 이후 반도체 메모리 장치의 추가적인 설정에 대비하고 있다. 그러나 애디티브 레이턴시(AL)를 모두 설정하여도 무방하다.

도7 에서는 모드 레지스터와 레이턴시 설정부의 일부로서 전송 게이트(Transition gate)를 도시하였으나, 이는 본 발명의 이해를 돕기위하여 간단히 구성된 도면으로서 실제로는 이와 다른 형식으로 구성될 것이다.

도8a 와 도8b 는 도5 ~ 도7 에 도시된 본 발명에 따른 반도체 메모리 장치에서 데이터 라인과 명령 라인의 대역폭을 효율적으로 사용함을 나타내기 위한 타이밍 다이어그램이다.

도2a 에서와 같이 도8a 는 애디티브 레이턴시(AL)가 2클럭이고, CAS 레이턴시(CL)가 4클럭으로 설정되어 있는 경우이다. 명령 디코더(117)에서 리드 명령(RD)이 인가되면 애디티브 레이턴시(AL)에 의해 2클럭 후에 내부 리드 명령(p-RD)이 레이턴시 제어부(19)에서 출력된다. 데이터 입출력부(116)는 내부 리드 명령(p-RD)이 인가되면 레이턴시 설정부(120)로부터 인가되는 CAS 레이턴시(CL)만큼의 클럭후에 데이터(DQ)를 외부로 출력한다. 그리고 소정 시간(예를 들어 1클럭) 동안 리드 명령(RD)이 인가되지 않을 것으로 예상이 되는 경우에는 미리 외부에서 명령 디코더(117)로 명령을 인가하여 애디티브 레이턴시 설정 신호(PAL)를 발생하도록 하고, 애디티브 레이턴시 설정 신호(PAL)를 인가받은 모드 레지스터(118)는 외부에서 모드 설정 코드(M_CODE)를 인가받아 애디티브 레이턴시 설정 코드(MR)를 레이턴시 설정부(120)로 출력한다. 이 경우에는 애디티브 레이턴시(AL)가 1이 되어야 하므로 표3 에 의하면 모드 설정 코드(M_CODE)에서 애디티브 레이턴시를 설정하는 어드레스(A3)는 1의 값을 가지고 어드레스(A4, A5)는 각각 0의 값을 가진다. 레이턴시 설정부(120) 또한 애디티브 레이턴시 설정 신호(PAL)에 응답하여 모드 설정 코드(MRA3 ~ MRA5)를 인가받고 디코딩하여 애디티브 레이턴시(AL1)를 출력한다.

이렇게 애디티브 레이턴시(AL)가 변경된 후 리드 명령(RD)이 인가되면, 1클럭 후에 내부 리드 명령(p-RD)이 발생되고, 내부 리드 명령(p-RD)과 CAS 레이턴시(CL)에 응답하여 데이터 입출력부(116)에서 데이터(DQ)를 출력한다. 즉 도2a 에서는 리드 명령(RD)이 연속적으로 인가되지 않음에 따라 출력되는 데이터(DQ) 또한 연속적으로 출력되지 않고 버블이 발생하였으나, 도8a 에서는 애디티브 레이턴시(AL)를 정상 동작 상태에서 바로 변경하여 데이터(DQ)가 출력되는 도중에 발생할 수 있는 버블을 제거하였다.

도2b 에서와 같이 도8b 는 애디티브 레이턴시(AL)가 2클럭이고, CAS 레이턴시(CL)가 2클럭으로 설정되어 있는 경우이다. 도2a 에서는 리드 명령(RD)이 연속적으로 인가되지 않아서 데이터(DQ)의 출력에 버블이 발생하였지만, 도2b 에서는 데이터(DQ)의 출력 시에 필요에 의해 강제로 버블을 만드는 경우에 리드 명령(RD) 또한 불가피하게 버블이 발생하였다. 그러나 도8b 에 나타난바와 같이 반도체 메모리 장치가 정상 동작 상태에서 애디티브 레이턴시(AL)를 2에서 5로 변경할 수 있도록 하므로써 명령 라인에 버블을 줄였음을 알 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 반도체 메모리 장치는 정상 동작 상태에서도 애디티브 레 이턴시를 변경할 수 있도록 추가의 모드 설정 경로를 구성하여 모든 뱅크가 프리차지인 상태가 아니더라도 애디티브 레이턴시 변경이 가능하다. 그러므로 데이터 라인이나 명령 라인의 버블을 줄일 수 있어서 효율성을 극대화 할 수 있으며, 외부에서 명령을 인가할 때 데이터 라인의 데이터 출력 상태에 대해 구애받지 않고 조절하여 인가할 수 있으므로 자유도가 향상된다.

Claims

외부로부터 인가되는 명령에 응답하여 애디티브 레이턴시 설정 신호와 모드 설정 신호를 출력하는 명령 디코더;

모드 설정 동작 시에 상기 모드 설정 신호에 응답하여 외부로부터 모드 설정 코드를 인가받고, 상기 모드 설정 코드에 응답하여 애디티브 레이턴시 값을 설정하며, 정상 동작 시에 상기 애디티브 레이턴시 설정 신호에 응답하여 상기 모드 설정 코드를 인가받는 애디티브 레이턴시 설정부; 및

정상 동작 시에 상기 모드 설정 코드에 응답하여 상기 애디티브 레이턴시 값을 변경하는 애디티브 레이턴시 변경부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제1 항에 있어서, 상기 애디티브 레이턴시 설정부는

상기 모드 설정 신호 또는 상기 애디티브 레이턴시 설정 신호에 응답하여 외부로부터 모드 설정 코드를 인가받고, 상기 모드 설정 코드에 응답하여 확장 모드 신호와 레이턴시 설정 코드를 출력하는 모드 레지스터; 및

상기 확장 모드 신호와 상기 명령 디코더에서 출력되는 제어 신호에 응답하여 상기 레이턴시 설정 코드를 인가받아 상기 애디티브 레이턴시 값을 출력하는 레이턴시 설정부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제2 항에 있어서, 상기 레이턴시 설정부는

상기 제어 신호에 응답하여 상기 모드 레지스터로부터 상기 레이턴시 설정 코드를 인가받아 전송하는 모드 설정 활성화부; 및

상기 확장 모드 신호에 응답하여 상기 모드 설정 활성화부로부터 레이턴시 설정 코드를 인가받아 출력하는 모드 판별부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제2 항에 있어서, 상기 애디티브 레이턴시 변경부는

상기 애디티브 레이턴시 설정 신호에 응답하여 상기 모드 레지스터로부터 상기 레이턴시 설정 코드를 인가받아 전송하는 애디티브 레이턴시 전환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제4 항에 있어서, 상기 레이턴시 설정부는

상기 애디티브 레이턴시 전환부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제5 항에 있어서, 상기 레이턴시 설정부는

상기 모드 판별부 또는 상기 애디티브 레이턴시 전환부로부터 상기 레이턴시 설정 코드를 인가받아 디코딩하여 상기 애디티브 레이턴시 값을 출력하는 레이턴시 디코더를 추가로 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
제2 항에 있어서, 상기 모드 레지스터는

상기 모드 설정 코드가 기본 모드 설정 코드이면 모드 신호를 출력하고, 확장 모드 설정 코드이면 확장 모드 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.
제7 항에 있어서, 상기 레이턴시 설정부는

상기 모드 신호 및 상기 모드 설정 코드에 응답하여 CAS 레이턴시 값을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
제8 항에 있어서, 상기 반도체 메모리 장치는

각각 복수개의 워드 라인과 복수개의 비트 라인 사이에 연결되는 복수개의 메모리 셀을 구비하는 복수개의 뱅크와 상기 복수개의 비트 라인에 연결되어 상기 메모리 셀의 데이터를 증폭하는 복수개의 센스 증폭기를 구비하는 센스 증폭부를 구비하는 메모리 셀 어레이;

외부로부터 어드레스를 인가받아 뱅크 어드레스와 로우 어드레스 및 칼럼 어드레스로 구분하여 출력하는 어드레스 레지스터;

상기 뱅크 어드레스에 응답하여 상기 복수개의 뱅크 중에서 해당 뱅크를 선택하는 뱅크 선택부;

상기 로우 어드레스에 응답하여 상기 뱅크의 상기 복수개의 워드 라인 중에 서 해당 워드 라인을 선택하는 로우 디코더;

상기 애디티브 레이턴시 설정부 또는 상기 애디티브 레이턴시 변경부로부터 인가되는 애디티브 레이턴시 값에 응답하여 상기 칼럼 어드레스와 상기 명령 디코더에서 인가되는 리드, 라이트 명령을 소정 시간 지연하여 상기 칼럼 어드레스와 내부 리드, 라이트 명령을 출력하는 레이턴시 제어부;

상기 레이턴시 제어부로부터 인가되는 상기 칼럼 어드레스에 응답하여 상기 복수개의 센스 증폭기 중 해당 센스 증폭기를 선택하는 칼럼 디코더; 및

상기 내부 리드, 라이트 명령에 응답하여 상기 칼럼 디코더에 의해 선택된 센스 증폭기로 외부에서 인가되는 데이터를 입력하거나, 센스 증폭기에서 감지 증폭된 데이터를 외부로 출력하는 데이터 입출력부를 추가로 더 구비하는 반도체 메모리 장치.
제9 항에 있어서, 상기 명령 디코더는

외부에서 인가되는 모든 뱅크 프리차지 명령에 응답하여 상기 제어 신호를 출력하는 것을 특징으로 하는 반도체 메모리 장치.