KR100304963B1 - 반도체메모리 - Google Patents

반도체메모리 Download PDF

Info

Publication number
KR100304963B1
KR100304963B1 KR1019980060417A KR19980060417A KR100304963B1 KR 100304963 B1 KR100304963 B1 KR 100304963B1 KR 1019980060417 A KR1019980060417 A KR 1019980060417A KR 19980060417 A KR19980060417 A KR 19980060417A KR 100304963 B1 KR100304963 B1 KR 100304963B1
Authority
KR
South Korea
Prior art keywords
output
data
gate
receiving
signal
Prior art date
Application number
KR1019980060417A
Other languages
English (en)
Other versions
KR20000043978A (ko
Inventor
박부용
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980060417A priority Critical patent/KR100304963B1/ko
Priority to US09/318,838 priority patent/US6147926A/en
Publication of KR20000043978A publication Critical patent/KR20000043978A/ko
Application granted granted Critical
Publication of KR100304963B1 publication Critical patent/KR100304963B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 서로 다른 레이턴시 모드(Latency Mode)의 동작이 가능하게 하는 레이턴시 파이프라인(Pipeline) 제어부를 포함하여 구성하므로 2.5등과 같은 DDR SDRAM(Double Data Rate Synchronous DRAM)의 레이턴시 모드를 지원하여 하이 데이터 레이트 메모리(High Data Rate Memory)에도 쉽게 적용하는 반도체 메모리에 관한 것이다.
본 발명의 반도체 메모리는 복수개의 메모리 셀 영역을 갖으며 외부 입력 데이터를 저장하고 그 저장된 데이터를 디코더된 칼럼 어드레스에 의해 두 개의 라인으로 출력하는 메모리 셀 어레이, 상기 두 개의 라인을 통하여 입력받은 메모리 셀 어레이의 데이터를 내부 클럭의 에지에 동기시켜 하나의 라인을 통해 외부로 전송하는 데이터 경로부, 상기 데이터 경로부 전체를 제어하는 제어부, 상기 데이터 경로부의 입력인 두 개의 데이터의 출력순서를 제어하는 FIFO부, 상기 제어부와 데이터 경로부에 데이터 출력 인에이블 구간을 정하기 위한 SDO 인에이블 신호를 출력하는 레이턴시 파이프라인 제어부, 상기 FIFO부, 데이터 경로부와, 레이턴시 파이프라인 제어부에 원하는 데이터 밴드폭을 얻기 위한 상기 내부 클럭을 출력하는 클럭 발생부와, 상기 FIFO부와 레이턴시 파이프라인 제어부에 버스트 길이에 대한 정보를 갖는 읽기 신호를 출력하는 버스트 카운터를 포함하여 구성됨을 특징으로 한다.

Description

반도체 메모리{SEMICONDUCTOR MEMORY}
본 발명은 반도체 메모리(Memory)에 관한 것으로, 특히 하이 데이터 레이트(High Data Rate) 메모리에 쉽게 적용하는 반도체 메모리에 관한 것이다.
반도체 메모리 시스템(System)의 동작 주파수가 점차 고속화됨에 따라, 반도체 메모리의 성능도 고속화되어가고 있다.
그러나, 주 메모리의 대부분을 차지하는 DRAM(Dynamic Random Access Memory)은 아직도 CPU(Central Processing Unit)성능과 큰 차이가 있어, 이를 극복하기 위한 방법으로 동일한 동작 주파수 조건에서 데이터 밴드(Data Band)폭을 향상시킬 수 있는 DRAM이 개발되고 있다.
일반적으로 데이터 밴드폭은 메모리의 성능을 판단하는 기준으로 메모리가 1초동안에 액세스(Access) 할 수 있는 데이터 양을 나타낸다.
예를 들면 시스템 동작 주파수에 동기되어 동작하는 메모리에 있어서 동작 주파수가 100MHz일 때 메모리의 핀(Pin)당 데이터 밴드폭은 100Mbps(Mbit/sec)가 된다.
상기 데이터 밴드폭을 향상시키는 방법으로는 간단히 시스템 동작 주파수를 증가시키는 방법과 같은 동작 주파수 조건에서 메모리 내부 동작 주파수를 시스템 동작 주파수의 2배 혹은 4배로 하여 그 상승 에지(Edge)에서 데이터의 읽기, 쓰기 동작을 하거나 혹은 시스템 클럭(Clock)의 상승, 하강 두 에지에 데이터를 동기 시켜서 메모리의 성능을 향상시키는 방법이 있다.
후자의 방식을 이용하였을 때 메모리의 핀당 밴드폭은 200Mbps나 400Mbps가 될 수 있다.
2배의 데이터 밴드폭을 만들 수 있는 DDR SDRAM(Double Data Rate Synchronous DRAM)은 일반적인 SDRAM과 마찬가지로 몇가지 CAS 레이턴시 모드(CL)(Column Address Select Signal Latency Mode) 동작을 가진다.
예를 들면 CL2는 읽기 명령에서부터 시스템 클럭 2사이클 후에 데이터가 출력되고, CL2.5는 2.5사이클 후에, CL3은 3사이클 후에 데이터가 각각 출력된다.
상기와 같이 다른 CL 모드가 있는 이유는 SDRAM에서는 읽기 명령 즉 칼럼 어드레스 래치(Latch)에서부터 첫 데이터 출력까지의 시간(tAA)이 주파수와는 무관하게 정해지므로 시스템 동작 주파수에 관계없이 tAA를 허용할 수 있도록 사용자가 CL 모드를 정하게 하여, 다른 주파수에서 사용이 가능하도록 함이다.
따라서 사용동작 주파수에 따라 정해진 CL로 동작하게 하려면 레이턴시 조절 회로가 필요하다.
종래 기술에 따른 SDR(Single Data Rate) SDRAM은 USP NO. 5,655,105에서 상세하게 설명되어 있으나 간단히 설명하면 도 1에서와 같이, 메모리 어레이(Array)(101), 제어 부(102), 데이터 버스(Bus)(105), 어드레스 버스(106), IO 인터페이스(Input Output Interface)(110), 상기 어드레스 버스(106)를 통하여 로우(Row) 또는 칼럼(Column) 어드레스를 입력받아 그 입력을 클럭시키는 어드레스 레지스터(Register)(112), 상기 메모리 어레이(101)에 상기 로우(Row) 어드레스를 전송하는 로우(Row) 어드레스 경로(114), 상기 메모리 어레이(101)에 상기 칼럼 어드레스를 전송하는 칼럼 어드레스 경로(116)와, 상기 데이터 버스(105)의 데이터를 상기 IO 인터페이스(110)에 전달시키는 입력 데이터 경로(240)와, 상기 IO 인터페이스(110)의 데이터를 상기 데이터 버스(105)에 전달시키는 출력 데이터 경로(242) 그리고 마스크(Mask) 레지스터로 구성된다.
여기서, 상기 제어 부(102)는 시스템 클럭 신호인 CLK, 클럭 인에이블(Enable) 신호인 CKE와, 레이턴시 모드를 발생하는 모드 레지스터(150), 명령 디코더(Decoder)와, 레이턴시 제어기(136)로 구성된다.
상기 명령 디코더의 입력인 다수개의 명령 신호에는 SDRAM의 읽기/쓰기 동작을 제어하는 칩(Chip) 선택 신호인 CSB, 쓰기 인에이블 신호인 WEB, 칼럼 어드레스 선택 신호인 CASB, 로우(row) 어드레스 선택 신호인 RASB와, 블록(Block) 쓰기 선택 신호인 DSF가 있다.
이어, 상기 로우(row) 어드레스 패스(114)는 상기 어드레스 레지스터(112)로 부터 로우(row) 어드레스를 입력받는 로우(row) 어드레스 먹스(MUX:Multiplexer)(118), 상기 로우(row) 어드레스 먹스(118)에 로우(row)의 활성화 유지를 돕는 리프레쉬(Refresh) 신호를 출력하는 리프레쉬 부(120), 상기 로우(row) 어드레스 먹스(118)의 출력을 입력받는 로우(row)래치(122)와, 상기 로우(row)래치(122)의 출력을 입력받으며 상기 메모리 어레이(101)와 연결되어 하나의 8비트(Bit) 어드레스를 갖는 로우(row) 디코더(124)로 구성된다.
그리고, 상기 칼럼 어드레스 패스(116)는 상기 어드레스 레지스터(112)로 부터 입력받는 칼럼 어드레스를 입력/홀드(Hold) 하는 칼럼 어드레스 래치(128), 상기 칼럼 어드레스 래치(128)의 출력을 입력받는 버스트 카운터(Burst Counter)(130), 상기 버스트 카운터(130)에 의해 구동되는 칼럼 어드레스 버퍼(Buffer)(132)와, 상기 칼럼 어드레스 버퍼(132)와 활성화된 메모리 어레이(101)의 8비트 칼럼 어드레스를 저장하는 칼럼 디코더(134)로 구성된다.
그리고, 상기 IO 인터페이스(110)는 상기 칼럼 디코더(134)의 칼럼 어드레스에 의해 동시에 활성화되며, 상기 버스트 카운터(130)는 다중 레이턴시 SDRAM이 블록 쓰기 모드가 아닐 때에는 상기 칼럼 어드레스를 변화시키지 않고 통과시키고, 레이턴시2의 동작에는 즉시 어드레스를 통과시키며, 레이턴시3의 동작에는 지연된 어드레스를 통과시킨다.
이어, 상기 입력 데이터 경로(240)는 상기 데이터 버스(105)의 데이터를 입력받음과 동시에 그 입력을 데이터-인(Data-in)래치 명령인 DINL에 의해 클럭시키는 마스터(Master) 데이터 입력 레지스터(246), 상기 마스터 데이터 입력 레지스터(246)의 출력을 입력받아 상기 레이턴시 제어 부(136)로부터의 마스터-슬레이브(Slave) 쓰기 패스 신호인 M-S WRITEPASS에 의해 그 입력을 클럭시키는 제 1, 제 2 슬레이브(250,252)와, 상기 마스터 데이터 입력 레지스터(246)의 출력을 입력받는 칼러(Color)(254) 그리고 상기 제 1, 제 2 슬레이브(250,252)와 칼러(254)의 출력을 입력받는 먹스(266)로 구성된다.
그리고, 상기 출력 데이터 경로(242)는 마스터 입력 레지스터, 바이패스(Bypass)와, 데이터 출력 레지스터로 구성된다.
그러나 종래의 반도체 메모리인 SDR SDRAM은 다음과 같은 문제점이 있었다.
첫째, 레이턴시 모드가 2 또는 3이므로 시스템 클럭의 양쪽 에지에서 읽기/쓰기를 동기시키는 즉 시스템 클-럭의 반 사이클 주기에 의해 데이터 읽기를 행하는 레이턴시 2.5등과 같은 DDR SDRAM의 레이턴시 모드를 지원하지 못한다.
둘째, 최적화된 특정 주파수에서만 사용하기 때문에 주파수의 변화 시 원하는 레이턴시 모드로 동작하기 위해 추가 조절 신호가 필요하므로 사용 주파수가 변화할 때마다 회로를 재구성해야 한다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 서로 다른 레이턴시 모드의 동작이 가능하게 하는 레이턴시 파이프라인 제어 부를 포함하여 구성하므로 2.5등과 같은 DDR SDRAM의 레이턴시 모드를 지원하여 하이 데이터 레이트 메모리에도 쉽게 적용하는 반도체 메모리를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 SDR SDRAM을 나타낸 블록도
도 2는 본 발명의 실시 예에 따른 DDR SDRAM을 나타낸 블록도
도 3은 본 발명의 실시 예에 따른 DDR SDRAM의 SDO 래치와 출력 구동기/출력 버퍼를 나타낸 회로도
도 4는 본 발명의 실시 예에 따른 DDR SDRAM의 레이턴시 파이프라인 제어 부를 나타낸 회로도
도 5는 본 발명의 실시 예에 따른 DDR SDRAM에서 버스트 길이가 2일때의 CL2, CL2.5, CL3 각각의 읽기 동작을 나타낸 펄스도
도 6은 본 발명의 실시 예에 따른 DDR SDRAM에서 버스트 길이가 4일때의 CL2, CL2.5, CL3 각각의 읽기 동작을 나타낸 펄스도
도 7은 본 발명의 실시 예에 따른 DDR SDRAM에서 버스트 길이가 8일때의 CL2, CL2.5, CL3 각각의 읽기 동작을 나타낸 펄스도
도 8은 본 발명의 실시 예에 따른 DDR SDRAM에서 CL2, CL2.5, CL3 각각의 읽기 동작이 쓰기 명령으로 중단 될 때를 나타낸 펄스도
도 9는 본 발명의 실시 예에 따른 DDR SDRAM에서 CL2, CL2.5, CL3 각각의 읽기 동작이 프리차아지 명령으로 중단 될 때를 나타낸 펄스도
도면의 주요부분에 대한 부호의 설명
31: 메모리 셀 어레이 부 32: 데이터 경로 부
33: 클럭 발생 부 34: DB 제어 부
35: FIFO부 36: 레이턴시 파이프라인 제어 부
37: 버스트 카운터 부 38: 짝수/홀수 메모리 셀 영역
39: 비트 라인 센스 앰프 40: 메인 센스 앰프
41: FRDB 래치 42: SRDB 래치/먹스
43: SDO 래치 44: 출력 구동기/출력 버퍼
본 발명의 반도체 메모리는 복수개의 메모리 셀 영역을 갖으며 외부 입력 데이터를 저장하고 그 저장된 데이터를 디코더된 칼럼 어드레스에 의해 두 개의 라인으로 출력하는 메모리 셀 어레이, 상기 두 개의 라인을 통하여 입력받은 메모리 셀 어레이의 데이터를 내부 클럭의 에지에 동기시켜 하나의 라인을 통해 외부로 전송하는 데이터 경로 부, 상기 데이터 경로 부 전체를 제어하는 제어 부, 상기 데이터 경로 부의 입력인 두 개의 데이터의 출력순서를 제어하는 FIFO부, 상기 제어 부와 데이터 경로 부에 데이터 출력 인에이블 구간을 정하기 위한 SDO 인에이블 신호를 출력하는 레이턴시 파이프라인 제어 부, 상기 FIFO부, 데이터 경로 부와, 레이턴시 파이프라인 제어 부에 원하는 데이터 밴드폭을 얻기 위한 상기 내부 클럭을 출력하는 클럭 발생 부와, 상기 FIFO부와 레이턴시 파이프라인 제어 부에 버스트 길이에 대한 정보를 갖는 읽기 신호를 출력하는 버스트 카운터를 포함하여 구성됨을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 메모리의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 DDR SDRAM을 나타낸 블록도이고, 도 3은 본 발명의 실시 예에 따른 DDR SDRAM의 SDO 래치와 출력 구동기/출력 버퍼를 나타낸 회로도이며, 도 4는 본 발명의 실시 예에 따른 DDR SDRAM의 레이턴시 파이프라인 제어 부를 나타낸 회로도이다.
그리고, 도 5는 본 발명의 실시 예에 따른 DDR SDRAM에서 버스트 길이가 2일때의 CL2, CL2.5, CL3 각각의 읽기 동작을 나타낸 펄스도이고, 도 6은 본 발명의 실시 예에 따른 DDR SDRAM에서 버스트 길이가 4일때의 CL2, CL2.5, CL3 각각의 읽기 동작을 나타낸 펄스도이며, 도 7은 본 발명의 실시 예에 따른 DDR SDRAM에서 버스트 길이가 8일때의 CL2, CL2.5, CL3 각각의 읽기 동작을 나타낸 펄스도이다.
이어, 도 8은 본 발명의 실시 예에 따른 DDR SDRAM에서 CL2, CL2.5, CL3 각각의 읽기 동작이 쓰기 명령으로 중단 될 때를 나타낸 펄스도이고, 도 9는 본 발명의 실시 예에 따른 DDR SDRAM에서 CL2, CL2.5, CL3 각각의 읽기 동작이 프리차아지 명령으로 중단 될 때를 나타낸 펄스도이다.
본 발명의 실시 예에 따른 DDR SDRAM은 도 2에서와 같이, 칼럼 디코디드 (Decoded) 어드레스, 메모리 셀 어레이(Memory Cell Array)부(31), 데이터 경로 부(32), 클럭 발생 부(33), DB(Database) 제어 부(34), FIFO(First-in first-out)부(35), 레이턴시 파이프라인(Pipeline) 제어 부(36)와, 버스트 카운터 부(37)로 구성된다.
여기서, 상기 메모리 셀 어레이부(31)는 짝수/홀수 메모리 셀 영역(38)과 상기 칼럼 디코디드 어드레스를 입력받는 비트 라인 센스 앰프(39)로 구성된다.
상기 데이터 경로 부(32)는 상기 비트 라인 센스 앰프(39)의 출력 데이터와 상기 DB 제어 부(34)의 메인 앰프 인에이블(Main Amp. Enable) 신호를 입력받아 상기 비트 라인 센스 앰프(39)의 출력 데이터를 증폭시키는 메인 센스 앰프(Main Sense Amp.)(40), 상기 메인 센스 앰프(40)의 출력 데이터와 상기 DB 제어 부(34)의 FRDB(First Read Data Bus) 스트로브(Strobe) 신호를 입력받아 상기 메인 센스앰프(40)의 출력 데이터를 저장하는 FRDB 래치(41), 상기 FRDB 래치(41)의 출력 데이터와 상기 DB 제어 부(34)의 SRDB(Second Read Data Bus) 스트로브 신호 그리고 상기 FIFO부(35)의 짝수/홀수 신호를 입력받는 SRDB 래치/먹스(42), 상기 SRDB 래치/먹스(42)의 출력 데이터와 상기 DB 제어 부(34)의 SDO(Serial Data Out) 밸리드(Valid) 신호 및 상기 레이턴시 파이프라인 제어 부(36)의 제 1 SDO 인에이블 신호와 상기 클럭 발생 부(33)로부터 출력 동기 클럭인 QCLK을 입력받으며 데이터 패드쪽에 위치한 SDO 래치(43)와, 상기 SDO 래치(43)의 출력인 UP, DNb(Down bar)와 상기 클럭 발생 부(33)의 QCLK를 입력받아 UP, DNb를 QCLK의 에지에 동기시킨 출력 데이터(DQ)를 하나의 라인을 통해 외부에 출력하는 출력 구동기/출력 버퍼(44)로 구성된다.
여기서, 상기 FRDB 래치(41), SRDB 래치/먹스(42), SDO 래치(43)와, 출력 구동기/출력 버퍼(44)는 각각 데이터 패드(Pad)와 동일한 개수로 형성된다.
상기 FIFO부(35)는 어드레스0번(Add〈0〉)에 의해 제어되고, 상기 버스트 카운터 부(37)는 상기 FIFO부(35)와 레이턴시 파이프라인 제어 부(36)에 버스트 길이에 관한 정보를 갖는 읽기 신호를 출력한다.
이어, 상기 클럭 발생 부(33)는 2배의 데이터 밴드폭을 얻기 위해서 데이터 경로에서 시스템 클럭의 주파수의 2배인 QCLK을 발생시킨다.
그리고, 상기 SDO 래치(43)와 출력 구동기/출력 버퍼(44)는 도 3에서와 같이 구성된다.
즉, 상기 SDO 래치(43)는 각각 반전된 제 1 SDO 인에이블 신호와 SDO 밸리드신호를 입력받는 제 1 NOR 게이트(45), 상기 제 1 SDO 인에이블 신호와 반전된 SDO 밸리드 신호를 입력받는 제 1 NAND 게이트(46), 상기 제 1 NOR 게이트(45)의 출력과 QCLK을 입력받는 제 1 플립플럽(Flip-flop)(47)과, 상기 제 1 NAND 게이트(46)의 출력과 QCLK을 입력받는 제 2 플립플럽(48)으로 구성된다.
그리고, 상기 출력 구동기/출력 버퍼(44)에 있어서 먼저, 출력 구동기는 상기 제 1 플립플럽(47)의 출력인 UP를 반전시키는 제 1 인버터(49)와 상기 제 2 플립플럽(48)의 출력인 DNb를 반전시키는 제 2 인버터(50)로 구성되고, 이어 출력 버퍼는 상기 제 1 인버터(49)의 출력인 UPb에 게이트가 연결되며 소오스는 전원전압(VCC)에 연결된 제 1 PMOS(51)와 상기 제 2 인버터(50)의 출력인 DN에 게이트가 연결되고 소오스는 접지전압(VSS)에 연결되며 상기 제 1 PMOS(51)의 드레인과 드레인이 공통으로 연결된 제 1 NMOS(52)로 구성되며 상기 제 1 PMOS(51)와 제 1 NMOS(52)의 공통 드레인을 통하여 그 출력을 외부에 출력한다.
그리고, 상기 레이턴시 파이프라인 제어 부(36)는 도 4에서와 같이, 버스트 동작을 따르기 위해 상기 버스트 카운터 부(37)로부터 버스트 길이에 관한 정보를 갖는 읽기 신호을 입력받아 상기 QCLK에 동기시키는 QCLK동기 부(53), 상기 제 1, 제 2 SDO 인에이블 신호 구간폭을 정하는 카운터 부(54), 상기 제 1, 제 2 SDO 인에이블 신호를 읽기 명령 수행중에 쓰기 명령이나 프리차아지(Precharge) 명령으로 읽기 동작이 중단될 때 디스에이블(Disable)하기 위한 리셋(Reset) 부(55)와, 레이턴시 모드 신호를 받아 정해진 모드에 따라 상기 제 1, 제 2 SDO 인에이블 신호의 시작을 결정하는 파이프 부(56)로 구성된다.
상기 QCLK동기 부(53)는 읽기신호, 내부전원 정상신호인 PWROK와, QCLK을 입력받는 제 3 플립플럽(57)과 상기 읽기신호와 제 3 플립플럽(57)의 출력을 입력받는 제 2 NOR 게이트(58)로 구성된다.
이어, 상기 카운터 부(54)는 제 3 인버터(59)에 의해 반전된 상기 제 2 NOR 게이트(58)의 출력과 DCLK를 입력받는 제 4 플립플럽(60), 상기 제 3 인버터(59)에 의해 반전된 상기 제 2 NOR 게이트(58)의 출력과 상기 제 4 플립플럽(60)의 출력을 입력받는 제 3 NOR 게이트(61), 상기 QCLK를 입력받는 제 5 플립플럽(62), 상기 제 3 NOR 게이트(61)의 출력과 제 4 인버터(63)에 의해 반전된 상기 제 5 플립플럽(62)의 출력을 입력받는 제 2 NAND 게이트(64)와, 상기 제 2 NAND 게이트(64)의 출력과 상기 PWROK를 입력받는 제 3 NAND 게이트(65)로 구성된다.
이때, 상기 제 4 플립플럽(60)은 제 5 인버터(66)에 의해 반전된 상기 제 3 NAND 게이트(65)의 출력도 입력받으며, 제 5 플립플럽(62)은 상기 제 5 인버터(66)에 의해 반전된 제 3 NAND 게이트(65)의 출력과 제 6 인버터(67)에 의해 반전된 상기 제 2 NAND 게이트(64)의 출력도 입력받는다.
그리고, 상기 리셋 부(55)는 프리차아징(Precharging) 신호인 PREBSCL과 쓰기 신호인 WRITECL를 입력받는 제 4 NOR 게이트(68), 상기 제 4 NOR 게이트(68)의 출력과 QCLK를 입력받는 제 6 플립플럽(69)과, 상기 PWROK와 제 7 인버터(70)에 의해 반전된 상기 WRITECL를 입력받는 제 4 NAND 게이트(71)로 구성된다.
또한, 상기 파이프 부(56)는 상기 QCLK과 제 2 NAND 게이트(64)의 출력 그리고 제 8 인버터(72)에 의해 반전된 상기 제 4 NAND 게이트(71)의 출력을 입력받는제 7 플립플럽(73), 상기 제 7 플립플럽(73)의 출력과 CL3을 입력받는 제 5 NAND 게이트(74), 상기 QCLK과 PWROK 및 제 9 인버터(75)에 의해 반전된 상기 제 5 NAND 게이트(74)의 출력을 입력받는 제 8 플립플럽(76), 상기 제 7 플립플럽(73)의 출력과 CL2.5를 입력받는 제 1 AND 게이트(77), 상기 제 1 AND 게이트(77)의 출력과 상기 제 8 플립플럽(76)의 출력을 입력받는 제 5 NOR 게이트(78), 상기 QCLK과 WRITE_INTb 그리고 제 10 인버터(79)에 의해 반전된 상기 제 5 NOR 게이트(78)의 출력을 입력받는 제 9 플립플럽(80), 상기 제 7 플립플럽(73)의 출력과 CL2를 입력받는 제 2 AND 게이트(81), 상기 제 2 AND 게이트(81)의 출력과 상기 제 9 플립플럽(80)의 출력을 입력받는 제 6 NOR 게이트(82), 상기 QCLK과 WRITECL 및 제 11 인버터(83)에 의해 반전된 상기 제 6 NOR 게이트(82)의 출력을 입력받는 제 10 플립플럽(84), 상기 제 10 플립플럽(84)의 출력과 제 12 인버터(85)에 의해 반전된 읽기신호를 입력받아 제 13, 제 14 인버터(86,87)를 거쳐 외부에 그 출력 값인 제 2 SDO 인에이블 신호를 출력하는 제 6 NAND 게이트(88), 상기 제 10 플립플럽(84)의 출력과 제 12 인버터(85)에 의해 반전된 읽기신호를 입력받는 제 3 AND 게이트(89)와, 상기 제 3 AND 게이트(89)의 출력과 사용자가 원하는 데이터를 선택적으로 마스킹하는 신호인 DQM_DO를 입력받아 제 15, 제 16 인버터(90,92)를 거쳐 외부에 그 출력 값인 제 1 SDO 인에이블 신호를 출력하는 제 7 NOR 게이트(91)로 구성된다.
상기와 같이 구성된 본 발명의 실시 예에 따른 DDR SDRAM의 동작을 설명하면 다음과 같다.
본 발명에서는 여러 레이턴시 모드를 지원하기 위해서 데이터 밴드폭을 2배로 하기 위해 각 메모리 셀 어레이에 짝수/홀수 메모리 셀 영역을 갖아 시스템 동작 주파수의 2배로 읽기 동작을 가능하게 하는 DDR SDRAM의 레이턴시 제어 기술이다.
외부로부터 읽기 명령에 입력되는 어드레스는 상기 칼럼 어드레스 경로를 거쳐 상기 메모리 셀 어레이 부(31)에 입력된다.
이어, 상기 메모리 셀 어레이 부(31)의 상기 비트 라인 센스 앰프(39)가 상기 짝수/홀수 메모리 셀 어레이(38)에서 각각 저장된 데이터를 읽고 상기 칼럼 디코디드 어드레스에 의해 SIO를 통해 그 데이터를 상기 메인 센스 앰프(40)로 출력한다.
이때, 각 경로에서는 미리 정해진 버스트 길이의 절반에 해당하는 데이터가 칼럼 선택 신호에 따라 연속적으로 전달된다. 만약 버스트 길이가 4이면 칼럼 선택 신호는 두 번 뜨게되고, 하나의 짝수 및 홀수 SIO에는 각각 데이터가 연속적으로 입력된다.
그리고, 상기 메인 센스 앰프(40)는 상기 SIO의 데이터를 상기 DB 제어 부(34)의 메인 앰프 인에이블 신호를 입력받아 FRDB를 통해 상기 DB 제어 부(34)와 FRDB 래치(41)로 출력한다.
여기서, 메인 앰프 인에이블 신호는 상기 비트 라인 센스 앰프(39)와 DB라인에서의 데이터 지연시간을 고려하여 칼럼 선택 신호를 지연시키므로 발생된다. 또한 상기 DB 제어 부(34)는 FRDB중 한 비트씩을 받아 FRDB가 프리차아지되었을 때만 메인 앰프 인에이블 신호를 발생시킨다.
이어, 상기 FRDB 래치(41)는 상기 FRDB의 데이터를 상기 DB 제어 부(34)의 FRDB 스트로브 신호를 입력받아 SRDB를 통해 상기 DB 제어 부(34)와 SRDB 래치/먹스(42)에 출력하며 상기 DB 제어 부(34)는 한 비트씩 SRDB의 데이터를 입력받아 SRDB가 프리차아지되면 FRDB 스트로브 신호를 발생시킨다.
여기서, 상기 FRDB 래치(41)는 상기 DB 제어 부(34)로 부터 FRDB 스트로브 신호를 받을때만 데이터를 전달하고, 이외에는 전 상태의 데이터를 저장한다.
그리고, 상기 SRDB 래치/먹스(42)는 상기 SRDB의 데이터인 짝수/홀수 두경로의 데이터를 상기 DB 제어 부(34)의 SRDB 스트로브 신호와 상기 FIFO부(35)의 짝수/홀수 신호를 입력받아 하나의 데이터 경로인 SDO를 통해 상기 SDO 래치(43)에 출력한다.
여기서, 상기 SRDB 먹스가 데이터 전달 순서 조절 신호인 상기 FIFO부(35)의 짝수/홀수 신호를 입력받아 짝수/홀수 순서를 정해 출력 시키며, 첫 번째 SRDB 스트로브 신호는 정상적인 데이터 전달에 의해 발생하고 이후의 SRDB 스트로브 신호는 상기 레이턴시 파이프라인 제어 부(36)의 제 1, 제 2 SDO 인에이블 신호가 액티브된 후에 발생된다.
즉, 데이터 경로상의 각 단계에서의 첫번째 데이터들은 미리 정래진 레이턴시에 따라 저장되어 있다가, 상기 제 1, 제 2 SDO 인에이블 신호가 액티브 되면 각 단계의 상호 동작에 의해 전달 되게 된다.
상기 레이턴시 파이프라인 제어 부(36)에서 제 1, 제 2 SDO 인에이블 신호를 발생시키는데, CL2.5 또는 CL3.5, CL4.5와 같이 외부 클럭의 하강 에지에 데이터가동기되는 모드가 존재하기 때문에 상기 클럭 발생 부(33)가 외부 클럭 주파수의 2배인 QCLK을 발생시키고, 그 QCLK으로 상기 레이턴시 파이프라인 제어 부(36)에서 제 1, 제 2 SDO 인에이블 신호를 발생시킨다.
우선 버스트 길이에 따라 상기 제 1, 제 2 SDO 인에이블 구간 폭이 다르게 되므로 버스트 길이에 대한 정보를 갖는 읽기 신호를 상기 QCLK동기 부(53)에서 상기 QCLK에 동기 시킨다.
여기서, 외부 클럭이 입력버퍼 및 구동 드라이버를 거쳐 지연된 상기 DCLK에 의해 상기 읽기 신호가 발생되는데, 칼럼 액세스 명령을 받아 액티브되고 상기 DCLK에 동기 되어 디스에이블(Disable)된다.
상기 DCLK와 QCLK의 위상은 요구되는 데이터 액세스 시간에 따라 변할 수 있으며, 또 주파수에 따라서 차이가 생길 수 있다. 이런 경우 QCLK만으로 읽기 신호를 파이프라인하게 되면 제 1, 제 2 SDO 인에이블 구간이 변할 수 있게된다. 이를 피하기 위해 도 4와 같이 DLCK에 다시 한번 동기 시키도록 하고, QCLK으로 트리거 되는 토글(Toggle) 플립플롭의 출력에 의해 스톱되는 상기 카운터 부(54)를 구성하였다.
상기 카운터 부(54)에서 정해진 구간 폭은 파이프라인을 거치면서 그대로 유지된다.
상기 파이프라인은 레이턴시 모드에 따라 시작 단계가 결정된다. 만약 CL3이면 3개의 플립플롭을 지나게 된다.
그리고, SDRAM은 읽기 동작 중에 쓰기 명령이나, 프리차아지 명령에 의해 읽기 명령을 즉시 중단해야 하는데, 이를 위해 데이터 드라이버 및 출력 버퍼를 동작 시키지 말아야 한다. 이것은 제 1, 제 2 SDO 인에이블 신호를 디스에이블 함으로서 가능하게 되는데, 상기 레이턴시 파이프라인 제어 부(36)에 리셋 부(55)의 리셋 경로를 두어 상기 카운터 부(54) 및 파이프 부(56)의 플립플럽을 동시에 리셋 시켜 제 1, 제 2 SDO 인에이블 신호를 리셋 시킨다.
본 발명의 실시 예에 따른 DDR SDRAM에서 버스트 길이가 2일때의 CL2, CL2.5, CL3 각각의 읽기 동작, 버스트 길이가 4일때의 CL2, CL2.5, CL3 각각의 읽기 동작과, 버스트 길이가 8일때의 CL2, CL2.5, CL3 각각의 읽기 동작 그리고 CL2, CL2.5, CL3 각각의 읽기 동작이 쓰기 명령으로 중단 될 때와 CL2, CL2.5, CL3 각각의 읽기 동작이 프리차아지 명령으로 중단 될 때의 각각의 펄스를 도 5 내지 도 9에서 나타난다.
여기서, 도 5 내지 도 7의 노드(Node) 106은 도 4에서 상기 제 2 NAND 게이트(64)와 제 7 플립플럽(73)의 연결라인에 위치하고, 도 8과 도 9에서 A는 버스트 길이가 8일 때이고 B는 버스트 길이가 4일 때이며 C는 버스트 길이가 2일 때이다.
이어, 상기 SRDB 래치는 상기 DB 제어부(34)로부터 SRDB 스트로브 신호를 받을 때만 데이터를 전달하고, 이외에는 전 상태의 데이터를 저장한다.
그리고, 상기 SDO 래치(43)는 데이터 패드 쪽에 각각 있는 것으로 상기 DB 제어 부(34)의 SDO 밸리드와 상기 레이턴시 파이프라인 제어 부(36)의 제 1 SDO 인에이블 신호 그리고 상기 클럭 발생 부(33)의 QCLK를 입력받아 제 1 SDO 인에이블 신호가 액티브 되었을 때 SDO 신호가 상기 QCLK를 트리거 펄스로 하는 플립플럽의입력으로 인가되어 데이터 드라이브 구동 신호를 발생시킨다.
CMOS 푸시 풀 형태의 출력 버퍼에서 데이터 드라이버 신호를 받아 패드로 데이터를 전달하게 된다.
본 발명의 반도체 메모리인 데이터 밴드폭을 2배로 하는 DDR SDRAM은 버스트 길이에 관한 정보를 갖는 읽기 신호를 입력받아 QCLK에 동기시키는 QCLK동기 부와 제 1, 제 2 SDO 인에이블 신호 구간 폭을 정하는 카운터 부를 포함한 레이턴시 파이프라인 제어 부를 포함하여 구성되므로, 주파수가 변하더라도 조절 신호의 추가 없이 원하는 레이턴시 모드로 정확히 동작하도록 하여 사용 주파수에 따라 회로를 재구성해야 하는 번거로움이 없고, 4배 혹은 8배의 데이터 밴드 폭을 가지는 하이 데이터 레이트 메모리에 쉽게 적용 할 수 있으며 SDRAM뿐 아니라 클럭에 동기 되는 모든 메모리에 확장할 수 있다는 효과가 있다.

Claims (7)

  1. 복수개의 메모리 셀 영역을 갖으며 외부 입력 데이터를 저장하고 그 저장된 데이터를 디코더된 칼럼 어드레스에 의해 두 개의 라인으로 출력하는 메모리 셀 어레이;
    상기 두 개의 라인을 통하여 입력받은 메모리 셀 어레이의 데이터를 내부 클럭의 에지에 동기시켜 하나의 라인을 통해 외부로 전송하는 데이터 경로 부;
    상기 데이터 경로 부 전체를 제어하는 제어 부;
    상기 데이터 경로 부의 입력인 두 개의 데이터의 출력순서를 제어하는 FIFO부;
    상기 제어 부와 데이터 경로 부에 데이터 출력 인에이블 구간을 정하기 위한 SDO 인에이블 신호를 출력하는 레이턴시 파이프라인 제어 부;
    상기 FIFO부, 데이터 경로 부와, 레이턴시 파이프라인 제어 부에 원하는 데이터 밴드폭을 얻기 위한 상기 내부 클럭을 출력하는 클럭 발생 부;
    상기 FIFO부와 레이턴시 파이프라인 제어 부에 버스트 길이에 대한 정보를 갖는 읽기 신호를 출력하는 버스트 카운터를 포함하여 구성됨을 특징으로 하는 반도체 메모리.
  2. 상기 제 1 항에 있어서,
    상기 레이턴시 파이프라인 제어 부는 버스트 길이에 관한 정보를 갖는 읽기신호을 입력받아 상기 QCLK에 동기시키는 QCLK동기 부, 상기 SDO 래치에서의 SDO 인에이블 신호 구간 폭을 정하는 카운터 부, 상기 SDO 인에이블 신호를 읽기 명령 수행 중에 쓰기 명령이나 프리차아지 명령으로 읽기 동작이 중단될 때 디스에이블하기 위한 리셋 부와, 레이턴시 모드 신호를 받아 정해진 모드에 따라 상기 SDO 인에이블 신호의 시작을 결정하는 파이프 부로 구성됨을 특징으로 하는 반도체 메모리.
  3. 상기 제 2 항에 있어서,
    상기 QCLK동기 부는 읽기 신호, 내부전원 정상신호인 PWROK와, QCLK을 입력받는 제 3 플립플럽과 상기 읽기 신호와 제 3 플립플럽의 출력을 입력받는 제 2 NOR 게이트로 구성됨을 특징으로 하는 반도체 메모리.
  4. 상기 제 2 항에 있어서,
    상기 카운터 부는 제 4, 제 5 플립플럽, 제 3 NOR 게이트와, 제 2, 제 3 NAND 게이트로 구성되는데, 제 3 인버터에 의해 반전된 상기 제 2 NOR 게이트의 출력, DCLK와, 제 5 인버터에 의해 반전된 상기 제 3 NAND 게이트의 출력을 입력받는 제 4 플립플럽, 상기 제 3 인버터에 의해 반전된 상기 제 2 NOR 게이트의 출력과 상기 제 4 플립플럽의 출력을 입력받는 제 3 NOR 게이트, 상기 QCLK, 제 5 인버터에 의해 반전된 제 3 NAND 게이트의 출력과, 제 6 인버터에 의해 반전된 상기 제 2 NAND 게이트의 출력을 입력받는 제 5 플립플럽, 상기 제 3 NOR 게이트의 출력과 제4 인버터에 의해 반전된 상기 제 5 플립플럽의 출력을 입력받는 제 2 NAND 게이트와, 상기 제 2 NAND 게이트의 출력과 상기 PWROK를 입력받는 제 3 NAND 게이트로 구성됨을 특징으로 하는 반도체 메모리.
  5. 제 2 항에 있어서,
    상기 리셋 부는 프리차아징 신호인 PREBSCL과 쓰기 신호인 WRITECL를 입력받는 제 4 NOR 게이트, 상기 제 4 NOR 게이트의 출력과 QCLK를 입력받는 제 6 플립플럽과, 상기 PWROK와 제 7 인버터에 의해 반전된 상기 WRITECL를 입력받는 제 4 NAND 게이트로 구성됨을 특징으로 하는 반도체 메모리.
  6. 제 2 항에 있어서,
    상기 파이프 부는 상기 QCLK과 제 2 NAND 게이트의 출력 그리고 제 8 인버터에 의해 반전된 상기 제 4 NAND 게이트의 출력을 입력받는 제 7 플립플럽, 상기 제 7 플립플럽의 출력과 CL3을 입력받는 제 5 NAND 게이트, 상기 QCLK과 PWROK 및 제 9 인버터에 의해 반전된 상기 제 5 NAND 게이트의 출력을 입력받는 제 8 플립플럽, 상기 제 7 플립플럽의 출력과 CL2.5를 입력받는 제 1 AND 게이트, 상기 제 1 AND 게이트의 출력과 상기 제 8 플립플럽의 출력을 입력받는 제 5 NOR 게이트, 상기 QCLK과 WRITE_INTb 그리고 제 10 인버터에 의해 반전된 상기 제 5 NOR 게이트의 출력을 입력받는 제 9 플립플럽, 상기 제 7 플립플럽의 출력과 CL2를 입력받는 제 2 AND 게이트, 상기 제 2 AND 게이트의 출력과 상기 제 9 플립플럽의 출력을 입력받는 제 6 NOR 게이트, 상기 QCLK과 WRITECL 및 제 11 인버터에 의해 반전된 상기 제 6 NOR 게이트의 출력을 입력받는 제 10 플립플럽, 상기 제 10 플립플럽의 출력과 제 12 인버터에 의해 반전된 읽기 신호를 입력받아 제 13, 제 14 인버터를 거쳐 외부에 그 출력 값인 제 2 SDO 인에이블 신호를 출력하는 제 6 NAND 게이트, 상기 제 10 플립플럽의 출력과 제 12 인버터에 의해 반전된 읽기 신호를 입력받는 제 3 AND 게이트와, 상기 제 3 AND 게이트의 출력과 사용자가 원하는 데이터를 선택적으로 마스킹하는 신호인 DQM_DO를 입력받아 제 15, 제 16 인버터를 거쳐 외부에 그 출력 값인 제 1 SDO 인에이블 신호를 출력하는 제 7 NOR 게이트로 구성됨을 특징으로 하는 반도체 메모리.
  7. 복수개의 메모리 셀 영역을 갖으며 외부 입력 데이터를 저장하고 그 저장된 데이터를 디코더된 칼럼 어드레스에 의해 두 개의 라인으로 출력하는 메모리 셀 어레이;
    데이터 경로 전체를 제어하는 제어 부;
    상기 메모리 셀 어레이의 출력을 증폭함과 동시에 상기 제어 부의 메인 앰프 인에이블 신호에 의해 두 개의 FRDB로 전달하는 다수개의 메인 센스 앰프들;
    상기 메인 센스 앰프의 출력을 저장하고 상기 제어 부의 FRDB 스트로브 신호를 입력받을 때만 저장한 데이터를 두 개의 SRDB로 전달하며 데이터 패드와 동일한 개수로 형성되는 FRDB 래치들;
    상기 각 FRDB 래치의 출력을 저장하고 상기 제어부의 SRDB 스트로브 신호를입력받을 때만 저장한 데이터를 출력하는 SRDB 래치들;
    상기 각 SRDB 래치의 출력인 두 개의 데이터 출력순서를 제어하는 FIFO부;
    상기 FIFO부에 의해 상기 각 SRDB 래치의 출력을 상기 하나의 SDO로 전달하는 SRDB 먹스들;
    상기 각 SRDB 먹스의 출력과 상기 제어부의 SDO 밸리드 신호를 입력받아 상기 각 SRDB 먹스의 출력을 저장하고 하이/로우 액티브 신호를 출력하는 SDO 래치들;
    상기 각 SDO 래치의 하이/로우 액티브 신호를 입력받아 출력 데이터를 내부 클럭의 에지에 동기되어 출력시키는 출력 드라이브/출력 버퍼들;
    상기 제어 부와 SDO 래치들에 데이터 출력 인에이블 구간을 정하는 SDO 인에이블 신호를 출력하는 레이턴시 파이프라인 제어 부;
    상기 FIFO부, SDO 래치들, 출력 드라이브/출력 버퍼들와, 레이턴시 파이프라인 제어 부에 원하는 데이터 밴드폭을 얻기 위한 내부 클럭을 출력하는 클럭 발생부;
    상기 FIFO부와 레이턴시 파이프라인 제어 부에 버스트 길이에 대한 정보를 갖는 읽기 신호를 출력하는 버스트 카운터를 포함하여 구성됨을 특징으로 하는 반도체 메모리.
KR1019980060417A 1998-12-29 1998-12-29 반도체메모리 KR100304963B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980060417A KR100304963B1 (ko) 1998-12-29 1998-12-29 반도체메모리
US09/318,838 US6147926A (en) 1998-12-29 1999-05-26 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060417A KR100304963B1 (ko) 1998-12-29 1998-12-29 반도체메모리

Publications (2)

Publication Number Publication Date
KR20000043978A KR20000043978A (ko) 2000-07-15
KR100304963B1 true KR100304963B1 (ko) 2001-09-24

Family

ID=19567234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060417A KR100304963B1 (ko) 1998-12-29 1998-12-29 반도체메모리

Country Status (2)

Country Link
US (1) US6147926A (ko)
KR (1) KR100304963B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163965A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100296912B1 (ko) * 1998-12-24 2001-08-07 박종섭 반도체 장치의 파이프 카운터 신호 발생 장치
JP3289701B2 (ja) * 1999-04-12 2002-06-10 日本電気株式会社 半導体記憶装置
DE19934500C2 (de) * 1999-07-22 2001-10-31 Infineon Technologies Ag Synchroner integrierter Speicher
US6453381B1 (en) * 1999-12-02 2002-09-17 Etron Technology, Inc. DDR DRAM data coherence scheme
KR100407361B1 (ko) * 1999-12-16 2003-11-28 닛뽄덴끼 가부시끼가이샤 동기식 더블 데이터 속도용 디램
US6509851B1 (en) * 2000-03-30 2003-01-21 Cypress Semiconductor Corp. Method for using a recovered data-encoded clock to convert high-frequency serial data to lower frequency parallel data
US6546461B1 (en) 2000-11-22 2003-04-08 Integrated Device Technology, Inc. Multi-port cache memory devices and FIFO memory devices having multi-port cache memory devices therein
US6728162B2 (en) * 2001-03-05 2004-04-27 Samsung Electronics Co. Ltd Data input circuit and method for synchronous semiconductor memory device
JP4808856B2 (ja) * 2001-04-06 2011-11-02 富士通セミコンダクター株式会社 半導体記憶装置
US7082071B2 (en) * 2001-08-23 2006-07-25 Integrated Device Technology, Inc. Integrated DDR/SDR flow control managers that support multiple queues and MUX, DEMUX and broadcast operating modes
US6795360B2 (en) * 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
JP2003077276A (ja) * 2001-08-31 2003-03-14 Nec Corp 半導体メモリ
US6707756B2 (en) * 2002-03-12 2004-03-16 Smart Modular Technologies, Inc. System and method for translation of SDRAM and DDR signals
KR100416619B1 (ko) 2002-04-06 2004-02-05 삼성전자주식회사 동기식 반도체 장치의 데이터 출력 회로 및 그 방법
US6948019B2 (en) * 2002-04-30 2005-09-20 Lsi Logic Corporation Apparatus for arbitrating non-queued split master devices on a data bus
US6910087B2 (en) * 2002-06-10 2005-06-21 Lsi Logic Corporation Dynamic command buffer for a slave device on a data bus
KR100486250B1 (ko) * 2002-07-10 2005-05-03 삼성전자주식회사 고주파수 동작을 위한 동기식 반도체 장치의 레이턴시제어 회로 및 그 방법
CN1300707C (zh) * 2002-07-23 2007-02-14 华为技术有限公司 外部sdram读写处理方法
US6993333B2 (en) * 2003-10-16 2006-01-31 Flarion Technologies, Inc. Methods and apparatus of improving inter-sector and/or inter-cell handoffs in a multi-carrier wireless communications system
KR100510516B1 (ko) 2003-01-23 2005-08-26 삼성전자주식회사 이중 데이터율 동기식 반도체 장치의 데이터 스트로브신호 발생 회로
US7120075B1 (en) 2003-08-18 2006-10-10 Integrated Device Technology, Inc. Multi-FIFO integrated circuit devices that support multi-queue operating modes with enhanced write path and read path queue switching
US7519762B2 (en) * 2003-09-30 2009-04-14 Intel Corporation Method and apparatus for selective DRAM precharge
US9087603B2 (en) * 2003-09-30 2015-07-21 Intel Corporation Method and apparatus for selective DRAM precharge
US20050097291A1 (en) * 2003-10-31 2005-05-05 Infineon Technologies North America Corp. Multiple data rate bus using return clock
US7042792B2 (en) * 2004-01-14 2006-05-09 Integrated Device Technology, Inc. Multi-port memory cells for use in FIFO applications that support data transfers between cache and supplemental memory arrays
US7293158B2 (en) * 2005-03-02 2007-11-06 International Business Machines Corporation Systems and methods for implementing counters in a network processor with cost effective memory
KR100746229B1 (ko) 2006-07-07 2007-08-03 삼성전자주식회사 반도체 메모리 장치
US9396116B2 (en) 2013-11-26 2016-07-19 Globalfoundries Inc. Write and read collision avoidance in single port memory devices
US8995210B1 (en) * 2013-11-26 2015-03-31 International Business Machines Corporation Write and read collision avoidance in single port memory devices
JP6398309B2 (ja) * 2013-11-27 2018-10-03 株式会社リコー 情報処理装置、および情報処理方法
US10410698B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Skew reduction of a wave pipeline in a memory device
CN112216339A (zh) * 2020-10-22 2021-01-12 深圳佰维存储科技股份有限公司 Dram测试方法、装置、可读存储介质及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402388A (en) * 1993-12-16 1995-03-28 Mosaid Technologies Incorporated Variable latency scheme for synchronous memory
US5655105A (en) * 1995-06-30 1997-08-05 Micron Technology, Inc. Method and apparatus for multiple latency synchronous pipelined dynamic random access memory
JP2817679B2 (ja) * 1995-09-20 1998-10-30 日本電気株式会社 半導体メモリ
JP2904076B2 (ja) * 1995-11-10 1999-06-14 日本電気株式会社 半導体記憶装置
JP3183184B2 (ja) * 1996-08-09 2001-07-03 日本電気株式会社 クロック同期型半導体記憶装置

Also Published As

Publication number Publication date
KR20000043978A (ko) 2000-07-15
US6147926A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
KR100304963B1 (ko) 반도체메모리
US6262938B1 (en) Synchronous DRAM having posted CAS latency and method for controlling CAS latency
JP4345204B2 (ja) 半導体記憶装置
KR100240539B1 (ko) 입력 버퍼 회로의 소모 전류가 저감된 동기형 반도체 기억 장치
JP4535747B2 (ja) ドメインクロシング回路
US7038972B2 (en) Double data rate synchronous dynamic random access memory semiconductor device
US7102939B2 (en) Semiconductor memory device having column address path therein for reducing power consumption
US6982924B2 (en) Data output control circuit
KR100638747B1 (ko) 반도체 기억 소자의 클럭 생성 장치 및 방법
JPH11224486A (ja) 同期型メモリ装置
JP2000339966A (ja) 半導体メモリ装置のデータ入力回路及びデータ入力方法
KR100362193B1 (ko) 디디알 동기식 메모리 장치의 데이터 출력 장치
KR100583152B1 (ko) 데이터 억세스타임 측정모드를 갖는 반도체 메모리 소자
JP2001210077A (ja) 半導体メモリ素子のオートプリチャージ装置
JP4027709B2 (ja) 半導体メモリ装置の入力回路
KR20010007462A (ko) 동기형 반도체 기억 장치
JP4121690B2 (ja) 半導体記憶装置
JP5568204B2 (ja) 半導体記憶装置
JP4220621B2 (ja) 半導体集積回路
US6714471B2 (en) Semiconductor memory device having preamplifier with improved data propagation speed
US7586798B2 (en) Write circuit of memory device
JP2003187574A (ja) 同期式半導体メモリ装置
KR100536598B1 (ko) 클럭활성화 시점을 선택하는 반도체메모리장치
KR100537205B1 (ko) 입력 데이터 스트로브와 출력 데이터 스트로브가 분리된반도체메모리 장치
KR100505593B1 (ko) 동기식 디램 및 이의 데이터 출력 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee