DE102014115815B4 - Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls - Google Patents

Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls Download PDF

Info

Publication number
DE102014115815B4
DE102014115815B4 DE102014115815.6A DE102014115815A DE102014115815B4 DE 102014115815 B4 DE102014115815 B4 DE 102014115815B4 DE 102014115815 A DE102014115815 A DE 102014115815A DE 102014115815 B4 DE102014115815 B4 DE 102014115815B4
Authority
DE
Germany
Prior art keywords
section
layer
dielectric coating
metallization
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014115815.6A
Other languages
English (en)
Other versions
DE102014115815A1 (de
Inventor
Ulrich Thomas Hunger
Carsten Ehlers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014115815.6A priority Critical patent/DE102014115815B4/de
Priority to CN201510708276.XA priority patent/CN105575936B/zh
Priority to US14/925,394 priority patent/US9651979B2/en
Publication of DE102014115815A1 publication Critical patent/DE102014115815A1/de
Application granted granted Critical
Publication of DE102014115815B4 publication Critical patent/DE102014115815B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung eines Schaltungsträgers mit den Schritten:Bereitstellen eines dielektrischen Isolationsträgers (20), auf den eine obere Metallisierungsschicht (21) aufgebracht ist, die einen Metallisierungsabschnitt (25) aufweist, wobei der Metallisierungsabschnitt (25) eine dem Isolationsträger (20) zugewandte Unterseite (25b) aufweist, eine dem Isolationsträger (20) abgewandte Oberseite (25t), sowie eine ringförmig geschlossene Seitenfläche (25s), die den Metallisierungsabschnitt (25) seitlich begrenzt und die sich durchgehend zwischen der Oberseite (25t) und der Unterseite (25b) erstreckt; undErzeugen einer dielektrischen Beschichtung (3), die auf der Seitenfläche (25s) und der Oberseite (25t) aufliegt und die sich durchgehend von der Seitenfläche (25s) bis auf die Oberseite (25t) erstreckt;wobei die Oberseite (25t) einen ersten zusammenhängenden Abschnitt (25m) aufweist, der von der Seitenfläche (25s) beabstandet ist und der nicht von der dielektrischen Beschichtung (3) bedeckt ist;wobei die dielektrische Beschichtung (3) dadurch erzeugt wird, dassein dielektrisches Material als geschlossene Schicht (3') auf den Metallisierungsabschnitt (25) aufgebracht und dabei stoffschlüssig mit diesem verbunden wird, und die geschlossene Schicht (3') geöffnet wird, so dass der zusammenhängende Abschnitt (25m) frei liegt;wobei das Öffnen der geschlossenen Schicht (3') durch Photostrukturierung erfolgt, indem- die geschlossene Schicht (3') als photopositive oder photonegative lichtempfindliche Schicht ausgebildet ist, die selektiv belichtet und danach im Bereich des zusammenhängenden Abschnitts (25m) geöffnet wird, während aus einem verbleibenden Teil der geschlossenen Schicht (3') die dielektrische Beschichtung (3) gebildet wird; oder- auf der geschlossenen Schicht (3') eine strukturierte Maske (8) erzeugt und die geschlossene Schicht (3') unter Verwendung der strukturierten Maske (8) derart strukturiert wird, dass sie im Bereich des zusammenhängenden Abschnitts (25m) geöffnet wird, während aus einem verbleibenden Teil der geschlossenen Schicht (3') die dielektrische Beschichtung (3) gebildet wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Schaltungsträgers, ein Verfahren zur Herstellung einer Halbleiteranordnung, sowie ein Verfahren zum Betrieb einer Halbleiteranordnung und ein Verfahren zur Herstellung eines Halbleitermoduls.
  • Mit Hilfe von Schaltungsträgern werden häufig elektrische Schaltungsanordnungen realisiert, bei deren Betrieb die Schaltungsträger hohen elektrischen Spannungen ausgesetzt sind. Hierbei kann es zu unerwünschten Spannungsüberschlägen oder Teilentladungen kommen.
  • Die EP 2 302 676 A1 beschreibt ein Aluminiumnitrid-Substrat, das mit einer Kupferschicht versehen ist. Die seitlichen Ränder der Kupferschicht werden in einem PECVD-Abscheideverfahren mit Siliziumnitrid-Schichten abgedeckt, die sich ausgehend von dem Aluminiumnitrid-Substrat bis auf die Oberseite der Kupferschicht erstrecken. Vor dem Abscheiden der Siliziumnitrid-Schichten werden diejenigen Bereiche der Kupferschicht, die mit Chips, Bonddrähten, Pins, Anschlüssen etc. versehen werden sollen, mit einer Maske abgedeckt, da auf diesen Bereichen kein Siliziumnitrid abgeschieden werden soll.
  • Die EP 0 921 565 A2 beschreibt ein Keramiksubstrat, das mit einer Kupferschicht versehen ist. Die seitlichen Ränder der Kupferschicht sind mit einem isolierenden Material wie Epoxid- oder Polyesterharz abgedeckt, das sich ausgehend von dem Keramiksubstrat bis auf die Oberseite der Kupferschicht erstreckt.
  • Die DE 101 30 517 A1 beschreibt ein Hochspannungsmodul mit einem Metall-Keramik-Substrat. An den Außenkanten des Metall-Keramik-Substrats weist das Hochspannungsmodul einen Verguss mit einem Gel auf, das schwach leitfähige Partikel enthält, oder Partikel, die eine höhere Dielektrizitätskonstante als das Gel aufweisen.
  • Die US 2005 / 0 150 683 A1 betrifft Trägersubstrate zur Verwendung beim Verpacken auf Waferebene (engl.: „waver level packaging“). Bei diesem Verfahren wird eine Leiterbahn, die an einem Pad endet, mit einer dielektrischen Schicht abgedeckt, die zumindest einen Teil des Pads frei lässt.
  • Die US 2007 / 0 243 404 A1 beschreibt ein Glas-Substrat, das stapelartig übereinander liegende Metallschichten aufweist. Auf das Glas-Substrat ist seitlich neben den übereinander liegenden Metallschichten eine isolierende Schicht aufgebracht, die die übereinander liegenden Metallschichten überragt und im Randbereich abdeckt. Oberhalb der Metallschichten weist die isolierende Öffnung auf, in deren Bereich die Metallschichten mit einem elektronischen Bauelement bestückt werden können.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung eines Schaltungsträgers bereitzustellen, der eine hohe Festigkeit gegenüber Spannungsüberschlägen und eine hohe Teilentladungsfestigkeit aufweist. Eine weitere Aufgabe besteht darin, ein Verfahren zur Herstellung einer Halbleiteranordnung bereitzustellen, die eine hohe Festigkeit gegenüber Spannungsüberschlägen und eine hohe Teilentladungsfestigkeit aufweist. Noch eine andere Aufgabe besteht darin, ein Verfahren zum Betrieb einer Halbleiteranordnung bereitzustellen, bei dem allenfalls geringfügige Teilentladungen auftreten.
  • Diese Aufgaben werden durch ein Verfahren zur Herstellung eines Schaltungsträgers gemäß Patentanspruch 1, durch ein Verfahren zur Herstellung einer Halbleiteranordnung gemäß Patentanspruch 9 bzw. durch ein Verfahren zum Betrieb einer Halbleiteranordnung gemäß Patentanspruch 12 bzw. durch ein Verfahren zur Herstellung eines Halbleitermoduls gemäß Patentanspruch 14 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein erster Aspekt betrifft ein Verfahren zur Herstellung eines Schaltungsträgers. Hierzu wird ein dielektrischer Isolationsträger bereitgestellt, auf den eine obere Metallisierungsschicht aufgebracht ist, welche einen Metallisierungsabschnitt enthält. Der Metallisierungsabschnitt weist eine dem Isolationsträger zugewandte Unterseite auf, eine dem Isolationsträger abgewandte Oberseite, sowie eine ringförmig geschlossene Seitenfläche, die den Metallisierungsabschnitt seitlich begrenzt und die sich durchgehend zwischen der Oberseite und der Unterseite erstreckt. Weiterhin wird eine dielektrische Beschichtung erzeugt, die auf der Seitenfläche und der Oberseite aufliegt und die sich durchgehend von der Seitenfläche bis auf die Oberseite erstreckt. Die Oberseite weist einen ersten zusammenhängenden Abschnitt auf, der von der Seitenfläche beabstandet ist und der nicht von der dielektrischen Beschichtung bedeckt ist. Die die dielektrische Beschichtung wird dadurch erzeugt, dass ein dielektrisches Material als geschlossene Schicht auf den Metallisierungsabschnitt aufgebracht und dabei stoffschlüssig mit diesem verbunden und die geschlossene Schicht geöffnet wird, so dass der zusammenhängende Abschnitt frei liegt. Das Öffnen der geschlossenen Schicht erfolgt durch Photostrukturierung, indem die geschlossene Schicht als photopositive oder photonegative lichtempfindliche Schicht ausgebildet ist, die selektiv belichtet und danach im Bereich des zusammenhängenden Abschnitts geöffnet wird, während aus einem verbleibenden Teil der geschlossenen Schicht die dielektrische Beschichtung gebildet wird, oder indem auf der geschlossenen Schicht eine strukturierte Maske erzeugt und die geschlossenen Schicht unter Verwendung der strukturierten Maske derart strukturiert wird, dass sie im Bereich des zusammenhängenden Abschnitts geöffnet wird, während aus einem verbleibenden Teil der geschlossenen Schicht die dielektrische Beschichtung gebildet wird.
  • Gemäß einem zweiten Aspekt lässt sich mit einem Schaltungsträger, der gemäß dem ersten Aspekt hergestellt ist, eine Halbleiteranordnung erzeugen. Hierzu wird ein Halbleiterbauteil bereitgestellt, das eine erste Elektrode und eine zweite Elektrode aufweist. Der zusammenhängende Abschnitt wird mit dem Halbleiterbauteil bestückt, indem das Halbleiterbauteil an der zweiten Elektrode mittels einer Verbindungsschicht stoffschlüssig mit dem zusammenhängenden Abschnitt verbunden wird.
  • Gemäß einem dritten Aspekt wird zum Betrieb einer gemäß dem zweiten Aspekt hergestellten Halbleiteranordnung eine elektrische Spannung von wenigstens 10 V zwischen der ersten Elektrode und der zweiten Elektrode angelegt.
  • Gemäß einem vierten Aspekt wird bei einem Verfahren zur Herstellung eines Halbleitermoduls eine Halbeiteranordnung mit einem Verfahren gemäß dem zweiten Aspekt hergestellt. Außerdem wird ein Modulgehäuses bereitgestellt. Die Halbleiteranordnung wird mit dem Modulgehäuse verbunden. Nachfolgend wird eine dielektrische Vergussmasse, die optional eine kleinere Dielektrizitätskonstante und/oder eine kleinere Durchbruchfeldstärke aufweist als die dielektrische Beschichtung, so in das Modulgehäuse eingefüllt, dass die dielektrische Vergussmasse die dielektrische Beschichtung kontaktiert.
  • Diese sowie weitere Aspekte der Erfindung werden nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Es zeigen:
    • 1 einen Querschnitt durch einen Schaltungsträger.
    • 2 eine Draufsicht auf den Schaltungsträger gemäß 1.
    • 3 einen Querschnitt durch den Schaltungsträger gemäß 1 nach dem Aufbringen einer dielektrischen Beschichtung.
    • 4 eine Draufsicht auf den mit der dielektrischen Beschichtung versehenen Schaltungsträger gemäß 3.
    • 5 einen Querschnitt durch den mit der dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger gemäß 3.
    • 6 eine Draufsicht auf den mit der dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger gemäß 5.
    • 7 einen Schritt während eines ersten Verfahrens zur Herstellung eines mit einer dielektrischen Beschichtung versehenen Schaltungsträgers.
    • 8 einen Schritt während eines zweiten Verfahrens zur Herstellung eines mit einer dielektrischen Beschichtung versehenen Schaltungsträgers.
    • 9 einen Schritt während eines dritten Verfahrens zur Herstellung eines mit einer dielektrischen Beschichtung versehenen Schaltungsträgers.
    • 10 bis 12 verschiedene Schritte während noch eines vierten Verfahrens zur Herstellung eines mit einer dielektrischen Beschichtung versehenen Schaltungsträgers.
    • 13 einen Querschnitt einen mit einer dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger.
    • 14 eine Draufsicht auf den mit der dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger gemäß 13.
    • 15 eine Draufsicht auf einen einer dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger, bei dem die dielektrische Beschichtung einen Steg aufweist, der einen zusammenhängenden Oberflächenabschnitt eines Metallisierungsabschnitts unterteilt.
    • 16 einen mit einer dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger bei angelegter Spannung.
    • 17 einen Querschnitt durch einen gemäß 5 ausgebildeten Schaltungsträger, bei dem die dielektrische Beschichtung bis zum seitlichen Rand des Isolationsträgers reicht.
    • 18 eine Draufsicht auf den mit der dielektrischen Beschichtung versehenen und mit einem Halbleiterchip bestückten Schaltungsträger gemäß 17.
    • 19 einen Querschnitt durch einen mit einer dielektrischen Beschichtung versehenen, bestückten Schaltungsträger, bei dem die dielektrische Beschichtung einen Steg aufweist, der auf einem Metallisierungsabschnitt aufliegt und auf diesem zwei Kontaktflächen des Metallisierungsabschnitts separiert.
    • 20 eine Draufsicht auf den Schaltungsträger gemäß 19.
    • 21 einen Querschnitt durch ein Halbleitermodul, in dem ein bestückter Schaltungsträger verbaut ist.
  • Die Darstellung in den Figuren ist nicht maßstäblich. Sofern nicht anders angegeben, bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder gleichwirkende Elemente.
  • 1 zeigt einen Querschnitt durch einen Schaltungsträger 2, und 2 eine Draufsicht. Die Schnittebene E1-E1 der Ansicht gemäß 1 ist in 2 dargestellt. Der Schaltungsträger 2 weist einen dielektrischen Isolationsträger 20 mit einer Oberseite 20t auf, auf die eine obere Metallisierungsschicht 21 aufgebracht ist, sowie eine optionale untere Metallisierungsschicht 22, die auf eine der Oberseite 20t abgewandte Unterseite 20b des dielektrischen Isolationsträgers 20 aufgebracht ist. Sofern eine obere und eine untere Metallisierungsschicht 21, 22 vorhanden sind, können sich diese also auf einander entgegengesetzten Seiten des Isolationsträgers 20 befinden. Die obere Metallisierungsschicht 21 kann bei Bedarf strukturiert sein, so dass sie Leiterbahnen aufweist, die beispielsweise zur elektrischen Verschaltung und/oder zur Chipmontage genutzt werden können. Der dielektrische Isolationsträger 20 kann dazu verwendet werden, die obere Metallisierungsschicht 21 und die untere Metallisierungsschicht 22 elektrisch voneinander zu isolieren. In jedem Fall weist die obere Metallisierungsschicht 21 zumindest einen zusammenhängenden Metallisierungsabschnitt 25 auf. Bei dem gezeigten Beispiel sind mehrere solcher Metallisierungsabschnitte 25 vorhanden, die voneinander beabstandet sind.
  • Bei dem Schaltungsträger 2 kann es sich um ein Keramiksubstrat handeln, bei dem der Isolationsträger 20 als dünne Schicht ausgebildet ist, die Keramik aufweist oder aus Keramik besteht. Als Materialien für die obere Metallisierungsschicht 21 und, soweit vorhanden, die untere Metallisierungsschicht 22 eignen sich elektrisch gut leitende Metalle wie beispielsweise Kupfer oder Kupferlegierungen, Aluminium oder Aluminiumlegierungen, aber auch beliebige andere Metalle oder Legierungen. Sofern der Isolationsträger 20 Keramik aufweist oder aus Keramik besteht, kann es sich bei der Keramik beispielsweise um Aluminiumoxid (Al2O3) oder Aluminiumnitrid (AIN) oder Siliziumnitrid (Si3N4) oder Zirkoniumoxid (ZrO2) handeln, oder um eine Mischkeramik, die neben zumindest einem der genannten Keramikmaterialien noch wenigstens ein weiteres, von diesem verschiedenes Keramikmaterial aufweist. Zum Beispiel kann ein Schaltungsträger 2 als DCB-Substrat (DCB = Direct Copper Bonding), als DAB-Substrat (DAB = Direct Aluminum Bonding), als AMB-Substrat (AMB = Active Metal Brazing) oder als IMS-Substrat (IMS = Insulated Metal Substrate) ausgebildet sein. Die obere Metallisierungsschicht 21 und, soweit vorhanden, die untere Metallisierungsschicht 22 können, unabhängig voneinander, jeweils eine Dicke im Bereich von 0,05 mm bis 2,5 mm aufweisen. Die Dicke des Isolationsträgers 20 kann z. B. im Bereich von 0,1 mm bis 2 mm liegen. Größere oder kleinere als die angegebenen Dicken sind jedoch ebenfalls möglich.
  • Wie sich aus der Zusammenschau der 1 und 2 ergibt, weist ein jeder zusammenhängende Metallisierungsabschnitt 25 eine dem Isolationsträger 20 zugewandte Unterseite 25b auf, eine dem Isolationsträger 20 abgewandte Oberseite 25t, und eine ringförmig geschlossene Seitenfläche 25s. Die ringförmig geschlossene Seitenfläche 25s begrenzt den Metallisierungsabschnitt 25 seitlich und sie erstreckt sich durchgehend zwischen der Oberseite 25t und der Unterseite. Zwischen der Oberseite 25t und der Seitenfläche 25s ist eine ringförmig geschlossene Kante 25k ausgebildet.
  • Um beim späteren Betrieb die Neigung zu Spannungsüberschlägen und Teilentladungen im Bereich der Kante 25k zu verringern, wird auf dem Metallisierungsabschnitt 25 jeweils eine feste dielektrische Beschichtung 3 erzeugt, die auf der Seitenfläche 25s und der Oberseite 25t aufliegt und die sich durchgehend von der Seitenfläche 25s bis auf die Oberseite 25t erstreckt, was unten in 3 im Querschnitt sowie in 4 in Draufsicht gezeigt ist. Anders ausgedrückt verläuft die dielektrische Beschichtung 3 des Metallisierungsabschnitts 25 um die Kante 25k herum. In 4 ist der Verlauf der durch die dielektrische Beschichtung 3 verdeckten Kanten 25k gestrichelt dargestellt. Optional kann die dielektrische Beschichtung 3 die Kante 25k eines Metallisierungsabschnitts 25 über deren gesamte Länge umgreifen. Alternativ kann die Kante 25k aber auch abschnittweise nicht von der dielektrischen Beschichtung 3 bedeckt sein, beispielsweise in Abschnitten, in denen beim späteren Betrieb keine allzu hohen elektrischen Feldstärken und damit keine Spannungsüberschläge und Teilentladungen zu erwarten sind. Ebenfalls optional kann die dielektrische Beschichtung 3 die Seitenfläche 25s eines Metallisierungsabschnitts 25 vollständig bedecken.
  • Wie 4 außerdem zu entnehmen ist, kann die Oberseite 25t eines Metallisierungsabschnitts 25 einen zusammenhängenden Abschnitt 25m aufweisen, der von der Seitenfläche 25s beabstandet ist und der nicht von der dielektrischen Beschichtung 3 bedeckt ist. Optional kann ein zusammenhängender Abschnitt 25m ringförmig von einem auf der Oberseite 25t angeordneten Abschnitt 25r der dielektrischen Beschichtung 3 umschlossen sein.
  • Im Bereich eines zusammenhängenden Abschnitts 25m kann der betreffende Metallisierungsabschnitt 25 frei liegen und jeweils mit einem oder mehreren elektronischen Bauteilen bestückt werden. Als Beispiel hierfür sind in 3 zwei bereitgestellte elektronische Bauteile 1 gezeigt, die mittels eines Verbindungsmittels 4 jeweils im Bereich eines zusammenhängenden Abschnitts 25m mit einem Metallisierungsabschnitt 25 verbunden werden sollen.
  • Grundsätzlich können beliebige elektronische Bauteile 1 verwendet werden. Insbesondere kann ein solches elektronisches Bauteil 1 ein beliebiges aktives oder passives Bauelement enthalten. Auch ist es möglich, dass in einem elektronischen Bauteil 1 ein oder mehrere aktive elektronische Bauelemente und ein oder mehrere passive elektronische Bauelemente miteinander integriert sind. Jedes elektronische Bauteil 1 weist eine erste Elektrode 11 und mindestens eine zweite Elektrode 12 auf.
  • Beispielsweise kann ein elektronisches Bauteil 1 als Halbleiterchip ausgebildet sein und einen Halbleiterkörper 10 aufweisen. Bei den Elektroden 11 und 12 kann es sich dann jeweils um eine Chipmetallisierung handeln, die auf den Halbleiterkörper 10 aufgebracht ist.
  • Ein optionales Bauteil 1 kann zum Beispiel eine Diode enthalten, oder einen steuerbaren Halbleiterschalter, der über einen Steuereingang (z. B. einen Gate- oder Basiseingang 13, wie er später in 6 gezeigt ist) angesteuert werden kann, beispielsweise einen MOSFET (Metal Oxide Semiconductor Field Effect Transistor), einen IGBT (Insulated Gate Bipolar Transistor), einen Thyristor, einen JFET (Junction Field Effect Transistor), einen HEMT (High Electron Mobility Transistor). Bei der ersten Elektrode 11 und der zweite Elektrode 12 eines Bauteils 1 kann es sich zum Beispiel um Anode bzw. Kathode, um Kathode bzw. Anode, um Source bzw. Drain, um Drain bzw. Source, um Emitter bzw. Kollektor oder um Kollektor bzw. Emitter des betreffenden Bauelements handeln.
  • Um ein elektrisches Bauteil 1 auf einem zusammenhängenden Abschnitt 25m zu montieren, wird jeweils ein in 3 schematisch dargestelltes Verbindungsmittel 4' verwendet, das zwischen dem zusammenhängenden Abschnitt 25m und dem darauf zu montierenden Bauteil 1 angeordnet wird. Aus dem Verbindungsmittel 4' entsteht während des Bestückens eine Verbindungsschicht 4, die das Bauteil 1 fest und stoffschlüssig mit dem zusammenhängenden Abschnitt 25m verbindet, was im Ergebnis in 5 im Querschnitt und in 6 in Draufsicht gezeigt ist.
  • Optional kann eine beliebige Elektrode des elektrischen Bauteils 1, in dem gezeigten Beispiel ist dies die zweite Elektrode 12, durch die Verbindungsschicht 4 elektrisch leitend mit einem Metallisierungsabschnitt 25 verbunden sein. In diesem Fall ist die Verbindungsschicht 4 elektrisch leitend und grenzt außerdem sowohl an die betreffende Elektrode (hier: die zweite Elektrode 12) als auch an den zusammenhängenden Abschnitt 25m des betreffenden Metallisierungsabschnitts 25 an.
  • Sofern als Verbindungsmittel 4' ein Lot verwendet wird, kann die dielektrische Beschichtung 3 auch als Lötstopp eingesetzt werden. Hierbei kann das Lot 4', wenn es während der Montage des elektrischen Bauteils 1 auf dem zusammenhängenden Abschnitt 25m aufgeschmolzen wird, im flüssigen Zustand und später auch im erstarrten Zustand bis an die dielektrische Beschichtung 3 heranreichen. Entsprechend kann auch bei der fertigen Halbleiteranordnung eine als Lotschicht ausgebildete, feste Verbindungsschicht 4 bis an die dielektrische Beschichtung 3 heranreichen.
  • Wie der Draufsicht gemäß 6 zu entnehmen ist, kann ein Bauteil 1, das ein steuerbares Bauelement, beispielsweise einen steuerbaren Halbleiterschalter, enthält, eine Steuerelektrode 13 aufweisen. Wie 6 ebenfalls zu entnehmen ist, kann die obere Metallisierungsschicht 21 eines Schaltungsträger 2 auch Metallisierungen 25 aufweisen, deren Kanten 25k wie erläutert - vollständig oder abschnittweise - von der dielektrischen Beschichtung 3 bedeckt sind, ohne dass die betreffende Metallisierung 25 bzw. ein zusammenhängender Abschnitt 25m dieser Metallisierung 25 mit einem aktiven oder passiven elektronischen Bauteil bestückt ist. Eine solche Metallisierung 25 kann beispielsweise als Leiterbahn verwendet werden, an die ein elektrischer Leiter durch Drahtbonden, Löten, Schweißen, Kleben oder Sintern angeschlossen ist. In diesem Zusammenhang wird ein elektrischer Leiter nicht als „elektrisches Bauelement“ verstanden.
  • Nachfolgend wird anhand verschiedener Beispiele erläutert, wie ein Schaltungsträger 2 mit einer dielektrischen Beschichtung 3 versehen werden kann, insbesondere mit einer dielektrischen Beschichtung 3, die die vorangehend erläuterten strukturellen Eigenschaften aufweist. In jedem Fall wird die dielektrische Beschichtung 3 dadurch erzeugt, dass ein dielektrisches Material zumindest teilweise auf einen Metallisierungsabschnitt 25 aufgebracht und dabei stoffschlüssig und fest mit diesem verbunden wird.
  • Gemäß einer nicht erfindungsgemäßen Variante wird ein Vorprodukt 3" der dielektrischen Beschichtung 3, beispielsweise eine Paste, unter Verwendung eine Schablone 9 bzw. eines Siebes auf den Schaltungsträger 2 aufgebracht. Die Schablone 9 bzw. das Sieb ist so ausgestaltet, dass sie oberhalb der Kanten 25k, die durch eine dielektrische Beschichtung 3 geschützt werden soll, eine oder mehrere Öffnungen aufweist, so dass das durch die Öffnungen hindurch auf den Schaltungsträger 2 aufgebrachte Vorprodukt 3" die Kante 25k überdeckt. Demgegenüber können zusammenhängende Abschnitte 25m, die später mit einem elektrischen Bauelement 1 bestückt und/oder durch einen elektrischen Leiter kontaktiert werden sollen, durch die Schablone 9 oder das Sieb abgedeckt werden, so dass auf den Abschnitten 25m kein Auftrag des Vorproduktes 3" auf dem Schaltungsträger 2 erfolgt. Das aufgetragene Vorprodukt 3" kann dann ausgehärtet werden und - zuvor oder danach - kann die Schablone 9 oder das Sieb entfernt werden. Im Ergebnis bildet das Vorprodukt 3" nach dem Aushärten die dielektrische Beschichtung 3.
  • Durch die Verwendung einer Schablone 9 oder eines Siebs wird die dielektrische Beschichtung 3 dadurch erzeugt, dass ein dielektrisches Material, also das Vorprodukt 3", auf den Metallisierungsabschnitt 25 aufgebracht und dabei stoffschlüssig mit diesem verbunden wird. Das Aufbringen kann dabei so erfolgen, dass der zusammenhängende Abschnitt 25m während des Aufbringens des dielektrischen Materials nicht mit einem Material bedeckt ist, das identisch ist mit dem dielektrischen Material des Vorprodukts 3".
  • Wie in 7 gezeigt ist, kann es sich bei dem Vorprodukt 3" um eine Paste handeln, die mittels eines Rakels 40 über die Schablone 9 bzw. das Sieb gezogen und dabei in die Öffnungen der Schablone 9 bzw. des Siebs gepresst wird (Schablonen- bzw. Siebdruck).
  • Grundsätzlich kann ein Vorprodukt 3" jedoch auch mit beliebigen anderen Verfahren aufgebracht werden, beispielsweise mittels physikalischer Gasphasenabscheidung (PVD = Physical Vapor Deposition), mittels chemischer Gasphasenabscheidung (CVD = Chemical Vapor Deposition), mittels Aufsprühen, durch Rotationsbeschichten („spin coating“ oder „spin-on“), oder mittels Tauchen.
  • Anstelle als Paste kann ein Vorprodukt 3" auch als Flüssigkeit auf den Schaltungsträger 2 aufgebracht oder aus der Gasphase auf diesem abgeschieden werden. Ebenso ist es möglich, als Vorprodukt 3" eine gestanzte Folie zu verwenden, die dann auf den Schaltungsträger 2 aufgelegt und beispielsweise thermisch erweicht wird, so dass sie sich um die Kante 25k herum an den Metallisierungsabschnitt 25 anlegt und nach dem anschließenden Abkühlen verfestigt und dabei fest und stoffschlüssig mit dem Metallisierungsabschnitt 25 verbindet.
  • Erfindungsgemäß wird die dielektrische Beschichtung 3 dadurch erzeugt, dass zunächst ein dielektrisches Material als geschlossene Schicht 3' auf den Metallisierungsabschnitt 25 aufgebracht und dabei stoffschlüssig mit diesem verbunden wird. Der Metallisierungsabschnitt 25 kann dabei vollständig von der geschlossenen Schicht 3' überdeckt sein. Danach wird die geschlossene Schicht 3' im Bereich des zusammenhängenden Abschnitts 25m geöffnet, so dass der zusammenhängende Abschnitt 25m frei liegt. Der dann frei liegende zusammenhängende Abschnitt 25m kann optional mit einem oder mehreren elektrischen Bauteilen 1 bestückt und/oder mittels eines elektrischen Leiters elektrisch angeschlossen werden.
  • Bei den Beispielen gemäß den 8 und 9 ist die geschlossene Schicht 3' als photosensitive Schicht ausgebildet und kann somit photolithographisch strukturiert werden. Das hierbei zur Belichtung verwendete Licht ist jeweils durch eine Vielzahl von Pfeilen schematisch dargestellt.
  • Bei dem Beispiel gemäß 8 ist die geschlossene Schicht 3' als photopositive Schicht ausgebildet, bei der die nach dem Aufbringen auf den Schaltungsträger 2 bereits verfestigte geschlossene Schicht 3' selektiv belichtet und in den belichteten Bereichen mittels eines Entwicklers entfernt und damit geöffnet wird, während die unbelichteten Reste der geschlossenen Schicht 3' auf dem Schaltungsträger 2 zurückbleiben. Die unbelichteten Reste können dann die dielektrische Beschichtung 3 bilden, oder die dielektrische Beschichtung 3 wird aus den unbelichteten Resten hergestellt. Als geeignetes Material für eine photopositive Schicht eignen sich beispielsweise herkömmliche Photopositiv-Lacke, wie sie in der elektronischen Fertigungstechnik, beispielsweise bei der Herstellung von Leiterplatten oder Halbleiterbauelementen, eingesetzt werden.
  • Bei dem Beispiel gemäß 9 ist die geschlossene Schicht 3' als photonegative Schicht ausgebildet, die nach dem Aufbringen auf den Schaltungsträger 2 selektiv belichtet wird. Hierbei polymerisiert das Material der geschlossenen Schicht 3' in den belichteten Bereichen und verbindet sich fest mit dem Schaltungsträger 2. Beim nachfolgenden Entwickeln werden die unbelichteten Reste der geschlossenen Schicht 3' entfernt und die geschlossene Schicht 3' dadurch geöffnet. Das polymerisierte Material kann dann die dielektrische Beschichtung 3 bilden, oder die dielektrische Beschichtung 3 wird aus dem polymerisierten Material hergestellt. Als geeignetes Material für eine photonegative Schicht eignen sich beispielsweise herkömmliche Photonegativ-Lacke, wie sie in der elektronischen Fertigungstechnik, beispielsweise bei der Herstellung von Leiterplatten oder Halbleiterbauelementen, eingesetzt werden.
  • Das selektive Belichten kann auf beliebige Weise erfolgen, zum Beispiel unter Verwendung einer geeignet strukturierten Maske 5 (8) oder 6 (9). Da die geschlossene Schicht 3' bei dem Beispiel gemäß 8 photopositiv ist und ihre belichteten Teile später entfernt werden, ist die Maske 5 oberhalb der späteren zusammenhängenden Abschnitte 25m, also oberhalb der zu öffnenden Bereiche, ebenfalls geöffnet. Demgegenüber ist die Maske 6 gemäß 9 oberhalb der späteren zusammenhängenden Abschnitte 25m, also oberhalb der zu öffnenden Bereiche, geschlossen, da die geschlossene Schicht 3' bei dem Beispiel gemäß 9 photonegativ ist und ihre unbelichteten Teile später entfernt werden.
  • Die Masken 5 bzw. 6 können wie dargestellt vom Schaltungsträger 2 und der geschlossenen Schicht 3' beabstandet sein, alternativ aber auch auf dieser aufliegen oder mittels einer Optik projiziert werden.
  • Im Ergebnis liegt jeweils ein mit einer dielektrischen Beschichtung 3 versehener Schaltungsträger 2 vor, wie er unter Bezugnahme auf die vorangehenden Figuren erläutert bzw. nachfolgend bestückt wurde.
  • Gemäß einem weiteren, anhand der 10 bis 12 erläuterten Beispiel kann auf der geschlossenen Schicht 3' auch eine strukturierte Ätzmaske 8 erzeugt werden. Hierzu wird auf die dem Schaltungsträger 2 abgewandte Seite der geschlossenen Schicht 3' eine Photoresistschicht 8' aufgebracht und, beispielsweise mittels einer strukturierten Maske 7, selektiv belichtet. Die Photoresistschicht 8' kann - wie dargestellt - photopositiv sein, alternativ auch photonegativ. Als Materialien zur Herstellung der Photoresistschicht 8' eignen sich wiederum die bereits genannten Photonegativ-Lacke oder Photopositiv-Lacke.
  • In jedem Fall ist die Maske 7 so strukturiert, dass die Photoresistschicht 8' nach dem Belichten und dem nachfolgenden Entwickeln oberhalb der zu öffnenden Abschnitte der geschlossenen Schicht 3', also oberhalb der späteren zusammenhängenden Abschnitte 25m, geöffnet ist. 11 zeigt die Anordnung mit der geöffneten Photoresistschicht 8', die die Photomaske 8 bildet.
  • Nun kann die geschlossenen Schicht 3' mittels eines Ätzprozesses, bei dem die geöffnete Photomaske 8 als Ätzmaske verwendet wird, oberhalb der späteren zusammenhängenden Abschnitte 25m geöffnet werden. Als Ätzverfahren eignen sich prinzipiell sowohl isotrope als auch anisotrope Ätzverfahren, und zwar Nassätzverfahren ebenso wie Trockenätzverfahren. Anders als bei isotropen Ätzverfahren lassen sich mit anisotropen Ätzverfahren Unterätzungen im Randbereich der Ätzmaske weitgehend vermeiden.
  • Optional kann das verwendete Ätzmittel 30 so gewählt werden, dass die Ätzung der geschlossenen Schicht 3' selektiv gegenüber der oberen Metallisierungsschicht 21 und optional auch selektiv gegenüber der unteren Metallisierungsschicht 22 erfolgt. Dies ist der Fall, wenn das Ätzmittel 30 zwar die geschlossene Schicht 3' angreift, aber nicht oder zumindest nicht wesentlich die obere Metallisierungsschicht 21 und (soweit vorhanden) die untere Metallisierungsschicht 22. Falls die Ätzung nicht selektiv erfolgt und eine untere Metallisierungsschicht 22 vorhanden ist, kann es sinnvoll sein, diese mit einer Schutzbeschichtung zu versehen und so vor einer Beschädigung durch das Ätzmittel 30 zu schützen.
  • Während die dielektrische Beschichtung 3 bei den bisherigen Beispielen als zusammenhängende strukturierte Schicht ausgebildet war, zeigt 13 im Querschnitt und 14 in Draufsicht, dass eine dielektrische Beschichtung 3 auch zwei oder mehr voneinander beabstandete Abschnitte aufweisen kann. 13 zeigt einen Schnitt durch die in 14 dargestellte Schnittebene E2-E2. Wie insbesondere in 14 gut zu erkennen ist, sind die einzelnen Abschnitte der der dielektrischen Beschichtung 3 jeweils als geschlossener Ring ausgebildet, der eine ringförmig geschlossene Kante 25k genau eines der Metallisierungsabschnitte 25 vollständig überdeckt, sowie optional auch die Seitenfläche 25s des betreffenden Metallisierungsabschnitts 25.
  • Abweichend von den gezeigten Ausführungsbeispielen kann sich die dielektrische Beschichtung 3 auch bis zum seitlichen Rand des Isolationsträgers 20 bzw. dessen Oberseite 20t erstrecken.
  • Wie vorangehend gezeigt wurde, kann ein Metallisierungsabschnitt 25 während des Aufbringens der dielektrischen Beschichtung 3 auf den Schaltungsträger 2 vollständig unbestückt sein, insbesondere nicht mit einem elektronischen Bauteil bestückt sein. Optional kann er aber nach dem Erzeugen der dielektrischen Beschichtung 3 in seinem zusammenhängenden Abschnitt 25m mit einem oder mehreren elektrischen Bauteilen 1 wie erläutert bestückt werden.
  • Unabhängig vom Verfahren ihrer Herstellung kann die fertiggestellte dielektrische Beschichtung 3 grundsätzlich aus einem beliebigen dielektrischen Material bestehen oder ein beliebiges dielektrisches Material aufweisen (soweit das betreffende Herstellungsverfahren nicht bestimmte Materialien ausschließt). Das dielektrische Material kann organisch oder anorganisch sein. Geeignete organische dielektrische Materialien sind beispielsweise Polyimide, Epoxide, Pyrylene, Benzocyclobutene (BCBs), aromatische Polyether, Polyaryle, Fluorpolymere, etc. Geeignete anorganische dielektrische Materialien sind beispielsweise Keramiken, Nicht-Keramiken, amorphes Siliziumdioxid, amorpher Kohlenstoff (DLC = Diamond-Like Carbon), etc. Ebenso kann das dielektrische Material ein Hybrid mit eine organischen und einem anorganischen Material sein, beispielsweis ein Silikon, z.B. ein Spin-on Silikon.
  • Gemäß einer weiteren, in 15 dargestellten Option kann eine Abschnitt 31 einer dielektrische Beschichtung 3 auch dazu genutzt werden, einen zusammenhängenden Abschnitt 25m einer Oberseite 25t eines Metallisierungsabschnitts 25 in Teilabschnitte zu unterteilen, beispielsweise um zu verhindern, dass ein Lot, das zur Montage eines elektrischen Bauteils 1 in auf einem der Teilabschnitte verwendet wird, in den anderen Teilabschnitt verläuft. Dies kann beispielsweise sinnvoll sein, wenn in einem späteren Verfahrensschritt ein elektrisch leitendes Verbindungselement 15, beispielsweise ein Bonddraht, an dem anderen Teilabschnitt angeschlossen, beispielsweise drahtgebondet, werden soll. Alternativ oder zusätzlich kann ein solcher Abschnitt 31 auch dazu genutzt werden, bei der Montage eine elektrischen Bauteils auf einem der Teilabschnitte (z. B. durch Löten) ein Verdrehen oder ein zu starkes Verdrehen gegenüber dem Schaltungsträger 2 zu verhindern.
  • Wie weiterhin 16, die einen Schnitt durch die Schnittebene E3-E3 gemäß 15 zeigt, zu entnehmen ist, kann beim Betrieb einer Halbleiteranordnung, die einen mit einer dielektrischen Beschichtung versehenen Schaltungsträger 2 aufweist, beispielsweise zwischen zwei Metallisierungsabschnitten 25 der oberen Metallisierungsschicht 21, insbesondere auch zwischen zwei benachbarten Metallisierungsabschnitten 25 der oberen Metallisierungsschicht 21, eine elektrische Spannung U1 angelegt werden. Entsprechend kann, sofern eine untere Metallisierungsschicht 22 vorhanden ist, eine elektrische Spannung U3 zwischen einem Metallisierungsabschnitt 25 und der unteren Metallisierungsschicht 22 angelegt werden. Hierbei kann die untere Metallisierungsschicht 22 optional auf Massepotential liegen. Außerdem kann, sofern der Schaltungsträger 2 wie erläutert mit einem aktiven oder passiven Bauteil 1 bestückt ist, zwischen der ersten Elektrode 11 und der zweiten Elektrode 12 des elektrischen Bauteils 1 eine elektrische Spannung U2 angelegt werden. Sofern das elektrische Bauteil 1 auf einem Metallisierungsabschnitt 25 montiert und mit diesem an seiner zweiten Elektrode 12 elektrisch leitend verbunden ist, liegt die elektrische Spannung U2, beispielsweise wenigstens 10 V oder wenigstens 300 V oder gar wenigstens 3 kV, auch zwischen der ersten Elektrode 11 und dem betreffenden Metallisierungsabschnitt 25 an. Die Spannungen U1 und U3 können prinzipiell beliebig gewählt werden. Sie können, unabhängig voneinander, beispielsweise wenigstens 300 V oder gar wenigstens 3 kV betragen.
  • Wie weiterhin in 17 anhand einer modifizierten Ausgestaltung der Anordnung gemäß 5 gezeigt ist, kann sich die dielektrische Beschichtung 3 auch bis zum seitlichen Rand des Isolationsträgers 20 erstrecken, d.h. bis zum seitlichen Rand der der oberen Metallisierungsschicht 21 zugewandten Seite des Isolationsträgers 20. 18 zeigt eine Draufsicht auf den bestückten Schaltungsträger 2 gemäß 17. Ebenfalls in 18 dargestellt ist die Schnittebene E4-E4 der Schnittansicht gemäß 17.
  • Gemäß einer in 19 veranschaulichten optionalen Ausgestaltung kann eine dielektrische Beschichtung 3 auch einen Steg 25w aufweisen, der einen ersten und einen zweiten jeweils zusammenhängenden Abschnitt 25m der Oberseite 25t desselben Metallisierungsabschnitts 25 voneinander separiert. Ein derartiger Steg kann, wie eine dielektrische Beschichtung 3 generell, als Lötstopp verwendet werden, indem er das Ausfließen von flüssigem Lot 4, das sich auf dem ersten und/oder dem zweiten jeweils zusammenhängenden Abschnitt 25m der Oberseite 25t desselben Metallisierungsabschnitts 25 befindet, verhindert. Demgemäß kann das Lot 4 im flüssigen Zustand, aber auch nach seiner Erstarrung, bis an den Steg 25w heran reichen.
  • Ein beliebiger, mit einer dielektrischen Beschichtung 3 versehener Schaltungsträger 2, der optional mit einem oder mehreren elektronischen Bauelementen, insbesondere auch Halbleiterbauelementen, bestückt sein kann, insbesondere also auch jede der hierin beschriebenen Halbleiteranordnungen, kann zur Herstellung eines Halbleitermoduls 100 verwendet werden, das ein ein- oder mehrteiliges Modulgehäuse 6 aufweist, sowie elektrische Außenanschlüsse 72. 21 zeigt noch ein Beispiel für ein derartiges Halbleitermodul 100. Das oder die elektronischen Bauelemente werden dabei im Innenraum des Modulgehäuses 6 angeordnet.
  • Zur Herstellung des Halbleitermoduls 100 wird der mit der dielektrischen Beschichtung 3 versehene und mit zumindest einem Halbleiterbauelement 1 bestückte Schaltungsträger 2 fest mit dem Gehäuse 6 verbunden.
  • Bei dem vorliegenden Beispiel ist der Schaltungsträger 2 hierzu an seiner unteren Metallisierungsschicht 22 mittels einer flächigen Verbindungsschicht 5 stoffschlüssig mit einer Bodenplatte 8 verbunden. Hierbei grenzt die Verbindungsschicht 5 sowohl an den Schaltungsträger 2 (hier: an dessen untere Metallisierungsschicht 22) als auch an die Bodenplatte 8 an. Bei der Verbindungsschicht 5 kann es sich zum Beispiel um eine gesinterte Schicht, um eine Lotschicht oder um eine Klebeschicht handeln, wobei letztere elektrisch isolierend oder elektrisch leitend sein kann. Bei der Bodenplatte 8 kann es sich beispielsweise um eine Metallplatte aus oder mit einem thermisch gut leitenden Material wie beispielsweise Kupfer oder Aluminium handeln. Ebenso kann die Bodenplatte 8 aus einem Metallmatrixkompositmaterial (MMC = metal matrix composite) bestehen. Außerdem kann die Bodenplatte 8 optional eine dünne, beispielsweise galvanisch erzeugte Oberflächenbeschichtung (z. B. aus Nickel) aufweisen, um die Oxidation zu verhindern und die Lötbarkeit zu verbessern. Die feste Verbindung zwischen dem bestückten Schaltungsträger 2 und dem Gehäuse 6 erfolgt mittelbar über die Bodenplatte 8, beispielsweise indem die Bodenplatte 8 mit den Seitenwänden 6s des Gehäuses 6 verschraubt und/oder verklebt wird. Das Verbinden kann so erfolgen, dass die Seitenwände 6s des Gehäuses 6 zusammen mit der Bodenplatte 8 eine dichte Wanne bilden. Die dem Schaltungsträger 2 abgewandte Seite der Bodenplatte 8 bildet dann die frei liegende Unterseite 100b des Halbleitermoduls 100.
  • Gemäß einer alternativen Ausgestaltung sind eine Bodenplatte 8 und damit einhergehend die Verbindungsschicht 5 auch entbehrlich. In diesem Fall kann der mit der dielektrischen Beschichtung 3 versehene und mit zumindest einem Halbleiterbauelement 1 bestückte Schaltungsträger 2 auch direkt fest mit den Seitenwänden 6s dem Gehäuses 6 verbunden werden, beispielsweise durch Verkleben mittels eines Klebstoffs. Hierbei grenzt der Klebstoff sowohl an die Seitenwände 6s als auch an den Schaltungsträger 2 an. Das Verbinden kann so erfolgen, dass die Seitenwände 6s zusammen mit dem Schaltungsträger 2 eine dichte Wanne bilden. Die dem Isolationsträger 20 abgewandte Seite der unteren Metallisierungsschicht 22 bildet dann die frei liegende Unterseite 100b des Halbleitermoduls 100.
  • Unabhängig davon, ob das Halbleitermodul 100 eine Bodenplatte 8 und eine Verbindungsschicht 5 aufweist oder nicht, kann es an seiner Unterseite 100b mit einem Kühlkörper in thermischen Kontakt gebracht werden. Zwischen die Unterseite 100b und den Kühlkörper kann optional noch ein Wärmeübergangsmaterial (TIM = Thermal Interface Material), z.B. eine Wärmleitpaste oder eine Wärmeleitfolie, eingebracht werden, die sowohl die Unterseite 100b des Halbleitermoduls 100 als auch den Kühlkörper kontaktiert.
  • Das Halbleitermodul 100 weist weiterhin elektrische Außenanschlüsse 72 auf, die an einer der Unterseite 100b des Halbleitermoduls 100 abgewandten Oberseite 100t angeordnet sein können. Die Außenanschlüsse 72 können beispielsweise Bestandteile eines elektrischen Anschlussleiters 7 sein, der wie dargestellt in das Gehäuse 6 eingespritzt ist, oder der nach der Herstellung des Gehäuses 6 in dieses eingesetzt wird, wozu das Gehäuse 6 entsprechende Führungen aufweisen kann. Die in das Gehäuse 6 eingespritzten oder in dieses eingesetzten Anschlussleiter 7 können dann an im Inneren des Gehäuses 6 frei liegenden Abschnitten 71 durch beliebige Verbindungstechniken (z. B. Drahtbonden, Löten, Schweißen, elektrisch leitendes Kleben) und an beliebigen Stellen elektrisch leitend mit der auf dem Schaltungsträger 2 realisierten Schaltung verbunden werden. Bei dem Halbleitermodul 100 gemäß 21 werden lediglich beispielhaft Bonddrähte verwendet. Die frei liegenden Abschnitte 71 müssen nicht wie dargestellt auf dem Gehäuse 6 aufliegen, sondern sie könnten sich beispielsweise auch bis über einen Metallisierungsabschnitt 25 erstrecken und dort direkt mit diesem verschweißt, verlötet oder elektrisch leitend verklebt sein.
  • Ein Anschlussleiter 7 muss jedoch nicht zwingend zuerst in das Gehäuse 6 eingespritzt oder in dieses eingesetzt und danach elektrisch leitend mit der Schaltung verbunden werden. So besteht auch die Möglichkeit, einen Anschlussleiter 7 an einem frei liegenden Abschnitt 71 mit dem mit der Beschichtung 3 versehenen Schaltungsträger 2 und/oder einem darauf verbauten elektrischen Bauelement 1 elektrisch leitend und mechanisch zu verbinden und den Verbund dann mit dem Gehäuse 6 zu verkleben, so dass der frei liegende Abschnitt 71 Inneren des Gehäuses 6 angeordnet ist. Diese Variante lässt sich sowohl bei Halbleitermodulen 100 mit als auch bei solchen ohne Bodenplatte 8 und Verbindungsschicht 5 realisieren. Die elektrisch leitende und mechanische Verbindung zwischen dem Anschlussleiter 7 und dem mit der Beschichtung 3 versehenen Schaltungsträger 2 und/oder einem darauf verbauten elektrischen Bauelement 1 kann beispielsweise dadurch erfolgen, dass der Anschlussleiter 7 an dem frei liegenden Abschnitt 71 mit dem Schaltungsträger 2 und/oder einem darauf verbauten elektrischen Bauelement 1 verlötet, verschweißt oder elektrisch leitend verklebt wird, oder in eine Hülse eingesteckt wird, die mit dem Schaltungsträger 2 und/oder einem darauf verbauten elektrischen Bauelement 1 verlötet, verschweißt oder elektrisch leitend verklebt ist, Freie Enden 72 des Anschlussleiters 7 können dann durch einen Deckel 6c des Gehäuses 6 hindurchgeführt werden, so dass sie an der durch den Deckel 6c gebildeten Oberseite 100t des Halbleitermoduls 100 frei liegen und als Außenanschlüsse 72 des Halbleitermoduls 100 genutzt werden können.
  • Der Deckel 6c des Gehäuses 6 kann entweder einstückig mit dessen Seitenwänden 6s ausgebildet sein, oder aber getrennt von diesen und erst nach dem Verbinden des bestückten Schaltungsträgers 2 mit den Seitenwänden 6s, sei es direkt oder mittelbar über eine Bodenplatte 8 und eine Verbindungsschicht 5, mit den Seitenwänden 6s verbunden werden.
  • Um das Halbleitermodul 100 noch weitergehend elektrisch zu isolieren, kann in den Innenraum des Modulgehäuses 6 eine dielektrische Vergussmasse 9 eingefüllt werden. Die durch die Seitenwände 6s und die Bodenplatte 8 oder die durch die Seitenwände 6s und den Schaltungsträger 2 gebildete dichte Wanne verhindert dabei ein Auslaufen der Vergussmasse 9 zumindest während des Einfüllvorgangs. Die Vergussmasse 9 kann nach dem Einfüllen zumindest bis zum Erreichen eines nicht mehr fließfähigen Zustandes ausgehärtet werden, oder aber sie kann nur soweit vernetzt werden, dass sie ein Gel bildet, das auch bei dem fertiggestellten Halbleitermodul 100, insbesondere auch während des elektrischen Betriebs, noch als Gel vorliegt.
  • Das Einfüllen der Vergussmasse 9 in die Wanne kann bei abgenommenem Deckel 6c erfolgen, sofern dieser als von den Seitenwänden 6s getrenntes Element vorliegt. Alternativ besteht auch die Möglichkeit, die Vergussmasse 9 durch eine im Deckel 6c ausgebildete Einfüllöffnung in die Wanne einzufüllen. Der Deckel 6c kann dabei einstückig mit den Seitenwänden 6s ausgebildet sein oder alternativ als von den Seitenwänden 6s separates Element vorliegen. Soweit das Einfüllen durch eine Einfüllöffnung erfolgt, kann diese optional nach dem Einfüllen verschlossen werden.
  • Die eingefüllte Vergussmasse 9 dient dazu, elektrische Überschläge und Kriechströme im Inneren des Gehäuses 6 zu vermeiden bzw. zu verringern. Die Vergussmasse 9 reicht bis an den Schaltungsträger 2 heran, insbesondere bis an dessen dielektrische Beschichtung 3. Die dielektrische Beschichtung 3 kann optional eine Durchbruchfeldstärke aufweisen, die größer ist als die Durchbruchfeldstärke der Vergussmasse 9. Hierdurch bewirkt die dielektrische Beschichtung 3 eine Verbesserung der Isolierung des Schaltungsträgers 2 im Vergleich zu einem herkömmlichen Halbleitermodul ohne Beschichtung 3. Alternativ oder zusätzlich kann die dielektrische Beschichtung 3 eine Dielektrizitätskonstante besitzen, die größer ist als die Durchbruchfeldstärke der Vergussmasse 9. Beispielsweise kann die dielektrische Beschichtung 3 eine relative Dielektrizitätskonstante εr von wenigstens 2 aufweisen.

Claims (14)

  1. Verfahren zur Herstellung eines Schaltungsträgers mit den Schritten: Bereitstellen eines dielektrischen Isolationsträgers (20), auf den eine obere Metallisierungsschicht (21) aufgebracht ist, die einen Metallisierungsabschnitt (25) aufweist, wobei der Metallisierungsabschnitt (25) eine dem Isolationsträger (20) zugewandte Unterseite (25b) aufweist, eine dem Isolationsträger (20) abgewandte Oberseite (25t), sowie eine ringförmig geschlossene Seitenfläche (25s), die den Metallisierungsabschnitt (25) seitlich begrenzt und die sich durchgehend zwischen der Oberseite (25t) und der Unterseite (25b) erstreckt; und Erzeugen einer dielektrischen Beschichtung (3), die auf der Seitenfläche (25s) und der Oberseite (25t) aufliegt und die sich durchgehend von der Seitenfläche (25s) bis auf die Oberseite (25t) erstreckt; wobei die Oberseite (25t) einen ersten zusammenhängenden Abschnitt (25m) aufweist, der von der Seitenfläche (25s) beabstandet ist und der nicht von der dielektrischen Beschichtung (3) bedeckt ist; wobei die dielektrische Beschichtung (3) dadurch erzeugt wird, dass ein dielektrisches Material als geschlossene Schicht (3') auf den Metallisierungsabschnitt (25) aufgebracht und dabei stoffschlüssig mit diesem verbunden wird, und die geschlossene Schicht (3') geöffnet wird, so dass der zusammenhängende Abschnitt (25m) frei liegt; wobei das Öffnen der geschlossenen Schicht (3') durch Photostrukturierung erfolgt, indem - die geschlossene Schicht (3') als photopositive oder photonegative lichtempfindliche Schicht ausgebildet ist, die selektiv belichtet und danach im Bereich des zusammenhängenden Abschnitts (25m) geöffnet wird, während aus einem verbleibenden Teil der geschlossenen Schicht (3') die dielektrische Beschichtung (3) gebildet wird; oder - auf der geschlossenen Schicht (3') eine strukturierte Maske (8) erzeugt und die geschlossene Schicht (3') unter Verwendung der strukturierten Maske (8) derart strukturiert wird, dass sie im Bereich des zusammenhängenden Abschnitts (25m) geöffnet wird, während aus einem verbleibenden Teil der geschlossenen Schicht (3') die dielektrische Beschichtung (3) gebildet wird.
  2. Verfahren nach Anspruch 1, bei dem der Metallisierungsabschnitt (25) eine zwischen der Oberseite (25t) und der Seitenfläche (25s) ausgebildete, ringförmig geschlossene Kante (25k) aufweist, wobei die dielektrische Beschichtung (3) die Kante (25k) über ihre gesamte Länge umgreift.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die dielektrische Beschichtung (3) die Seitenfläche (25s) vollständig bedeckt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die dielektrische Beschichtung (3) einen ununterbrochenen Abschnitt aufweist, der auf dem Isolationsträger (20), der Seitenfläche (25s) und der Oberseite (25t) jeweils unmittelbar aufliegt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem der Isolationsträger (20) als Keramikschicht ausgebildet ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die dielektrische Beschichtung (3) unmittelbar an den Metallisierungsabschnitt (25) angrenzt und stoffschlüssig mit diesem verbunden ist; und/oder unmittelbar an den Isolationsträger (20) angrenzt und stoffschlüssig mit diesem verbunden ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem der Metallisierungsabschnitt (25) während des Erzeugens der dielektrischen Beschichtung (3) nicht mit einem elektronischen Bauteil bestückt ist.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Oberseite (25t) einen zweiten zusammenhängenden Abschnitt (25m) aufweist, der von dem ersten zusammenhängenden Abschnitt (25m) beabstandet ist, und der durch einen in der dielektrischen Beschichtung (3) ausgebildeten Steg (25w), der unmittelbar auf der Oberseite (25t) aufliegt, von dem ersten zusammenhängenden Abschnitt (25m) separiert wird.
  9. Verfahren zum Herstellen einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Halbleiterbauteils (1), das eine erste Elektrode (11) und eine zweite Elektrode (12) aufweist; Herstellen eines Schaltungsträgers (2) gemäß einem der Ansprüche 1 bis 8; Bestücken des zusammenhängenden Abschnitts (25m) mit dem Halbleiterbauteil (1), indem das Halbleiterbauteil (1) an der zweiten Elektrode (12) mittels einer Verbindungsschicht (4) stoffschlüssig mit dem zusammenhängenden Abschnitt (25m) verbunden wird.
  10. Verfahren nach Anspruch 9, bei dem die Verbindungsschicht (4) aus einem Lot hergestellt wird.
  11. Verfahren nach Anspruch 10, bei dem das Lot während des Bestückens aufgeschmolzen wird; und die dielektrische Beschichtung (3) als Lötstoppmaske für das aufgeschmolzene Lot verwendet wird.
  12. Verfahren zum Betrieb einer gemäß einem Verfahren nach einem der Ansprüche 9 bis 11 hergestellten Halbleiteranordnung mit den Schritten: Anlegen einer ersten elektrischen Spannung (U1) von wenigstens 300 V oder von wenigstens 3 kV zwischen dem Metallisierungsabschnitt (25) und einem weiteren Metallisierungsabschnitt (25) der ersten Metallisierungsschicht (21); und/oder Anlegen einer zweiten elektrischen Spannung (U2) von wenigstens 10 V oder von wenigstens 300 V oder von wenigstens 3 kV zwischen der ersten Elektrode (11) und der zweiten Elektrode (12).
  13. Verfahren nach Anspruch 12, bei dem der Schaltungsträger (2) eine untere Metallisierungsschicht (22) aufweist, die auf der der oberen Metallisierungsschicht (21) abgewandten Seite des Isolationsträgers (20) angeordnet ist; und eine dritte elektrische Spannung (U3) von wenigstens 300 V oder von wenigstens 3 kV zwischen dem Metallisierungsabschnitt (25) und der unteren Metallisierungsschicht (21) angelegt wird.
  14. Verfahren zur Herstellung eines Halbleitermoduls (100) mit den Schritten: Herstellen einer Halbeiteranordnung mit einem Verfahren gemäß einem der Ansprüche 9 bis 11; Bereitstellen eines Modulgehäuses (6); Verbinden der Halbleiteranordnung mit dem Modulgehäuse (6); und nachfolgend Einfüllen einer dielektrischen Vergussmasse (9), die eine kleinere Dielektrizitätskonstante und/oder eine geringere Durchbruchfeldstärke aufweist als die dielektrische Beschichtung (3), in das Modulgehäuse (6), so dass die dielektrische Vergussmasse (9) die dielektrische Beschichtung (3) kontaktiert.
DE102014115815.6A 2014-10-30 2014-10-30 Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls Active DE102014115815B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014115815.6A DE102014115815B4 (de) 2014-10-30 2014-10-30 Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
CN201510708276.XA CN105575936B (zh) 2014-10-30 2015-10-27 制造电路载体方法及制造和运行半导体装置的方法
US14/925,394 US9651979B2 (en) 2014-10-30 2015-10-28 Circuit carrier, method for producing a circuit carrier, method for producing a circuit arrangement, method for operating a circuit arrangement and method for producing a semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014115815.6A DE102014115815B4 (de) 2014-10-30 2014-10-30 Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls

Publications (2)

Publication Number Publication Date
DE102014115815A1 DE102014115815A1 (de) 2016-05-04
DE102014115815B4 true DE102014115815B4 (de) 2022-11-17

Family

ID=55753476

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115815.6A Active DE102014115815B4 (de) 2014-10-30 2014-10-30 Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls

Country Status (3)

Country Link
US (1) US9651979B2 (de)
CN (1) CN105575936B (de)
DE (1) DE102014115815B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580084B (zh) * 2015-12-31 2017-04-21 綠點高新科技股份有限公司 發光組件及其製作方法
EP3246941A1 (de) * 2016-05-18 2017-11-22 Siemens Aktiengesellschaft Elektronische baugruppe mit einem zwischen zwei schaltungsträgern angeordneten bauelement und verfahren zum fügen einer solchen baugruppe
DE102017210894A1 (de) * 2017-06-28 2019-01-03 Robert Bosch Gmbh Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102017121015A1 (de) * 2017-09-12 2019-03-14 Rogers Germany Gmbh Adapterelement zum Anbinden eines Bauelements wie einer Laserdiode an einen Kühlkörper, ein System aus einer Laserdiode, einem Kühlkörper und einem Adapterelement und Verfahren zur Herstellung eines Adapterelements
DE102019214998A1 (de) * 2019-09-30 2021-04-01 Rolls-Royce Deutschland Ltd & Co Kg Organischer Schaltungsträger und dessen Anwendung bei Stromrichtern und in Fahrzeugen
DE102020115990B3 (de) * 2020-06-17 2021-10-07 Infineon Technologies Ag Verfahren zum herstellen eines substrates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0921565A2 (de) 1997-12-08 1999-06-09 Kabushiki Kaisha Toshiba Packung für Leistungshalbleiteranordnung und Verfahren zur Zusammensetzung derselben
DE10130517A1 (de) 2001-06-25 2003-01-09 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
US20050150683A1 (en) 2004-01-12 2005-07-14 Farnworth Warren M. Methods of fabricating substrates and substrate precursor structures resulting therefrom
US20070243404A1 (en) 2006-04-14 2007-10-18 Gigno Technology Co., Ltd. Glass circuit board and manufacturing method thereof
EP2302676A1 (de) 2009-09-29 2011-03-30 ABB Technology AG Hochleistungshalbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
US7507661B2 (en) * 2004-08-11 2009-03-24 Spansion Llc Method of forming narrowly spaced flash memory contact openings and lithography masks
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
TWI290349B (en) * 2005-12-30 2007-11-21 Advanced Semiconductor Eng Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
US20120094418A1 (en) * 2010-10-18 2012-04-19 Triquint Semiconductor, Inc. Wafer Level Package and Manufacturing Method Using Photodefinable Polymer for Enclosing Acoustic Devices
TWI455268B (zh) * 2011-03-22 2014-10-01 Nan Ya Printed Circuit Board 封裝載板及其製造方法
DE102014107299B4 (de) * 2014-05-23 2019-03-28 Infineon Technologies Ag Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
US10571631B2 (en) * 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0921565A2 (de) 1997-12-08 1999-06-09 Kabushiki Kaisha Toshiba Packung für Leistungshalbleiteranordnung und Verfahren zur Zusammensetzung derselben
DE10130517A1 (de) 2001-06-25 2003-01-09 Eupec Gmbh & Co Kg Hochspannungsmodul und Verfahren zu dessen Herstellung
US20050150683A1 (en) 2004-01-12 2005-07-14 Farnworth Warren M. Methods of fabricating substrates and substrate precursor structures resulting therefrom
US20070243404A1 (en) 2006-04-14 2007-10-18 Gigno Technology Co., Ltd. Glass circuit board and manufacturing method thereof
EP2302676A1 (de) 2009-09-29 2011-03-30 ABB Technology AG Hochleistungshalbleiterbauelement

Also Published As

Publication number Publication date
CN105575936B (zh) 2018-04-20
DE102014115815A1 (de) 2016-05-04
CN105575936A (zh) 2016-05-11
US20160132069A1 (en) 2016-05-12
US9651979B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE102013219833B4 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102013104337B4 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE102015115999B4 (de) Elektronische Komponente
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
DE102007009521B4 (de) Bauteil und Verfahren zu dessen Herstellung
DE102016104844B4 (de) Verfahren zur Herstellung eines Chipverbunds
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
EP0221399A2 (de) Leistungshalbleitermodul
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102015109073B4 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102014116662B4 (de) Elektrische anschlussbaugruppe, halbleitermodul und verfahren zurherstellung eines halbleitermoduls
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102013113103A1 (de) Halbleiterbausteine und Verfahren für deren Ausbildung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102014114520A1 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102021125094B4 (de) Halbleitergehäuse mit einem chip-träger mit einem pad-offset-merkmal und verfahren zur herstellung desselben
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023150000

Ipc: H01L0023140000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative