KR100670965B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100670965B1
KR100670965B1 KR1020000039807A KR20000039807A KR100670965B1 KR 100670965 B1 KR100670965 B1 KR 100670965B1 KR 1020000039807 A KR1020000039807 A KR 1020000039807A KR 20000039807 A KR20000039807 A KR 20000039807A KR 100670965 B1 KR100670965 B1 KR 100670965B1
Authority
KR
South Korea
Prior art keywords
storage capacitor
film
thin film
pixel electrode
liquid crystal
Prior art date
Application number
KR1020000039807A
Other languages
English (en)
Other versions
KR20010021069A (ko
Inventor
아베후미아키
사토다쿠세이
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20010021069A publication Critical patent/KR20010021069A/ko
Application granted granted Critical
Publication of KR100670965B1 publication Critical patent/KR100670965B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정 표시 장치에 있어서, 유지 용량 면적을 확보하면서 화소간 차광 영역을 축소시킴으로써, 고광투과율(高光透過率) 및 고정세화(高精細化)를 실현한다.
절연성 투명 기판(1) 상에 유지 용량 소자를 구성하는 유지 용량용 화소 전극(2), 유지 용량용 유전막(3) 및 유지 용량 배선(4)을 순차 형성한다. 유지 용량 소자를 덮도록 하여 층간 절연막(5)을 형성한다. 층간 절연막(5) 상에 소스/드레인 영역을 가지는 박막 반도체층(7)과 게이트 유전막(8)과 게이트 배선 G로 이루어지는 게이트 전극을 형성하고, 화소 전극 구동용 박막 트랜지스터(TFT)를 구성한다. 박막 반도체층(7)의 소스 영역에 신호 배선(15), 드레인 영역에 인출 전극(16)을 접속한다. 인출 전극(16)에 의해, 박막 반도체층(7)의 드레인 영역과 유지 용량용 화소 전극(2)을 접속하고, 또한 상층 차광막(19) 및 화소 전극(22)에 접속한다.
액정 표시 장치, 박막 트랜지스터, 인출 전극, 신호 배선, 유지 용량 소자, 유지 용량 배선, 유지 용량용 화소 전극, 유지 용량용 유전막, 층간 절연막, 상층 차광막.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURING METHOD}
도 1은 본 발명의 제1 실시 형태에 의한 액정 표시 장치의 TFT 기판을 나타낸 단면도.
도 2는 본 발명의 제1 실시 형태에 의한 액정 표시 장치의 TFT 기판에 있어서의 평면 배치를 나타낸 평면도.
도 3은 본 발명의 제2 실시 형태에 의한 액정 표시 장치의 TFT 기판을 나타낸 단면도.
도 4는 본 발명의 제3 실시 형태에 의한 액정 표시 장치의 TFT 기판을 나타낸 단면도.
도 5는 본 발명의 제4 실시 형태에 의한 액정 표시 장치의 TFT 기판을 나타낸 단면도.
도 6은 본 발명의 제5 실시 형태에 의한 액정 표시 장치의 TFT 기판을 나타낸 단면도.
도 7은 본 발명의 제6 실시 형태에 의한 액정 표시 장치의 TFT 기판을 나타낸 단면도.
도 8은 본 발명의 제7 실시 형태에 의한 액정 표시 장치의 TFT 기판에 있어 서의 평면 배치를 나타낸 단면도.
도 9는 종래 기술에 의한 액정 표시 장치를 나타낸 블록도.
도 10은 종래 기술에 의한 액정 표시 장치를 나타낸 단면도.
도 11은 종래 기술에 의한 액정 표시 장치의 평면 배치를 나타낸 평면도.
[도면의 주요 부분에 대한 부호의 설명]
1:절연성 투명 기판, 2:유지 용량용 화소 전극, 3:유지 용량용 유전막, 4:유지 용량 배선, 6,12,13,18,21,32,34,43:콘택트 홀, 7:박막 반도체층, 16,61,72:인출 전극, 19:상층 차광막, 22:화소 전극, G:게이트 배선.
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이며, 특히, TFT 액티브 매트릭스형 액정 표시 장치에 적용하여 바람직한 것이다.
종래, 박막 트랜지스터(TFT) 액티브 매트릭스형의 액정 표시 장치에 있어서는, 각각의 화소마다 화소 신호 스위칭용 박막 트랜지스터가 형성되어 있다. 이들 화소는 수평 방향 및 수직 방향에 걸친 배선에 의해 매트릭스형으로 배치되어 있다. 상기 종래 기술에 의한 TFT 액티브 매트릭스형의 액정 표시 장치에 대해 다음에 구체적으로 설명한다.
즉, 도 9에 나타낸 바와 같이, TFT 액티브 매트릭스형 액정 표시 장치는 TFT 액티브 매트릭스형의 액정 표시 기판(101) 상에 수평 주사 회로(102), 위상 조정 회로(103), 영상 신호 공급 스위치(104), 주사 방향의 제어를 행하는 수직 주사 회로(105) 및 크로스토크(crosstalk)를 방지하기 위한 크로스토크 방지 회로(106)를 탑재하여 구성된다. 그리고, 부호 107은 외부 IC를 나타내고, 부호 108은 상기 외부 IC(107)의 접속 단자를 나타낸다.
또, 영상 신호 공급 스위치(104)나 수직 주사 회로(105)에는 각 화소 제어용 TFT(109)가 매트릭스형으로 배치되어 있다. 상기 TFT(109)는 소스/드레인 전극 SD 및 게이트 전극 G로 구성되어 있다. 게이트 전극 G는 수직 주사 회로(105)에 공통으로 접속되어 있다. 소스/드레인 전극 SD는 화상 신호 공급 스위치(104) 및 크로스토크 방지 회로(106)에 공통으로 접속되어 있다.
이상과 같이 구성된 TFT 액티브 매트릭스형의 액정 표시 장치에 있어서의 화소를 도 10에 나타낸다. 도 10에 나타낸 바와 같이, 차광 영역에 있어서의 석영 유리 기판(111) 상에 소정 형상의 다결정 Si로 이루어지는 박막 반도체층(112)이 형성되고, 상기 박막 반도체층(112) 상에 게이트 유전막(113)이 형성되어 있다. 상기 게이트 유전막(113) 상에는 게이트 배선(114)이 형성되어 있다. 도시는 생략하지만, 박막 반도체층(112) 중에는 게이트 배선(114)에 대하여 자기정합적으로 소스 영역 및 드레인 영역이 형성되어 있다. 게이트 배선(114)으로 이루어지는 게이트 전극과 이들의 소스 영역 및 드레인 영역에 의해, 화소 전극 구동용의 다결정 Si TFT가 구성되어 있다. 드레인 영역의 위쪽의 소정 부분에 있어서의 게이트 유전막(113) 상에는 유지 용량 배선(115)이 형성되어 있다. 상기 유지 용량 배선(115)과 드레인 영역 사이에 게이트 유전막(113)을 협지한 구조로 유지용 용량 소자가 구성되어 있다.
게이트 배선(114) 및 유지 용량 배선(115)을 덮도록 층간 절연막(116)이 형성되어 있다. 상기 층간 절연막(116) 및 게이트 유전막(113)의 소정 부분에는 콘택트 홀(117, 118)이 형성되어 있다. 층간 절연막(116) 상에는 콘택트 홀(117)을 통하여 다결정 Si TFT의 드레인 영역에 접속되어 인출 전극(119)이 형성되어 있는 동시에, 콘택트 홀(118)을 통하여 다결정 Si TFT의 소스 영역에 접속되어 신호 배선(120)이 형성되어 있다. 이들 인출 전극(119) 및 신호 배선(120)을 덮도록 층간 절연막(121)이 형성되어 있다. 인출 전극(119) 상의 소정 부분에 있어서의 층간 절연막(121)에는 콘택트 홀(122)이 형성되어 있다. 층간 절연막(121) 상에 상기 콘택트 홀(122)을 통하여 인출 전극(119)과 접속된 상층 차광막(123)이 형성되어 있다. 상기 상층 차광막(123)과 인출 전극(119) 및 신호 배선(120)의 겹침에 의해, 위쪽으로부터의 입사광에 대하여, 화소 개구 영역 이외의 영역의 모든 차광이 이루어져 있다. 상층 차광막(123)을 덮도록 층간 절연막(124)이 형성되어 있다. 상층 차광막(123) 상의 소정 부분에 있어서의 상기 층간 절연막(124)에는 콘택트 홀(125)이 형성되어 있다. 층간 절연막(124) 상에는 상기 콘택트 홀(125)을 통하여 상층 차광막(123)과 접속된 투명한 화소 전극(126)이 형성되어 있다. 상기 화소 전극(126)을 덮도록 배향막(127)이 형성되어 있다.
배향막(127) 상에는 액정층(128)이 형성되어 있고, 이 액정층(128) 상에 배향막(129) 및 대향 공통 전극(130)이 형성되어 있다. 또 대향 공통 전극(130) 상에는 투명의 대향 전극용 기판(131)이 형성되어 있다.
이상과 같이 구성된 액정 표시 장치에 있어서는, TFT를 구성하는 박막 반도체층(112)에 접속된 투명한 화소 전극(126)에 인가하는 전압에 의해, 액정층(128) 중의 액정 분자의 배향을 바꾸어 표시를 제어한다.
또, 표시 영역에는 신호 배선, 게이트 배선, 유지 용량 배선 및 박막 트랜지스터 등이 형성되어 있다. 이들 배선 및 트랜지스터는 TFT 기판 중 또는 대향 기판 중에 형성한 화소간 차광 영역 내에 배치된다. 상기 배치의 일례를 도 11에 나타낸다. 도 11은 TFT 기판의 신호 배선과 상층 차광막에 의해 상보적으로 차광 영역을 형성하고 있는 경우의 평면 배치의 일례이다.
도 11에 나타낸 바와 같이, 종래의 액정 표시 장치에 있어서는 게이트 배선(114)과 유지 용량 배선(115)이 서로 대략 평행하게 형성되어 있다. 신호 배선(120)이 이들 게이트 배선(114) 및 유지 용량 배선(115)과 수직의 방향으로 형성되어 있다. 인출 전극(119)이 게이트 배선(114)과 유지 용량 배선(115)에 걸쳐 있고, 또한 신호 배선(120)에 겹치지 않는 영역에 형성되어 있다. 상층 차광막(123)이 인접하는 2개의 신호 배선(12)에 걸쳐 있고, 상기 인접하는 2개의 신호 배선(120) 사이의 유지 용량 배선(115), 게이트 배선(114) 및 인출 전극(119)을 덮는 형상으로 형성되어 있다. 신호 배선(120)과 박막 반도체층(112)의 겹치는 부분의 단부(端部)에 콘택트 홀(118)이 형성되어 있다. 유지 용량 배선(115) 및 신호 배선(120)의 하층에는 박막 반도체층(112)이 형성되어 있다. 유지 용량 배선(115)에는 콘택트 홀(117)을 피한 오목 형상 부분이 형성되어 있다. 상기 오목 형상의 겹치지 않는 부분에 형성된 콘택트 홀(117)을 통하여, 박막 반도체층(112)과 인출 전극(119)이 접속되어 있다. 또, 인출 전극(119)과 상층 차광막(123)의 겹치는 영역 부분에 이들을 접속하기 위한 콘택트 홀(122)이 형성되어 있다. 또, 상층 차광막(119)의 유지 용량 배선(115)과 겹치는 영역 부분에 이들을 접속하기 위한 콘택트 홀(125)이 형성되어 있다.
그런데, 전술한 바와 같이 구성된 액정 표시 장치는 최근 액정 프로젝터의 라이트 밸브로서도 많이 사용되고 있다. 이와 함께, 표시에 있어서 고광투과율(高光透過率) 및 고정세화(高精細化)가 더욱 요망되고 있다. 이들의 고광투과율 및 고정세화를 실현하는 데에는 액정 표시 장치에 있어서의 화소간 차광 영역의 축소화가 필요하다.
그러나, 도 11에 나타낸 바와 같이, 종래의 액정 표시 장치에 있어서는 트랜지스터, 신호 배선(120), 게이트 배선(114) 및 유지 용량 배선(115) 등이 각각 면적을 점유하여, 화소 개구율을 향상시키는 데에 방해가 되었다.
따라서, 본 발명의 목적은 유지 용량 면적을 확보하면서 화소간 차광 영역을 축소시킬 수 있고, 이로써 고광투과율로 고정세화할 수 있는 액정 표시 장치 및 그 제조 방법을 제공하는 데에 있다.
즉, 상기 목적을 달성하기 위해, 본 발명의 제1 발명은 기판 상에 화소 전극의 구동용 박막 트랜지스터와 유지 용량 소자가 형성된 액정 표시 장치에 있어서, 유지 용량 소자가 박막 트랜지스터를 구성하는 박막 반도체층의 하층에 형성되어 있는 것을 특징으로 하는 것이다.
상기 제1 발명에 있어서, 전형적으로는 유지 용량 배선은 일정한 전위로 설정 가능하게 구성되어 있다. 그리고, 상기 제1 발명에 있어서, 전형적으로는 표시 영역의 외측의 유지 용량 배선의 양 단부를 접지하고, 전위를 0V의 정전위로 설정한다. 상기 정전위는 박막 트랜지스터의 스레스홀드 전압 Vth에 영향을 미치지 않는 범위이면, 대향 공통 전극이나 주사 회로 공급 전원의 전위 등과 동일한 전위로 해도 된다.
상기 제1 발명에 있어서, TFT 기판의 이면측으로부터 박막 트랜지스터에 입사하는 광의 저감을 도모하기 위해, 전형적으로는 유지 용량 배선은 평면적으로 박막 트랜지스터의 채널 형성 영역과 겹치면서 덮는 영역에 형성되어 있고, 전형적으로는 유지 용량 배선의 배치 영역은 평면적으로 박막 트랜지스터의 채널 형성 영역에 대하여 1.0㎛ 정도의 여유를 가지고 배치된다. 또, 상기 제1 발명에 있어서, 경사 방향으로부터의 입사광에 대한 차광성을 향상시키기 위해, 전형적으로는 유지 용량 배선은 박막 트랜지스터의 채널 형성 영역보다 큰 영역에 배치되고, 바람직하게는 박막 트랜지스터의 채널 형성 영역에 대하여, 상기 영역의 외측을 향하여 각 방향으로 0.5㎛ 이상 큰 영역으로 한다.
상기 제1 발명에 있어서, 전형적으로는 유지 용량용 화소 전극은 박막 트랜지스터의 채널 형성 영역에 겹치는 영역이면서, 또한 채널 형성 영역보다도 넓은 영역에 형성되어 있다.
상기 제1 발명에 있어서, 유전율과 내압을 향상시키기 위해, 전형적으로는 유지 용량용 유전막은 산화실리콘막, 질화실리콘막, 또는 산화실리콘막과 질화실리콘막의 적층막으로 구성된다.
상기 제1 발명에 있어서, 유지 용량 소자에 있어서의 충분한 유지 용량 Cs를 확보하기 위해, 전형적으로는 유지 용량용 유전막의 두께는 5nm 이상 300nm 이하이며, 바람직하게는 10nm 이상 100nm 이하이다.
본 발명의 제2 발명은 기판 상에 화소 전극의 구동용 박막 트랜지스터와 유지 용량 소자가 형성된 액정 표시 장치의 제조 방법에 있어서, 기판 상에 유지 용량 소자를 형성하고, 유지 용량 소자의 상층에 층간 절연막을 통하여 박막 트랜지스터를 형성하도록 한 것을 특징으로 하는 것이다.
상기 제2 발명에 있어서, 전형적으로는 유지 용량용 화소 전극 상에 층간 절연막을 형성하고, 층간 절연막 상에 박막 반도체층을 형성하고, 박막 반도체층 상에 게이트 유전막을 통하여 게이트 배선을 형성하도록 한다. 그리고, 박막 반도체층에 형성된 소스/드레인 영역과 박막 반도체층 상에 게이트 유전막을 통하여 형성된 게이트 배선에 의해 박막 트랜지스터가 구성된다.
상기 제2 발명에 있어서, 전형적으로는 게이트 배선을 형성하는 동시에, 박막 트랜지스터의 소스/드레인 영역과 유지 용량용 화소 전극을 접속하는 도전층을 형성한다.
상기 제2 발명에 있어서, 전형적으로는 신호 배선을 형성하는 동시에, 박막 트랜지스터의 소스/드레인 영역과 유지 용량용 화소 전극을 접속하는 도전층을 형성한다.
또, 본 발명에 있어서, 박막 트랜지스터를 구성하는 박막 반도체층은 전형적으로는 다결정 실리콘막이지만, 비정질 실리콘막, 단결정 실리콘막, 또는 비화갈륨(GaAs) 등의 화합물 반도체를 사용하는 것도 가능하다.
본 발명에 있어서, 전형적으로는 유지 용량 배선 및 유지 용량용 화소 전극의 최소한 한 쪽의 재료는 텅스텐, 몰리브덴, 탄탈, 크롬, 티탄, 규화텅스텐, 규화몰리브덴, 규화탄탈, 규화크롬, 규화티탄, 텅스텐 합금, 몰리브덴 합금, 탄탈 합금, 크롬 합금, 티탄 합금, 및 불순물이 도핑된 다결정 실리콘으로 이루어지는 군으로부터 선택된 재료로 구성되고, 또한 기판, 유전막, 층간 절연막 등의 밀착성을 확보하기 위해, 불순물이 도입된 다결정 실리콘과의 2층 구조, 또는 3층 구조로 구성해도 된다.
또, 본 발명에 있어서, 전형적으로는 게이트 배선은 텅스텐막, 몰리브덴막, 탄탈막, 크롬막, 티탄막, 규화텅스텐막, 규화몰리브덴막, 규화탄탈막, 규화크롬막, 규화티탄막, 텅스텐 합금막, 몰리브덴 합금막, 탄탈 합금막, 크롬 합금막, 티탄 합금막, 또는 불순물이 도입된 실리콘막으로 구성되고, 또한 기판, 유전막, 층간 절연막 등의 밀착성을 확보하기 위해, 불순물이 도입된 다결정 실리콘과의 2층 구조 또는 3층 구조로 구성해도 된다.
전술한 바와 같이 구성된 본 발명에 의한 액정 표시 장치 및 그 제조 방법에 의하면, 유지 용량 소자를 박막 트랜지스터의 하층에 형성하도록 하고 있으므로, 유지 용량 소자의 배치에 있어서의 다른 배선이나 전극에 의한 제약을 저감할 수 있기 때문에, 그 설계 자유도를 향상시킬 수 있고, 유지 용량 소자에 의해 평면적으로 점유된 면적을 저감할 수 있다.
다음에, 본 발명의 실시 형태에 대해 도면을 참조하면서 설명한다. 그리고, 다음의 실시 형태의 모든 도면에 있어서는 동일하거나 대응하는 부분에는 동일한 부호를 붙인다.
도 1은 본 발명의 제1 실시 형태에 의한 액정 표시 장치의 TFT 기판의 일례를 나타내고, 도 2는 상기 TFT 기판의 평면 배치의 일례를 나타낸다. 상기 액정 표시 장치는 예를 들면 액티브 매트릭스형의 액정 표시 장치이다.
도 1에 나타낸 바와 같이, 상기 액정 표시 장치에 있어서는, 차광 영역에 있어서의 석영 유리 기판 등의 절연성 투명 기판(1) 상에 소정 형상의 유지 용량용 화소 전극(2)이 형성되어 있다. 상기 유지 용량용 화소 전극(2)은 예를 들면 막 두께가 50nm인 WSi막으로 이루어진다. 상기 유지 용량용 화소 전극(2) 상에는 유지 용량용 유전막(3)이 형성되어 있다. 상기 유지 용량용 유전막(3)은 예를 들면 막 두께가 60nm인 SiO2막으로 이루어진다. 상기 유지 용량용 유전막(3) 상에는 표시 영역을 횡단하도록 패터닝된 유지 용량 배선(4)이 형성되어 있다. 상기 유지 용량 배선(4)은 예를 들면 막 두께가 20nm인 WSi막으로 이루어진다. 상기 유지 용량 배선(4)과 유지 용량용 화소 전극(2)의 사이에 유지 용량용 유전막(3)을 협지한 구조로, 유지 용량 소자가 구성되어 있다.
또, 유지 용량 배선(4)을 덮도록 층간 절연막(5)이 형성되어 있다. 상기 층간 절연막(5)은 예를 들면 막 두께가 600nm인 도핑되지 않은 실리케이트 유리(NSG, 규산 유리)로 이루어진다. 유지 용량용 화소 전극(2) 상의 층간 절연막(5) 부분에는 콘택트 홀(6)이 형성되어 있다.
층간 절연막(5) 상에 소정 형상의 박막 반도체층(7)이 형성되어 있다. 상기 박막 반도체층(7)은 예를 들면 막 두께가 75nm인 다결정 Si로 이루어진다. 도시는 생략하지만, 박막 반도체층(7) 중에는 LDD(Lightly Doped Drain) 구조의 소스 영역 및 드레인 영역이 형성되어 있다. 상기 박막 반도체층(7) 상에 게이트 유전막(8)이 형성되어 있다. 게이트 유전막(8)은 예를 들면 막 두께가 30nm인 SiO2막으로 이루어진다. 상기 게이트 유전막(8) 상에는 게이트 배선 G가 형성되어 있다. 게이트 배선 G는 예를 들면 막 두께가 100nm인 인(P) 등의 불순물이 고농도로 도핑된 다결정 Si막(9) 및 예를 들면 막 두께가 100nm인 WSi막(10)이 순차 적층된 적층막으로 이루어진다. 상기 게이트 배선 G로 구성되는 게이트 전극과 LDD 구조의 소스 영역 및 드레인 영역에 의해, 화소 전극 구동용 다결정 Si TFT가 구성되어 있다.
또, 박막 반도체층(7) 및 게이트 배선 G를 덮도록 층간 절연막(11)이 형성되어 있다. 상기 층간 절연막(11) 및 게이트 유전막(8)의 소정 부분에 콘택트 홀(12, 13)이 형성되어 있는 동시에, 콘택트 홀(6) 상의 층간 절연막(11) 부분에 개구(14)가 형성되어 있다. 또, 차광 영역에 있어서의 층간 절연막(11) 상에, 콘택트 홀(12)을 통하여 다결정 Si TFT의 소스 영역에 접속된 신호 배선(15)이 형성 되어 있다. 또, 층간 절연막(11) 상에, 콘택트 홀(13)을 통하여 다결정 Si TFT의 드레인 영역에 접속된 인출 전극(16)이 형성되고, 이 인출 전극(16)이 개구(14) 및 콘택트 홀을 통하여 유지 용량용 화소 전극(2)에 접속되어 있다. 이들 신호 배선(15) 및 인출 전극(16)은 예를 들면 막 두께가 400nm인, Si을 1% 함유하는 Al 합금으로 이루어진다. 이들 인출 전극(16) 및 신호 배선(15)을 덮도록 층간 절연막(17)이 형성되어 있다. 상기 층간 절연막(17)은 예를 들면 오존(O3)가스와 테트라에틸옥소실란(TEOS)을 원료 가스로서 사용한 CVD법에 의해 형성된 막 두께가 400nm인 인 실리케이트 유리(인 규산 유리, PSG)로 이루어진다. 층간 절연막(17)의 소정 부분에 있어서의 인출 전극(16) 상에는 콘택트 홀(18)이 형성되어 있다.
층간 절연막(17) 상에는 도전성의 상층 차광막(19)이 형성되어 있다. 상기 상층 차광막(19)은 예를 들면 막 두께가 250nm인 Ti막으로 이루어진다. 상층 차광막(19)은 콘택트 홀(18)을 통하여 인출 전극(16)과 접속되어 있다. 이들 상층 차광막(19)과 인출 전극(16) 및 신호 배선(15)의 겹침에 의해, 위쪽으로부터의 입사광에 대하여, 화소 개구 영역 이외의 영역의 모든 차광이 이루어져 있다.
상층 차광막(19)을 덮도록 층간 절연막(20)이 형성되어 있다. 상기 층간 절연막(20)은 예를 들면 TEOS를 원료 가스로서 사용한 플라즈마 CVD법에 의해 형성된 막 두께가 2.5㎛인 NSG막으로 이루어진다. 상층 차광막(19) 상의 소정 부분에 있어서의 상기 층간 절연막(20)에는 콘택트 홀(21)이 형성되어 있다. 또, 층간 절연막(20)의 표면은 콘택트 홀(21) 부분을 제외하고 평탄화되어 있다. 층간 절연막(20) 상에는 상기 콘택트 홀(21)을 통하여 상층 차광막(19)과 접속된 투명한 화소 전극(22)이 형성되어 있다. 상기 화소 전극(22)은 예를 들면 막 두께가 140nm인 인듐주석산화물(ITO)로 이루어진다.
또, 도시를 생략하였으나, 상기 화소 전극(22)을 덮도록 배향막(도시하지 않음)이 형성되어 있다.
이상과 같이 하여 구성된 TFT 기판과 도시를 생략한 유리 기판의 한 주요면 상에 대향 전극으로서의 투명 전극 및 액정의 배향막을 순차 적층한 것의 사이에 액정이 봉입되어 액정 표시 장치가 구성되어 있다.
도 2 (A)에 신호 배선(15) 및 인출 전극(16)의 형성 직후에 있어서의 TFT 기판의 평면 배치를 나타낸다. 도 2 (A)에 나타낸 바와 같이, 상기 제1 실시 형태에 있어서는 신호 배선(15)이 서로 평행하게 형성되어 있다. 인접하는 신호 배선(15) 사이의 영역에는 인출 전극(16)이 형성되어 있다. 신호 배선(15)의 세로 방향에 수직인 방향으로 게이트 배선 G가 형성되어 있다. 유지 용량용 화소 전극(2)이 신호 배선(15)을 따른 부분과 인출 전극(16)을 따른 부분에서 L자형으로 형성되어 있다. 유지 용량 배선(4)(도 2 중, 사선부)이 그 세로 방향이 상기 게이트 배선 G에 평행하게 되도록 형성되어 있다. 또, 유지 용량 배선(4)에는 박막 반도체층(7) 부분을 덮는 볼록 형상 부분과 콘택트 홀(6)의 영역을 피한 오목 형상 부분이 형성되어 있다. 그리고, 인출 전극(16)이 겹치지 않는 영역에 있어서의 유지 용량 배선(4)의 오목 형상의 영역에 형성된 콘택트 홀(6)을 통하여, 인출 전극(16)과 유지 용량용 화소 전극(2)이 접속되어 있다.
박막 반도체층(7)은 게이트 배선 G에 겹치는 부분과 유지 용량 배선(4)에 겹치는 부분에 있어서 L자형으로 형성되어 있다. 박막 반도체층(7) 영역의 신호 배선(15)과 겹친 영역의 한 끝에는 콘택트 홀(12)이 형성되어 있다. 이 콘택트 홀(12)을 통하여, 박막 반도체층(7)과 신호 배선(15)이 접속되어 있다. 박막 반도체층(7) 영역에 있어서의 인출 전극(16)과 겹친 영역의 다른 끝에는 콘택트 홀(13)이 형성되어 있고, 박막 반도체층(7)과 인출 전극(16)이 상기 콘택트 홀(13)을 통하여 접속되어 있다.
도 2 (B)는 화소 전극(22)의 형성 후에 있어서의 TFT 기판의 평면 배치를 나타낸다. 도 2 (B)에 나타낸 바와 같이, 서로 평행한 인접한 신호 배선(15) 사이를 걸치고, 인출 전극(16)을 겹쳐서, 상층 차광막(19)이 형성되어 있다. 상층 차광막(19)과 인출 전극(16)의 겹친 영역 부분에 콘택트 홀(18)이 형성되어 있다. 상기 콘택트 홀(18)을 통하여, 상층 차광막(19)과 인출 전극(16)이 서로 접속되어 있다. 화소 전극(22)은 신호 배선(15) 부분과 상층 차광막(19) 부분에 겹치면서, 신호 배선(15) 및 상층 차광막(19)에 덮이지 않은 부분을 덮도록 하여 형성되어 있다. 화소 전극(22)과 상층 차광막(19)의 겹친 영역에 콘택트 홀(21)이 형성되어 있다. 상기 콘택트 홀(21)을 통하여 상층 차광막(19)과 화소 전극(22)이 접속되어 있다.
다음에, 전술한 바와 같이 구성된 상기 제1 실시 형태에 의한 액정 표시 장치의 제조 방법의 일례에 대해 설명한다.
먼저, 도 1에 나타낸 바와 같이, 절연성 투명 기판(1) 상에 예를 들면 CVD법 에 의해 WSi막을 형성한 후, 이 막을 각 화소마다 섬형으로 패터닝함으로써 유지 용량용 화소 전극(2)을 형성한다. 다음에, 예를 들면 CVD법에 의해 유지 용량용 화소 전극(2) 상에 SiO2막으로 이루어지는 유지 용량용 유전막(3)을 형성한다. 상기 유지 용량용 유전막(3)의 형성에 있어서의 가열 온도는 예를 들면 800℃이다. 다음에, 예를 들면 CVD법에 의해 전체면에 WSi막을 형성한 후, 이 막을 표시 영역을 횡단하도록 패터닝함으로써 유지 용량 배선(4)을 형성한다. 다음에, 전체면에 예를 들면 상압 화학 기상 성장(AP-CVD)법에 의해 NSG막을 형성함으로써, 층간 절연막(5)을 형성한다.
다음에, 예를 들면 감압 화학 기상 성장(LP-CVD)법에 의해 층간 절연막(5) 상에 박막 Si층을 형성하고, 예를 들면 열처리를 행함으로써 결정립을 성장시킨 후, 상기 박막 Si층을 패터닝함으로써, 다결정 Si로 이루어지는 박막 반도체층(7)을 형성한다. 다음에, 박막 반도체층(7) 표면을 산화한 후, 전체면에 예를 들면 붕소(B) 등의 p형 불순물을 저농도로 이온 주입한다.
다음에, 예를 들면 CVD법에 의해 박막 반도체층(7) 상에 SiO2막을 형성함으로써, 게이트 유전막(8)을 형성한다.
다음에, 예를 들면 LP-CVD법에 의해 게이트 유전막(8) 상에 다결정 Si막(9)을 형성한 후, 예를 들면 POCI3 가스 중에 있어서 열처리를 행함으로써, 다결정 Si막(9) 중에 P를 확산시켜 저항값을 상대적으로 낮아지게 한다. 다음에, 상기 다결정 Si막(9) 상에 예를 들면 CVD법에 의해 WSi막(10)을 형성한다. 그 후, 상기 다 결정 Si막(9) 및 WSi막(10)으로 이루어지는 적층막을 게이트 배선 형상으로 패터닝함으로써, 게이트 배선 G를 형성한다.
다음에, 전체면에 n형 불순물의 P를 저농도로 이온 주입한다. 다음에, 리소그래피 공정에 의해 레지스트 패턴(도시하지 않음)을 형성함으로써, p채널 MOS 트랜지스터의 형성 영역과 n채널 MOS 트랜지스터의 형성 영역에 있어서의 LDD 형성부를 마스크한 후, 예를 들면 As 등의 n형 불순물을 고농도로 이온 주입한다. 이로써, 박막 트랜지스터를 비롯한 n채널 MOS 트랜지스터에 있어서, LDD 구조를 가지는 소스/드레인 영역이 형성된다. 그 후, 레지스트 패턴을 제거한다.
다음에, 리소그래피 공정에 의해 레지스트 패턴(도시하지 않음)을 형성함으로써, 박막 트랜지스터 및 회로 내의 n채널 MOS 트랜지스터의 형성 영역을 마스크한 후, 예를 들면 B 등의 p형 불순물을 고농도로 이온 주입하여, 회로 내의 p채널 MOS 트랜지스터를 형성한다.
다음에, O3 가스와 TEOS 가스를 사용한 CVD법에 의해, 전체면 PSG막을 형성함으로써, 층간 절연막(11)을 형성한다. 그 후, 고온에서 열처리를 행함으로써, 소스 영역 및 드레인 영역의 이온 주입 영역의 결정성을 회복시켜 불순물을 활성화시킨다.
다음에, 표시 영역의 좌우단의 유지 용량 배선(4) 부분과 콘택트 홀(6)의 형성 영역에 개구를 가지는 레지스트 패턴을 형성한 후, 예를 들면 웨트 에칭법에 의해 층간 절연막(11)을 에칭한다. 이로써, 개구(14)가 형성된다.
다음에, 리소그래피 공정에 의해 표시 영역의 좌우단의 유지 용량 배선(4) 부분과 콘택트 홀(6, 12, 13)의 형성 영역에 개구를 가지는 레지스트 패턴을 형성한다. 다음에, 상기 레지스트 패턴을 마스크로서 예를 들면 드라이 에칭법에 의해 에칭을 행한다. 이로써, 박막 반도체층(7) 상의 층간 절연막(11) 부분에 콘택트 홀(12, 13)이 형성되는 동시에, 유지 용량용 화소 전극(2) 상의 층간 절연막(5) 부분에 콘택트 홀(6)이 형성된다. 또, 도시를 생략하였으나 유지 용량 배선(2), 게이트 배선 G 및 화소 외의 회로 부분에 소정의 콘택트 홀이 형성된다. 그 후, 레지스트 패턴을 제거한다.
다음에, 예를 들면 스퍼터링법에 의해, 전체면에 Si를 1% 함유하는 Al 합금(Al-Si 합금)막을 형성한다. 다음에, 리소그래피 공정에 의해, 신호 배선(15) 및 인출 전극(16)의 형성 영역 상과 회로 내 배선 및 패드(모두 도시하지 않음)의 형성 영역 상에 레지스트 패턴(도시하지 않음)을 형성한다. 다음에, 상기 레지스트 패턴을 마스크로서 예를 들면 드라이 에칭법에 의해 Al 합금막을 패터닝한다. 이로써, 신호 배선(15) 및 인출 배선(16)을 형성하는 동시에, 패드 및 회로 내 배선을 형성한다. 그리고, 이들 배선이나 전극은 Al-Si 합금 이외에도 Al-Si-Cu 합금, Al-Cu 합금 등의 Al기 합금이나 Cu기 합금을 사용해도 되고, 나아가 이들 Al기 합금이나 Cu기 합금의 하층 또는 상층에 Ti, TiN, TiON, WSi 등의 차단 금속을 형성한 다층 구조로 해도 된다.
다음에, 예를 들면 O3 가스와 TEOS 가스를 사용한 CVD법에 의해, 전체면에 PSG막을 형성함으로써, 층간 절연막(17)을 형성한다. 다음에, 층간 절연막(17) 상에 콘택트 홀(18) 및 패드의 형성 영역에 개구를 가지는 레지스트 패턴(도시하지 않음)을 형성한다. 그 후, 상기 레지스트 패턴을 마스크로서 예를 들면 드라이 에칭법에 의해, 층간 절연막(17)을 인출 전극(16)의 표면이 노출될 때까지 에칭한다. 이로써, 패드에 접속하기 위한 콘택트 홀이 형성되는 동시에, 인출 전극(16) 상에 콘택트 홀(13)이 형성된다. 그 후, 레지스트 패턴을 제거한다.
다음에, 예를 들면 스퍼터링법에 의해 전체면에 Ti막을 형성한 후, 리소그래피 공정 및 에칭 공정에 의해 상기 Ti막을 소정 형상으로 패터닝함으로써, 상층 차광막(19)을 형성한다.
다음에, 예를 들면 TEOS 가스를 사용한 플라즈마 CVD법에 의해, NSG막을 형성함으로써 층간 절연막(20)을 형성한다.
다음에, 리소그래피 공정에 의해, 층간 절연막(20) 상에 콘택트 홀(21)의 형성 영역과 패드의 형성 영역에 개구를 가지는 레지스트 패턴(도시하지 않음)을 형성한 후, 상기 레지스트 패턴을 마스크로서, 예를 들면 드라이 에칭법에 의해 층간 절연막(20)을 에칭한다. 이로써, 콘택트 홀(21)이 형성되는 동시에, 패드 표면이 노출된다. 그 후, 레지스트 패턴을 제거한다.
다음에, H를 4% 함유한 N2 가스 중에 있어서 열처리를 행함으로써, 트랜지스터 특성을 향상시킨다.
다음에, 예를 들면 스퍼터링법에 의해 전체면에 ITO막을 형성한 후, 상기 ITO막을 패터닝함으로써 투명의 화소 전극(22)을 형성한다.
그 후, 화소 전극(22) 상에 배향막을 형성하여 TFT 기판을 제조한 후, 종래 공지의 방법에 따라서 프로세스를 진행시켜 목적으로 하는 액정 표시 장치를 완성시킨다.
이상 설명한 바와 같이, 상기 제1 실시 형태에 의하면 박막 트랜지스터를 구성하는 박막 반도체층(7)의 하층에 유지 용량 배선(4), 유지 용량용 유전막(3) 및 유지 용량용 화소 전극(2)으로 구성되는 유지 용량 소자를 형성하고 있으므로, 유지 용량 배선(4) 및 유지 용량용 화소 전극(3)이 평면적으로 TFT의 게이트 배선 G 등의 다른 배선에 의한 제약을 받지 않기 때문에, 화소간 차광 면적을 저감하면서 유지용 용량 소자의 용량 형성 면적을 충분히 확보할 수 있고, 그 유지 용량 Cs를 충분히 확보할 수 있다. 그러므로, 각 화소의 박막 트랜지스터가 오프일 때의 화소 신호 전위를 안정화할 수 있기 때문에, 표시 화질을 향상시킬 수 있다. 또, 유지 용량 배선(4)을 박막 트랜지스터의 채널 형성 영역에 대하여 평면적으로 1.0㎛ 이상의 여유를 가지고, 각 방향으로 0.5㎛ 이상의 폭을 가지는 영역에 배치되어 있으므로, TFT 기판의 이면측으로부터의 광입사에 대하여 유지 용량용 화소 전극(2) 및 유지 용량 배선(4)이 TFT에 대한 차광막으로서 작용하고, 경사 방향으로부터 박막 트랜지스터에 입사하는 광을 저감할 수 있기 때문에, 광 여기 전류에 기인한 화질의 열화를 방지할 수 있고, 표시 화질의 향상을 한층 더 도모할 수 있다. 따라서, 화소간 차광 면적을 저감하면서 표시 화질의 향상을 도모할 수 있기 때문에, 액정 표시 장치에 있어서의 고광투과율 및 고정세화를 실현할 수 있다.
다음에, 본 발명의 제2 실시 형태에 의한 액정 표시 장치에 대해 설명한다. 도 3은 상기 제2 실시 형태에 의한 액정 표시 장치의 TFT 기판의 일례를 나타낸다.
도 3에 나타낸 바와 같이, 상기 제2 실시 형태에 의한 액정 표시 장치에 있어서는, 제1 실시 형태와 상이하게 층간 절연막(17) 상에 그 표면이 평탄화된 층간 절연막(31)이 형성되어 있다. 인출 전극(16) 상의 층간 절연막(31, 17) 부분에 콘택트 홀(32)이 형성되어 있다. 층간 절연막(31) 상에는 상층 차광막(19)이 형성되어 있고, 콘택트 홀(32)을 통하여 인출 전극(16)과 상층 차광막(19)이 접속되어 있다. 층간 절연막(31) 상에 상층 차광막(19)을 덮도록 층간 절연막(33)이 형성되어 있다. 상층 차광막(19) 상의 층간 절연막(33) 부분에는 콘택트 홀(34)이 형성되어 있다. 층간 절연막(33) 상에는 화소 전극(22)이 형성되어 있고, 콘택트 홀(34)을 통하여 화소 전극(22)과 상층 차광막(19)이 접속되어 있다. 그 외의 구성에 대해서는 제1 실시 형태와 동일하므로 설명을 생략한다.
이상과 같이 구성된 액정 표시 장치의 제조 방법에 있어서는, 먼저 제1 실시 형태에 있어서와 동일하게 하여 층간 절연막(17)의 형성까지 행한다. 다음에, 제1 실시 형태와는 상이하게 층간 절연막(17) 상에 층간 절연막(31)을 형성한다. 다음에, 예를 들면 CMP법에 의해 층간 절연막(31) 표면을 평탄화한다. 다음에, 리소그래피 공정 및 에칭 공정에 의해, 인출 전극(16) 상의 층간 절연막(17, 31) 부분에 콘택트 홀(32)을 형성한다. 다음에, 예를 들면 스퍼터링법에 의해 전체면에 Ti막을 형성한 후, 상기 Ti막을 패터닝함으로써 상층 차광막(19)을 형성한다. 다음에, 예를 들면 CVD법에 의해, 상층 차광막(19)을 덮도록 하여 층간 절연막(31) 상에 층간 절연막(33)을 형성한다. 다음에, 상층 차광막(19) 상의 층간 절연막(33) 부분에 콘택트 홀(34)을 형성한다. 그 후, 예를 들면 스퍼터링법에 의해 전체면에 ITO막을 형성한 후, 이 ITO막을 소정 형상으로 패터닝함으로써, 소정 형상의 화소 전극(22)을 형성한다. 액정 표시 장치의 제조 방법에 있어서의 그 외의 프로세스에 대해서는 제1 실시 형태에 있어서와 동일하므로 설명을 생략한다.
상기 제2 실시 형태에 의하면, 박막 반도체층(7)의 하층에 유지 용량 소자를 형성하도록 하고 있음으로써, 제1 실시 형태와 동일한 효과를 얻을 수 있는 동시에, 평탄화된 층간 절연막(31) 상에 상층 차광막(19)을 형성하도록 하고 있음으로써, 상층 차광막(19)의 커버리지 형상을 개선할 수 있고, 대향 기판측으로부터의 입사광을 효율적으로 차광할 수 있다. 또, 신호 배선(15)과 상층 차광막(19) 사이의 기생 용량을 저감할 수 있다. 따라서, 상기 액정 표시 장치에 있어서의 표시 화질의 향상을 한층 더 도모할 수 있다.
다음에, 본 발명의 제3 실시 형태에 의한 액정 표시 장치에 대해 설명한다. 도 4는 상기 제3 실시 형태에 의한 액정 표시 장치의 TFT 기판의 일례를 나타낸다.
도 4에 나타낸 바와 같이, 상기 제3 실시 형태에 의한 액정 표시 장치에 있어서는, 제1 실시 형태와는 상이하게 신호 배선(15) 및 인출 전극(16)을, Si를 1%함유하는 Al 합금막(41a) 상에 예를 들면 TiN막(41b)을 형성한 2층 구조로 한다. 그리고, 이들 신호 배선(15) 및 인출 전극(16)을 덮도록 층간 절연막(17)이 형성되어 있다. 또, 층간 절연막(17) 상에는 상층 차광막이 형성되어 있지 않고, 그 표 면이 평탄화된 층간 절연막(42)이 형성되어 있다. 인출 전극(16) 상의 층간 절연막(17, 42) 부분에 콘택트 홀(43)이 형성되어 있다. 층간 절연막(42) 상에 화소 전극(22)이 형성되어 있다. 화소 전극(22)과 인출 전극(16)은 콘택트 홀(43)을 통하여 접속되어 있다. 또, 도시는 생략하지만, 제1 실시 형태에 있어서의 TFT 기판의 상층 차광막(19)에 대응하는 화소간 차광 영역은 TFT 기판의 위쪽의 액정층을 통한 대향 기판 중에 형성되어 있다. 액정 표시 장치의 그 외의 구성에 대해서는 제1 실시 형태에 있어서와 동일하므로 설명을 생략한다.
이상과 같이 구성된 제3 실시 형태에 의한 액정 표시 장치의 제조 방법에 있어서는, 먼저 제1 실시 형태에 있어서와 동일하게 하여 층간 절연막(11)의 형성까지 행한다. 그 후, 개구(14) 및 콘택트 홀(6, 12, 13)을 순차 형성한다. 다음에, 예를 들면 스퍼터링법에 의해 전체면에 Si를 1% 함유하는 Al 합금막(41a)을 형성한 후, Al 합금막(41a) 상에 TiN막(41b)을 형성한다. 다음에, 상기 TiN막(41b) 및 Al 합금막(41a)으로 이루어지는 적층막을 소정 형상으로 패터닝함으로써, 신호 배선(15) 및 인출 전극(16)을 형성한다. 다음에 이들 신호 배선(15) 및 인출 전극(16)을 덮도록 하여, 전체면에 층간 절연막(17)을 형성한다. 다음에, 예를 들면 CVD법에 의해, 층간 절연막(17) 상에 층간 절연막(42)을 형성한다. 그 후, 예를 들면 CMP법에 의해 그 표면을 연마함으로써 평탄화한다. 다음에, 리소그래피 공정 및 에칭 공정에 의해, 인출 전극(16) 상의 층간 절연막(17, 42) 부분을 TiN막(41b)의 표면이 노출될 때까지 에칭함으로써, 콘택트 홀(43)을 형성한다. 다음에, 층간 절연막(42) 상의 전체면에 예를 들면 스퍼터링법에 의해, 콘택트 홀(43)을 통하여 인출 전극(16)과 전기적으로 접속되도록 하여, 예를 들면 ITO막을 형성한다. 그 후, 상기 ITO막을 소정 형상으로 패터닝함으로써, 화소 전극(22)을 형성한다. 액정 표시 장치의 제조 방법에 있어서의 그 외의 프로세스에 대해서는 제1 실시 형태에 있어서와 동일하므로 설명을 생략한다.
또, 상기 제3 실시 형태의 다른 예로서 박막 반도체층(7) 상의 층간 절연막(11, 17, 42) 부분에 콘택트 홀(도시하지 않음)을 형성하고, 이 콘택트 홀을 통하여 화소 전극(22)과 박막 반도체층(7)을 직접 접속하는 것도 가능하다.
상기 제3 실시 형태에 의하면, 박막 반도체층(7)의 하층에 유지 용량 소자를 형성하고 있음으로써, 제1 실시 형태와 동일한 효과를 얻을 수 있다. 또, TFT 기판 중에 상층 차광막(19)을 형성하지 않도록 하고, 인출 전극(16)과 화소 전극(22)을 직접 접속하고 있으나, 인출 전극(16)을 Si를 1% 함유하는 Al 합금막(41a) 상에 TiN막(41b)을 형성한 2층 구조로 하고 있으므로, 인출 전극(16)과 화소 전극(22)의 사이에서 양호한 전기적 접속을 확보할 수 있다.
다음에, 본 발명의 제4 실시 형태에 의한 액정 표시 장치의 일례에 대해 설명한다. 도 5는 상기 제4 실시 형태에 의한 액정 표시 장치의 TFT 기판의 일례를 나타낸다.
도 5에 나타낸 바와 같이, 상기 제5 실시 형태에 의한 액정 표시 장치에 있어서는, 제1 실시 형태와는 상이하게 절연성 투명 기판(1) 상에 소정 형상의 유지 용량 배선(4)이 형성되어 있다. 유지 용량 배선(4) 상에는 유지 용량용 유전막(3)을 통하여 유지 용량용 화소 전극(2)이 형성되어 있다. 유지 용량용 화소 전극(2) 상의 층간 절연막(5) 부분에 콘택트 홀(6)이 형성되어 있다. 상기 콘택트 홀(6)을 통하여 유지 용량용 화소 전극(2)과 인출 전극(16)이 전기적으로 접속되어 있다. 액정 표시 장치에 있어서의 그 외의 구성에 대해서는 제1 실시 형태에 있어서와 동일하므로 설명을 생략한다.
이상과 같이 구성된 액정 표시 장치의 제조 방법에 있어서는, 먼저 제1 실시 형태와 상이하게 예를 들면 CVD법에 의해, 절연성 유리 기판(1) 상에 예를 들면 막 두께가 200nm인 WSi막, 예를 들면 막 두께가 60nm인 SiO2막 및 예를 들면 막 두께가 50nm인 WSi막을 순차 형성한다. 다음에, 리소그래피 공정 및 에칭 공정에 의해 상기 WSi/SiO2/WSi막으로 이루어지는 적층막을 패터닝함으로써, 유지 용량용 화소 전극(2), 유지 용량용 유전막(3), 유지 용량 배선(4)을 형성하고, 이들로 이루어지는 유지 용량 소자를 형성한다. 액정 표시 장치의 제조 방법에 있어서의 그 외의 프로세스에 대해서는 제1 실시 형태와 동일하므로 설명을 생략한다.
상기 제4 실시 형태에 의하면, 박막 반도체층(7)의 하층에 유지 용량 소자를 형성하도록 하고 있음으로써, 제1 실시 형태와 동일한 효과를 얻을 수 있다. 또, 유지 용량용 화소 전극(2)의 하층에 유지 용량 배선(4)을 형성하여, 제1 실시 형태에 있어서의 유지 용량 소자와 적층 구조를 반대로 하고 있으므로, 콘택트 홀(6)의 형성 영역을 확보하기 위해, 유지 용량 배선(4)의 일부를 제거할 필요가 없어진다. 이로써, 유지 용량 소자의 유지 용량 면적을 더욱 증가시킬 수 있기 때문에, 그 유지 용량 Cs를 증가시킬 수 있다.
다음에, 본 발명의 제5 실시 형태에 의한 액정 표시 장치에 대해 설명한다. 도 6은 상기 제5 실시 형태에 의한 액정 표시 장치의 TFT 기판의 일례를 나타낸다.
도 6에 나타낸 바와 같이, 상기 제5 실시 형태에 의한 액정 표시 장치에 있어서는, 제1 실시 형태와 상이하게 층간 절연막(5)에 형성된 콘택트 홀(6)을 통하여 유지 용량용 화소 전극(2)에 접속된 인출 전극(61)이 게이트 전극 G와 동일한 구조, 즉 다결정 Si막(9)과 WSi막(10)의 적층막으로 구성되어 있다. 상기 인출 전극(61)의 한 단부는 박막 반도체층(7)의 드레인 영역 부분에 접속되어 있다. 이로써, 박막 트랜지스터의 드레인 영역과 유지 용량용 화소 전극(2)이 전기적으로 접속되어 있다. 또, 층간 절연막(11)에 형성된 콘택트 홀(13)을 통하여, 박막 반도체층(7)의 드레인 영역에 예를 들면 Si를 1% 함유하는 Al 합금막으로 이루어지는 전극(62)이 접속되어 있다. 액정 표시 장치에 있어서의 그 외의 구성에 대해서는 제1 실시 형태에 있어서와 동일하므로 설명을 생략한다.
이상과 같이 구성된 액정 표시 장치의 제조 방법에 있어서는, 먼저 제1 실시 형태와 동일하게 하여 박막 반도체층(7) 상의 게이트 유전막(8)의 형성까지 행한다. 다음에, 제1 실시 형태와 상이하게 리소그래피 공정 및 에칭 공정에 의해, 유지 용량용 화소 전극(2) 상의 층간 절연막(5) 부분에 콘택트 홀(6)을 형성한다. 다음에, 예를 들면 LP-CVD법에 의해, 전체면에 P가 도핑된 다결정 Si막(9)과 WSi막(10)을 순차 형성함으로써 적층막을 형성한다. 다음에, 상기 적층막을 게이트 배선 G의 형상, 및 평면적으로 박막 반도체층(7)의 드레인 영역에 겹치면서 콘택트 홀(6)을 통하여 유지 용량용 화소 전극(2)에 접속 가능한 형상으로 패터닝한 다. 이로써, 다결정 Si막(9)과 WSi막(10)의 적층막으로 이루어지는 게이트 배선 G 및 인출 전극(61)이 형성된다. 그 후, 이들 게이트 배선 G 및 인출 전극(61)을 덮도록 층간 절연막(11)을 형성하고, 층간 절연막(11)의 박막 반도체층(7) 상의 부분에 콘택트 홀(12, 13)을 형성한다. 다음에, 스퍼터링법에 의해 Si를 1% 함유하는 Al 합금막을 형성한 후, 상기 Al 합금막을 신호 배선(15) 및 전극(62)의 형상으로 패터닝한다. 이로써, 콘택트 홀(12)을 통하여 박막 반도체층(7)의 소스 영역에 접속되는 신호 배선(15)이 형성되는 동시에, 박막 반도체층(7)의 드레인 영역에 접속되는 전극(62)이 형성된다. 다음에, O3 가스와 TEOS 가스를 사용한 CVD법에 의해 전체면에 PSG로 이루어지는 층간 절연막(17)을 형성한다. 상기 액정 표시 장치의 제조 방법에 있어서의 그 외의 프로세스에 대해서는 제1 실시 형태와 동일하므로 설명을 생략한다.
상기 제5 실시 형태에 의하면, 박막 반도체층(7)의 하층에 유지 용량 소자를 형성하도록 하고 있음으로써, 제1 실시 형태와 동일한 효과를 얻을 수 있다.
다음에, 본 발명의 제6 실시 형태에 의한 액정 표시 장치에 대해 설명한다. 도 7은 상기 제6 실시 형태에 의한 액정 표시 장치의 TFT 기판의 일례를 나타낸다.
상기 제6 실시 형태에 의한 액정 표시 장치에 있어서는, 제5 실시 형태와 상이하게 유지 용량용 화소 전극(2) 상의 층간 절연막(5) 부분에 형성된 콘택트 홀(6)의 내부에 예를 들면 W로 이루어지는 콘택트 플러그(71)가 매립되어 있다. 층간 절연막(5) 상에 콘택트 플러그(71)와 접속되어 다결정 Si막(9) 및 WSi막(10) 을 순차 적층한 적층막으로 이루어지는 인출 전극(72)이 형성되어 있다. 이로써, 유지 용량용 소자 전극(2)과 인출 전극(72)이 콘택트 플러그(71)를 통하여 전기적으로 접속되어 있다. 액정 표시 장치에 있어서의 그 외의 구성에 대해서는 제5 실시 형태에 있어서와 동일하므로 설명을 생략한다.
이상과 같이 구성된 액정 표시 장치의 제조 방법에 있어서는, 먼저 제1 실시 형태와 동일하게 하여 층간 절연막(5)의 형성까지 행한다. 다음에, 제1 실시 형태와 상이하게 리소그래피 공정 및 에칭 공정에 의해, 유지 용량용 화소 전극(2) 상의 층간 절연막(5) 부분에 콘택트 홀(6)을 형성한다. 다음에, 예를 들면 블랭킷 W-CVD법에 의해, 콘택트 홀(6)의 내부에 매립하도록 하여 전체면에 W막을 형성한다. 다음에, 예를 들면 삼불화염소(CIF3) 가스를 에칭가스로서 W막의 에칭을 행한다. 이로써, 콘택트 홀(6)의 내부에 W로 이루어지는 콘택트 플러그(71)가 매립된다. 다음에, 제1 실시 형태와 동일하게 하여 박막 반도체층(7) 및 게이트 유전막(8)을 순차 형성한다. 다음에, 예를 들면 LP-CVD법에 의해, 전체면에 P가 도핑된 다결정 Si막(9)과 WSi막(10)을 순차 형성함으로써 적층막을 형성한다, 다음에, 상기 적층막을 게이트 배선 G의 형상, 및 콘택트 플러그(71)에 접속되면서 한 단부가 박막 반도체층(7)에 겹치는 형상으로 패터닝한다. 이로써, 다결정 Si막(9)과 WSi막(10)의 적층막으로 이루어지는 게이트 배선 G 및 인출 전극(72)이 형성된다. 그 후, 이들 게이트 배선 G 및 인출 전극(72)을 덮도록 층간 절연막(11)을 형성한다. 상기 액정 표시 장치의 제조 방법에 있어서의 그 외의 프 로세스에 대해서는 제1 실시 형태와 동일하므로 설명을 생략한다.
상기 제6 실시 형태에 의하면, 박막 반도체층(7)의 하층에 유지 용량 소자를 형성하도록 하고 있음으로써, 제1 실시 형태 및 제5 실시 형태와 동일한 효과를 얻을 수 있다. 또, 인출 전극(72)과 유지 용량용 화소 전극(2)을 콘택트 플러그(71)를 통하여 접속하도록 하고 있으므로, 인출 전극(72)의 커버리지 형상을 더욱 개선할 수 있다.
다음에, 본 발명의 제7 실시 형태에 의한 액정 표시 장치에 대해 설명한다. 도 8은 상기 제7 실시 형태에 의한 액정 표시 장치의 평면 배치의 일례를 나타낸다.
도 8에 나타낸 바와 같이, 상기 제7 실시 형태에 의한 액정 표시 장치에 있어서는, 제1 실시 형태와 상이하게 유지 용량 배선(4)(도 8 중, 사선부)을 신호 배선(15)에 겹치는 영역에서, 신호 배선(15)의 세로 방향으로 연장시켜 형성하도록 한다. 즉, 유지 용량 배선(4)은 신호 배선(15) 및 인출 전극(16)의 하층이면서 겹치는 영역에서 그들의 형상을 따라 격자형으로 형성되어 있다. 상기 제7 실시 형태에 의한 액정 표시 장치의 구성 및 그 제조 방법에 대해서는 제1 실시 형태에 있어서와 동일하므로 설명을 생략한다.
상기 제7 실시 형태에 의하면, 제1 실시 형태와 동일한 효과를 얻을 수 있는 동시에, 유지 용량 배선(4)을 신호 배선(15)의 하층이면서 겹치는 영역에 신호 배선(15)의 세로 방향으로 연장된 형상, 즉 격자형으로 형성하고 있으므로, 유지 용량 면적을 더욱 증가시킬 수 있기 때문에, 보다 신뢰성이 높은 액정 표시 장치를 얻을 수 있다.
이상 본 발명의 실시 형태에 대해 구체적으로 설명하였으나, 본 발명은 전술한 실시 형태에 한정되는 것은 아니며, 본 발명의 기술적 사상에 따른 각종 변형이 가능하다.
예를 들면, 전술한 실시 형태에 있어서 열거한 수치, 구조, 형상, 재료, 프로세스 등은 어디까지나 예에 지나지 않고, 필요에 따라 이와 상이한 수치, 구조, 형상, 재료, 프로세스 등을 사용해도 된다.
또, 전술한 제1 실시 형태에 있어서는, 유지 용량용 유전막(3)으로서 SiO2막을 사용하고 있으나, 유지 용량용 유전막(3)으로서 SiN막이나 SiO2/SiN/SiO2막 등을 사용하는 것도 가능하다.
또, 전술한 제1 실시 형태에 있어서는, 유지 용량용 화소 전극(2) 및 유지 용량 배선(4)으로서 WSi막을 사용하고 있으나, 이들 유지 용량용 화소 전극(2) 및 유지 용량 배선(4)으로서, 불순물을 도핑한 다결정 Si막을 사용하는 것도 가능하다. 또, 게이트 배선 G를 다결정 Si막(9) 상에 WSi막(10)을 형성한 적층막으로 하고 있으나, 다결정 Si막(9) 상에 형성하는 막으로서 W막, Mo막, Ta막, Cr막 및 Ti막을 사용하는 것이 가능하다. 또, 이들의 실리사이드막이나 합금막을 사용하는 것도 가능하다.
이상 설명한 바와 같이, 본 발명에 의하면, 유지 용량 소자를 박막 트랜지스 터를 구성하는 박막 반도체층의 하층에 형성하도록 하고 있으므로, 유지 용량 소자의 설계 자유도를 향상시킬 수 있기 때문에, 유지 용량 면적을 확보하면서 화소간 차광 영역을 축소시킬 수 있고, 이로써, 고광투과율로 고정세화된 액정 표시 장치를 얻을 수 있다.

Claims (14)

  1. 기판 상에 화소 전극의 구동용 박막 트랜지스터와 유지 용량 소자가 형성된 액정 표시 장치에 있어서,
    상기 유지 용량 소자가 상기 박막 트랜지스터를 구성하는 박막 반도체층의 하층에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 유지 용량 소자가 유지 용량 배선과 유지 용량용 화소 전극 사이에 유지 용량용 유전막을 협지한 구조로 구성되어 있는 것을 특징으로 하는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 박막 트랜지스터의 소스/드레인 영역을 구성하는 확산층과 상기 유지 용량용 화소 전극이 전기적으로 접속되어 있는 것을 특징으로 하는 액정 표시 장치.
  4. 제2항에 있어서,
    상기 유지 용량 배선이 평면적으로 상기 박막 트랜지스터의 채널 형성 영역과 겹치면서 덮는 영역에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  5. 제2항에 있어서,
    상기 유지 용량 배선이 일정한 전위로 설정 가능하게 구성되어 있는 것을 특징으로 하는 액정 표시 장치.
  6. 제2항에 있어서,
    상기 유지 용량용 화소 전극이 평면적으로 상기 박막 트랜지스터의 채널 형성 영역과 겹치면서 덮는 영역에 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
  7. 제2항에 있어서,
    상기 유지 용량용 유전막이 산화실리콘막, 질화실리콘막, 또는 산화실리콘막과 질화실리콘막의 적층막으로 구성되어 있는 것을 특징으로 하는 액정 표시 장치.
  8. 제2항에 있어서,
    상기 유지 용량용 유전막의 두께가 5nm 이상 300nm 이하인 것을 특징으로 하는 액정 표시 장치.
  9. 제2항에 있어서,
    상기 유지 용량 배선 및 상기 유지 용량용 화소 전극의 최소한 한 쪽이 텅스 텐, 몰리브덴, 탄탈, 크롬, 티탄, 규화텅스텐, 규화몰리브덴, 규화탄탈, 규화크롬, 규화티탄, 텅스텐 합금, 몰리브덴 합금, 탄탈 합금, 크롬 합금, 티탄 합금, 또는 불순물이 도핑된 실리콘으로 이루어지는 군(群)으로부터 선택된 재료로 구성되는 것을 특징으로 하는 액정 표시 장치.
  10. 기판 상에 화소 전극의 구동용 박막 트랜지스터와 유지 용량 소자가 형성된 액정 표시 장치의 제조 방법에 있어서,
    상기 기판 상에 상기 유지 용량 소자를 형성하고,
    상기 유지 용량 소자의 상층에 층간 절연막을 통하여 상기 박막 트랜지스터를 형성하도록 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 기판 상에 유지 용량용 화소 전극, 유지 용량용 유전막 및 유지 용량 배선을 순차 형성함으로써, 상기 유지 용량 소자를 형성하도록 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 유지 용량용 화소 전극 상에 층간 절연막을 형성하고, 상기 층간 절연막 상에 박막 반도체층을 형성하고, 상기 박막 반도체층 상에 게이트 유전막을 통하여 게이트 배선을 형성하도록 한 것을 특징으로 하는 액정 표시 장치의 제조 방 법.
  13. 제11항에 있어서,
    게이트 배선을 형성하는 동시에, 상기 박막 트랜지스터에 있어서의 확산층과 상기 유지 용량용 화소 전극을 접속하는 도전층을 형성하도록 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  14. 제11항에 있어서,
    신호 배선을 형성하는 동시에, 상기 박막 트랜지스터에 있어서의 확산층과 상기 유지 용량용 화소 전극을 접속하는 도전층을 형성하도록 하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020000039807A 1999-08-30 2000-07-12 액정 표시 장치 및 그 제조 방법 KR100670965B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24399099A JP4403329B2 (ja) 1999-08-30 1999-08-30 液晶表示装置の製造方法
JP99-243990 1999-08-30

Publications (2)

Publication Number Publication Date
KR20010021069A KR20010021069A (ko) 2001-03-15
KR100670965B1 true KR100670965B1 (ko) 2007-01-17

Family

ID=17112083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039807A KR100670965B1 (ko) 1999-08-30 2000-07-12 액정 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6661476B1 (ko)
JP (1) JP4403329B2 (ko)
KR (1) KR100670965B1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907003B2 (ja) * 1999-12-27 2012-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびそれを用いた電気器具
JP4689806B2 (ja) 2000-09-28 2011-05-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
JP2002319679A (ja) 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
US6897477B2 (en) 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP4647843B2 (ja) * 2001-06-28 2011-03-09 株式会社日立製作所 液晶表示装置
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP2003066487A (ja) * 2001-08-29 2003-03-05 Sony Corp 液晶表示装置およびその製造方法
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
KR100629734B1 (ko) * 2002-01-08 2006-09-29 일진디스플레이(주) 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법
JP2004140329A (ja) * 2002-08-19 2004-05-13 Seiko Epson Corp 基板装置及びその製造方法、電気光学装置及び電子機器
JP2004151546A (ja) 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
JP3791517B2 (ja) 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4324441B2 (ja) * 2003-10-09 2009-09-02 シャープ株式会社 素子基板、表示装置
JP2005227355A (ja) * 2004-02-10 2005-08-25 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP2005283690A (ja) * 2004-03-29 2005-10-13 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
KR100604762B1 (ko) * 2004-04-23 2006-07-26 일진디스플레이(주) 액정 디스플레이 패널 및 그 제조 방법
JP2006178235A (ja) * 2004-12-22 2006-07-06 Nec Corp 薄膜トランジスタアレイ基板及び液晶表示装置
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US8040444B2 (en) * 2005-06-03 2011-10-18 Samsung Electronics Co., Ltd. Display device, method of manufacturing the same and mask for manufacturing the same
JP2007025611A (ja) * 2005-06-17 2007-02-01 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP4957023B2 (ja) * 2006-03-09 2012-06-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2006243753A (ja) * 2006-05-19 2006-09-14 Seiko Epson Corp 基板装置、電気光学装置及び電子機器
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
KR101427707B1 (ko) * 2008-02-21 2014-08-11 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그의 제조 방법
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2012063910A1 (ja) * 2010-11-11 2012-05-18 シャープ株式会社 液晶表示装置
TWI467301B (zh) 2012-10-24 2015-01-01 Au Optronics Corp 顯示面板
WO2015060133A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5799132B2 (ja) * 2014-05-02 2015-10-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
CN107910301B (zh) * 2017-11-23 2020-08-04 合肥鑫晟光电科技有限公司 显示基板的制作方法、显示基板及显示装置
JP6620803B2 (ja) 2017-12-26 2019-12-18 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP6466614B2 (ja) * 2018-06-04 2019-02-06 株式会社半導体エネルギー研究所 液晶表示装置
JP7505184B2 (ja) 2019-12-16 2024-06-25 セイコーエプソン株式会社 電気光学装置、および電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
TW374860B (en) * 1996-04-30 1999-11-21 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display for projection
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JP3980167B2 (ja) * 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板

Also Published As

Publication number Publication date
JP4403329B2 (ja) 2010-01-27
JP2001066638A (ja) 2001-03-16
KR20010021069A (ko) 2001-03-15
US6661476B1 (en) 2003-12-09

Similar Documents

Publication Publication Date Title
KR100670965B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100729791B1 (ko) 액정표시장치 및 그 제조방법
US7838882B2 (en) Thin film transistor substrate and liquid crystal display
US6587165B2 (en) Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof
JP3391343B2 (ja) アクティブマトリクス基板及びその製造方法
US7205570B2 (en) Thin film transistor array panel
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US20060050192A1 (en) Thin film transistor array panel and method for manufacturing the same
US8198657B2 (en) Thin film transistor array panel and method for manufacturing the same
US6714266B1 (en) Transmission type liquid crystal display device
KR100258487B1 (ko) 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법
US8362623B2 (en) Semiconductor device and method for manufacturing the same
US20040195601A1 (en) Semiconductor memory device having ferroelectric capacitor and method of manufacturing the same
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
JP3463007B2 (ja) 液晶表示装置
KR100646781B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2004325627A (ja) アクティブマトリクス基板および表示装置
JP4166486B2 (ja) 薄膜トランジスタ基板
JP2000206562A (ja) 液晶表示装置
JP2004271903A (ja) 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
JP3294509B2 (ja) 液晶表示装置
KR100247271B1 (ko) 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
JPH10104660A (ja) 液晶表示装置
JPH1020332A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee