JP2006178235A - 薄膜トランジスタアレイ基板及び液晶表示装置 - Google Patents

Abstract

【課題】 ＴＦＴアレイ基板への入射光が画素ＴＦＴのチャネル領域に照射されることを防止し、表示画面におけるコントラストの低下を抑制することができる薄膜トランジスタアレイ基板及び液晶表示装置を提供する。
【解決手段】 画素ＴＦＴの下方に、画素毎に行方向１５及び列方向１６に配置され対応する画素ＴＦＴのドレイン領域７ｂに接続されている複数個の下部電極２を備えた補助容量２４が設けられているＴＦＴアレイ基板において、行方向１５に隣接する下部電極２間に形成される分離領域３ａと、これらの下部電極２に対応する２つの画素ＴＦＴのチャネル領域７ｃとの距離Ｌ１及びＬ２を略等しくすると共に、列方向１６に隣接する下部電極２間に形成される分離領域３ｂと、これらの下部電極２に対応する２つの画素ＴＦＴのチャネル領域７ｃとの距離Ｌ３及びＬ４を略等しくする。更に、分離領域３ａ及び３ｂの上方に上部電極５を配置する。
【選択図】 図２

Description

本発明は、液晶表示装置に使用される薄膜トランジスタアレイ基板及びこの基板が搭載され薄膜トランジスタによって画素の動作を制御する液晶表示装置に関する。

従来、スイッチング素子として薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）を使用したアクティブマトリックス型の液晶表示装置が知られている。また、近時、液晶表示装置は、表示される情報量の増加に伴い高精細化の要求が高まっていると共に、携帯端末機器に対応するために小型化の要求も高まっている。このため、液晶表示装置においては、パターンの微細化による画素の高密度化が進められている。更に、液晶表示装置には、表示画面の高輝度化も求められており、この要求に対してもパターンを微細化することにより画素の開口率を改善し、光利用率を向上させる努力がなされている。

アクティブマトリックス型の液晶表示装置は、液晶層及びこの液晶層を挟むように形成された透明電極からなる画素容量に、所定の電荷を蓄積することによって表示を行う。しかしながら、アクティブマトリクス型液晶表示装置には、画素の動作を制御する画素ＴＦＴで生じるリーク電流によって画素容量に蓄積された電荷が変動し、表示品質が劣化するという問題点がある。画素ＴＦＴで生じるリーク電流の１種に、画素ＴＦＴに入射した光によって励起されてキャリアが発生することにより生じる光リーク電流がある。この光リーク電流を低減するためには、遮光膜を形成して、画素ＴＦＴのチャネル領域に光が届かないようにする方法が知られている。

また、画素容量と並列に補助容量を設けることにより、リーク電流による影響を低減する方法も知られており、従来、画素ＴＦＴの下方に補助容量を設けた構造の液晶表示装置が開示されている（例えば、特許文献１乃至３参照）。図９は特許文献１に記載の液晶表示装置のＴＦＴアレイ基板を示す断面図である。なお、図９においては、１画素分の構成を示している。図９に示すように、特許文献１に記載の液晶表示装置におけるＴＦＴアレイ基板１００は、透明基板１０１上に下部電極１０２が画素単位で分離されて島状に形成されており、下部電極１０２の上面には誘電体膜１０４を介して上部電極１０５が形成されている。そして、この上部電極１０５、誘電体膜１０４及び下部電極１０２により、補助容量１２４が構成されており、補助容量１２４を覆うように層間絶縁膜１０６が形成されている。なお、上部電極１０５は隣接する画素の上部電極と相互に接続されている。

この層間絶縁膜１０６上における下部電極１０２の上方の領域には、半導体膜１０７が形成されており、下部電極１０２と半導体膜１０７とは、層間絶縁膜１０６に設けられたコンタクト孔１２１内に形成された接続電極１２６を介して相互に接続されている。また、半導体膜１０７上における上部電極１０５の上方の領域には、ゲート絶縁膜１０８を介してゲート線１０９が形成されており、これら半導体膜１０７、ゲート絶縁膜１０８及びゲート線１０９により、画素ＴＦＴ１３１が構成されている。このように、ＴＦＴアレイ基板１００においては、画素ＴＦＴ１３１の下方に補助容量１２４が設けられている。

また、画素ＴＦＴ１３１を覆うように層間絶縁膜１１０が形成されており、層間絶縁膜１１０上にはデータ線１１１が形成されている。更に、層間絶縁膜１１０及びデータ線１１１を覆うように層間絶縁膜１１２が形成されており、この層間絶縁膜１１２上には、画素電極１１３が形成されている。そして、データ線１１１は、層間絶縁膜１１０に設けられたコンタクト孔１２２を介して画素ＴＦＴ１３１の半導体膜１０７に接続されている。また、画素電極１１３は層間絶縁膜１１０及び層間絶縁膜１１２に連続して形成されたコンタクト孔１２３を介して半導体膜１０７に接続されている。

図１０は特許文献２に記載の液晶表示装置のＴＦＴアレイ基板を示す断面図である。なお、図１０においては、１画素分の構成を示しており、また、図９に示すＴＦＴアレイ基板の構成要素と同じものには同じ符号を付し、詳細な説明は省略する。図１０に示すように、特許文献１に記載の液晶表示装置におけるＴＦＴアレイ基板１３０は、透明基板１０１上に下部電極１０２が形成されており、下部電極１０２上には誘電体膜１３４を介して上部電極１３５が画素単位で分離され島状に形成されている。そして、この上部電極１３５と半導体膜１０７とがコンタクト孔１４１を介して相互に接続されており、これにより、下部電極１０２、誘電体膜１３４及び上部電極１３５により構成される補助容量１４４と、半導体膜１０７、ゲート絶縁膜１０８及びゲート線１０９により構成される画素ＴＦＴ１３１とが相互に接続されている。なお、ＴＦＴアレイ基板１３０における上記以外の構成は、図９に示すＴＦＴアレイ基盤１００と同様である。

図９及び図１０に示す従来のＴＦＴアレイ基板は、上部電極のみ、又は上部電極及び下部電極の両方を遮光性がある材料により形成することにより、透明基板側から入射して、画素ＴＦＴのチャネル領域（図示せず）に照射される光の量を低減することができ、これにより画素ＴＦＴにおけるリーク電流を低減することができる。また、画素ＴＦＴの下方に補助容量を配置することにより、非光透過領域を低減して、開口率の低下を抑制することもできる。

更に、従来、画素ＴＦＴの下方に補助容量を配置すると共に、画素ＴＦＴのチャネル領域を覆うように遮光層を設けることにより、遮光性を向上させたＴＦＴアレイ基板も提案されている（例えば、特許文献４参照）。

特開２００３−６６４８７号公報 （第４−５頁、第１図） 特開２００１−２２８４９２号公報 （第５頁、第１図） 特開２００４−２７１９０３号公報 （第８−１４頁、第１−２図） 特開２００４−１５１５４６号公報 （第５−８頁、第１図）

しかしながら、前述の従来の技術には以下に示す問題点がある。先ず、特許文献１乃至４に記載の液晶表示装置では、ＴＦＴアレイ基板の透明基板側から入射した光を十分に遮光することができず、表示画面のコントラストが十分に得られないという問題点がある。例えば、特許文献１に記載の液晶表示装置の場合、補助容量１２４としての機能を持たせるために、下部電極１０２を画素単位で島状に形成する必要があり、下部電極１０２を遮光性がある材料により形成したとしても、ＴＦＴアレイ基板１００の裏面側、即ち、透明基板１０１側から入射した光は、分離形成された下部電極１０２間の領域を透過し、画素ＴＦＴ１３１のチャネル領域に照射されてしまう。

また、特許文献２に記載された液晶表示装置の場合、補助容量１４４としての機能を持たせるために、上部電極１３５を画素単位に島状に形成する必要がある。このため、上部電極１３５を光吸収性がある半導体膜により形成し、下部電極１０２を遮光性がある金属膜により形成したとしても、分離形成された上部電極１３５間の領域において十分な光吸収効果が得られず、ＴＦＴアレイ基板１３０の裏面側、即ち、透明基板１０１側から入射した光が、画素ＴＦＴ１３１のチャネル領域に照射されることを十分に防止することはできない。

更に、ＴＦＴアレイ基板の表面側からの入射光は、通常、ＴＦＴアレイ基板と対向して配置される対向基板又はＴＦＴアレイ基板に形成される遮光膜（ブラックマトリックス）により遮光するが、前述のように、近時、画素の高密度化及び表示画面の高輝度化のために、パターンが微細化されており、これに伴いパターンの位置ずれ及び細りが発生し、入射角度によっては入射光を完全に遮光することが困難になっている。これは、特許文献４に記載の液晶表示装置においても同様である。更にまた、ＴＦＴアレイ基板の裏面側から入射した光がブラックマトリックスで反射され、その反射光がＴＦＴアレイ基板の表面側から画素ＴＦＴに照射される場合もある。

本発明はかかる問題点に鑑みてなされたものであって、ＴＦＴアレイ基板への入射光が画素ＴＦＴのチャネル領域に照射されることを防止し、表示画面におけるコントラストの低下を抑制することができる薄膜トランジスタアレイ基板及び液晶表示装置を提供することを目的とする。

本願第１発明に係る薄膜トランジスタアレイ基板は、光透過性基板と、前記光透過性基板上に画素毎に形成された補助容量と、その補助容量の上方に画素毎に形成された薄膜トランジスタと、を有し、前記補助容量は、行方向及び列方向に画素毎に配置された複数個の下部電極と、前記下部電極を覆うように形成された誘電体膜と、前記誘電体膜上に形成され少なくとも一部が前記下部電極の上方の領域に配置されている上部電極とを有し、前記下部電極は前記薄膜トランジスタに接続されており、行方向及び列方向の少なくとも一方向に隣接する前記下部電極間の分離領域は、それらの下部電極に対応する２つの薄膜トランジスタからの距離が等しいことを特徴とする。

本発明においては、行方向及び列方向の少なくとも一方向に隣接する下部電極間の分離領域を、それらの下部電極に対応する２つの薄膜トランジスタからの距離が等しくなる位置に形成し、分離領域と薄膜トランジスタのチャネル領域との距離をできるだけ長くしているため、薄膜トランジスタアレイ基板内に入射した光がチャネル領域へ到達する量が低減し、表示画面におけるコントラストの低下を抑制することができる。

この薄膜トランジスタアレイ基板は、前記分離領域の上方に前記上部電極が設けられていてもよい。これにより、分離領域を通過した光を上部電極により遮蔽することができるため、チャネル領域へ到達する光の量をより少なくすることができる。

本願第２発明に係る薄膜トランジスタアレイ基板は、光透過性基板と、前記光透過性基板上に画素毎に形成された補助容量と、その補助容量の上方に画素毎に形成された薄膜トランジスタと、を有し、前記補助容量は、下部電極と、前記下部電極を覆うように形成された誘電体膜と、前記誘電体膜上における前記下部電極の上方の領域に形成され行方向及び列方向に画素毎に配置された複数個の上部電極とを有し、前記上部電極は前記薄膜トランジスタに接続されており、行方向及び列方向の少なくとも一方向に隣接する前記上部電極間の分離領域は、それらの上部電極に対応する２つの薄膜トランジスタからの距離が等しいことを特徴とする。

本発明においては、行方向及び列方向の少なくとも一方向に隣接する上部電極間の分離領域を、それらの上部電極に対応する２つの薄膜トランジスタからの距離が等しくなる位置に形成し、分離領域と薄膜トランジスタのチャネル領域との距離をできるだけ長くしているため、薄膜トランジスタアレイ基板内に入射した光がチャネル領域へ到達する量が低減し、表示画面におけるコントラストの低下を抑制することができる。

この薄膜トランジスタアレイ基板は、前記分離領域の下方に前記下部電極が設けられていてもよい。これにより、光透過性基板側から分離領域に向かって入射した光を下部電極により遮蔽することができるため、チャネル領域へ到達する光の量をより少なくすることができる。

本願第３発明に係る薄膜トランジスタアレイ基板は、光透過性基板と、前記光透過性基板上に画素毎に形成された補助容量と、その補助容量の上方に画素毎に形成された薄膜トランジスタと、を有し、前記補助容量は、行方向及び列方向に画素毎に配置された複数個の下部電極と、前記下部電極を覆うように形成された誘電体膜と、前記誘電体膜上に形成され少なくとも一部が前記下部電極の上方の領域に配置されている上部電極とを有し、前記下部電極は前記薄膜トランジスタに接続されており、前記分離領域の上方には前記上部電極が設けられていることを特徴とする。

本発明においては、分離領域の上方に上部電極が配置されているため、分離領域を通過した光を上部電極により遮蔽することができる。これにより、チャネル領域へ到達する光の量を低減し、表示画面におけるコントラストの低下を抑制することができる。

本願第４発明に係る薄膜トランジスタアレイ基板は、光透過性基板と、前記光透過性基板上に画素毎に形成された補助容量と、その補助容量の上方に画素毎に形成された薄膜トランジスタと、を有し、前記補助容量は、下部電極と、前記下部電極を覆うように形成された誘電体膜と、前記誘電体膜上における前記下部電極の上方の領域に形成され行方向及び列方向に画素毎に配置された複数個の上部電極とを有し、前記上部電極は前記薄膜トランジスタに接続されており、前記分離領域の下方には前記下部電極が設けられていることを特徴とする。

本発明においては、分離領域の下方に上部電極が配置されているため、光透過性基板側から分離領域に向かって入射した光を下部電極により遮蔽することができる。これにより、チャネル領域へ到達する光の量を低減し、表示画面におけるコントラストの低下を抑制することができる。

行方向及び列方向の少なくとも一方向に隣接する前記下部電極間の距離は、例えば、１乃至１０μｍである。また、行方向及び列方向の少なくとも一方向に隣接する前記上部電極間の距離は、例えば１乃至１０μｍである。これにより、分離領域を通過する光の量を低減することができる。

また、前記下部電極は、例えば、遮光性がある材料により形成されている。更に、前記上部電極は、例えば、遮光性がある材料か、光吸収性がある材料か、又は遮光性がある材料からなる膜と光吸収性がある材料からなる膜との積層膜により形成されており、前記光吸収性がある材料は、例えば、シリコン又はシリコンを含む材料である。

本願第５発明に係る液晶表示装置は、前述の薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板と対向するように配置された対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板との間に封入された液晶層と、を有することを特徴とする。

本発明においては、薄膜トランジスタアレイ基板内に入射した光のチャネル領域への到達量を低減することができるため、表示画面におけるコントラストの低下を抑制することができる。

本発明によれば、行方向及び列方向の少なくとも一方向に隣接する上部電極間又は下部電極間の分離領域を、それらの上部電極又は下部電極に対応する２つの薄膜トランジスタからの距離が等しくなる位置に形成し、分離領域と薄膜トランジスタのチャネル領域との距離をできるだけ長くしているため、薄膜トランジスタアレイ基板内に入射した光がチャネル領域へ到達する量を低減して、表示画面におけるコントラストの低下を抑制することができる。また、下部電極間に分離領域が形成されている場合は、その上方に上部電極を形成し、又は、上部電極間に分離領域が形成されている場合は、その下方に下部電極を配置しているため、分離領域に向かう光を下部電極又は上部電極で遮蔽することができるため、薄膜トランジスタアレイ基板内に入射した光のチャネル領域への到達量を少なくして、表示画面におけるコントラストの低下を抑制することができる。

以下、本発明の実施の形態に係る薄膜トランジスタアレイ基板について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態に係るＴＦＴアレイ基板について説明する。図１は本実施形態のＴＦＴアレイ基板の構成を示す断面図であり、図２はその層間絶縁膜１０よりも下層の構成を示す平面図である。なお、図１は図２に示すＡ−Ａ線による断面図に相当する。また、図１及び図２においては、１画素分の構成及びその画素に隣接する画素の一部の構成を示しており、以下の図も同様である。更に、図２においては、図を見やすくするために、ゲート絶縁膜８、層間絶縁膜６及び誘電体膜４は省略している。図１及び図２に示すように、本実施形態のＴＦＴアレイ基板３０は、ガラス等の絶縁性で光を透過する材料からなる光透過性基板１上に、タングステン及びモリブデン等の光透過率が低い材料からなり、平面視で十字状の複数個の下部電極２が、行方向１５及び列方向１６に沿って形成されている。この下部電極２は、隣接する下部電極２との間に所定の間隔をあけて、全体が略格子状になるように配列されている。

このように、本実施形態のＴＦＴアレイ基板３０においては、行方向１５に隣接する下部電極２間及び列方向１６に隣接する下部電極２間には、夫々、分離領域３ａ及び３ｂが設けられており、隣接する下部電極２同士は電気的に分離されている。この分離領域３ａ及び３ｂの幅、即ち、分離領域３ａ又は分離領域３ｂを挟んで隣接する２つの下部電極２間の距離は、パターン形成及び歩留まりを考慮した設計基準における最小寸法であればよく、例えば１乃至１０μｍ程度である。また、下部電極２の膜厚は、ＴＦＴアレイ基板３０の裏面側、即ち、光透過性基板１側から直接入射する光を十分に遮断可能な厚さであればよい。

また、光透過性基板１上には、下部電極２を覆うように誘電体膜４が形成されている。この誘電体膜４上における下部電極２並びに分離領域３ａ及び３ｂの上方の領域には、タングステン及びモリブデン等の光透過率の低い材料、アモルファスシリコン等のような光を吸収する材料、又はそれらの積層膜からなる上部電極５が、行方向１５及び列方向１６に沿って格子状に形成されている。そして、下部電極２、上部電極５及びこれらに挟まれた誘電体膜４により補助容量２４が構成されている。なお、上部電極５は隣接する画素の上部電極５と相互に接続されており、ＴＦＴアレイ基板３０の外縁部において所定の定電位の電源ラインに接続されている。

更に、誘電体膜４上には、上部電極５を覆うように、層間絶縁膜６が形成されており、この層間絶縁膜６上における下部電極２及び上部電極５の上方の領域には、ポリシリコン膜又はアモルファスシリコン膜からなる複数の半導体膜７がマトリックス状に形成されている。この半導体膜７には、不純物がドープされていないか又は不純物が低濃度にドープされたチャネル領域７ｃが形成されており、このチャネル領域７ｃの両側には不純物が高濃度にドープされたソース領域７ａ及びドレイン領域７ｂが形成されている。そして、これらが、画素ＴＦＴ３１の活性層として機能する。また、上部電極５におけるドレイン領域の下方の領域の一部には開口部２５が設けられており、この開口部２５内に設けられ、層間絶縁膜６及び誘電体膜４を貫通するコンタクト孔２１を介して、ドレイン領域７ｂとその下方に形成されている下部電極２とが電気的に接続されている。なお、コンタクト孔２１は上部電極５に設けられた開口部２５に形成されているため、半導体膜７と上部電極５とは電気的に接触しない。また、チャネル領域７ｃとソース領域７ａとの間又はチャネル領域７ｃとドレイン領域７ｂとの間に、不純物が低濃度にドープされたＬＤＤ（Lightly Doped Drain）領域（図示せず）を形成することもできる。

更にまた、層間絶縁膜６上には、半導体膜７を覆うようにゲート絶縁膜８が形成されており、ゲート絶縁膜８上には、不純物がドープされた多結晶シリコン膜、シリサイド膜又は金属膜等からなる複数のゲート線９が形成されている。これらのゲート線９は、相互に平行であり、行方向１５に沿って延在している。そして、各ゲート線９は、同じ行に属する画素ＴＦＴ３１のチャネル領域７ｃと重なるように配置され、その画素ＴＦＴ３１のゲート電極として機能する。

更にまた、ゲート絶縁膜８上には、ゲート線９を覆うように層間絶縁膜１０が形成されており、層間絶縁膜１０上には、アルミニウム膜等からなる複数のデータ線１１が形成されている。それらのデータ線１１は、相互に平行であり、列方向１６に沿って延在し、同じ列に属する画素ＴＦＴ３１の半導体膜７と重なるように配置されている。各データ線１１は、層間絶縁膜１０及びゲート絶縁膜８を貫通するコンタクト孔２２を介して、その下方に形成されている半導体膜７のソース領域７ａに電気的に接続されている。そして、層間絶縁膜１０上には、データ線１１を覆うように層間絶縁膜１２が形成されている。

更にまた、層間絶縁膜１２上には、平面視で略矩形状の複数の画素電極１３が形成されており、各画素電極１３は、各ゲート線９と各データ線１１とによって画定された複数の画素領域２０に各々配置されている。また、画素電極１３は、層間絶縁膜１２、層間絶縁膜１０及びゲート絶縁膜８を貫通するコンタクト孔２３を介して、その下方に形成されている半導体膜７のドレイン領域７ｂに電気的に接続されている。

上述の如く構成された本実施形態のＴＦＴアレイ基板３０においては、分離領域３ａ及び３ｂを形成する位置を、チャネル領域７ｃからの距離により設定している。即ち、行方向１５に隣接した２つのチャネル領域７ｃ及びその間に形成された分離領域３ａにおいて、分離領域３ａから一方のチャネル領域７ｃまでの距離Ｌ１と他方のチャネル領域７ｃまでの距離Ｌ２が略等しく、即ち、Ｌ１≒Ｌ２になるような位置に分離領域３ａを配置している。同様に、列方向１６に隣接した２つのチャネル領域７ｃ及びその間に形成された分離領域３ｂにおいて、分離領域３ｂから一方のチャネル領域７ｃまでの距離Ｌ３と他方のチャネル領域７ｃまでの距離Ｌ４が略等しく、即ち、Ｌ３≒Ｌ４なるような位置に分離領域３ｂを配置している。

次に、本実施形態のＴＦＴアレイ基板３０の動作について説明する。図３は本実施形態のＴＦＴアレイ基板３０の動作を示す断面図である。なお、図３は、図２に示すＡ−Ａ線による断面図に相当する。本実施形態のＴＦＴアレイ基板３０は、対向基板と相互に対向するように配置される。そして、ＴＦＴアレイ基板３０と対向基板との間には液晶層が封入され、液晶表示装置となる。このＴＦＴアレイ基板３０を備えた液晶表示装置においては、図３に示すように、ＴＦＴアレイ基板３０の裏面側、即ち、光透過性基板１側から入射し、下部電極２に向かう光Ｒ１は、下部電極２により遮断される。また、ＴＦＴアレイ基板３０の裏面側から入射し、分離領域３ａに向かう光Ｒ２は、分離領域３ａの上方に形成されている上部電極５により遮断又は吸収される。その際、分離領域３ａに向かう光Ｒ２の一部が上部電極５で遮断又は吸収されず、ＴＦＴアレイ基板３０内で反射を繰り返し、何れかのチャネル領域７ｃに向かったとしても、ＴＦＴアレイ基板３０においては、分離領域３ａから隣接するチャネル領域７ｃまでの距離Ｌ１及びＬ２を相互に略等しくして、分離領域３ａから各チャネル領域７ｃまでの距離ができるだけ長くなるようにしているため、チャネル領域７ｃへ到達する光の量を低減することができる。更に、ＴＦＴアレイ基板３０は、分離領域３ａの幅、即ち、分離領域３ａを挟んで隣接する２つの下部電極２間の距離は、可能な限り短く（狭く）なるようにしているため、分離領域３ａから入射する光Ｒ２の量も低減することができる。その結果、チャネル領域７ｃへ到達する光を効果的に抑制することができる。

なお、上述の説明においては、分離領域３ａに注目してその動作及び効果について述べているが、分離領域３ｂにおいても同様の効果が得られる。また、本実施形態のＴＦＴアレイ基板３０においては、分離領域３ａとこの分離領域３ａを挟んで行方向１５に隣り合う２つのチャネル領域７ｃとの距離Ｌ１及びＬ２が略等しく（Ｌ１≒Ｌ２）、且つ、分離領域３ｂとこの分離領域３ｂを挟んで列方向１６に隣り合う２つのチャネル領域７ｃとの距離Ｌ３及びＬ４が略等しく（Ｌ３≒Ｌ４）なるようにしているが、本発明はこれに限定されるものではなく、距離Ｌ１及びＬ２並びに距離Ｌ３及びＬ４のうちいずれか一方の距離を等しくすればチャネル領域７ｃへ到達する光を低減する効果が得られる。更に、距離Ｌ１及びＬ２が、行方向１５における下部電極２の幅の最小値よりも長く、また、距離Ｌ３及びＬ４が、列方向に１６おける下部電極２の最小値よりも長くなっていれば、チャネル領域７ｃへ到達する光を低減する効果が得られる。

更にまた、本実施形態のＴＦＴアレイ基板３０においては、分離領域３ａ及び３ｂの上方に上部電極５を配置しているが、分離領域３ａ又は分離領域３ｂのいずれか一方の上方にのみ上部電極５を配置しても、チャネル領域７ｃへ到達する光を低減する効果が得られる。

次に、本実施形態のＴＦＴアレイ基板３０の製造方法について説明する。図４（ａ）乃至（ｃ）及び図５（ａ）及び（ｂ）は本実施形態のＴＦＴアレイ基板３０の製造方法をその工程順に示す断面図である。なお、図４及び図５は図２に示すＡ−Ａ線による断面図に相当する。先ず、図４（ａ）に示すように、例えばスパッタリング法により光透過性基板１の表面にタングステン膜を堆積し、このタングステン膜を一般的なフォトリソグラフィ技術及びエッチング技術によりパターニングして、タングステン膜からなり、分離領域３ａ及び３ｂによって相互に分離された複数個の下部電極２を形成する。その後、ＣＶＤ（Chemical Vapor Deposition）法により、下部電極２の全体を覆うように、光透過性基板１上に酸化シリコン膜からなる誘電体膜４を堆積する。引き続き、この誘電体膜４上に、減圧化学気相成長（Low Pressure Chemical Vapor Deposition；ＬＰＣＶＤ）法又はプラズマ化学気相成長（Plasma Chemical Vapor Deposition；ＰＣＶＤ）法等によりアモルファスシリコン膜（図示せず）を堆積するか、又はスパッタ法等によりタングステン膜（図示せず）を堆積した後、その膜をフォトリソグラフィ技術及びエッチング技術によりパターニングし、誘電体膜４上に、アモルファスシリコン膜又はタングステン膜からなり、開口部２５が設けられた上部電極５を形成する。

次に、図４（ｂ）に示すように、ＣＶＤ法により、上部電極５を覆うように、誘電体膜４上に酸化シリコン膜からなる層間絶縁膜６を形成する。その後、フォトリソグラフィ技術及びエッチング技術により層間絶縁膜６及び誘電体膜４を選択的に除去することにより、下部電極２の一部を露出させ、コンタクト孔２１を形成する。引き続き、ＬＰＣＶＤ法又はＰＣＶＤ法等により層間絶縁膜６上にアモルファスシリコン膜を堆積した後、このアモルファスシリコン膜をレーザアニール法等によって結晶化させる。そして、その結晶化したシリコン膜をフォトリソグラフィ技術及びエッチング技術によりパターニングすることにより、層間絶縁膜６上に、シリコン膜からなり、画素ＴＦＴ３１の活性層として機能する半導体膜７を形成する。このとき、半導体膜７は、コンタクト孔２１の内部にも形成され、下部電極２と電気的に接続される。

次に、図４（ｃ）に示すように、ＣＶＤ法により層間絶縁膜６上に、半導体膜７を覆うように、酸化シリコン膜からなるゲート絶縁膜８を形成する。その後、ゲート絶縁膜８上に、不純物がドープされた多結晶シリコン膜（図示せず）とシリサイド膜（図示せず）とをこの順に形成し、これらの積層膜をフォトリソグラフィ技術及びエッチング技術によりパターンパターニングすることにより、多結晶シリコン膜及びシリサイド膜からなる複数のゲート線９を形成する。引き続き、ゲート線９をマスクにして、半導体膜７に高濃度の不純物を選択的にドープし、半導体膜７にソース領域７ａ、チャネル領域７ｃ及びドレイン領域７ｂを形成する。なお、半導体膜７におけるコンタクト孔２１上に形成されている領域は、ドレイン領域７ｂとなるため、このドレイン領域７ｂと下部電極２とがコンタクト孔２１を介して電気的に相互に接続される。

次に、図５（ａ）に示すように、ＣＶＤ法により、ゲート線９を覆うように、ゲート絶縁膜８上に酸化シリコン膜からなる層間絶縁膜１０を形成する。その後、フォトリソグラフィ技術及びエッチング技術により、層間絶縁膜１０とゲート絶縁膜８とを選択的に除去することにより半導体膜７のソース領域７ａを露出させて、コンタクト孔２２を形成する。引き続き、スパッタ法等により層間絶縁膜１０上にアルミニウム膜を形成した後、このアルミニウム膜をフォトリソグラフィ技術及びエッチング技術によってパターニングすることにより、アルミニウム膜からなる複数のデータ線１１を形成する。このとき、コンタクト孔２２の内部にもアルミニウム膜、即ち、データ線１１が形成され、これにより、データ線１１とソース領域７ａとが電気的に接続される。

次に、図５（ｂ）に示すように、ＣＶＤ法により、層間絶縁膜１０上に、データ線１１を覆うように酸化シリコン膜からなる層間絶縁膜１２を形成する。そして、フォトリソグラフィ技術及びエッチング技術により、層間絶縁膜１２、層間絶縁膜１０及びゲート絶縁膜８を選択的に除去することによりドレイン領域７ｂを露出させ、コンタクト孔２３を形成する。更に、層間絶縁膜１２上にＩＴＯ（Indium Thin Oxide；酸化インジウム錫）膜を形成した後、このＩＴＯ膜をフォトリソグラフィ技術及びエッチング技術によりパターニングして、ＩＴＯ膜からなる複数の画素電極１３を形成する。この画素電極１３は、コンタクト孔２３の内部にも形成され、これにより、画素電極１３とドレイン領域７ｂとが電気的に接続される。上述の工程により、図１及び図２に示すＴＦＴアレイ基板３０が得られる。

次に、本発明の第２の実施形態に係るＴＦＴアレイ基板について説明する。図６は本実施形態のＴＦＴアレイ基板を示す断面図であり、図７はその層間絶縁膜１０よりも下層の構成を示す平面図である。なお、図６は図７に示すＢ−Ｂ線による断面図に相当する。また、図６及び図７においては、図１及び図２に示すＴＦＴアレイ基板３０の構成要素と同じものには同じ符号を付し、詳細な説明は省略する。更に、図７においては、図を見やすくするために、ゲート絶縁膜８、層間絶縁膜６及び誘電体膜４は省略している。図６及び図７に示すようにＴＦＴアレイ基板５０は、光透過性基板１上に、行方向１５及び列方向１６に沿って延びる格子状の下部電極３２が形成されている。この下部電極３２は、タングステン及びモリブデン等の光透過率の低い材料により形成されており、その膜厚はＴＦＴアレイ基板５０の裏面側、即ち、光透過性基板１側から直接入射する光を十分に遮断可能な厚さであればよい。なお、下部電極３２は隣接する画素の下部電極３２と相互に接続されており、ＴＦＴアレイ基板５０の外縁部において所定の定電位の電源ラインに接続されている。

また、光透過性基板１上には、下部電極３２を覆うように誘電体膜４が形成されており、この誘電体膜４上における下部電極３２の上方の領域には、光を吸収するアモルファスシリコン膜からなり、平面視で十字状の複数個の上部電極３５が、行方向１５及び列方向１６に沿って形成されている。また、上部電極３５は、隣接する上部電極３５との間に所定の間隔をあけて、全体が略格子状になるように配列されており、行方向１５に隣接する上部電極３５間及び列方向１６に隣接する上部電極３５間には、夫々、分離領域３３ａ及び３３ｂが設けられ、隣接する上部電極３５同士は電気的に分離されている。この分離領域３３ａ及び３３ｂの幅、即ち、分離領域３３ａ又は分離領域３３ｂを挟んで隣接する２つの上部電極３５間の距離は、パターン形成及び歩留まりを考慮した設計基準における最小寸法であればよく、例えば１乃至１０μｍ程度である。なお、分離領域３３ａ又は分離領域３３ｂは、下部電極３２の上方の領域に形成されている。そして、本実施形態のＴＦＴアレイ基板５０においては、上部電極３５、下部電極３２及びこれらの間に挟まれた誘電体膜４により補助容量３４が構成されている。

更に、誘電体膜４上には、上部電極３５を覆うように層間絶縁膜６が形成されており、この層間絶縁膜６上における下部電極２及び上部電極５の上方の領域には、ポリシリコン膜又はアモルファスシリコン膜からなる複数の半導体膜７がマトリックス状に形成されている。この半導体膜７には、画素ＴＦＴ３１の活性層として機能するソース領域７ａ、ドレイン領域７ｃ及びチャネルが形成されており、半導体膜７のドレイン領域７ｂは層間絶縁膜６を貫通するように形成されたコンタクト孔４１を介して、その下方に形成された上部電極３５と相互に電気的に接続されている。

上述の如く構成された本実施形態のＴＦＴアレイ基板５０においては、分離領域３３ａ及び３３ｂを形成する位置を、チャネル領域７ｃからの距離によって設定している。即ち、行方向１５に隣接した２つのチャネル領域７ｃ及びその間に形成された分離領域３３ａにおいて、分離領域３３ａから一方のチャネル領域７ｃまでの距離Ｌ５と他方のチャネル領域７ｃまでの距離Ｌ６が略等しく、即ち、Ｌ５≒Ｌ６になるような位置に分離領域３３ａを配置している。同様に、列方向１６に隣接した２つのチャネル領域７ｃ及びその間に形成された分離領域３３ｂにおいて、分離領域３３ｂから一方のチャネル領域７ｃまでの距離Ｌ７と他方のチャネル領域７ｃまでの距離Ｌ８が略等しく、即ち、Ｌ７≒Ｌ８なるような位置に分離領域３ｂを配置している。

このように、本実施形態のＴＦＴアレイ基板５０と前述の第１の実施形態のＴＦＴアレイ基板３０とは、下部電極３２は行方向１５及び列方向１６に沿って格子状に形成されている点、及びこの下部電極３２の上方に、分離領域３３ａ及び３３ｂにより分離された複数の上部電極３５が形成され、この上部電極３５が半導体膜と接続されている点が異なっている。なお、上記以外の構成は、前述の第１の実施形態のＴＦＴアレイ基板３０と同様である。

次に、本実施形態のＴＦＴアレイ基板５０の動作について説明する。図８（ａ）及び（ｂ）本実施形態のＴＦＴアレイ基板５０の動作を示す断面図であり、図８（ａ）は図７に示すＢ−Ｂ線による断面図であり、図８（ｂ）は図７に示すＣ−Ｃ線による断面図である。図８（ｂ）に示すように、本実施形態のＴＦＴアレイ基板５０は、ブラックマトリクス６１が形成された対向基板６０と相互に対向するように配置される。そして、ＴＦＴアレイ基板５０と対向基板６０との間には液晶層６２が封入され、液晶表示装置となる。この液晶表示装置においては、ＴＦＴアレイ基板５０の裏面側、即ち、光透過性基板１側から入射して下部電極３２に向かう光Ｒ３は、下部電極３２により遮断される。また、ＴＦＴアレイ基板５０の裏面側から入射し、分離領域３３ａに向かう光Ｒ４は、分離領域３ａの下方、即ち、光透過性基板１側に形成されている下部電極３２により遮断される。

更に、ＴＦＴアレイ基板５０の裏面側から入射して対向基板６０のブラックマトリックス６１で反射された光Ｒ５、及び対向基板６０側から入射してブラックマトリックス６１により遮断できない光Ｒ６が、分離領域３３ａを通過し、下部電極３２に照射され、ＴＦＴアレイ基板３０内で反射を繰り返し、何れかのチャネル領域７ｃに向かったとしても、本実施形態のＴＦＴアレイ基板５０においては、分離領域３３ａから隣接するチャネル領域７ｃまでの距離Ｌ５及びＬ６を相互に略等しくして、分離領域３ａから各チャネル領域７ｃまでの距離ができるだけ長くなるようにしているため、チャネル領域７ｃへ到達する光の量を低減することができる。更にまた、本実施形態のＴＦＴアレイ基板５０は、分離領域３ａの幅、即ち、分離領域３ａを挟んで隣接する２つの上部電極３５間の距離は、可能な限り短く（狭く）なるようにしているため、分離領域３ａから入射する光Ｒ５及び光Ｒ６の量も低減することができる。その結果、チャネル領域７ｃへ到達する光を効果的に抑制することができる。

なお、上述の説明においては、分離領域３３ａに注目してその動作及び効果について述べているが、分離領域３３ｂにおいても同様の効果が得られる。また、本実施形態のＴＦＴアレイ基板５０においては、分離領域３３ａとこの分離領域３３ａを挟んで行方向１５に隣り合う２つのチャネル領域７ｃとの距離Ｌ５及びＬ６が略等しく（Ｌ５≒Ｌ６）、且つ、分離領域３３ｂとこの分離領域３３ｂを挟んで列方向１６に隣り合う２つのチャネル領域７ｃとの距離Ｌ７及びＬ８が略等しく（Ｌ７≒Ｌ８）なるようにしているが、本発明はこれに限定されるものではなく、距離Ｌ５及びＬ６並びに距離Ｌ７及びＬ８のうちいずれか一方の距離を等しくすればチャネル領域７ｃへ到達する光を低減する効果が得られる。更に、距離Ｌ１及びＬ２が、行方向１５における下部電極２の幅の最小値よりも長く、また、距離Ｌ３及びＬ４が、列方向に１６おける下部電極２の最小値よりも長くなっていれば、チャネル領域７ｃへ到達する光を低減する効果が得られる。

更にまた、本実施形態のＴＦＴアレイ基板５０においては、分離領域３３ａ及び３３ｂの下方に下部電極３２を配置しているが、分離領域３３ａ又は分離領域３３ｂのいずれか一方の下方にのみ下部電極３２を配置しても、チャネル領域７ｃへ到達する光を低減する効果が得られる。更にまた、本実施形態のＴＦＴアレイ基板５０は、前述の第１実施形態のＴＦＴアレイ基板３０と略同様の製造方法により製造することができる。

本発明の第１の実施形態のＴＦＴアレイ基板の構成を示す断面図である。 図１に示すＴＦＴアレイ基板３０における層間絶縁膜１０よりも下層の構成を示す平面図である。 本発明の第１の実施形態のＴＦＴアレイ基板の動作を示す断面図である。 （ａ）乃至（ｃ）は本発明の第１の実施形態のＴＦＴアレイ基板の製造方法をその工程順に示す断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態のＴＦＴアレイ基板の製造方法をその工程順に示す断面図であり、（ａ）は図４（ｃ）の次の工程を示す。 本発明の第２の実施形態のＴＦＴアレイ基板の構成を示す断面図である。 図６に示すＴＦＴアレイ基板における層間絶縁膜１０よりも下層の構成を示す平面図である。 （ａ）及び（ｂ）本発明の第２の実施形態のＴＦＴアレイ基板の動作を示す断面図であり、（ａ）は図７に示すＢ−Ｂ線による断面図であり、（ｂ）は図７に示すＣ−Ｃ線による断面図である。 特許文献１に記載の従来のＴＦＴアレイ基板を示す断面図である。 特許文献２に記載の従来のＴＦＴアレイ基板を示す断面図である。

符号の説明

１；光透過性基板
２、３２、１０２；下部電極
３ａ、３ｂ、３３ａ、３３ｂ；分離領域
４、１０４、１３４；誘電体膜
５、３５、１０５、１３５；上部電極
６、１０、１２、１０６、１１０、１１２；層間絶縁膜
７、１０７；半導体膜
７ａ；ソース領域
７ｂ；ドレイン領域
７ｃ；チャネル領域
８、１０８；ゲート絶縁膜
９、１０９；ゲート線
１１、１１１；データ線
１３；画素電極
１５；行方向
１６；列方向
２０；画素領域
２１〜２３、４１、１２１、１２２、１２３、１４１；コンタクト孔
２４、３４、１２４、１４４；補助容量
２５；開口部
３０、５０、１００、１３０；ＴＦＴアレイ基板
３１、１３１；画素ＴＦＴ
６０；対向基板
６１；ブラックマトリクス
１０１；透明基板
１２６、１４６；接続電極
Ｌ１〜Ｌ８；距離
Ｒ１〜Ｒ５；光

Claims (14)

1. 光透過性基板と、前記光透過性基板上に画素毎に形成された補助容量と、その補助容量の上方に画素毎に形成された薄膜トランジスタと、を有し、前記補助容量は、行方向及び列方向に画素毎に配置された複数個の下部電極と、前記下部電極を覆うように形成された誘電体膜と、前記誘電体膜上に形成され少なくとも一部が前記下部電極の上方の領域に配置されている上部電極とを有し、前記下部電極は前記薄膜トランジスタに接続されており、行方向及び列方向の少なくとも一方向に隣接する前記下部電極間の分離領域は、それらの下部電極に対応する２つの薄膜トランジスタからの距離が等しいことを特徴とする薄膜トランジスタアレイ基板。
2. 前記分離領域の上方には前記上部電極が設けられていることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
3. 光透過性基板と、前記光透過性基板上に画素毎に形成された補助容量と、その補助容量の上方に画素毎に形成された薄膜トランジスタと、を有し、前記補助容量は、下部電極と、前記下部電極を覆うように形成された誘電体膜と、前記誘電体膜上における前記下部電極の上方の領域に形成され行方向及び列方向に画素毎に配置された複数個の上部電極とを有し、前記上部電極は前記薄膜トランジスタに接続されており、行方向及び列方向の少なくとも一方向に隣接する前記上部電極間の分離領域は、それらの上部電極に対応する２つの薄膜トランジスタからの距離が等しいことを特徴とする薄膜トランジスタアレイ基板。
4. 前記分離領域の下方には前記下部電極が設けられていることを特徴とする請求項３に記載の薄膜トランジスタアレイ基板。
5. 光透過性基板と、前記光透過性基板上に画素毎に形成された補助容量と、その補助容量の上方に画素毎に形成された薄膜トランジスタと、を有し、前記補助容量は、行方向及び列方向に画素毎に配置された複数個の下部電極と、前記下部電極を覆うように形成された誘電体膜と、前記誘電体膜上に形成され少なくとも一部が前記下部電極の上方の領域に配置されている上部電極とを有し、前記下部電極は前記薄膜トランジスタに接続されており、前記分離領域の上方には前記上部電極が設けられていることを特徴とする薄膜トランジスタアレイ基板。
6. 光透過性基板と、前記光透過性基板上に画素毎に形成された補助容量と、その補助容量の上方に画素毎に形成された薄膜トランジスタと、を有し、前記補助容量は、下部電極と、前記下部電極を覆うように形成された誘電体膜と、前記誘電体膜上における前記下部電極の上方の領域に形成され行方向及び列方向に画素毎に配置された複数個の上部電極とを有し、前記上部電極は前記薄膜トランジスタに接続されており、前記分離領域の下方には前記下部電極が設けられていることを特徴とする薄膜トランジスタアレイ基板。
7. 行方向及び列方向の少なくとも一方向に隣接する前記下部電極間の距離は、１乃至１０μｍであることを特徴とする請求項１、２及び５のいずれか１項に記載の薄膜トランジスタアレイ基板。
8. 行方向及び列方向の少なくとも一方向に隣接する前記上部電極間の距離は、１乃至１０μｍであることを特徴とする請求項３、４及び６のいずれか１項に記載の薄膜トランジスタアレイ基板。
9. 前記下部電極は、遮光性がある材料により形成されることを特徴とする請求項１乃至８のいずれか１項に記載の薄膜トランジスタアレイ基板。
10. 前記上部電極は、遮光性がある材料により形成されることを特徴とする請求項１、２、５及び７のいずれか１項に記載の薄膜トランジスタアレイ基板。
11. 前記上部電極は、光吸収性がある材料により形成されていることを特徴とする請求項１乃至９のいずれか１項に記載の薄膜トランジスタアレイ基板。
12. 前記上部電極は、遮光性がある材料からなる膜と光吸収性がある材料からなる膜との積層膜であることを特徴とする請求項１乃至９のいずれか１項に記載の薄膜トランジスタアレイ基板。
13. 前記光吸収性がある材料は、シリコン又はシリコンを含む材料であることを特徴とする請求項１１又は１２に記載の薄膜トランジスタアレイ基板。
14. 請求項１乃至１３のいずれか１項に記載の薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板と対向するように配置された対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板との間に封入された液晶層と、を有することを特徴とする液晶表示装置。

Images