JP6620803B2 - 電気光学装置、電気光学装置の製造方法、電子機器 - Google Patents

Description

本発明は、電気光学装置、電気光学装置の製造方法、該電気光学装置を備えた電子機器に関する。

電気光学装置として、例えば、画素ごとに、画素電極の電位をスイッチング制御可能なトランジスターを備えたアクティブ駆動型の液晶装置が知られている。このような液晶装置では、画素電極に与えられた電位を保持するための保持容量が画素ごとに設けられている。高品質な画像表示を実現するために、画素を高精細化すると、画素において保持容量を設けることが可能な面積が小さくなることから、所望の電気容量を有する保持容量を確保することが難しくなる。保持容量における電気容量が小さくなると、画素電極に与えられた電位を所定の時間保持することができず、ちらつき（フリッカー）などの表示における不具合を招くことになる。

このような保持容量に係る不具合を改善するため、例えば、特許文献１〜特許文献３には、基板上において従来はトランジスターの上層に設けていた保持容量をトランジスターの下層に設ける構成が提案されている。特に、特許文献２では、基板に凹部を形成し、当該凹部の底面及び側面に少なくとも一部が掛かるように容量素子を形成して、電気容量を確保する例が示されている。

特開２００１−６６６３８号公報 特開２００５−１１５１０４号公報 特開２００７−１８７９２１号公報

上記特許文献１〜特許文献３では、保持容量における電極を構成する材料として、タングステン、モリブデン、タンタル、クロム、チタン、ニオブなどの金属、これらの金属の合金やケイ素化物（シリサイド）、あるいは、導電性のポリシリコンなどが挙げられている。また、保持容量における容量絶縁膜として酸化シリコンなどが挙げられている。基板上に形成された保持容量を覆うように例えば酸化シリコンなどからなる層間絶縁膜が形成され、層間絶縁膜上にトランジスターを構成する半導体層が形成される。

しかしながら、半導体層を形成するために高温処理が施されると、層間絶縁膜や容量絶縁膜に接している、上述した金属または合金あるいはポリシリコンを用いて形成された電極が酸化されて遮光性が低下するおそれがある。金属のシリサイドを用いて電極を形成した場合にも、同様に高温処理が施されると、金属のシリサイドからシリコンが遊離して膜質が変化し、やはり遮光性が低下したり、脆くなったりするおそれがある。したがって、電気光学装置の光源に対する配置の仕方によって、基板側からトランジスターに向かって光が入射したときに、保持容量の遮光性が低下していると、トランジスターに光が入射して光リーク電流が生じ、画素電極の電位を安定的にスイッチング制御できなくなるという課題があった。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例］本適用例に係る電気光学装置は、基板と、基板上において画素ごとに設けられたトランジスター及び保持容量と、を備え、保持容量は、基板とトランジスターとの間に設けられ、基板側に配置された第１容量電極と、第１容量電極に容量絶縁膜を介して配置された第２容量電極とを含み、第１容量電極は、タングステンシリサイドを含む第１電極層と、タングステンよりもシリサイド化して安定する金属のシリサイドを含む第２電極層と、シリコンを含む第３電極層とが積層されてなることを特徴とする。

本適用例によれば、第１容量電極を構成するところの、第２電極層はタングステンよりもシリサイド化して安定する金属のシリサイドを含むことから、タングステンシリサイドを含む第１電極層よりも熱的に安定した状態となる。また、第２電極層にはシリコンを含む第３電極層が積層されている。したがって、トランジスターを形成する際などに、例えば６００℃以上の高温処理が施されても、第２電極層に加わる熱によってシリサイド化が進んでシリコンが遊離し難くなる。ゆえに、上記高温処理による第２電極層の膜質の変化によって遮光性が低下したり、脆くなったりする不具合を防止できる。言い換えれば、第１容量電極をタングステンシリサイドを含む第１電極層のみで構成する場合に比べて、上記高温処理が施されても第１容量電極の遮光性が低下することを抑制できる。加えて、第３電極層はシリコンを含むため、第３電極層上にシリコン酸化膜あるいはシリコン窒化膜からなる容量絶縁膜を形成する際に、第２電極層に含まれる金属元素の影響を受け難くなり、容量絶縁膜において高い絶縁性を確保できる。すなわち、基板側からトランジスターに向かって光が入射したとしても保持容量を構成する第１容量電極によって入射した光を遮光可能であると共に、所望の電気容量を有する保持容量を備えた電気光学装置を提供できる。

上記適用例に記載の電気光学装置において、前記第２容量電極は、タングステンシリサイドを含む第４電極層と、タングステンよりもシリサイド化して安定する金属のシリサイドを含む第５電極層と、タングステンシリサイドを含む第６電極層とが積層されてなることが好ましい。
この構成によれば、第２容量電極を構成するところの、第４電極層と第６電極層との間に挟まれる第５電極層はタングステンよりもシリサイド化して安定する金属のシリサイドを含むので、第５電極層は、タングステンシリサイドを含む第４電極層及び第６電極層に比べて熱的に安定した状態となる。したがって、トランジスターなどを形成する際に、例えば６００℃以上の高温処理が施され、第４電極層や第６電極層に加わる熱によってシリコンが遊離して膜質の変化が起きても、第５電極層が熱的に安定した状態となっているので、第２容量電極の遮光性が低下することを抑制できる。つまり、基板側からトランジスターに向かって入射した光を保持容量の第１容量電極だけでなく第２容量電極によっても遮光することができる。つまり、トランジスターに対してより優れた遮光性を有する保持容量を備えた電気光学装置を提供できる。

上記適用例に記載の電気光学装置において、第３電極層は、積層された第１電極層及び第２電極層の表面を被覆していることが好ましい。
この構成によれば、第１電極層及び第２電極層は第３電極層を介して容量絶縁膜に接することになる。したがって、容量絶縁膜が例えばシリコン酸化膜であった場合に、トランジスターを形成する際などに、例えば６００℃以上の高温処理が施されても、容量絶縁膜と第１電極層及び第２電極層が接していないので酸化され難くなり、酸化に伴って遮光性が低下することを防ぐことができる。

上記適用例に記載の電気光学装置において、基板と保持容量との間に、トランジスターに接続される走査線を有するとしてもよい。
この構成によれば、例えば、遮光性を有する導電材料を用いて走査線を構成すれば、基板側からトランジスターに向かって入射した光を走査線と保持容量とによって遮光することができる。また、トランジスターを形成する際などに、例えば６００℃以上の高温処理が施され、走査線の遮光性が低下したとしても、保持容量によって基板側からトランジスターに入射する光を遮光することができる。

上記適用例に記載の電気光学装置において、保持容量とトランジスターとの間に、トランジスターに接続される走査線を有し、走査線は、タングステンシリサイドを含む第１配線層と、タングステンよりもシリサイド化して安定する金属のシリサイドを含む第２配線層と、タングステンシリサイドを含む第３配線層とが積層されて成るとしてもよい。
この構成によれば、第２配線層は、第１配線層及び第３配線層よりも熱的に安定した状態となることから、トランジスターを形成する際に、例えば６００℃以上の高温処理が施されたとしても、走査線の遮光性が低下することを抑制することができる。つまり、基板側からトランジスターに向かって入射した光を保持容量と走査線とによって確実に遮光することができる。

上記適用例に記載の電気光学装置において、上記金属は、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）の中から選ばれることが好ましい。
この構成によれば、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）は、タングステン（Ｗ）に比べて、シリサイド化した後に熱的に安定した第２電極層または第５電極層あるいは第２配線層を構成することができる。

［適用例］本適用例に係る電気光学装置の製造方法は、画素ごとに、トランジスター及び保持容量、を備えた電気光学装置の製造方法であって、基板上に第１容量電極を形成する工程と、第１容量電極を被覆する容量絶縁膜を形成する工程と、容量絶縁膜を介して第１容量電極に対向するように第２容量電極を形成して保持容量となす工程と、層間絶縁膜を介して保持容量に対して平面視で重なるようにトランジスターを形成する工程と、を備え、第１容量電極を形成する工程は、タングステンシリサイドを含む第１電極層を形成する工程と、第１電極層に積層してタングステンよりもシリサイド化して安定する金属を含む第２電極層を形成する工程と、第２電極層に積層してシリコンを含む第３電極層を形成する工程と、第３電極層を形成した後に、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施して、第２電極層をシリサイド化する工程と、を含むことを特徴とする。

本適用例によれば、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施すことで、タングステンシリサイドを含む第１電極層及びシリコンを含む第３電極層から遊離したシリコンと第２電極層に含まれる金属とが結びついてシリサイド化する。これにより、第１電極層に比べてシリサイド化した第２電極層が熱的に安定した状態となる。したがって、後にトランジスターを形成する工程などにおいて、高温処理が施されたとしても、第２電極層に加わる熱によってシリサイド化が進みシリコンが遊離し難くなり、第１電極層のみで第１容量電極とする場合に比べて、第１容量電極における遮光性の低下が抑制される。また、第３電極層はシリコンを含むため、第３電極層上に例えばシリコン酸化膜やシリコン窒化膜からなる容量絶縁膜を形成する際に、第２電極層に含まれる金属元素の影響を受け難くなり、容量絶縁膜において高い絶縁性を確保できる。容量絶縁膜を形成する際に用いられる成膜装置も当該金属元素によって汚染され難くなる。すなわち、基板側からトランジスターに向かって光が入射したとしても保持容量を構成する第１容量電極によって入射した光を遮光可能であると共に、所望の電気容量を有する保持容量を備えた電気光学装置を製造することが可能な電気光学装置の製造方法を提供することができる。

上記適用例に記載の電気光学装置の製造方法において、容量絶縁膜を形成する工程は、減圧ＣＶＤ法により６００℃以上の温度で反応ガスを熱処理して容量絶縁膜を形成することが好ましい。
この方法によれば、薄膜であっても被覆性に優れた容量絶縁膜を形成することができる。また、減圧ＣＶＤ法で容量絶縁膜を形成する際に、６００℃以上の熱が第１容量電極に加わるため、第１電極層や第３電極層から遊離したシリコンと第２電極層に含まれる金属とを結びつけてシリサイド化することができる。したがって、容量絶縁膜を形成する際の熱によって第２電極層の膜質が変化し難くなり、第１容量電極における遮光性の低下が抑制される。つまり、容量絶縁膜を減圧ＣＶＤ法で形成する工程は、６００℃以上の熱処理を施す工程を含み、第２電極層に含まれる金属をシリサイド化するために、別途、６００℃以上の熱処理を施す必要がなく、製造工程を簡略化できる。

上記適用例に記載の電気光学装置の製造方法において、第２容量電極を形成する工程は、タングステンシリサイドを含む第４電極層を形成する工程と、第４電極層に積層してタングステンよりもシリサイド化して安定する金属を含む第５電極層を形成する工程と、第５電極層に積層してタングステンシリサイドを含む第６電極層を形成する工程と、を含むことが好ましい。
この方法によれば、第２容量電極を構成するところの、第４電極層と第６電極層との間に挟まれる第５電極層はタングステンよりもシリサイド化して安定する金属を含んで形成されるので、この後にトランジスターを形成する工程などにおいて、例えば６００℃以上の高温処理が施されると、第４電極層や第６電極層に加わる熱によってタングステンシリサイドから遊離したシリコンと第５電極層の金属とが反応してシリサイドとなる。したがって、第４電極層や第６電極層に比べてシリサイド化した第５電極層のほうが熱的に安定した状態となり、第２容量電極の熱による遮光性の低下が抑制される。つまり、基板側からトランジスターに向かって入射した光を保持容量の第１容量電極だけでなく第２容量電極によっても遮光することができる。つまり、トランジスターに対してより優れた遮光性を有する保持容量を備えた電気光学装置を製造することができる。

上記適用例に記載の電気光学装置の製造方法において、前記金属は、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）の中から選ばれることが好ましい。
この構成によれば、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）は、タングステン（Ｗ）に比べて、シリサイド化した後に熱的に安定した状態となるため、熱的に安定した第２電極層あるいは第５電極層を形成することができる。

上記適用例に記載の電気光学装置の製造方法において、第１容量電極及び容量絶縁膜は、画素ごとに独立して形成され、第４電極層を形成する工程は、容量絶縁膜を被覆するように第４電極層を形成することが好ましい。
この方法によれば、基板上において、容量絶縁膜は画素ごとに独立して形成され、所謂ベタ膜として形成されないので、トランジスターを形成する工程などにおいて、例えば６００℃以上の高温処理が施されたとしても、容量絶縁膜を被覆するように第４電極層を形成することから、容量絶縁膜によって第５電極層が酸化して遮光性が低下することを防ぐことができる。

上記適用例に記載の電気光学装置の製造方法において、第１容量電極は、画素ごとに独立して形成され、第１容量電極とトランジスターとを接続させるコンタクトホールを形成する工程を備え、上記コンタクトホールを形成する工程は、第２容量電極の第５電極層と第４電極層とを貫通する貫通孔を形成する工程と、第２容量電極の第６電極層を形成する工程で、上記貫通孔の内部を被覆するように第６電極層を形成し、上記貫通孔内に第１容量電極の第３電極層が露出するように、上記貫通孔内の第６電極層をエッチングして除去する工程と、を含むことが好ましい。
この方法によれば、第１容量電極とトランジスターとを接続させるコンタクトホールの内壁において、第５電極層は露出せずに第６電極層によって被覆される。つまり、第５電極層はコンタクトホール内で露出していないので、露出した部分が熱処理によって酸化し遮光性が低下する不具合を防止できる。

上記適用例に記載の電気光学装置の製造方法において、第２容量電極を形成する工程では、画素の開口領域を囲むように第２容量電極を形成し、複数の画素に共通して固定電位が与えられる容量線となすことが好ましい。
この方法によれば、第１容量電極を容量線として形成する場合に比べて、基板上においてトランジスターにより近い側に画素の開口領域を規定する第２容量電極を形成するので、トランジスターに対して優れた遮光性を有し容量線として機能する第２容量電極を形成できる。

［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、基板側からトランジスターに向かって入射する光を保持容量によって遮光可能であることからトランジスターにおける光リーク電流の発生を抑制して、安定した駆動状態を実現可能な電子機器を提供できる。

第１実施形態の電気光学装置としての液晶装置の構成を示す概略平面図。 図１に示す液晶装置のＨ−Ｈ’線に沿った概略断面図。 第１実施形態の液晶装置の電気的な構成を示す等価回路図。 第１実施形態の液晶装置における画素の配置を示す概略平面図。 第１実施形態の液晶装置の非開口領域の交差部におけるＴＦＴと配線などの配置を示す概略平面図。 第１実施形態の液晶装置の非開口領域の交差部における容量電極の配置を示す概略平面図。 図５及び図６のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図。 図５及び図６のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図。 第１実施形態の保持容量の形成方法を示すフローチャート。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第１実施形態の保持容量の形成方法における各工程を示す概略断面図。 第２実施形態の液晶装置の非開口領域の交差部におけるＴＦＴと配線などの配置を示す概略平面図。 第２実施形態の液晶装置の非開口領域の交差部における容量電極の配置を示す概略平面図。 図２２及び図２３のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図。 図２２及び図２３のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図。 ＷＳｉｘ／Ｔｉ／ＷＳｉｘの三層構造を示す電子顕微鏡写真による図。 熱処理後の三層構造を示す電子顕微鏡写真による図。 第３実施形態の電子機器としての投射型表示装置の構成を示す概略図。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。

本実施形態では、電気光学装置として画素ごとに薄膜トランジスター（Thin Film Transistor；以降、ＴＦＴと称す）を備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ）として好適に用いることができるものである。

（第１実施形態）
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置の構成について、図１〜図３を参照して説明する。図１は第１実施形態の電気光学装置としての液晶装置の構成を示す概略平面図、図２は図１に示す液晶装置のＨ−Ｈ’線に沿った概略断面図、図３は第１実施形態の液晶装置の電気的な構成を示す等価回路図である。

図１及び図２に示すように、本実施形態の液晶装置１００は、互いに対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透光性を有する例えば石英基板やガラス基板などが用いられる。なお、本明細書における透光性とは、可視光波長領域の光を少なくとも８５％以上透過可能な性質を言う。また、本明細書における遮光性とは、可視光波長領域の光を少なくとも９５％以上遮光可能な性質を言う。

素子基板１０は、対向基板２０よりも一回り大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁部に沿って額縁状に配置されたシール材４０を介して貼り合わされ、その隙間に正または負の誘電異方性を有する液晶が封入されて、液晶層５０が構成されている。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール材４０の内側には、複数の画素Ｐがマトリックス状に配列した表示領域Ｅが設けられている。また、対向基板２０には、シール材４０と表示領域Ｅとの間に表示領域Ｅを取り囲む見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属化合物などで構成されている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。

素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。素子基板１０の上記端子部に沿った第１の辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４０と表示領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３の辺部及び第４の辺部に沿ったシール材４０と表示領域Ｅとの間に走査線駆動回路１０２が設けられている。第２の辺部のシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配置された複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部及び第４の辺部に沿った方向をＹ方向として説明する。また、本明細書では、Ｘ方向およびＹ方向と直交し、対向基板２０の法線方向から見ることを「平面視」あるいは「平面的」という。

図２に示すように、素子基板１０は、本発明における基板の一例である基材１０ｓ、並びに基材１０ｓの液晶層５０側の面に形成されたＴＦＴ３０や画素電極１５、及び画素電極１５を覆う配向膜１９などを有している。ＴＦＴ３０や画素電極１５は、画素Ｐの構成要素である。画素Ｐの詳細は後述する。

対向基板２０は、基材２０ｓ、並びに基材２０ｓの液晶層５０側の面に順に積層された見切り部２１、平坦化層２２、共通電極２３、及び配向膜２４などを有している。

見切り部２１は、図１に示すように表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮り、周辺回路が光によって誤動作することを防止する役割を有している。また、不必要な迷光が表示領域Ｅに入射しないように遮光して、表示領域Ｅの表示における高いコントラストを確保している。

平坦化層２２は、例えばシリコン酸化物などの無機材料からなり、透光性を有して見切り部２１を覆うように設けられている。このような平坦化層２２は、例えばプラズマＣＶＤ法などを用いて形成されたシリコン酸化膜であり、平坦化層２２上に形成される共通電極２３の表面凹凸を緩和可能な程度の膜厚を有している。

共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続されている。

画素電極１５を覆う配向膜１９及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて設定されており、シリコン酸化物などの無機材料の斜め蒸着膜（無機配向膜）が採用されている。配向膜１９，２４は、無機配向膜の他にポリイミドなどの有機配向膜を採用してもよい。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。なお、本実施形態の液晶装置１００は、後述する投射型表示装置の液晶ライトバルブとして用いられ、光源から発した光が、素子基板１０側から入射することを前提として構成されている。

次に、図３を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号配線としての複数の走査線３及び複数のデータ線６と、容量線７とを有する。

走査線３とデータ線６とで区分された領域には、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。

走査線３はＴＦＴ３０のゲートに電気的に接続され、データ線６はＴＦＴ３０のソースに電気的に接続され、画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。

データ線６は、データ線駆動回路１０１（図１参照）に接続されている。画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路１０１からデータ線６を経由して各画素Ｐに供給される。走査線３は、走査線駆動回路１０２（図１参照）に接続されている。走査信号ＳＣ１，ＳＣ２，…，ＳＣｍは、走査線駆動回路１０２から走査線３を経由して各画素Ｐに供給される。

データ線駆動回路１０１から供給される画像信号Ｄ１〜Ｄｎは、この順に線順次でデータ線６に供給してもよく、互いに隣り合う複数のデータ線６同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６から供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と共通電極２３との間で一定期間保持される。

保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が接続されている。保持容量１６は、ＴＦＴ３０のドレインと容量線７との間に設けられている。

なお、図１に示した検査回路１０３には、データ線６が接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図３の等価回路では省略している。

また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６に供給するサンプリング回路、データ線６に所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。

次に、液晶装置１００における画素Ｐの構成について、図４を参照して説明する。図４は第１実施形態の液晶装置における画素の配置を示す概略平面図である。なお、図４は、素子基板１０を光の入射側から見たときの概略平面図である。
図４に示すように、液晶装置１００における画素Ｐは、例えば平面視で略四角形（略正方形）の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。

Ｘ方向に延在する非開口領域には、図３に示した走査線３が設けられている。走査線３は遮光性の導電部材が用いられており、走査線３によって非開口領域の一部が構成されている。

同じく、Ｙ方向に延在する非開口領域には、図３に示したデータ線６が設けられている。データ線６も遮光性の導電部材が用いられており、これらによって非開口領域の一部が構成されている。

非開口領域の交差部には、図３に示したＴＦＴ３０や保持容量１６が設けられている。遮光性を有する非開口領域の交差部にＴＦＴ３０や保持容量１６を設けることにより、ＴＦＴ３０の光リーク電流の発生を抑制すると共に、開口領域における開口率を確保している。詳しい画素Ｐの構造については後述するが、交差部にＴＦＴ３０や保持容量１６を設ける関係上、非開口領域の交差部のＸ方向及びＹ方向の幅は、他の部分に比べて広くなっている。

保持容量１６は、容量絶縁膜を介して対向して配置された第１容量電極と第２容量電極とを有する。第１容量電極は、画素Ｐごとに電気的に独立して設けられている。第２容量電極は、複数の画素Ｐに対して電気的に共通して設けられている。第２容量電極は、非開口領域において、Ｘ方向とＹ方向とに延在して格子状を成し、図３に示した複数の画素Ｐに共通して固定電位が与えられる容量線７として機能する。言い換えれば、容量線７はＸ方向とＹ方向とに延在して格子状の非開口領域の一部を構成するものである。

画素Ｐごとに画素電極１５が設けられている。画素電極１５は平面視で略正方形であり、画素電極１５の外縁が非開口領域と重なるようにして開口領域に設けられている。共通電極２３は、平面視で画素Ｐの画素電極１５と重なるように、開口領域と非開口領域とに亘って設けられている。

本実施形態の液晶装置１００は、透過型であって、前述したように、素子基板１０側から光が入射することを前提として、素子基板１０には、画素Ｐに入射した光をＴＦＴ３０に入射させないようにする遮光構造が導入されている。また、当該遮光構造には、上述した走査線３、データ線６、保持容量１６が含まれている。以降、素子基板１０の配線に係る構造について説明する。

＜素子基板の構造＞
まず、上述した非開口領域の交差部におけるＴＦＴ３０及び保持容量１６の平面的な配置について、図５及び図６を参照して説明する。図５は第１実施形態の液晶装置の非開口領域の交差部におけるＴＦＴと配線などの配置を示す概略平面図、図６は第１実施形態の液晶装置の非開口領域の交差部における容量電極の配置を示す概略平面図である。

図５に示すように、本実施形態の液晶装置１００は、画素電極１５が配置される画素Ｐの開口領域を囲む非開口領域の交差部にＴＦＴ３０が配置されている。ＴＦＴ３０に電気的に接続される走査線３は、複数の画素Ｐに跨ってＸ方向に延在する本線部３ａと、非開口領域の交差部に対応して本線部３ａよりもＸ方向及びＹ方向の幅が拡張された拡張部３ｂと、図面上で拡張部３ｂからＹ方向の上方に突出した突出部３ｃと、同じく図面上で拡張部３ｂからＹ方向の下方に突出した突出部３ｄとを含んで構成されている。

このような走査線３に対して平面的に重なるように、ＴＦＴ３０の半導体層３０ａが配置されている。具体的には、半導体層３０ａは、非開口領域の交差部、すなわち走査線３の拡張部３ｂの中心にて屈曲し、Ｘ方向に延びる部分と、Ｙ方向に延びる部分とを有している。半導体層３０ａのＸ方向に延びる部分の先端側にドレイン電極として機能するドレインコンタクト３２が設けられている。半導体層３０ａのＸ方向に延びる部分は、平面的に走査線３の上述した本線部３ａと重なっている。半導体層３０ａのＹ方向に延びる部分の先端側にソース電極として機能するソースコンタクト３１が設けられている。半導体層３０ａのＹ方向に延びる部分は、平面的に走査線３の上述した突出部３ｃと重なっている。言い換えれば、突出部３ｃは半導体層３０ａのソースコンタクト３１と平面的に重なる位置までＹ方向に延びている。

ＴＦＴ３０に電気的に接続されるデータ線６は、平面的に非開口領域の交差部と重なると共に複数の画素Ｐに跨るようにＹ方向に延在している。データ線６は、ソースコンタクト３１を介してＴＦＴ３０の半導体層３０ａに接続されている。

詳しくは後述するが、基材１０ｓ上において、走査線３とデータ線６との間に、半導体層３０ａと、ゲート電極３０ｇとが設けられている。ゲート電極３０ｇは、平面的に非開口領域の交差部と重なるように配置されている。ゲート電極３０ｇは平面視で半導体層３０ａと並行してＹ方向に延びる部分と、Ｙ方向に延びる部分の両端のそれぞれからＸ方向に延びる部分とを有している。図５において、ゲート電極３０ｇの一対のＸ方向に延びる部分のうち図面上でＹ方向の上方に位置してＸ方向に延びる部分は、半導体層３０ａと平面的に重なっている。ゲート電極３０ｇと平面的に重なった半導体層３０ａの部分がチャネル領域である。言い換えれば、半導体層３０ａのチャネル領域と平面的に重なるようにゲート電極３０ｇが配置されている。

非開口領域の交差部、すなわち走査線３の拡張部３ｂと平面的に重なるように設けられたゲート電極３０ｇは、拡張部３ｂの四隅に対応して配置されたゲートコンタクト３３によって走査線３に接続されている。

詳しくは後述するが、基材１０ｓ上において、データ線６と同じ配線層に第１中継層６ｂが設けられている。第１中継層６ｂは、電気的に独立した島状であって、Ｘ方向において、データ線６と離間した位置において、平面的にＴＦＴ３０のドレインコンタクト３２と重なるようにＸ方向に延びて配置されている。また、第１中継層６ｂは、保持容量１６との接続に係るコンタクトホール３４、画素電極１５との接続に係る２つのコンタクトホール３５，３６と平面的に重なるように配置されている。

コンタクトホール３６は、開口領域を囲む非開口領域にあり、非開口領域に掛かるように配置された画素電極１５の外縁と平面的に重なる位置にある。詳しくは後述するが、画素電極１５は、コンタクトホール３６と、コンタクトホール３５と、第１中継層６ｂと、ドレインコンタクト３２とを介してＴＦＴ３０の半導体層３０ａに接続されている。つまり、本実施形態では、図５に示すように、非開口領域の交差部をなす走査線３の拡張部３ｂに対して、図面上で右上の画素Ｐの画素電極１５をスイッチング制御するＴＦＴ３０が拡張部３ｂと平面的に重なって配置されている。他の画素Ｐにおいても同様なＴＦＴ３０の配置となっている。

なお、画素ＰにおけるＴＦＴ３０は、上述した配置に限定されるものではない。半導体層３０ａを屈曲させずに、走査線３の本線部３ａに沿ってＸ方向に延在させる配置や、データ線６に沿ってＹ方向に延在させる配置とすることも可能である。

図６に示すように、保持容量１６は、容量絶縁膜を介して対向配置される第１容量電極１７と第２容量電極１８とを有している。また、保持容量１６は、前述したように、非開口領域の交差部に対応して設けられている。具体的には、保持容量１６の第１容量電極１７は、画素Ｐごとに独立して非開口領域の交差部に対応して設けられ、交差部を中心としてＸ方向の両側（図面上で左側及び右側）に延びる部分と、Ｙ方向の両側（図面上で上側及び下側）に延びる部分とを有し、外形が十字状となっている。

第１容量電極１７のＸ方向の右側に延びる部分は、ＴＦＴ３０のドレインコンタクト３２と平面的に重なると共に、ＴＦＴ３０との接続に係るコンタクトホール３４と平面的に重なっている。また、第１容量電極１７のＹ方向の上側に延びる部分は、ＴＦＴ３０のソースコンタクト３１と平面的に重なる位置まで延びている。

このような第１容量電極１７に対して容量絶縁膜を介して対向配置される第２容量電極１８は、第１容量電極１７よりもＸ方向及びＹ方向における幅が大きい（広い）。そして、第２容量電極１８は、非開口領域の交差部に対応して設けられると共に、複数の画素Ｐに跨ってＸ方向及びＹ方向に延在している。つまり、第２容量電極１８は、少なくとも表示領域Ｅにおいて、図４に示した非開口領域のように格子状をなすものであって、電気的には、図３に示した容量線７として機能するものである。

第２容量電極１８の交差部からＸ方向の右側に延びる部分には、第１容量電極１７をＴＦＴ３０に接続させるためのコンタクトホール３４と平面的に重なる位置に開口部１８ｈが設けられている。

次に、素子基板１０の構造について、図７及び図８を参照して説明する。図７は図５及び図６のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図、図８は図５及び図６のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図である。Ａ−Ａ’線は、半導体層３０ａ、コンタクトホール３４，３６，３５を横断する線分である。Ｂ−Ｂ’線は、Ｘ方向に並ぶ２つのゲートコンタクト３３をＸ方向に横断する線分である。

図７に示すように、基材１０ｓ上には、まず走査線３が形成される。素子基板１０の基材１０ｓは例えば石英基板である。走査線３は、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは非晶質シリコン（アモルファスシリコン）やポリシリコンなどで形成される。特に、走査線３は、基材１０ｓ側から入射する光を遮光すると共に、対向基板２０側から入射する入射光を反射させないという観点から、金属シリサイドを用いて形成することが好ましく、本実施形態では走査線３はタングステンシリサイド（ＷＳｉｘ）を用いて形成されている。走査線３の膜厚は例えば２００ｎｍ〜５００ｎｍである。

次に、走査線３を覆う第１層間絶縁膜１１ａが形成される。第１層間絶縁膜１１ａは、この後に例えば６００℃以上の熱処理が施されても不純物が拡散しないように、意図的に不純物が導入されていない、例えば酸化シリコン膜（None−doped Silicate Glass；ＮＳＧ膜）や窒化シリコン膜を用いて形成される。第１層間絶縁膜１１ａの形成方法としては、モノシラン（ＳｉＨ₄）、２塩化シラン（ＳｉＣｌ₂Ｈ₂）、ＴＥＯＳ（テトラエトキシシラン）、アンモニアなどの処理ガスを用いた常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などを挙げることができる。第１層間絶縁膜１１ａの膜厚は例えば２００ｎｍ〜５００ｎｍである。

続いて、第１層間絶縁膜１１ａ上に保持容量１６が形成される。保持容量１６の詳しい形成方法については、後述するが、まず、第１容量電極１７が形成され、次に第１容量電極１７を被覆するように容量絶縁膜１６ａが形成される。そして、容量絶縁膜１６ａを介して第１容量電極１７に対向するように第２容量電極１８が形成される。

第１容量電極１７は、第１電極層１７ａと、第２電極層１７ｂと、第３電極層１７ｃとがこの順に積層されたものである。第１電極層１７ａはタングステンシリサイド（ＷＳｉｘ）を含み、膜厚は例えば５０ｎｍである。第２電極層１７ｂはタングステン（Ｗ）よりもシリサイド化して安定する金属であるチタン（Ｔｉ）のシリサイドを含み、膜厚は例えば１５０ｎｍである。第３電極層１７ｃはシリコンを含み、膜厚は例えば５ｎｍ程度である。また、積層された第１電極層１７ａ及び第２電極層１７ｂの側面及び上面を含む表面は、第３電極層１７ｃで覆われている。

なお、タングステン（Ｗ）よりもシリサイド化して安定する金属としては、チタン（Ｔｉ）以外にも、ハフニウム（Ｈｆ）やジルコニウム（Ｚｒ）が挙げられる。公益社団法人 応用物理学会１９９４年発行の応用物理 第６３巻 第１１号の文献（１０９５頁、１０９６頁）によれば、タングステン（Ｗ）がシリサイド化する際の生成熱はおよそ−１０ｋＪ（キロジュール）／ｍｏｌ（モル）であるのに対して、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）がシリサイド化する際の生成熱は−５０ｋＪ／ｍｏｌから−９０ｋＪ／ｍｏｌとなっている。また、タングステン（Ｗ）が酸化する際の生成熱はおよそ−２００ｋＪ／ｍｏｌであり、シリコン（Ｓｉ）が酸化する際の生成熱はおよそ−３００ｋＪ／ｍｏｌであるのに対して、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）が酸化する際の生成熱は−３１０ｋＪ／ｍｏｌから−３７０ｋＪ／ｍｏｌとなっている。つまり、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）は、シリサイド化または酸化するとタングステン（Ｗ）よりも安定化する金属であると共に、酸化するとシリコン（Ｓｉ）よりも安定化する金属である。タングステン（Ｗ）よりもシリサイド化して安定する金属として他にもバナジウム（Ｖ）やタンタル（Ｔａ）などが挙げられるが、バナジウム（Ｖ）がシリサイド化する際の生成熱はおよそ−３０ｋＪ／ｍｏｌであり、タンタル（Ｔａ）がシリサイド化する際の生成熱はおよそ−４０ｋＪ／ｍｏｌであることから、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）のほうがシリサイド化するとより安定化する金属であると言える。

容量絶縁膜１６ａは、シリコン酸化膜やシリコン窒化膜を用いて形成することができる。また、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜などの高誘電率な誘電体膜を用いて形成してもよい。さらには、これらの誘電体膜の中からいくつかを選択し、積層して容量絶縁膜１６ａを形成してもよい。中でも、例えば６００℃以上の熱処理が施されても熱変化し難いシリコン酸化膜やシリコン窒化膜を用いることが好ましい。さらには、容量絶縁膜１６ａは第１容量電極１７と第２容量電極１８とに接することから熱処理が施されたときに、第１容量電極１７や第２容量電極１８を酸化させ難い、シリコン窒化膜を用いて容量絶縁膜１６ａを形成することがより好ましい。これらのシリコン化合物膜を容量絶縁膜１６ａとして用いる場合は、保持容量１６の電気容量を考慮して、容量絶縁膜１６ａの膜厚は、例えば５ｎｍ〜２０ｎｍ程度とする。

第２容量電極１８は、第４電極層１８ａと、第５電極層１８ｂと、第６電極層１８ｃとがこの順に積層されたものである。第４電極層１８ａはタングステンシリサイド（ＷＳｉｘ）を含み、膜厚は例えば５０ｎｍである。第５電極層１８ｂはタングステンよりもシリサイド化して安定する金属であるチタン（Ｔｉ）のシリサイドを含み、膜厚は例えば１００ｎｍである。第６電極層１８ｃはタングステンシリサイド（ＷＳｉｘ）を含み、膜厚は例えば１００ｎｍである。なお、上述したように、タングステンよりもシリサイド化して安定する金属としては、チタン（Ｔｉ）以外にも、ハフニウム（Ｈｆ）やジルコニウム（Ｚｒ）が挙げられる。また、第５電極層１８ｂの底面を除く側面及び上面は、第６電極層１８ｃで覆われている。

第２容量電極１８には、下層に位置する第１容量電極１７をＴＦＴ３０に接続させるためのコンタクトホール３４が設けられる開口部１８ｈが形成される。開口部１８ｈの底面を除く内壁は、第６電極層１８ｃによって被覆されている。このような第２容量電極１８の詳しい形成方法もまた後述する保持容量１６の形成方法において説明する。

次に、保持容量１６を覆うように第２層間絶縁膜１１ｂが形成される。第２層間絶縁膜１１ｂもまた、第１層間絶縁膜１１ａと同様に、意図的に不純物が導入されていない、例えばシリコン酸化膜（ＮＳＧ膜）やシリコン窒化膜を用いて形成される。第２層間絶縁膜１１ｂは、保持容量１６を覆うことでその表面に凹凸が生ずることから、後にＴＦＴ３０の半導体層３０ａを形成することを考慮して、該凹凸を緩和して平坦化するために、例えばＣＭＰ（Chemical Mechanical Polishing）処理やエッチング処理などの平坦化処理が施される。平坦化処理後の第２層間絶縁膜１１ｂの膜厚は例えば２００ｎｍ〜５００ｎｍである。

平坦化処理が施された第２層間絶縁膜１１ｂ上に、ＴＦＴ３０の半導体層３０ａが形成される。半導体層３０ａは、例えば減圧ＣＶＤ法などで堆積させた非晶質シリコン膜に結晶化が施されたポリシリコン膜からなる。ポリシリコン膜に、不純物イオンが選択的に注入されて、ソース領域３０ｓ、チャネル領域３０ｃ、ドレイン領域３０ｄを含むＬＤＤ（Lightly Doped Drain）構造が構築されている。半導体層３０ａの膜厚は例えば３０ｎｍ〜７０ｎｍである。

次に、半導体層３０ａを覆うゲート絶縁膜１２ａが形成される。ゲート絶縁膜１２ａは例えばシリコンの半導体膜を熱酸化して得られた第１シリコン酸化膜と、減圧ＣＶＤ法を用い７００℃から９００℃の高温条件で形成された第２シリコン酸化膜との二層構造となっている。ゲート絶縁膜１２ａの膜厚は例えばおよそ５０ｎｍ〜１００ｎｍである。

次に、ゲート絶縁膜１２ａ上にゲート電極３０ｇが形成される。ゲート電極３０ｇは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜などを用いて形成される。本実施形態では、ゲート電極３０ｇは、導電性のポリシリコン膜とタングステンシリサイド膜との二層構造となっている。導電性のポリシリコン膜は、減圧ＣＶＤ法で燐（Ｐ）がドープされたポリシリコン膜を堆積させた後に、燐拡散処理を行い、ポリシリコン膜中に燐原子が１×１０¹⁹個／ｃｍ³以上の濃度で含まれるように形成したものである。ゲート電極３０ｇは、前述したように、半導体層３０ａのチャネル領域３０ｃと平面視で重なるようにパターニングされる。

なお、ゲート絶縁膜１２ａ上にゲート電極３０ｇを形成する前に、図８に示すように、ゲート絶縁膜１２ａと、第２層間絶縁膜１１ｂと、第１層間絶縁膜１１ａとを貫通して走査線３に至る複数の貫通孔を例えばドライエッチングにより形成する。これらの貫通孔の内部を被覆するように、上述した金属化合物膜を成膜してパターニングすることにより、ゲート電極３０ｇとゲートコンタクト３３とが形成される。ゲートコンタクト３３は、図５に示したように、平面的に走査線３の拡張部３ｂにおける角部に対応して４つ形成され、４つのゲートコンタクト３３を介して走査線３とゲート電極３０ｇとが電気的に接続される。

図７に戻り、ゲート電極３０ｇを覆うように第３層間絶縁膜１２ｂが形成される。第３層間絶縁膜１２ｂは、前述したＮＳＧ膜、あるいは燐（Ｐ）を含むＰＳＧ（Phospho Silicate Glass）膜、硼素を含むＢＳＧ（Boro Silicate Glass）膜、硼素（Ｂ）と燐（Ｐ）とが含まれるＢＰＳＧ（Boro−phospho Silicate Glass）膜などのシリコン系酸化膜を用いて形成される。これらのシリコン系酸化膜の形成方法としては、モノシラン、２塩化シラン、ＴＥＯＳ、ＴＥＢ（テトラエチルボラン）、ＴＭＯＰ（テトラメチルオキシフォスレート）などを用いた常圧ＣＶＤ法、減圧ＣＶＤ法、あるいはプラズマＣＶＤ法などを挙げることができる。第３層間絶縁膜１２ｂの膜厚は例えば２００ｎｍ〜５００ｎｍである。なお、第３層間絶縁膜１２ｂに対しても、第２層間絶縁膜１１ｂと同様に平坦化処理を施してもよい。

次に、第３層間絶縁膜１２ｂとゲート絶縁膜１２ａとを貫通して半導体層３０ａのソース領域３０ｓ、ドレイン領域３０ｄのそれぞれに至る貫通孔が例えばドライエッチングにより形成される。また、第３層間絶縁膜１２ｂ、ゲート絶縁膜１２ａ、第２層間絶縁膜１１ｂを貫通して保持容量１６の第１容量電極１７に至る貫通孔が例えばドライエッチングにより形成される。後者の貫通孔のほうが前者の貫通孔に比べて深くなることから、それぞれの貫通孔の形成は、分けて行われる。そして、これらの貫通孔の内部を被覆すると共に、第３層間絶縁膜１２ｂの表面を覆うように、低抵抗な導電膜が成膜されてパターニングされることにより、ソースコンタクト３１、データ線６、ドレインコンタクト３２、第１中継層６ｂ、コンタクトホール３４が形成される。ソースコンタクト３１により半導体層３０ａのソース領域３０ｓとデータ線６とが電気的に接続される。ドレインコンタクト３２により半導体層３０ａのドレイン領域３０ｄと第１中継層６ｂとが電気的に接続され、さらに、第１中継層６ｂに接続しているコンタクトホール３４を介して、第１容量電極１７と半導体層３０ａのドレイン領域３０ｄとが電気的に接続される。

データ線６や第１中継層６ｂを構成する低抵抗な導電膜としては、例えば、アルミニウム合金膜、アルミニウム膜と窒化チタン膜との積層膜などを挙げることができる。

次に、データ線６、第１中継層６ｂを覆う第４層間絶縁膜１３が形成される。第４層間絶縁膜１３もまた、第３層間絶縁膜１２ｂと同様に、ＮＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。

次に、第４層間絶縁膜１３を貫通して第１中継層６ｂに至る貫通孔が例えばドライエッチングにより形成され、この貫通孔を埋めると共に、第４層間絶縁膜１３の表面を覆う低抵抗な導電膜が形成される。この低抵抗な導電膜もまた、例えば、アルミニウム合金膜、アルミニウム膜と窒化チタン膜との積層膜などを用いることができる。当該導電膜をパターニングしてシールド層１４と、第２中継層１４ｂと、コンタクトホール３５とが形成される。コンタクトホール３５によって、第１中継層６ｂと第２中継層１４ｂとが電気的に接続される。なお、シールド層１４は、平面的にデータ線６と重なるように形成され、固定電位が与えられる。これによって、データ線６に供給される高電位な画像信号が液晶層５０に与える影響をシールド層１４によって電気的に抑えることができる構成となっているが、素子基板１０においてシールド層１４は必須の構成ではない。

次に、シールド層１４、第２中継層１４ｂを覆う第５層間絶縁膜１４ｃを形成する。第５層間絶縁膜１４ｃもまた、第３層間絶縁膜１２ｂと同様に、ＮＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。第５層間絶縁膜１４ｃには、第２中継層１４ｂに至る貫通孔が例えばドライエッチングによりが形成される。当該貫通孔の内部を被覆すると共に、第５層間絶縁膜１４ｃ上に、例えば、ＩＴＯ膜などの透明導電膜を成膜する。そして、透明導電膜をパターニングして画素電極１５とコンタクトホール３６とが形成される。画素電極１５は、コンタクトホール３６を介して第２中継層１４ｂに接続される。つまり、画素電極１５は、コンタクトホール３６、第２中継層１４ｂ、コンタクトホール３５、第１中継層６ｂ、ドレインコンタクト３２を介して半導体層３０ａのドレイン領域３０ｄに電気的に接続される。

＜電気光学装置の製造方法＞
次に、本実施形態の電気光学装置としての液晶装置１００の製造方法は、素子基板１０において基板としての基材１０ｓ上に保持容量１６を形成した後に、層間絶縁膜としての第２層間絶縁膜１１ｂを介して保持容量１６と平面視で重なるようにトランジスターとしてのＴＦＴ３０を形成する工程を有するものであって、保持容量１６の形成方法に特徴がある。したがって、特徴部分である保持容量１６の形成方法を、図９〜図２１を参照して説明する。図９は第１実施形態の保持容量の形成方法を示すフローチャートである。図１０〜図２１は第１実施形態の保持容量の形成方法における各工程を示す概略断面図である。なお、以降、１つの保持容量１６の形成について図を参照して説明するが、実際の素子基板１０の製造では画素Ｐごとに保持容量１６を形成し、且つ、マザー基板を用いて同時に複数の素子基板１０を形成する。

図９に示すように、保持容量１６の形成方法は、第１及び第２電極層の成膜工程（ステップＳ１）と、第１及び第２電極層のパターニング工程（ステップＳ２）と、第３電極層の成膜工程（ステップＳ３）と、第３電極層のパターニング工程（ステップＳ４）と、熱処理工程（ステップＳ５）とを備えている。さらに、容量絶縁膜の形成工程（ステップＳ６）と、第４及び第５電極層の成膜工程（ステップＳ７）と、第５電極層のパターニング及びコンタクトホールの形成工程（ステップＳ８）と、第６電極層の成膜工程（ステップＳ９）と、第４及び第６電極層のパターニング工程（ステップＳ１０）とを備えている。ステップＳ１からステップＳ５までが保持容量１６の第１容量電極１７を形成する工程であり、ステップＳ７からステップＳ１０までが保持容量１６の第２容量電極１８を形成する工程である。また、ステップＳ５の熱処理工程は、タングステンよりもシリサイド化して安定する金属を用いて形成される第２電極層をシリサイド化する工程である。

ステップＳ１では、図１０に示すように、第１電極層１７ａとなるタングステンシリサイド膜６１を第１層間絶縁膜１１ａ上に成膜し、続いてタングステンシリサイド膜６１に積層して第２電極層１７ｂとなる金属膜としてチタン膜６２を成膜する。これらの膜の成膜方法としては、それぞれの膜の材料をターゲットとするスパッタ法、蒸着法、メタルＣＶＤ法などが挙げられる。タングステンシリサイド膜６１の膜厚は例えば５０ｎｍであり、チタン膜６２の膜厚は例えば１００ｎｍである。なお、第２電極層１７ｂとなる金属膜は、タングステンよりもシリサイド化して安定する金属の膜であって、ハフニウム膜やジルコニウム膜であってもよい。そして、ステップＳ２へ進む。

ステップＳ２では、図１０に示すように、チタン膜６２上にフォトリソグラフィ法によりレジストパターン８１を形成する。そして、レジストパターン８１を介してチタン膜６２とタングステンシリサイド膜６１とをエッチングしてパターニングすることにより、図１１に示すように、タングステンシリサイドを含む第１電極層１７ａとチタン（Ｔｉ）を含む第２電極層１７ｂを形成する。そして、ステップＳ３へ進む。

ステップＳ３では、図１２に示すように、積層された第１電極層１７ａ及び第２電極層１７ｂを覆って、第３電極層１７ｃとなる非晶質シリコン膜６３を形成する。非晶質シリコン膜６３の形成方法としては、スパッタ法や減圧ＣＶＤ法などが挙げられる。非晶質シリコン膜６３の膜厚は例えば５０ｎｍである。そして、ステップＳ４へ進む。

ステップＳ４では、図１３に示すように、非晶質シリコン膜６３上にフォトリソグラフィ法によりレジストパターン８２を形成する。続いて、レジストパターン８２を介して非晶質シリコン膜６３をエッチングしてパターニングすることにより、図１４に示すように、第１層間絶縁膜１１ａ上に、タングステンシリサイド（ＷＳｉｘ）を含む第１電極層１７ａと、チタン（Ｔｉ）を含む第２電極層１７ｂと、シリコンを含む第３電極層１７ｃとを形成する。そして、ステップＳ５へ進む。

ステップＳ５では、第１電極層１７ａ、第２電極層１７ｂ、第３電極層１７ｃが積層された積層体に対して窒素などの不活性ガスを含む雰囲気下で６００℃以上の熱処理を施す。熱処理の方法としては、ＲＴＰ（Rapid Thermal Processing）や縦炉でのアニールなどが挙げられる。これによって、タングステンシリサイドを含む第１電極層１７ａ及びシリコンを含む第３電極層１７ｃから遊離したシリコンと、第２電極層１７ｂの金属（Ｔｉ）とが反応してシリサイド（ＴｉＳｉｘ）が形成される。具体的には、図１５に示すように、チタン（Ｔｉ）を含む第２電極層１７ｂのシリサイド化が進行して膜厚が実質的に増える一方で、シリコンを含む第３電極層１７ｃの膜厚が実質的に薄くなる。このときの第２電極層１７ｂの膜厚は熱処理を施す前の１００ｎｍから１５０ｎｍに近い値となった。シリサイド化の進行の程度は、熱処理の温度と時間とによるが、シリコンを含む第３電極層１７ｃの膜厚が少なくとも５ｎｍ程度確保できるように、熱処理の温度と時間とを設定する。これにより、この後に形成される容量絶縁膜１６ａの形成において、第３電極層１７ｃよりも下層の第２電極層１７ｂや第１電極層１７ａに含まれる金属元素などの不純物が容量絶縁膜１６ａに拡散することを防ぐ。ステップＳ５における熱処理の温度は、この後に行われるＴＦＴ３０の半導体層３０ａの形成などで１０００℃の高温が加わっても第１容量電極１７が熱的に安定しているように、この段階で１０００℃以上の熱処理を施して、金属（Ｔｉ）を含む第２電極層１７ｂをシリサイド化することが好ましい。そして、ステップＳ６へ進む。

ステップＳ６では、図１６に示すように、第１容量電極１７の側面および上面を含む表面を被覆するように容量絶縁膜１６ａを形成する。容量絶縁膜１６ａの形成方法としては、ＴＦＴ３０を形成する際などの高温処理で、容量絶縁膜１６ａが変質し難い、シリコン酸化膜やシリコン窒化膜を減圧ＣＶＤ法で成膜する。具体的には、減圧ＣＶＤ法でシリコン酸化膜（ＳｉＯｘ）を形成する場合は、例えば、２０Ｐａ〜２００Ｐａの圧力下、６５０℃〜７５０℃で、ＴＥＯＳ（テロラエトキシシラン）を含む反応ガスを熱分解させて成膜する。また、減圧ＣＶＤ法でシリコン窒化膜（ＳｉｘＮｙ）を形成する場合は、例えば、２０Ｐａ〜２００Ｐａの圧力下、６５０℃〜８００℃で、ＳｉＨ₂Ｃｌ₂（ジクロルシラン）とＮＨ₄（アンモニア）とを反応させて成膜する。このような容量絶縁膜１６ａの膜厚としては、容量絶縁膜１６ａの誘電率が電気容量に影響することから５ｎｍ〜２０ｎｍの範囲とする。容量絶縁膜１６ａは、画素Ｐにおいて電気的に独立するように形成された第１容量電極１７の表面を被覆して、同じく平面視では十字状にパターニングされる（図６参照）。なお、第１容量電極１７やこの後に形成される第２容量電極１８の熱による酸化を防ぐ観点からは、シリコン窒化膜を用いて容量絶縁膜１６ａを形成することが好ましい。そして、ステップＳ７へ進む。

ステップＳ７では、図１７に示すように、第４電極層１８ａとなるタングステンシリサイド膜６４を容量絶縁膜１６ａを覆うように形成し、続いてタングステンシリサイド膜６４に積層して第５電極層１８ｂとなる金属膜としてチタン膜６５を形成する。これらの膜の成膜方法としては、それぞれの膜の材料をターゲットとするスパッタ法、蒸着法、メタルＣＶＤ法などが挙げられる。タングステンシリサイド膜６４の膜厚は例えば５０ｎｍであり、チタン膜６５の膜厚は例えば１００ｎｍである。なお、第５電極層１８ｂとなる金属膜は、ハフニウム膜やジルコニウム膜であってもよい。そして、ステップＳ８へ進む。

ステップＳ８では、図１８に示すように、チタン膜６５上にフォトリソグラフィ法によりレジストパターン８３を形成する。レジストパターン８３には、第１容量電極１７をＴＦＴ３０に接続させるためのコンタクトホール３４に対応した位置に開口部８３ａが設けられている。そして、レジストパターン８３を介してチタン膜６５とタングステンシリサイド膜６４とをエッチングする。これにより、図１９に示すように、チタン膜６５をパターニングして第５電極層１８ｂを形成すると共に、チタン膜６５とタングステンシリサイド膜６４を貫通して容量絶縁膜１６ａに至る貫通孔１８ｈ₁を形成する。そして、ステップＳ９へ進む。

ステップＳ９では、図２０に示すように、第５電極層１８ｂやタングステンシリサイド膜６４を覆うと共に、貫通孔１８ｈ₁の内部を被覆するように、第６電極層１８ｃを構成するタングステンシリサイド膜６６を形成する。タングステンシリサイド膜６６の膜厚は例えば１００ｎｍである。タングステンシリサイド膜６６には、貫通孔１８ｈ₁に対応する部分に新たな孔（窪み）１８ｈ₂が形成される。そして、タングステンシリサイド膜６６上にフォトリソグラフィ法によりレジストパターン８４を形成する。レジストパターン８４には、孔１８ｈ₂に対応する位置に開口部８４ａが設けられる。そして、ステップＳ１０へ進む。

ステップＳ１０では、図２１に示すように、レジストパターン８４を介してタングステンシリサイド膜６４，６６をエッチングして、第４電極層１８ａ、第６電極層１８ｃを形成する。レジストパターン８４の開口部８４ａにおける底部の第６電極層１８ｃ（タングステンシリサイド膜６６）をエッチングして除去することにより、底部に第１容量電極１７の第３電極層１７ｃが露出した開口部１８ｈが形成される。図７に示したように、この開口部１８ｈの内側にコンタクトホール３４を形成することによって、ＴＦＴ３０の半導体層３０ａにおけるドレイン領域３０ｄと第１容量電極１７とが、ドレインコンタクト３２と第１中継層６ｂとコンタクトホール３４とを介して電気的に接続された保持容量１６が形成される。なお、第４電極層１８ａ、第５電極層１８ｂ、第６電極層１８ｃが積層されてなる第２容量電極１８は、光学的な遮光性を示すＯＤ（Optical Density；光学濃度）値（−ｌｏｇＴ（透過率））が１．０程度であってもよく、ＴＦＴ３０の形成における高温プロセスを施しても断線しない程度の安定な状態であるシリサイドによって各電極層が形成されていればよい。また、第２容量電極１８は容量線７として機能し、固定電位が与えられるため、抵抗は比較的に高くてもよい。また、第３電極層１７ｃはシリコンの薄膜であることから、開口部８４ａにおける底部の第６電極層１８ｃ（タングステンシリサイド膜６６）をエッチングして除去する際に、開口部８４ａにおける第３電極層１７ｃの一部あるいは全部が除去されてもよい。

上記第１実施形態の液晶装置１００及び液晶装置１００の製造方法としての保持容量１６の形成方法によれば、以下の効果が得られる。
（１）液晶装置１００の素子基板１０には、画素ＰごとにトランジスターとしてのＴＦＴ３０と、ＴＦＴ３０に接続された画素電極１５に与えられた電位を保持するための保持容量１６が設けられている。保持容量１６は、容量絶縁膜１６ａを介して対向配置された第１容量電極１７と第２容量電極１８とにより構成されている。第１容量電極１７は、タングステンシリサイド（ＷＳｉｘ）を含む第１電極層１７ａ、タングステン（Ｗ）よりもシリサイド化して安定する金属（Ｔｉ）のシリサイドを含む第２電極層１７ｂ、シリコンを含む第３電極層１７ｃがこの順に積層されたものである。第２電極層１７ｂはタングステン（Ｗ）よりもシリサイド化して安定する金属（Ｔｉ）に不活性ガスを含む雰囲気下で６００℃以上の熱処理を施してシリサイド化して形成され、熱的に安定した状態となっている。したがって、ＴＦＴ３０を形成する工程など、例えば６００℃以上の高温処理が施されても、第２電極層１７ｂのシリサイド化が進みシリコンが遊離し難い。一方で、タングステンシリサイド（ＷＳｉｘ）を含む第１電極層１７ａに加わる熱によってシリコンが遊離して膜質が変化し遮光性が低下したとしても、第２電極層１７ｂが熱的に安定した状態であることから第１容量電極１７の遮光性の低下を抑制できる。

また、素子基板１０の基材１０ｓと保持容量１６との間に走査線３が設けられている。走査線３は、平面的にＴＦＴ３０が配置される非開口領域の交差部に対応して配置されている。走査線３は例えばタングステンシリサイド（ＷＳｉｘ）からなる。したがって、ＴＦＴ３０を形成する工程など、例えば６００℃以上の高温処理が施されて、タングステンシリサイド（ＷＳｉｘ）からなる走査線３に加わる熱によってシリコンが遊離して膜質が変化し遮光性が低下したとしても、走査線３の上層に保持容量１６が形成されているので、走査線３と保持容量１６の第１容量電極１７とによって、基材１０ｓ側からＴＦＴ３０に入射する光を遮光することができる。すなわち、基材１０ｓ上においてＴＦＴ３０よりも上層に保持容量１６を形成する場合に比べて、基材１０ｓ側からＴＦＴ３０に向って光が入射したとしても走査線３と第１容量電極１７とによって入射した光を遮光可能であると共に、所望の電気容量を有する保持容量１６を備えた電気光学装置としての液晶装置１００を提供することができる。なお、走査線３が金属や合金で構成されていた場合にも、例えば６００℃以上の高温処理が施されて、走査線３が酸化して遮光性が低下したとしても、同様な効果が得られる。

（２）保持容量１６の第２容量電極１８は、タングステンシリサイド（ＷＳｉｘ）を含む第４電極層１８ａと、第４電極層１８ａに積層して形成されたタングステン（Ｗ）よりもシリサイド化して安定する金属（Ｔｉ）のシリサイドを含む第５電極層１８ｂと、第５電極層１８ｂに積層して形成されたタングステンシリサイド（ＷＳｉｘ）を含む第６電極層１８ｃとを含む。第５電極層１８ｂはタングステンよりもシリサイド化して安定する金属（Ｔｉ）に、ＴＦＴ３０を形成する工程などで、例えば６００℃以上の高温処理が施され、第４電極層１８ａや第６電極層１８ｃに加わる熱によってタングステンシリサイドから遊離したシリコンが第５電極層１８ｂの金属（Ｔｉ）と反応してシリサイド（ＴｉＳｉｘ）となったものである。したがって、上記高温処理によって第４電極層１８ａや第６電極層１８ｃの膜質が変化して遮光性が低下しても、第５電極層１８ｂがシリサイド化されることで、第２容量電極１８の遮光性の低下を抑制できる。つまり、基材１０ｓ側からＴＦＴ３０に向かって入射した光を保持容量１６の第１容量電極１７だけでなく第２容量電極１８によっても遮光することができる。

（３）保持容量１６の形成方法は、シリコンを含む第３電極層１７ｃを形成した後に、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施す工程を含む。これにより、主にシリコンを含む第３電極層１７ｃから遊離したシリコンと第２電極層１７ｂに含まれる金属（Ｔｉ）とが結びついてシリサイド化する。このように、第３電極層１７ｃはシリコンを含んでいるため、第１容量電極１７上、すなわち第３電極層１７ｃ上に例えばシリコン酸化膜やシリコン窒化膜からなる容量絶縁膜１６ａを形成する際に、第１電極層１７ａや第２電極層１７ｂに含まれる金属元素などの不純物の影響を受け難くなり、容量絶縁膜１６ａにおいて高い絶縁性を確保できる。また、容量絶縁膜１６ａを形成する際に用いられる成膜装置も当該金属元素などの不純物によって汚染され難くなる。すなわち、基材１０ｓ側からＴＦＴ３０に向かって光が入射したとしても保持容量１６を構成する第１容量電極１７によって入射した光を遮光可能であると共に、所望の電気容量を有する保持容量１６を備えた液晶装置１００を製造することが可能な液晶装置１００の製造方法を提供することができる。

（４）保持容量１６の形成方法によれば、第３電極層１７ｃを形成した後に、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施すことで、第２電極層１７ｂの金属（Ｔｉ）がシリサイド化されると、第２電極層１７ｂの膜厚が実質的に厚くなり、一方で第３電極層１７ｃの膜厚が実質的に薄くなる。金属（Ｔｉ）を含む第２電極層１７ｂがシリサイド化されても、その膜厚は、第１電極層１７ａや第３電極層１７ｃよりも厚くなるので、第１容量電極１７の遮光性を確保できる。

（５）保持容量１６において、画素Ｐごとに独立して形成された第１容量電極１７に容量絶縁膜１６ａを介して対向配置される第２容量電極１８は、複数の画素Ｐに跨る容量線７として機能するように、非開口領域に対応して格子状に形成される。熱処理が施されても遮光性が確保される三層構造の第２容量電極１８が、第１容量電極１７よりもＴＦＴ３０に近い側に配置されるため、基材１０ｓ側からＴＦＴ３０に入射する光を効果的に遮光することができる。

（６）第１容量電極１７をＴＦＴ３０に接続するためのコンタクトホール３４は、第２容量電極１８の開口部１８ｈの内側に形成される。第２容量電極１８を構成する第６電極層１８ｃの形成工程では、開口部１８ｈの内壁に、第５電極層１８ｂが露出しないように、開口部１８ｈとなる貫通孔１８ｈ₁の内部を被覆するように第６電極層１８ｃ（タングステンシリサイド膜６６）を形成する。したがって、ＴＦＴ３０を形成する工程などで、例えば６００℃以上の熱処理が施されたとしても、金属（Ｔｉ）を含む第５電極層１８ｂが開口部１８ｈ側から酸化して遮光性が低下することを防ぐことができる。

（第２実施形態）
＜電気光学装置＞
次に、第２実施形態の電気光学装置について、上記第１実施形態と同様に液晶装置を例に挙げて説明する。第２実施形態の電気光学装置としての液晶装置は、素子基板と対向基板との間に液晶層を挟持するものであり、上記第１実施形態に対して、素子基板おける基材１０ｓとＴＦＴ３０との間の走査線及び保持容量の配置とそれぞれに係る構成とを異ならせたものである。したがって、上記第１実施形態の液晶装置１００と同じ構成には同じ符号を付して詳細な説明は省略する。

図２２は第２実施形態の液晶装置の非開口領域の交差部におけるＴＦＴと配線などの配置を示す概略平面図、図２３は第２実施形態の液晶装置の非開口領域の交差部における容量電極の配置を示す概略平面図である。

図２２に示すように、本実施形態の液晶装置２００は、画素電極１５が配置される画素Ｐの開口領域を囲む非開口領域の交差部にＴＦＴ３０が配置されている。ＴＦＴ３０に電気的に接続される走査線３は、複数の画素Ｐに跨ってＸ方向に延在する本線部３ａと、非開口領域の交差部に対応して本線部３ａよりもＸ方向及びＹ方向の幅が拡張された拡張部３ｂと、図面上で拡張部３ｂからＹ方向の上方に突出した突出部３ｃと、同じく図面上で拡張部３ｂからＹ方向の下方に突出した突出部３ｄとを含んで構成されている。

ＴＦＴ３０の半導体層３０ａは、非開口領域の交差部、すなわち走査線３の拡張部３ｂの中心にて屈曲し、Ｘ方向に延びる部分と、Ｙ方向に延びる部分とを有している。半導体層３０ａのＸ方向に延びる部分は、平面的に走査線３の本線部３ａと重なっており、その先端側にドレインコンタクト３２が設けられている。半導体層３０ａのＹ方向に延びる部分は、平面的に走査線３の突出部３ｃと重なっており、その先端側にソースコンタクト３１が設けられている。

ＴＦＴ３０に電気的に接続されるデータ線６は、平面的に非開口領域の交差部と重なると共に複数の画素Ｐに跨るようにＹ方向に延在している。データ線６は、ソースコンタクト３１を介してＴＦＴ３０の半導体層３０ａに接続されている。

詳しくは後述するが、基材１０ｓ上において、走査線３とデータ線６との間に、半導体層３０ａと、ゲート電極３０ｇとが設けられている。ゲート電極３０ｇは、平面的に非開口領域の交差部と重なるように配置されている。詳しくはゲート電極３０ｇは平面視で半導体層３０ａに並行してＹ方向に延びる部分と、Ｙ方向に延びる部分の両端のそれぞれからＸ方向に延びる部分とを有する屈曲した形状となっている。ゲート電極３０ｇの一対のＸ方向に延びる部分のうち図面上でＹ方向の上方に位置してＸ方向に延びる部分は、半導体層３０ａのチャネル領域と平面的に重なっている。

走査線３とゲート電極３０ｇとの電気的な接続を図るための本実施形態におけるゲートコンタクト３３’は、屈曲したゲート電極３０ｇと平面的に重なり、且つ走査線３の拡張部３ｂに対応して平面視で略Ｌ字状に形成された第１の部分と、第１の部分に対して半導体層３０ａを挟んで離間した位置に島状に配置された第２の部分とを有している。言い換えれば、非開口領域の交差部において屈曲した半導体層３０ａのチャネル領域とドレイン領域とに沿うようにゲートコンタクト３３’が設けられている。

また、基材１０ｓ上において、データ線６と同じ配線層に第１中継層６ｂが設けられている。第１中継層６ｂは、電気的に独立した島状であって、Ｘ方向において、データ線６と離間した位置において、平面的にＴＦＴ３０のドレインコンタクト３２と重なるようにＸ方向に延びて配置されている。第１中継層６ｂは、本実施形態の保持容量２１６（図２３参照）との接続に係るコンタクトホール３４、画素電極１５との接続に係る２つのコンタクトホール３５，３６と平面的に重なるように配置されている。

また、保持容量２１６をＴＦＴ３０に電気的に接続させるためのコンタクトホール３４は、平面視で走査線３に設けられた開口部３ｈの内側に設けられている。このようにゲートコンタクト３３’と保持容量２１６とに係る配置が、上記第１実施形態における保持容量１６に係る配置と異なっている点である。

コンタクトホール３６は、開口領域を囲む非開口領域にあり、非開口領域に掛かるように配置された画素電極１５の外縁と平面的に重なる位置にある。詳しくは後述するが、画素電極１５は、コンタクトホール３６と、コンタクトホール３５と、第１中継層６ｂと、ドレインコンタクト３２とを介してＴＦＴ３０の半導体層３０ａに接続されている。つまり、図面上で右上の画素Ｐに係るＴＦＴ３０が非開口領域の交差部に配置されている。他の画素ＰにおけるＴＦＴ３０の配置も同様である。

なお、上記第１実施形態で述べたように、画素ＰにおけるＴＦＴ３０の配置は、これに限定されるものではなく、半導体層３０ａを屈曲させずに、走査線３の本線部３ａに沿ってＸ方向に延在させる配置や、データ線６に沿ってＹ方向に延在させる配置とすることも可能である。

図２３に示すように、本実施形態の保持容量２１６は、容量絶縁膜を介して対向配置される第１容量電極１７と第２容量電極１８とを有している。また、保持容量２１６の第１容量電極１７は、画素Ｐごとに独立して非開口領域の交差部に対応して設けられ、交差部を中心としてＸ方向の両側（図面上で左側及び右側）に延びる部分と、Ｙ方向の両側（図面上で上側及び下側）に延びる部分とを有し、外形が十字状となっている。

第１容量電極１７のＸ方向の右側に延びる部分は、ＴＦＴ３０のドレインコンタクト３２と平面的に重なると共に、ＴＦＴ３０との接続に係るコンタクトホール３４と平面的に重なっている。また、第１容量電極１７のＹ方向の上側に延びる部分は、ＴＦＴ３０のソースコンタクト３１と平面的に重なる位置まで延びている。

このような第１容量電極１７に対して容量絶縁膜を介して対向配置される第２容量電極１８は、非開口領域の交差部に対応して設けられ、第１容量電極１７よりもＸ方向及びＹ方向における幅が大きい（広い）。また、第２容量電極１８は、複数の画素Ｐに跨ってＸ方向及びＹ方向に延在し、図４に示す非開口領域のように少なくとも表示領域Ｅにおいて格子状をなすものであって、電気的には、図３に示した容量線７として機能するものである。

第２容量電極１８の交差部からＸ方向の右側に延びる部分には、第１容量電極１７をＴＦＴ３０に接続させるためのコンタクトホール３４と平面的に重なる位置に開口部１８ｈ（開口部３ｈ）が設けられている。

＜素子基板の構造＞
次に、本実施形態の液晶装置２００における素子基板の構造について、図２４及び図２５を参照して説明する。図２４は図２２及び図２３のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図、図２５は図２２及び図２３のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図である。Ａ−Ａ’線は、半導体層３０ａ、コンタクトホール３４，３６，３５を横断する線分である。Ｂ−Ｂ’線は、ゲートコンタクト３３’におけるＬ字状の第１の部分と、島状の第２の部分とをＸ方向に横断する線分である。

図２４に示すように、本実施形態の液晶装置２００の素子基板２１０において、まず、基材１０ｓ上には、保持容量２１６が形成される。保持容量２１６は、第１容量電極１７と、第１容量電極１７を被覆するように形成された容量絶縁膜１６ａと、容量絶縁膜１６ａを介して第１容量電極１７に対向するように配置された第２容量電極１８とを含んで構成されている。

第１容量電極１７は、第１電極層１７ａと、第２電極層１７ｂと、第３電極層１７ｃとがこの順に積層されたものである。第１電極層１７ａはタングステンシリサイド（ＷＳｉｘ）を含み、膜厚は例えば５０ｎｍである。第２電極層１７ｂはタングステン（Ｗ）よりもシリサイド化して安定する金属であるチタン（Ｔｉ）のシリサイドを含み、膜厚は例えば１５０ｎｍである。第３電極層１７ｃはシリコンを含み、膜厚は例えば５ｎｍ程度である。なお、上記第１実施形態で述べたように、タングステンよりもシリサイド化して安定する金属としては、チタン（Ｔｉ）以外にも、ハフニウム（Ｈｆ）やジルコニウム（Ｚｒ）が挙げられる。また、積層された第１電極層１７ａ及び第２電極層１７ｂの側面及び上面を含む表面は、第３電極層１７ｃで覆われている。

容量絶縁膜１６ａは、シリコン酸化膜やシリコン窒化膜を用いて形成することができる。また、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜などの高誘電率な誘電体膜を用いて形成してもよい。さらには、これらの誘電体膜の中からいくつかを選択し、積層して容量絶縁膜１６ａを形成してもよい。中でも、例えば６００℃以上の熱処理が施されても熱変化し難いシリコン酸化膜やシリコン窒化膜を用いることが好ましく、容量絶縁膜１６ａに接する第１容量電極１７及び第２容量電極１８の熱による酸化を考慮するとシリコン窒化膜のほうがより好ましい。これらのシリコン化合物を容量絶縁膜１６ａとして用いる場合は、保持容量２１６の電気容量を考慮して、容量絶縁膜１６ａの膜厚は、例えば５ｎｍ〜２０ｎｍ程度とする。

本実施形態の第２容量電極１８は、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、あるいは非晶質シリコンやポリシリコンなどを用いて形成された単層構造となっている。第２容量電極１８には、第１容量電極１７をＴＦＴ３０に電気的に接続させるためのコンタクトホール３４が設けられる開口部１８ｈが形成されている。本実施形態では、第２容量電極１８は、タングステンシリサイドを含み、膜厚は例えば２００ｎｍ〜５００ｎｍである。

次に、保持容量２１６を覆う第１層間絶縁膜１１ａが形成される。第１層間絶縁膜１１ａは、上記第１実施形態で説明したように、意図的に不純物が導入されていない、ＮＳＧ膜や窒化シリコン膜が用いられる。第１層間絶縁膜１１ａには保持容量２１６を覆うことによって生ずる凹凸を緩和するための平坦化処理が施されている。平坦化処理後の第１層間絶縁膜１１ａの膜厚は例えば２００ｎｍ〜５００ｎｍである。

次に、第１層間絶縁膜１１ａ上に走査線３が形成される。本実施形態の走査線３は、タングステンシリサイド（ＷＳｉｘ）を含む第１配線層３ｅと、タングステンよりもシリサイド化して安定する金属のシリサイドを含む第２配線層３ｆと、タングステンシリサイド（ＷＳｉｘ）を含む第３配線層３ｇとを順に積層して構成されている。第１配線層３ｅの膜厚は例えば５０ｎｍ、第２配線層３ｆの膜厚は例えば１００ｎｍ、第３配線層３ｇの膜厚は例えば１００ｎｍである。走査線３にも、第１容量電極１７をＴＦＴ３０に電気的に接続させるためのコンタクトホール３４が設けられる開口部３ｈが形成されている。第２配線層３ｆの表面は、開口部３ｈの内壁を含めてタングステンシリサイド（ＷＳｉｘ）を含む第３配線層３ｇによって覆われている。なお、タングステン（Ｗ）よりもシリサイド化して安定する金属は、チタン（Ｔｉ）、ハフニム（Ｈｆ）、ジルコニウム（Ｚｒ）の中から選ばれ、本実施形態では、ＴＦＴ３０の形成に係る高温処理によって、金属としてのチタン（Ｔｉ）をシリサイド化することにより第２配線層３ｆが形成されている。

次に、走査線３を覆う第２層間絶縁膜１１ｂが形成される。第２層間絶縁膜１１ｂもまた意図的に不純物が導入されていない、ＮＳＧ膜やシリコン窒化膜が用いられる。第２層間絶縁膜１１ｂの膜厚は例えば２００ｎｍ〜５００ｎｍである。

次に、第２層間絶縁膜１１ｂ上にＴＦＴ３０の半導体層３０ａが形成される。半導体層３０ａから上層の配線構造は、上記第１実施形態と基本的に同じである。半導体層３０ａは、上記第１実施形態で説明したように、例えば、ポリシリコン膜に、不純物イオンが選択的に注入されて、ソース領域３０ｓ、チャネル領域３０ｃ、ドレイン領域３０ｄを含むＬＤＤ（Lightly Doped Drain）構造が構築されたものである。半導体層３０ａの膜厚は例えば３０ｎｍ〜７０ｎｍである。

次に、半導体層３０ａを覆うゲート絶縁膜１２ａが形成される。ゲート絶縁膜１２ａは例えばシリコンの半導体膜を熱酸化して得られた第１シリコン酸化膜と、減圧ＣＶＤ法を用い７００℃から９００℃の高温条件で形成された第２シリコン酸化膜との二層構造となっている。ゲート絶縁膜１２ａの膜厚は例えばおよそ５０ｎｍ〜１００ｎｍである。

次に、ゲート絶縁膜１２ａ上にゲート電極３０ｇが形成される。ゲート電極３０ｇは、上記第１実施形態で説明したように、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜などを用いて形成される。ゲート電極３０ｇは、半導体層３０ａのチャネル領域３０ｃと平面視で重なるようにパターニングされる。

なお、ゲート絶縁膜１２ａ上にゲート電極３０ｇを形成する前に、図２５に示すように、ゲート絶縁膜１２ａと、第２層間絶縁膜１１ｂとを貫通して走査線３に至る溝を例えばドライエッチングにより形成する。この溝の内部を被覆するように、上述した金属化合物膜を成膜してパターニングすることにより、ゲート電極３０ｇとゲートコンタクト３３’とが形成される。ゲートコンタクト３３’は、図２２に示したように、平面的に走査線３の拡張部３ｂに対応したＬ字状の第１の部分と、島状の第２の部分とを有するように形成され、このようなゲートコンタクト３３’を介して走査線３とゲート電極３０ｇとが電気的に接続される。

図２４に戻り、ゲート電極３０ｇを覆うように第３層間絶縁膜１２ｂが形成される。第３層間絶縁膜１２ｂは、上記第１実施形態で説明したように、ＮＳＧ膜、あるいは燐（Ｐ）を含むＰＳＧ膜、硼素を含むＢＳＧ膜、硼素（Ｂ）と燐（Ｐ）とが含まれるＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。第３層間絶縁膜１２ｂの膜厚は例えば２００ｎｍ〜５００ｎｍである。なお、第３層間絶縁膜１２ｂに対しても平坦化処理を施してもよい。

次に、第３層間絶縁膜１２ｂとゲート絶縁膜１２ａとを貫通して半導体層３０ａのソース領域３０ｓ、ドレイン領域３０ｄのそれぞれに至る貫通孔が例えばドライエッチングにより形成される。また、第３層間絶縁膜１２ｂ、ゲート絶縁膜１２ａ、第２層間絶縁膜１１ｂを貫通し、走査線３の開口部３ｈを通過し、さらに第１層間絶縁膜１１ａを貫通し第２容量電極１８の開口部１８ｈを通過して、保持容量２１６の第１容量電極１７に至る貫通孔が例えばドライエッチングにより形成される。後者の貫通孔のほうが前者の貫通孔に比べて深くなることから、それぞれの貫通孔の形成は、分けて行われる。そして、これらの貫通孔の内部を被覆すると共に、第３層間絶縁膜１２ｂの表面を覆うように、低抵抗な導電膜が成膜されてパターニングされることにより、ソースコンタクト３１、データ線６、ドレインコンタクト３２、第１中継層６ｂ、コンタクトホール３４が形成される。ソースコンタクト３１により半導体層３０ａのソース領域３０ｓとデータ線６とが電気的に接続される。ドレインコンタクト３２により半導体層３０ａのドレイン領域３０ｄと第１中継層６ｂとが電気的に接続され、さらに、第１中継層６ｂに接続しているコンタクトホール３４を介して、第１容量電極１７と半導体層３０ａのドレイン領域３０ｄとが電気的に接続される。

データ線６や第１中継層６ｂを構成する低抵抗な導電膜としては、例えば、アルミニウム合金膜、アルミニウム膜と窒化チタン膜との積層膜などを挙げることができる。

次に、データ線６、第１中継層６ｂを覆う第４層間絶縁膜１３が形成される。第４層間絶縁膜１３もまた、第３層間絶縁膜１２ｂと同様に、ＮＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。

次に、第４層間絶縁膜１３を貫通して第１中継層６ｂに至る貫通孔が例えばドライエッチングにより形成され、この貫通孔を埋めると共に、第４層間絶縁膜１３の表面を覆う低抵抗な導電膜が形成される。この低抵抗な導電膜もまた、例えば、アルミニウム合金膜、アルミニウム膜と窒化チタン膜との積層膜などを用いることができる。当該導電膜をパターニングしてシールド層１４と、第２中継層１４ｂと、コンタクトホール３５とが形成される。コンタクトホール３５によって、第１中継層６ｂと第２中継層１４ｂとが電気的に接続される。

次に、シールド層１４、第２中継層１４ｂを覆う第５層間絶縁膜１４ｃを形成する。第５層間絶縁膜１４ｃもまた、第３層間絶縁膜１２ｂと同様に、ＮＳＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜などのシリコン系酸化膜を用いて形成される。第５層間絶縁膜１４ｃには、第２中継層１４ｂに至る貫通孔が例えばドライエッチングによりが形成される。当該貫通孔の内部を被覆すると共に、第５層間絶縁膜１４ｃ上に、例えば、ＩＴＯ膜などの透明導電膜を成膜する。そして、透明導電膜をパターニングして画素電極１５とコンタクトホール３６とが形成される。画素電極１５は、コンタクトホール３６を介して第２中継層１４ｂに接続される。つまり、画素電極１５は、コンタクトホール３６、第２中継層１４ｂ、コンタクトホール３５、第１中継層６ｂ、ドレインコンタクト３２を介して半導体層３０ａのドレイン領域３０ｄに電気的に接続される。

＜電気光学装置の製造方法＞
第２実施形態の電気光学装置の製造方法としての液晶装置２００の製造方法は、保持容量２１６の形成方法と、走査線３の形成方法とに特徴を有するものである。素子基板２１０における他の構成の形成方法は、上記第１実施形態の素子基板１０と基本的に同じである。

本実施形態における保持容量２１６の形成方法は、タングステンシリサイド（ＷＳｉｘ）を含む第１電極層１７ａを形成する工程と、第１電極層１７ａに積層してタングステン（Ｗ）よりもシリサイド化して安定する金属（Ｔｉ）を含む第２電極層１７ｂを形成する工程と、第２電極層１７ｂに積層してシリコンを含む第３電極層１７ｃを形成する工程と、第３電極層１７ｃを形成した後に、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施して、第２電極層１７ｂをシリサイド化する工程と、を備えている。また、第３電極層１７ｃを覆う容量絶縁膜１６ａを形成する工程と、容量絶縁膜１６ａを介して第１容量電極１７に対向するように第２容量電極１８を形成する工程とを備えている。なお、第２電極層１７ｂに含まれるタングステン（Ｗ）よりもシリサイド化して安定する金属は、チタン（Ｔｉ）に限定されず、ハフニウム（Ｈｆ）またはジルコニウム（Ｚｒ）を用いてもよい。また、第３電極層１７ｃは、非晶質シリコンを成膜してパターニングすることにより形成される。

不活性ガスを含む雰囲気下で６００℃以上の熱処理を施すことによって、タングステンシリサイドを含む第１電極層１７ａ及びシリコンを含む第３電極層１７ｃからシリコンが遊離して第２電極層１７ｂのチタン（Ｔｉ）と反応してチタンシリサイド（ＴｉＳｉｘ）が形成される。つまり、第２電極層１７ｂはシリサイド化して実質的に膜厚が厚くなり、一方で、第３電極層１７ｃは実質的に膜厚が薄くなる。このような第１電極層１７ａ、第２電極層１７ｂ、第３電極層１７ｃが積層された第１容量電極１７及び容量絶縁膜１６ａを形成する工程は、上記第１実施形態の保持容量１６の形成方法におけるステップＳ１〜ステップＳ６と同じである。

本実施形態では、第２容量電極１８を、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、あるいは非晶質シリコンやポリシリコンなどを用いて形成し、単層構造とする。そして、開口部１８ｈを有するようにパターニングして第２容量電極１８を形成する点が上記第１実施形態の保持容量１６の形成方法と異なっている。なお、非晶質シリコンやポリシリコンを用いて第２容量電極１８を形成する場合は、リン（Ｐ）などがドープされていてもよい。

本実施形態における走査線３の形成方法は、タングステンシリサイド（ＷＳｉｘ）を含む第１配線層３ｅを形成する工程と、第１配線層３ｅに積層してタングステン（Ｗ）よりもシリサイド化して安定する金属を含む第２配線層３ｆを形成する工程と、第２配線層３ｆに積層してタングステンシリサイド（ＷＳｉｘ）を含む第３配線層３ｇを形成する工程とを備えている。なお、第２配線層３ｆに含まれるタングステン（Ｗ）よりもシリサイド化して安定する金属は、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）の中から選ばれる。

第１配線層３ｅ及び第２配線層３ｆは、図２４に示すように、開口部を有するようにパターニングされ、第３配線層３ｇを形成する工程では、該開口部内に第２配線層３ｆが露出しないようにタングステンシリサイド膜で被覆して新たな開口部３ｈをなすように第３配線層３ｇをパターニングする。このような走査線３の形成方法は、上記第１実施形態の保持容量１６の形成方法における第２容量電極１８の形成に係るステップＳ７〜ステップＳ１０と同じである。

すなわち、本実施形態の保持容量２１６及び走査線３を形成する工程の数は、上記第１実施形態における走査線３及び保持容量１６を形成する工程の数と同一である。

上記第２実施形態の電気光学装置としての液晶装置２００及び液晶装置２００の製造方法によれば、上記第１実施形態の効果（３）、（４）、（６）と同様な効果に加えて、以下の効果が得られる。
（７）液晶装置２００の素子基板２１０には、画素ＰごとにトランジスターとしてのＴＦＴ３０と、ＴＦＴ３０に接続された画素電極１５に与えられた電位を保持するための保持容量２１６が設けられている。保持容量２１６は、容量絶縁膜１６ａを介して対向配置された第１容量電極１７と第２容量電極１８とにより構成されている。第１容量電極１７は、タングステンシリサイド（ＷＳｉｘ）を含む第１電極層１７ａ、タングステン（Ｗ）よりもシリサイド化して安定する金属（Ｔｉ）のシリサイドを含む第２電極層１７ｂ、シリコンを含む第３電極層１７ｃがこの順に積層されたものである。第２電極層１７ｂはタングステン（Ｗ）よりもシリサイド化して安定する金属（Ｔｉ）を、不活性ガスを含む雰囲気下で例えば６００℃以上の熱処理を施すことによって、主にシリコンを含む第３電極層１７ｃから遊離したシリコンと金属（Ｔｉ）とが反応してシリサイド（ＴｉＳｉｘ）となったものである。タングステンシリサイド（ＷＳｉｘ）を含む第１電極層１７ａに加わる熱によってシリコンが遊離して膜質が変化し遮光性が低下したとしても、第２電極層１７ｂが熱的に安定したシリサイドであることから、第１容量電極１７の遮光性の低下を抑制できる。

また、素子基板１０の基材１０ｓ上において保持容量２１６とＴＦＴ３０との間に走査線３が設けられている。走査線３は、平面的にＴＦＴ３０が配置される非開口領域の交差部に対応して配置されている。走査線３は、タングステンシリサイド（ＷＳｉｘ）を含む第１配線層３ｅと、第１配線層３ｅに積層して形成されたタングステン（Ｗ）よりもシリサイド化して安定する金属（Ｔｉ）を含む第２配線層３ｆと、第２配線層３ｆに積層して形成されたタングステンシリサイド（ＷＳｉｘ）を含む第３配線層３ｇとを含む。したがって、第２実施形態の走査線３は、上記第１実施形態の走査線３に対して多層化されていることから、低抵抗化が図られている。また、第１配線層３ｅと第３配線層３ｇとの間に挟まれる第２配線層３ｆは、ＴＦＴ３０を形成する工程などで、例えば６００℃以上の高温処理が施され、第１配線層３ｅや第３配線層３ｇに加わる熱によって遊離したシリコンと第２配線層３ｆの金属（Ｔｉ）と反応してシリサイド（ＴｉＳｉｘ）となる。ゆえに、上記高温処理によって第１配線層３ｅや第３配線層３ｇの膜質が変化して遮光性が低下しても、第２配線層３ｆがシリサイド化されることで、走査線３の遮光性の低下を抑制できる。つまり、基材１０ｓ側からＴＦＴ３０に向かって入射した光を保持容量２１６の第１容量電極１７だけでなく走査線３によっても遮光することができる。すなわち、基材１０ｓ上においてＴＦＴ３０よりも上層に保持容量２１６を形成する場合に比べて、基材１０ｓ側からＴＦＴ３０に向って光が入射したとしても保持容量２１６と走査線３とによって入射した光を遮光可能であると共に、所望の電気容量を有する保持容量２１６を備えた電気光学装置としての液晶装置２００を提供することができる。

（８）保持容量２１６において、画素Ｐごとに独立して形成された第１容量電極１７に容量絶縁膜１６ａを介して対向配置される第２容量電極１８は、複数の画素Ｐに跨る容量線７として機能するように、非開口領域に対応して格子状に形成される。第２容量電極１８は、第１容量電極１７よりもＴＦＴ３０に近い側に配置されるため、基材１０ｓ側からＴＦＴ３０に入射する光を効果的に遮光することができる。

（９）基材１０ｓ上において、走査線３は、保持容量２１６とＴＦＴ３０との間に形成されるため、上記第１実施形態のように走査線３を基材１０ｓと保持容量１６との間に形成する場合に比べて、ゲート電極３０ｇとの接続を図るゲートコンタクト３３’の深さが浅くなるため、ゲートコンタクト３３’を比較的容易に且つ精度よく形成することが可能である。また、ゲートコンタクト３３’は、半導体層３０ａのチャネル領域及びドレイン領域に沿って第２層間絶縁膜１１ｂに形成された溝に設けられている。したがって、半導体層３０ａのチャネル領域及びドレイン領域に素子基板２１０の厚み方向に対して斜め方向から入射する光をゲートコンタクト３３’によって効果的に遮光することができるため、上記第１実施形態における素子基板１０の配線構造に比べて、ＴＦＴ３０における光リーク電流の発生を抑制できる。

次に、タングステン（Ｗ）よりもシリサイド化して安定する金属の具体的なシリサイド化の状態について、図２６及び図２７を参照して説明する。図２６はＷＳｉｘ／Ｔｉ／ＷＳｉｘの三層構造を示す電子顕微鏡写真による図、図２７は熱処理後の三層構造を示す電子顕微鏡写真による図である。

上記第１実施形態では第２容量電極１８が、上記第２実施形態では走査線３が、それぞれ形成時にタングステンシリサイド（ＷＳｉｘ）／金属（Ｔｉ）／タングステンシリサイド（ＷＳｉｘ）の三層構造であり、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施すことによって、タングステンシリサイド（ＷＳｉｘ）／金属シリサイド（ＴｉＳｉｘ）／タングステンシリサイド（ＷＳｉｘ）の三層構造に変化することを説明した。

図２６に示した、三層構造のうち、タングステンシリサイド（ＷＳｉｘ）を含む下層の膜厚は、５０ｎｍである。金属（Ｔｉ）を含む中間層の膜厚は１１８ｎｍである。タングステンシリサイド（ＷＳｉｘ）を含む上層の膜厚は５０ｎｍである。このような三層構造の金属層は、石英基板上においてＮＳＧ膜上に形成されている。一方で図２７に示す三層構造の金属層は、不活性ガス（Ｎ₂）と反応ガス（ＴＥＯＳ）とを含む雰囲気下で６８０℃の熱処理を施して、図２６に示した金属層を覆うようにＮＳＧ膜を形成したものである。

図２６に示すように、熱処理前では、チタン（Ｔｉ）からなる中間層はムラの無い一様な状態であったが、図２７に示すように、６８０℃の熱処理を施すと、金属（Ｔｉ）からなる中間層の状態が変化してムラが認められる。熱処理後の三層構造をＳＩＭＳ（Secondary Ion Mass Spectrometry；二次イオン元素分析）によって元素分析したところ、中間層からタングステン（Ｗ）やシリコン（Ｓｉ）が検出された。つまり、熱処理によって上層や下層のタングステンシリサイド（ＷＳｉｘ）からタングステン（Ｗ）やシリコン（Ｓｉ）が遊離し、金属（Ｔｉ）からなる中間層に拡散したと考えられる。タングステン（Ｗ）よりも金属（Ｔｉ）のほうがシリサイド化し易いことから、金属（Ｔｉ）からなる中間層は熱処理後に金属シリサイド（ＴｉＳｉｘ）へと変化したことが明らかになった。熱処理後の三層構造の金属層における遮光性を示すＯＤ値は、熱処理前のＯＤ値である５．１５からほとんど変化しなかった。

すなわち、上記各実施形態で説明したように、保持容量１６（あるいは保持容量２１６）の第１容量電極１７を構成する第２電極層１７ｂをタングステン（Ｗ）よりもシリサイド化して安定する金属で形成しておく。そして、第２電極層１７ｂがシリコンを含む第３電極層１７ｃと接した状態で、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施して第２電極層１７ｂをシリサイド化すれば、第２電極層１７ｂが熱的に安定した状態となる。これによって、保持容量１６（あるいは保持容量２１６）を形成した後に、層間絶縁膜やＴＦＴ３０を形成する工程などで６００℃以上あるいは１０００℃以上の高温処理が施されても、保持容量１６（あるいは保持容量２１６）における遮光性の低下を抑制できる。

また、保持容量１６（あるいは保持容量２１６）において、第１容量電極１７をタングステンシリサイドを含む電極層のみで構成した場合には、６００℃以上あるいは１０００℃以上の高温処理が施されると、当該電極層からシリコンが遊離することで、当該電極層の表面が荒れて凹凸が生ずることが判明している。そのような電極層に対して薄膜である容量絶縁膜１６ａを均一に形成しないと、第１容量電極１７と第２容量電極１８とが短絡するおそれがある。これに対して、上記各実施形態に示したように、第１容量電極１７をＷＳｉｘ／ＴｉＳｉｘ／Ｓｉの三層構造とすると、第１容量電極１７の表面が比較的に平滑となることから上記のような短絡が生じ難くなり、歩留りよく素子基板１０（あるいは素子基板２１０）を形成することができる。

（第３実施形態）
＜電子機器＞
次に、上記各実施形態の液晶装置が適用された電子機器として、投射型表示装置を例に挙げて図２８を参照して説明する。図２８は電子機器としての投射型表示装置の構成を示す概略図である。

図２８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、を備えている。また、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、を備えている。さらに、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７と、を備えている。

偏光照明装置１１００は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上記第１実施形態の液晶装置１００（図１参照）が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。また、色光が液晶装置１００の素子基板１０側から入射するように配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。なお、上記第２実施形態の液晶装置２００を液晶ライトバルブ１２１０，１２２０，１２３０に適用してもよい。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第１実施形態の液晶装置１００が用いられているので、明るい表示を投射可能であると共に、基材１０ｓ側からＴＦＴ３０に入射する光が確実に遮光されるため、ＴＦＴ３０おける光リーク電流の発生が抑制され、安定した駆動状態が得られる投射型表示装置１０００を提供することができる。

なお、本実施形態では、偏光照明装置１１００から射出された白色光（偏光光束）をダイクロックミラーにより各色光に分光して、液晶ライトバルブ１２１０，１２２０，１２３０に入射させる構成としたが、これに限定されない。例えば、各色の発光が得られるレーザー光源やＬＥＤなどの固体光源を用いてもよい。

本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。

（変形例１）上記各実施形態において、タングステン（Ｗ）よりもシリサイド化して安定する金属を含む第２電極層１７ｂをシリサイド化するために、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施す工程（ステップＳ５）は、必ずしも実施しなくてもよい。容量絶縁膜１６ａを形成する工程（ステップＳ６）において、減圧ＣＶＤ法により６００℃以上の温度で反応ガスを熱処理して容量絶縁膜１６ａを形成すれば、ステップＳ６における熱処理によって第２電極層１７ｂをシリサイド化することができる。

（変形例２）上記各実施形態の素子基板を適用可能な電気光学装置は、液晶装置に限定されない。例えば、画素電極と対向電極との間に発光機能層を有する有機ＥＬ素子を画素ごとに備えた有機ＥＬ装置にも適用可能である。

（変形例３）上記各実施形態の電気光学装置としての液晶装置を適用可能な電子機器は、第３実施形態に示した投射型表示装置１０００に限定されない。例えば、液晶装置の対向基板２０において、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応するカラーフィルターを有し、液晶ライトバルブを単板構成としてもよい。また、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や、ＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として上記各実施形態の液晶装置を好適に用いることができる。

３…走査線、３ｅ…第１配線層、３ｆ…第２配線層、３ｇ…第３配線層、１０ｓ…基板としての基材、１６…保持容量、１６ａ…容量絶縁膜、１７…第１容量電極、１７ａ…第１電極層、１７ｂ…第２電極層、１７ｃ…第３電極層、１８…第２容量電極、１８ａ…第４電極層、１８ｂ…第５電極層、１８ｃ…第６電極層、１８ｈ…第２容量電極の開口部、３４…第１容量電極をトランジスターに接続させるためのコンタクトホール、１００，２００…電気光学装置としての液晶装置、２１６…保持容量、１０００…電子機器としての投射型表示装置、Ｐ…画素。

Claims (9)

1. 基板と、
   トランジスターと、
   保持容量と、を備え、
   前記保持容量は、前記基板と前記トランジスターとの間に設けられ、前記基板側に配置された第１容量電極と、前記第１容量電極に容量絶縁膜を介して配置された第２容量電極とを含み、
   前記第１容量電極は、前記第２容量電極の開口部の内側に設けられたコンタクトホールを介して前記トランジスターと電気的に接続されており、
   前記第１容量電極は、タングステンシリサイドを含む第１電極層と、チタン、ハフニウム及びジルコニウムの中から選ばれる金属のシリサイドを含み前記第１電極層に積層された第２電極層と、シリコンを含み前記第２電極層に積層された第３電極層とを有し、
   前記第２容量電極は、タングステンシリサイドを含む第４電極層と、チタン、ハフニウム及びジルコニウムの中から選ばれる金属のシリサイドを含み前記第４電極層に積層された第５電極層と、タングステンシリサイドを含み前記第５電極層に積層された第６電極層とを有し、
   前記開口部において、前記第６電極層は前記第５電極層の側面を覆う、電気光学装置。
2. 基板と、
   トランジスターと、
   前記基板と前記トランジスターとの間に保持容量と、
   前記保持容量と前記トランジスターとの間に走査線と、を備え、
   前記保持容量は、前記基板側に配置された第１容量電極と、前記第１容量電極に容量絶縁膜を介して配置された第２容量電極とを含み、
   前記第１容量電極は、前記走査線の開口部の内側に設けられたコンタクトホールを介して前記トランジスターと電気的に接続されており、
   前記第１容量電極は、タングステンシリサイドを含む第１電極層と、チタン、ハフニウム及びジルコニウムの中から選ばれる金属のシリサイドを含み前記第１電極層に積層された第２電極層と、シリコンを含み前記第２電極層に積層された第３電極層とを有し、
   前記走査線は、タングステンシリサイドを含む第１配線層と、チタン、ハフニウム及びジルコニウムの中から選ばれる金属のシリサイドを含み前記第１配線層に積層された第２配線層と、タングステンシリサイドを含み前記第２配線層に積層された第３配線層とを有し、
   前記開口部において、前記第３配線層は前記第２配線層の側面を覆う、電気光学装置。
3. 前記第３電極層は、前記第１電極層及び前記第２電極層の側面を覆う請求項１または２に記載の電気光学装置。
4. 基板とトランジスターとの間に保持容量を備えた電気光学装置の製造方法であって、
   前記基板上に第１容量電極を形成する工程と、
   前記第１容量電極を被覆する容量絶縁膜を形成する工程と、
   前記容量絶縁膜を介して前記第１容量電極に対向するように第２容量電極を形成して前記保持容量となす工程と、
   前記第２容量電極の開口部の内側に設けられたコンタクトホールを介して前記第１容量電極と電気的に接続するように前記トランジスターを形成する工程と、を備え、
   前記第１容量電極を形成する工程は、タングステンシリサイドを含む第１電極層を形成する工程と、
   前記第１電極層に積層してチタン、ハフニウム及びジルコニウムの中から選ばれる金属を含む第２電極層を形成する工程と、
   前記第２電極層に積層してシリコンを含む第３電極層を形成する工程と、
   前記第３電極層を形成した後に、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施して、前記第２電極層をシリサイド化する工程と、を含み、
   前記第２容量電極を形成する工程は、タングステンシリサイドを含む第４電極層を形成する工程と、
   前記第４電極層に積層してチタン、ハフニウム及びジルコニウムの中から選ばれる金属のシリサイドを含む第５電極層を形成する工程と、
   前記開口部において、前記第５電極層の側面を覆うように前記第５電極層に積層してタングステンシリサイドを含む第６電極層を形成する工程と、
   ６００℃以上の熱処理を施して、前記第５電極層をシリサイド化する工程と、を含む、電気光学装置の製造方法。
5. 基板とトランジスターとの間に保持容量と、前記保持容量と前記トランジスターとの間に走査線と、を備えた電気光学装置の製造方法であって、
   前記基板上に第１容量電極を形成する工程と、
   前記第１容量電極を被覆する容量絶縁膜を形成する工程と、
   前記容量絶縁膜を介して前記第１容量電極に対向するように第２容量電極を形成して前記保持容量となす工程と、
   前記走査線の開口部の内側に設けられたコンタクトホールを介して前記第１容量電極と電気的に接続するように前記トランジスターを形成する工程と、を備え、
   前記第１容量電極を形成する工程は、タングステンシリサイドを含む第１電極層を形成する工程と、
   前記第１電極層に積層してチタン、ハフニウム及びジルコニウムの中から選ばれる金属を含む第２電極層を形成する工程と、
   前記第２電極層に積層してシリコンを含む第３電極層を形成する工程と、
   前記第３電極層を形成した後に、不活性ガスを含む雰囲気下で６００℃以上の熱処理を施して、前記第２電極層をシリサイド化する工程と、を含み、
   前記走査線を形成する工程は、タングステンシリサイドを含む第１配線層を形成する工程と、
   前記第１配線層に積層してチタン、ハフニウム及びジルコニウムの中から選ばれる金属のシリサイドを含む第２配線層を形成する工程と、
   前記開口部において、前記第２配線層の側面を覆うように前記第２配線層に積層してタングステンシリサイドを含む第３配線層を形成する工程と、
   ６００℃以上の熱処理を施して、前記第２配線層をシリサイド化する工程と、を含む、電気光学装置の製造方法。
6. 前記容量絶縁膜を形成する工程は、減圧ＣＶＤ法により６００℃以上の温度で反応ガスを熱処理して前記容量絶縁膜を形成する、請求項４または５に記載の電気光学装置の製造方法。
7. 前記第１容量電極及び前記容量絶縁膜は、画素ごとに独立して形成され、
   前記第４電極層を形成する工程は、前記容量絶縁膜を被覆するように前記第４電極層を形成する、請求項４に記載の電気光学装置の製造方法。
8. 前記第２容量電極を形成する工程では、画素の開口領域を囲むように前記第２容量電極を形成し、複数の画素に共通して固定電位が与えられる容量線となす、請求項４乃至７のいずれか一項に記載の電気光学装置の製造方法。
9. 請求項１乃至３のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images