JP4403329B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4403329B2 JP4403329B2 JP24399099A JP24399099A JP4403329B2 JP 4403329 B2 JP4403329 B2 JP 4403329B2 JP 24399099 A JP24399099 A JP 24399099A JP 24399099 A JP24399099 A JP 24399099A JP 4403329 B2 JP4403329 B2 JP 4403329B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- storage capacitor
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010408 film Substances 0.000 claims description 292
- 239000003990 capacitor Substances 0.000 claims description 129
- 238000003860 storage Methods 0.000 claims description 127
- 239000011229 interlayer Substances 0.000 claims description 88
- 239000010410 layer Substances 0.000 claims description 83
- 239000010409 thin film Substances 0.000 claims description 83
- 239000004065 semiconductor Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 38
- 238000009792 diffusion process Methods 0.000 claims 2
- 238000000605 extraction Methods 0.000 description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 23
- 239000007789 gas Substances 0.000 description 14
- 229910000838 Al alloy Inorganic materials 0.000 description 11
- 238000001459 lithography Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910001069 Ti alloy Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 229910021357 chromium silicide Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置およびその製造方法に関し、特に、ＴＦＴアクティブマトリクス型液晶表示装置に適用して好適なものである。
【０００２】
【従来の技術】
従来、薄膜トランジスタ（ＴＦＴ）アクティブマトリクス型の液晶表示装置においては、それぞれの画素ごとに画素信号スイッチング用薄膜トランジスタが設けられている。これらの画素は水平方向および垂直方向に渡る配線によりマトリクス状にレイアウトされている。この従来技術によるＴＦＴアクティブマトリクス型の液晶表示装置について以下に具体的に説明する。
【０００３】
すなわち、図９に示すように、ＴＦＴアクティブマトリクス型液晶表示装置は、ＴＦＴアクティブマトリクス型の液晶表示基板１０１上に、水平走査回路１０２、位相調整回路１０３、画像信号供給スイッチ１０４、走査方向の制御を行う垂直走査回路１０５およびクロストークを防止するためのクロストーク防止回路１０６を搭載して構成される。なお、符号１０７は外部ＩＣを示し、符号１０８はこの外部ＩＣ１０７の接続端子を示す。
【０００４】
また、画像信号供給スイッチ１０４や垂直走査回路１０５には、各画素制御用のＴＦＴ１０９がマトリクス状に配設されている。このＴＦＴ１０９は、ソース／ドレイン電極ＳＤおよびゲート電極Ｇにより構成されている。ゲート電極Ｇは垂直走査回路１０５に共通に接続されている。ソース／ドレイン電極ＳＤは、画像信号供給スイッチ１０４およびクロストーク防止回路１０６に共通的に接続されている。
【０００５】
以上のように構成されたＴＦＴアクティブマトリクス型の液晶表示装置における画素を図１０に示す。図１０に示すように、遮光領域における石英ガラス基板１１１上に所定形状の多結晶Ｓｉからなる薄膜半導体層１１２が設けられ、この薄膜半導体層１１２上にゲート誘電膜１１３が設けられている。このゲート誘電膜１１３上にはゲート配線１１４が設けられている。図示は省略するが、薄膜半導体層１１２中にはゲート配線１１４に対して自己整合的にソース領域およびドレイン領域が形成されている。ゲート配線１１４からなるゲート電極とこれらのソース領域およびドレイン領域とにより、画素電極駆動用の多結晶ＳｉＴＦＴが構成されている。ドレイン領域の上方の所定部分におけるゲート誘電膜１１３上には保持容量配線１１５が設けられている。この保持容量配線１１５とドレイン領域との間にゲート誘電膜１１３を挟んだ構造により、保持用容量素子が構成されている。
【０００６】
ゲート配線１１４および保持容量配線１１５を覆うように層間絶縁膜１１６が設けられている。この層間絶縁膜１１６およびゲート誘電膜１１３の所定部分にはコンタクトホール１１７、１１８が設けられている。層間絶縁膜１１６上には、コンタクトホール１１７を通じて多結晶ＳｉＴＦＴのドレイン領域に接続されて引き出し電極１１９が設けられているとともに、コンタクトホール１１８を通じて多結晶ＳｉＴＦＴのソース領域に接続されて信号配線１２０が設けられている。これらの引き出し電極１１９および信号配線１２０を覆うように層間絶縁膜１２１が設けられている。引き出し電極１１９上の所定部分における層間絶縁膜１２１にはコンタクトホール１２２が設けられている。層間絶縁膜１２１上にこのコンタクトホール１２２を通じて引き出し電極１１９と接続された上層遮光膜１２３が設けられている。この上層遮光膜１２３と引き出し電極１１９および信号配線１２０との重ね合わせにより、上方からの入射光に対して、画素開口領域以外の領域の全ての遮光がなされている。上層遮光膜１２３を覆うように層間絶縁膜１２４が設けられている。上層遮光膜１２３上の所定部分におけるこの層間絶縁膜１２４にはコンタクトホール１２５が設けられている。層間絶縁膜１２４上には、このコンタクトホール１２５を通じて上層遮光膜１２３と接続された透明な画素電極１２６が設けられている。この画素電極１２６を覆うように配向膜１２７が設けられている。
【０００７】
配向膜１２７上には液晶層１２８が設けられており、この液晶層１２８上に配向膜１２９および対向共通電極１３０が設けられている。また対向共通電極１３０上には、透明の対向電極用基板１３１が設けられている。
【０００８】
以上のように構成された液晶表示装置においては、ＴＦＴを構成する薄膜半導体層１１２に接続された透明な画素電極１２６に印加する電圧によって、液晶層１２８中の液晶分子の配向を変え、表示を制御する。
【０００９】
また、表示領域には、信号配線、ゲート配線、保持容量配線および薄膜トランジスタなどが設けられている。これらの配線およびトランジスタは、ＴＦＴ基板中または対向基板中に設けた画素間遮光領域内に配置される。この配置の一例を図１１に示す。図１１は、ＴＦＴ基板の信号配線と上層遮光膜とによって相補的に遮光領域を形成している場合の平面レイアウトの一例である。
【００１０】
図１１に示すように、従来の液晶表示装置においては、ゲート配線１１４と保持容量配線１１５とが互いにほぼ平行に設けられている。信号配線１２０がこれらのゲート配線１１４および保持容量配線１１５と垂直な方向に設けられている。引き出し電極１１９がゲート配線１１４と保持容量配線１１５とにまたがり、かつ信号配線１２０に重ならない領域に設けられている。上層遮光膜１２３が隣接する２本の信号配線１２０にまたがり、この隣接する２本の信号配線１２０間の保持容量配線１１５、ゲート配線１１４および引き出し電極１１９を覆うような形状に設けられている。信号配線１２０と薄膜半導体層１１２との重なる部分の端部にコンタクトホール１１８が形成されている。保持容量配線１１５および信号配線１２０の下層には薄膜半導体層１１２が設けられている。保持容量配線１１５には、コンタクトホール１１７を避けた凹形状の部分が設けられている。この凹形状の重ならない部分に設けられたコンタクトホール１１７を通じて、薄膜半導体層１１２と引き出し電極１１９とが接続されている。また、引き出し電極１１９と上層遮光膜１２３との重なる領域の部分に、これらを接続するためのコンタクトホール１２２が形成されている。また、上層遮光膜１１９の保持容量配線１１５と重なる領域の部分に、これらを接続するためのコンタクトホール１２５が形成されている。
【００１１】
さて、上述のように構成された液晶表示装置は、近年、液晶プロジェクターのライトバルブとしても多く用いられている。これとともに、表示においてさらなる高光透過率および高精細化が望まれている。これらの高光透過率および高精細化を実現するには、液晶表示装置における画素間遮光領域の縮小化が必要である。
【００１２】
【発明が解決しようとする課題】
しかしながら、図１１に示すように、従来の液晶表示装置においては、トランジスタ、信号配線１２０、ゲート配線１１４および保持容量配線１１５などがそれぞれ面積を占有し、画素開口率を向上させる妨げになっていた。
【００１３】
したがって、この発明の目的は、保持容量面積を確保しつつ画素間遮光領域を縮小させることができ、これによって、高光透過率で高精細化することができる液晶表示装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
すなわち、上記目的を達成するために、この発明の第１の発明は、
基板上に、画素電極の駆動用の薄膜トランジスタと保持容量素子とが設けられた液晶表示装置において、
保持容量素子が薄膜トランジスタを構成する薄膜半導体層の下層に設けられている
ことを特徴とするものである。
【００１５】
この第１の発明において、典型的には、保持容量配線は一定の電位に設定可能に構成されている。そして、この第１の発明において、典型的には、表示領域の外側の保持容量配線の両端部を接地し、電位を０Ｖの定電位に設定する。この定電位は、薄膜トランジスタのしきい値電圧Ｖthに影響を与えない範囲であれば、対向共通電極や走査回路供給電源の電位などと同様の電位にしてもよい。
【００１６】
この第１の発明において、ＴＦＴ基板の裏面側から薄膜トランジスタに入射する光の低減を図るため、典型的には、保持容量配線は、平面的に薄膜トランジスタのチャネル形成領域と重なりつつ覆う領域に設けられており、典型的には、保持容量配線の配置領域は、平面的に薄膜トランジスタのチャネル形成領域に対して１．０μｍ程度の余裕を有して配置される。また、この第１の発明において、斜め方向からの入射光に対する遮光性を向上させるために、典型的には、保持容量配線は、薄膜トランジスタのチャネル形成領域より大きい領域に配置され、好適には、薄膜トランジスタのチャネル形成領域に対して、この領域の外側に向けて各方向に０．５μｍ以上大きい領域とする。
【００１７】
この第１の発明において、典型的には、保持容量用画素電極は、薄膜トランジスタのチャネル形成領域に重なる領域で、かつチャネル形成領域よりも広い領域に設けられている。
【００１８】
この第１の発明において、誘電率と耐圧を向上させるために、典型的には、保持容量用誘電膜は、酸化シリコン膜、窒化シリコン膜、または酸化シリコン膜と窒化シリコン膜との積層膜から構成される。
【００１９】
この第１の発明において、保持容量素子における十分な保持容量Ｃs を確保するために、典型的には、保持容量用誘電膜の膜厚は５ｎｍ以上３００ｎｍ以下であり、好適には、１０ｎｍ以上１００ｎｍ以下である。
【００２０】
この発明の第２の発明は、
基板上に、画素電極の駆動用の薄膜トランジスタと保持容量素子とが設けられた液晶表示装置の製造方法において、
基板上に保持容量素子を形成し、
保持容量素子の上層に層間絶縁膜を介して薄膜トランジスタを形成するようにした
ことを特徴とするものである。
【００２１】
この第２の発明において、典型的には、保持容量用画素電極上に層間絶縁膜を形成し、層間絶縁膜上に薄膜半導体層を形成し、薄膜半導体層上にゲート誘電膜を介してゲート配線を形成するようにする。そして、薄膜半導体層に形成されたソース／ドレイン領域と、薄膜半導体層上にゲート誘電膜を介して形成されたゲート配線とにより、薄膜トランジスタが構成される。
【００２２】
この第２の発明において、典型的には、ゲート配線を形成するとともに、薄膜トランジスタのソース／ドレイン領域と保持容量用画素電極とを接続する導電層を形成する。
【００２３】
この第２の発明において、典型的には、信号配線を形成するとともに、薄膜トランジスタのソース／ドレイン領域と保持容量用画素電極とを接続する導電層を形成する。
【００２４】
また、この発明において、薄膜トランジスタを構成する薄膜半導体層は、典型的には多結晶シリコン膜であるが、非晶質シリコン膜、単結晶シリコン膜、またはヒ化ガリウム（ＧａＡｓ）などの化合物半導体を用いることも可能である。
【００２５】
この発明において、典型的には、保持容量配線および保持容量用画素電極の少なくとも一方の材料は、タングステン、モリブデン、タンタル、クロム、チタン、ケイ化タングステン、ケイ化モリブデン、ケイ化タンタル、ケイ化クロム、ケイ化チタン、タングステン合金、モリブデン合金、タンタル合金、クロム合金、チタン合金、および不純物がドープされた多結晶シリコンからなる群より選ばれた材料から構成され、さらに、基板、誘電膜、層間絶縁膜などとの密着性を確保するために、不純物が導入された多結晶シリコンとの２層構造、または３層構造により構成してもよい。
【００２６】
また、この発明において、典型的には、ゲート配線は、タングステン膜、モリブデン膜、タンタル膜、クロム膜、チタン膜、ケイ化タングステン膜、ケイ化モリブデン膜、ケイ化タンタル膜、ケイ化クロム膜、ケイ化チタン膜、タングステン合金膜、モリブデン合金膜、タンタル合金膜、クロム合金膜、チタン合金膜、または不純物が導入されたシリコン膜から構成され、さらに、基板、誘電膜、層間絶縁膜などとの密着性を確保するために、不純物が導入された多結晶シリコンとの２層構造、または３層構造により構成してもよい。
【００２７】
上述のように構成されたこの発明による液晶表示装置およびその製造方法によれば、保持容量素子を薄膜トランジスタの下層に設けるようにしていることにより、保持容量素子のレイアウトにおける他の配線や電極による制約を低減することができるので、その設計自由度を向上させることができ、保持容量素子により平面的に占有される面積を低減することができる。
【００２８】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。
【００２９】
図１は、この発明の第１の実施形態による液晶表示装置のＴＦＴ基板の一例を示し、図２は、このＴＦＴ基板の平面レイアウトの一例を示す。この液晶表示装置は例えばアクティブマトリクス型の液晶表示装置である。
【００３０】
図１に示すように、この液晶表示装置においては、遮光領域における石英ガラス基板などの絶縁性透明基板１上に所定形状の保持容量用画素電極２が設けられている。この保持容量用画素電極２は、例えば膜厚が５０ｎｍのＷＳｉ膜からなる。この保持容量用画素電極２上には保持容量用誘電膜３が設けられている。この保持容量用誘電膜３は例えば膜厚が６０ｎｍのＳｉＯ2 膜からなる。この保持容量用誘電膜３上には、表示領域を横断するようにパターンニングされた保持容量配線４が設けられている。この保持容量配線４は例えば膜厚が２００ｎｍのＷＳｉ膜からなる。この保持容量配線４と保持容量用画素電極２との間に保持容量用誘電膜３を挟んだ構造により、保持容量素子が構成されている。
【００３１】
また、保持容量配線４を覆うように層間絶縁膜５が設けられている。この層間絶縁膜５は例えば膜厚が６００ｎｍのノンドープシリケートガラス（ＮＳＧ、珪酸ガラス）からなる。保持容量用画素電極２上の層間絶縁膜５の部分にはコンタクトホール６が設けられている。
【００３２】
層間絶縁膜５上に、所定形状の薄膜半導体層７が設けられている。この薄膜半導体層７は例えば膜厚が７５ｎｍの多結晶Ｓｉからなる。図示は省略するが、薄膜半導体層７中にはＬＤＤ(Lightly Doped Drain) 構造のソース領域およびドレイン領域が形成されている。この薄膜半導体層７上にゲート誘電膜８が設けられている。ゲート誘電膜８は例えば膜厚が３０ｎｍのＳｉＯ2 膜からなる。このゲート誘電膜８上にはゲート配線Ｇが設けられている。ゲート配線Ｇは、例えば膜厚が１００ｎｍのリン（Ｐ）などの不純物が高濃度にドープされた多結晶Ｓｉ膜９および例えば膜厚が１００ｎｍのＷＳｉ膜１０が順次積層された積層膜からなる。このゲート配線Ｇから構成されるゲート電極とＬＤＤ構造のソース領域およびドレイン領域とにより、画素電極駆動用の多結晶ＳｉＴＦＴが構成されている。
【００３３】
また、薄膜半導体層７およびゲート配線Ｇを覆うように層間絶縁膜１１が設けられている。この層間絶縁膜１１およびゲート誘電膜８の所定部分にコンタクトホール１２、１３が形成されているとともに、コンタクトホール６上の層間絶縁膜１１の部分に開口１４が設けられている。また、遮光領域における層間絶縁膜１１上に、コンタクトホール１２を通じ多結晶ＳｉＴＦＴのソース領域に接続された信号配線１５が設けられている。また、層間絶縁膜１１上に、コンタクトホール１３を通じ多結晶ＳｉＴＦＴのドレイン領域に接続された引き出し電極１６が設けられ、この引き出し電極１６が開口１４およびコンタクトホール６を通じて保持容量用画素電極２に接続されている。これらの信号配線１５および引き出し電極１６は、例えば膜厚が４００ｎｍの、Ｓｉを１％含むＡｌ合金からなる。これらの引き出し電極１６および信号配線１５を覆うように層間絶縁膜１７が設けられている。この層間絶縁膜１７は、例えばオゾン（Ｏ3 ）ガスとテトラエチルオキソシラン（ＴＥＯＳ）を原料ガスとして用いたＣＶＤ法により成膜された膜厚が４００ｎｍのリンシリケートガラス（リン珪酸ガラス、ＰＳＧ）からなる。層間絶縁膜１７の所定部分における引き出し電極１６上にはコンタクトホール１８が設けられている。
【００３４】
層間絶縁膜１７上には、導電性の上層遮光膜１９が設けられている。この上層遮光膜１９は、例えば膜厚が２５０ｎｍのＴｉ膜からなる。上層遮光膜１９は、コンタクトホール１８を通じて引き出し電極１６と接続されている。これらの上層遮光膜１９と引き出し電極１６および信号配線１５との重ね合わせにより、上方からの入射光に対して、画素開口領域以外の領域の全ての遮光がなされている。
【００３５】
上層遮光膜１９を覆うように層間絶縁膜２０が設けられている。この層間絶縁膜２０は、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により成膜された膜厚が２．５μｍのＮＳＧ膜からなる。上層遮光膜１９上の所定部分におけるこの層間絶縁膜２０にはコンタクトホール２１が設けられている。また、層間絶縁膜２０の表面は、コンタクトホール２１の部分を除いて、平坦化されている。層間絶縁膜２０上には、このコンタクトホール２１を通じて上層遮光膜１９と接続された透明な画素電極２２が設けられている。この画素電極２２は、例えば膜厚が１４０ｎｍのインジウム錫酸化物（ＩＴＯ）からなる。
【００３６】
また、図示省略したが、この画素電極２２を覆うように配向膜（図示せず）が設けられている。
【００３７】
以上のようにして構成されたＴＦＴ基板と、図示省略したガラス基板の一主面上に対向電極としての透明電極および液晶の配向膜を順次積層したものとの間に液晶が封入されて、液晶表示装置が構成されている。
【００３８】
図２Ａに、信号配線１５および引き出し電極１６の形成直後におけるＴＦＴ基板の平面レイアウトを示す。図２Ａに示すように、この第１の実施形態においては、信号配線１５が互いに平行に設けられている。隣接する信号配線１５の間の領域には、引き出し電極１６が設けられている。信号配線１５の長手方向に垂直な方向にゲート配線Ｇが設けられている。保持容量用画素電極２が、信号配線１５に沿った部分と引き出し電極１６に沿った部分とでＬ字型に設けられている。保持容量配線４（図２中、斜線部）が、その長手方向がこのゲート配線Ｇに平行になるように設けられている。また、保持容量配線４には薄膜半導体層７の部分を覆う凸形状の部分と、コンタクトホール６の領域を避ける凹形状の部分とが設けられている。そして、引き出し電極１６とが重ならない領域における保持容量配線４の凹形状の領域に設けられたコンタクトホール６を通じて、引き出し電極１６と保持容量用画素電極２とが接続されている。
【００３９】
薄膜半導体層７は、ゲート配線Ｇに重なる部分と保持容量配線４に重なる部分とにおいてＬ字型に設けられている。薄膜半導体層７の領域の信号配線１５と重なった領域の一端にはコンタクトホール１２が形成されている。このコンタクトホール１２を通じて、薄膜半導体層７と信号配線１５とが接続されている。薄膜半導体層７の領域における引き出し電極１６と重なった領域の他端にはコンタクトホール１３が形成されており、薄膜半導体層７と引き出し電極１６とがこのコンタクトホール１３を通じて接続されている。
【００４０】
図２Ｂは、画素電極２２の形成後におけるＴＦＴ基板の平面レイアウトを示す。図２Ｂに示すように、互いに平行な隣接した信号配線１５間をまたがり、引き出し電極１６を重なって、上層遮光膜１９が設けられている。上層遮光膜１９と引き出し電極１６との重なった領域の部分にコンタクトホール１８が形成されている。このコンタクトホール１８を通じて、上層遮光膜１９と引き出し電極１６とが互いに接続されている。画素電極２２は、信号配線１５の部分と上層遮光膜１９の部分とに重なりつつ、信号配線１５および上層遮光膜１９に覆われていない部分を覆うようにして設けられている。画素電極２２と上層遮光膜１９との重なった領域にコンタクトホール２１が形成されている。このコンタクトホール２１を通じて、上層遮光膜１９と画素電極２２とが接続されている。
【００４１】
次に、上述のように構成されたこの第１の実施形態による液晶表示装置の製造方法の一例について説明する。
【００４２】
まず、図１に示すように、絶縁性透明基板１上に、例えばＣＶＤ法により、ＷＳｉ膜を形成した後、この膜を各画素ごとの島状にパターニングすることにより保持容量用画素電極２を形成する。次に、例えばＣＶＤ法により保持容量用画素電極２上にＳｉＯ2 膜からなる保持容量用誘電膜３を形成する。この保持容量用誘電膜３の形成における加熱温度は例えば８００℃である。次に、例えばＣＶＤ法により、全面にＷＳｉ膜を形成した後、この膜を表示領域を横断するようにパターンニングすることにより保持容量配線４を形成する。次に、全面に、例えば常圧化学気相成長（ＡＰ−ＣＶＤ）法によりＮＳＧ膜を成膜することによって、層間絶縁膜５を形成する。
【００４３】
次に、例えば減圧化学気相成長（ＬＰ−ＣＶＤ）法により層間絶縁膜５上に薄膜Ｓｉ層を形成し、例えば熱処理を行うことによって結晶粒を成長させた後、この薄膜Ｓｉ層をパターンニングすることにより、多結晶Ｓｉからなる薄膜半導体層７を形成する。次に、薄膜半導体層７表面を酸化した後、全面に例えばホウ素（Ｂ）などのｐ型不純物を低濃度にイオン注入する。
【００４４】
次に、例えばＣＶＤ法により薄膜半導体層７上にＳｉＯ2 膜を成膜することにより、ゲート誘電膜８を形成する。
【００４５】
次に、例えばＬＰ−ＣＶＤ法によりゲート誘電膜８上に多結晶Ｓｉ膜９を形成した後、例えばＰＯＣｌ3 ガス中において熱処理を行うことにより、多結晶Ｓｉ膜９中にＰを拡散させ、低比抵抗化させる。次に、この多結晶Ｓｉ膜９上に、例えばＣＶＤ法によりＷＳｉ膜１０を形成する。その後、この多結晶Ｓｉ膜９およびＷＳｉ膜１０からなる積層膜をゲート配線形状にパターニングすることにより、ゲート配線Ｇを形成する。
【００４６】
次に、全面にｎ型不純物のＰを低濃度でイオン注入する。次に、リソグラフィ工程によりレジストパターン（図示せず）を形成することによって、ｐチャネルＭＯＳトランジスタの形成領域と、ｎチャネルＭＯＳトランジスタの形成領域におけるＬＤＤ形成部とをマスクした後、例えばＡｓなどのｎ型不純物を高濃度にイオン注入する。これにより、薄膜トランジスタを始めとするｎチャネルＭＯＳトランジスタにおいて、ＬＤＤ構造を有するソース／ドレイン領域が形成される。その後、レジストパターンを除去する。
【００４７】
次に、リソグラフィ工程によりレジストパターン（図示せず）を形成することによって、薄膜トランジスタおよび回路内のｎチャネルＭＯＳトランジスタの形成領域をマスクした後、例えばＢなどのｐ型不純物を高濃度にイオン注入し、回路内のｐチャネルＭＯＳトランジスタを形成する。
【００４８】
次に、Ｏ3 ガスとＴＥＯＳガスとを用いたＣＶＤ法により、全面にＰＳＧ膜を成膜することにより、層間絶縁膜１１を形成する。その後、高温で熱処理を行うことにより、ソース領域およびドレイン領域のイオン注入領域の結晶性を回復させ、不純物を活性化させる。
【００４９】
次に、表示領域の左右端の保持容量配線４の部分と、コンタクトホール６の形成領域とに開口を有するレジストパターンを形成した後、例えばウェットエッチング法により層間絶縁膜１１をエッチングする。これにより、開口１４が形成される。
【００５０】
次に、リソグラフィ工程により、表示領域の左右端の保持容量配線４の部分と、コンタクトホール６、１２、１３の形成領域に開口を有するレジストパターンを形成する。次に、このレジストパターンをマスクとして、例えばドライエッチング法によりエッチングを行う。これにより、薄膜半導体層７上の層間絶縁膜１１の部分にコンタクトホール１２、１３が形成されるとともに、保持容量用画素電極２上の層間絶縁膜５の部分にコンタクトホール６が形成される。また、図示省略したが、保持容量配線２、ゲート配線Ｇおよび画素外の回路の部分に所定のコンタクトホールが形成される。その後、レジストパターンを除去する。
【００５１】
次に、例えばスパッタリング法により、全面に、Ｓｉを１％含むＡｌ合金（Ａｌ−Ｓｉ合金）膜を成膜する。次に、リソグラフィ工程により、信号配線１５および引き出し電極１６の形成領域上と、回路内配線およびパッド（いずれも図示せず）の形成領域上とにレジストパターン（図示せず）を形成する。次に、このレジストパターンをマスクとして、例えばドライエッチング法によりＡｌ合金膜をパターニングする。これにより、信号配線１５および引き出し配線１６を形成するとともに、パッドおよび回路内配線を形成する。なお、これらの配線や電極は、Ａｌ−Ｓｉ合金以外にも、Ａｌ−Ｓｉ−Ｃｕ合金、Ａｌ−Ｃｕ合金などのＡｌ基合金や、Ｃｕ基合金を用いてもよく、さらには、これらのＡｌ基合金やＣｕ基合金の下層もしくは上層に、Ｔｉ、ＴｉＮ、ＴｉＯＮ、ＷＳｉなどのバリアメタルを設けた多層構造としてもよい。
【００５２】
次に、例えばＯ3 ガスとＴＥＯＳガスとを用いたＣＶＤ法により、全面にＰＳＧ膜を成膜することにより、層間絶縁膜１７を形成する。次に、層間絶縁膜１７上にコンタクトホール１８およびパッドの形成領域に開口を有するレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクとして、例えばドライエッチング法により、層間絶縁膜１７を、引き出し電極１６の表面が露出するまでエッチングする。これにより、パッドに接続するためのコンタクトホールが形成されるとともに、引き出し電極１６上にコンタクトホール１３が形成される。その後、レジストパターンを除去する。
【００５３】
次に、例えばスパッタリング法により全面にＴｉ膜を成膜した後、リソグラフィ工程およびエッチング工程によりこのＴｉ膜を所定形状にパターニングすることによって、上層遮光膜１９を形成する。
【００５４】
次に、例えばＴＥＯＳガスを用いたプラズマＣＶＤ法により、ＮＳＧ膜を成膜することによって、層間絶縁膜２０を形成する。
【００５５】
次に、リソグラフィ工程により、層間絶縁膜２０上にコンタクトホール２１の形成領域とパッドの形成領域とに開口を有するレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、例えばドライエッチング法により層間絶縁膜２０をエッチングする。これによって、コンタクトホール２１が形成されるとともに、パッド表面が露出する。その後、レジストパターンを除去する。
【００５６】
次に、Ｈを４％含んだＮ2 ガス中において熱処理を行うことにより、トランジスタ特性を向上させる。
【００５７】
次に、例えばスパッタリング法により全面にＩＴＯ膜を成膜した後、このＩＴＯ膜をパターニングすることにより、透明の画素電極２２を形成する。
【００５８】
その後、画素電極２２上に配向膜を形成して、ＴＦＴ基板を製造した後、従来公知の方法にしたがってプロセスを進め、目的とする液晶表示装置を完成させる。
【００５９】
以上説明したように、この第１の実施形態によれば、薄膜トランジスタを構成する薄膜半導体層７の下層に保持容量配線４、保持容量用誘電膜３および保持容量用画素電極２から構成される保持容量素子を設けていることにより、保持容量配線４および保持容量用画素電極３が、平面的にＴＦＴのゲート配線Ｇなどの他の配線による制約を受けることがないので、画素間遮光面積を低減しつつ保持用容量素子の容量形成面積を十分に確保することができ、その保持容量Ｃs を十分に確保することができる。このため、各画素の薄膜トランジスタがオフのときの画素信号電位を安定化することができるので、表示画質を向上させることができる。また、保持容量配線４を、薄膜トランジスタのチャネル形成領域に対して、平面的に１．０μｍ以上の余裕を有し、各方向に０．５μｍ以上の幅を有する領域に配置されていることにより、ＴＦＴ基板の裏面側からの光入射に対して、保持容量用画素電極２および保持容量配線４がＴＦＴに対する遮光膜として働き、斜め方向から薄膜トランジスタに入射する光を低減することができるので、光励起電流に起因した画質の劣化を防止することができ、表示画質のさらなる向上を図ることができる。したがって、画素間遮光面積を低減しつつ表示画質の向上を図ることができるので、液晶表示装置における高光透過率および高精細化を実現することができる。
【００６０】
次に、この発明の第２の実施形態による液晶表示装置について説明する。図３はこの第２の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００６１】
図３に示すように、この第２の実施形態による液晶表示装置においては、第１の実施形態と異なり、層間絶縁膜１７上にその表面が平坦化された層間絶縁膜３１が設けられている。引き出し電極１６上の層間絶縁膜３１、１７の部分にコンタクトホール３２が設けられている。層間絶縁膜３１上には上層遮光膜１９が設けられており、コンタクトホール３２を通じて引き出し電極１６と上層遮光膜１９とが接続されている。層間絶縁膜３１上に上層遮光膜１９を覆うように層間絶縁膜３３が設けられている。上層遮光膜１９上の層間絶縁膜３３の部分にはコンタクトホール３４が設けられている。層間絶縁膜３３上には画素電極２２が設けられており、コンタクトホール３４を通じて、画素電極２２と上層遮光膜１９とが接続されている。その他の構成については第１の実施形態と同様であるので説明を省略する。
【００６２】
以上のように構成された液晶表示装置の製造方法においては、まず、第１の実施形態におけると同様にして層間絶縁膜１７の形成まで行う。次に、第１の実施形態とは異なり、層間絶縁膜１７上に層間絶縁膜３１を形成する。次に、例えばＣＭＰ法により層間絶縁膜３１表面を平坦化する。次に、リソグラフィ工程およびエッチング工程により、引き出し電極１６上の層間絶縁膜１７、３１の部分にコンタクトホール３２を形成する。次に、例えばスパッタリング法により全面にＴｉ膜を形成した後、このＴｉ膜をパターニングすることにより、上層遮光膜１９を形成する。次に、例えばＣＶＤ法により、上層遮光膜１９を覆うようにして層間絶縁膜３１上に層間絶縁膜３３を形成する。次に、上層遮光膜１９上の層間絶縁膜３３の部分にコンタクトホール３４を形成する。その後、例えばスパッタリング法により全面にＩＴＯ膜を成膜した後、このＩＴＯ膜を所定形状にパターニングすることにより、所定形状の画素電極２２を形成する。液晶表示装置の製造方法におけるその他のプロセスについては第１の実施形態におけると同様であるので、説明を省略する。
【００６３】
この第２の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けるようにしていることにより、第１の実施形態と同様の効果を得ることができるとともに、平坦化された層間絶縁膜３１上に上層遮光膜１９を設けるようにしていることにより、上層遮光膜１９のカバレッジ形状を改善することができ、対向基板側からの入射光を効率よく遮光することができる。また、信号配線１５と上層遮光膜１９との間の寄生容量を低減することができる。したがって、この液晶表示装置における表示画質のさらなる向上を図ることができる。
【００６４】
次に、この発明の第３の実施形態による液晶表示装置について説明する。図４はこの第３の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００６５】
図４に示すように、この第３の実施形態による液晶表示装置においては、第１の実施形態とは異なり、信号配線１５および引き出し電極１６を、Ｓｉを１％含むＡｌ合金膜４１ａ上に例えばＴｉＮ膜４１ｂを設けた２層構造とする。そして、これらの信号配線１５および引き出し電極１６を覆うように層間絶縁膜１７が設けられている。また、層間絶縁膜１７上には上層遮光膜が設けられておらず、その表面が平坦化された層間絶縁膜４２が設けられている。引き出し電極１６上の層間絶縁膜１７、４２の部分にコンタクトホール４３が形成されている。層間絶縁膜４２上に画素電極２２が設けられている。画素電極２２と引き出し電極１６とはコンタクトホール４３を通じて接続されている。また、図示は省略するが、第１の実施形態におけるＴＦＴ基板の上層遮光膜１９に対応する画素間遮光領域は、ＴＦＴ基板の上方の液晶層を介した対向基板中に設けられている。液晶表示装置のその他の構成については第１の実施形態におけると同様であるので、説明を省略する。
【００６６】
以上のように構成された第３の実施形態による液晶表示装置の製造方法においては、まず、第１の実施形態におけると同様にして層間絶縁膜１１の形成まで行う。その後、開口１４およびコンタクトホール６、１２、１３を順次形成する。次に、例えばスパッタリング法により、全面にＳｉを１％含むＡｌ合金膜４１ａを形成した後、Ａｌ合金膜４１ａ上にＴｉＮ膜４１ｂを形成する。次に、このＴｉＮ膜４１ｂおよびＡｌ合金膜４１ａからなる積層膜を所定形状にパターニングすることにより、信号配線１５および引き出し電極１６を形成する。次に、これらの信号配線１５および引き出し電極１６を覆うようにして、全面に層間絶縁膜１７を形成する。次に、例えばＣＶＤ法により、層間絶縁膜１７上に層間絶縁膜４２を形成する。その後、例えばＣＭＰ法によりその表面を研磨することにより平坦化する。次に、リソグラフィ工程およびエッチング工程により、引き出し電極１６上の層間絶縁膜１７、４２の部分を、ＴｉＮ膜４１ｂの表面が露出するまでエッチングすることにより、コンタクトホール４３を形成する。次に、層間絶縁膜４２上の全面に、例えばスパッタリング法により、コンタクトホール４３を通じ引き出し電極１６と電気的に接続するようにして、例えばＩＴＯ膜を形成する。その後、このＩＴＯ膜を所定形状にパターニングすることにより、画素電極２２を形成する。液晶表示装置の製造方法におけるその他のプロセスに関しては、第１の実施形態におけると同様であるので、説明を省略する。
【００６７】
また、この第３の実施形態の他の例として、薄膜半導体層７上の層間絶縁膜１１、１７、４２の部分にコンタクトホール（図示せず）を設け、このコンタクトホールを通じて画素電極２２と薄膜半導体層７とを直接接続することも可能である。
【００６８】
この第３の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けれいることにより、第１の実施形態と同様の効果を得ることができる。また、ＴＦＴ基板中に上層遮光膜１９を設けないようにし、引き出し電極１６と画素電極２２とを直接接続しているが、引き出し電極１６をＳｉを１％含むＡｌ合金膜４１ａ上にＴｉＮ膜４１ｂを設けた２層構造としていることにより、引き出し電極１６と画素電極２２との間で良好な電気的接続を確保することができる。
【００６９】
次に、この発明の第４の実施形態による液晶表示装置の一例について説明する。図５はこの第４の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００７０】
図５に示すように、この第５の実施形態による液晶表示装置においては、第１の実施形態とは異なり、絶縁性透明基板１上に所定形状の保持容量配線４が設けられている。保持容量配線４上には保持容量用誘電膜３を介して保持容量用画素電極２が設けられている。保持容量用画素電極２上の層間絶縁膜５の部分にコンタクトホール６が設けられている。このコンタクトホール６を通じて保持容量用画素電極２と引き出し電極１６とが電気的に接続されている。液晶表示装置におけるその他の構成に関しては第１の実施形態におけると同様であるので説明を省略する。
【００７１】
以上のように構成された液晶表示装置の製造方法においては、まず、第１の実施形態と異なり、例えばＣＶＤ法により、絶縁性ガラス基板１上に例えば膜厚が２００ｎｍのＷＳｉ膜、例えば膜厚が６０ｎｍのＳｉＯ2 膜および例えば膜厚が５０ｎｍのＷＳｉ膜を順次成膜する。次に、リソグラフィ工程およびエッチング工程により、このＷＳｉ／ＳｉＯ2 ／ＷＳｉ膜からなる積層膜をパターニングすることにより、保持容量用画素電極２、保持容量用誘電膜３、保持容量配線４を形成し、これらからなる保持容量素子を形成する。液晶表示装置の製造方法におけるその他のプロセスに関しては、第１の実施形態におけると同様であるので、説明を省略する。
【００７２】
この第４の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けるようにしていることにより、第１の実施形態と同様の効果を得ることができる。また、保持容量用画素電極２の下層に保持容量配線４を設けて、第１の実施形態における保持容量素子と積層構造を反対にしていることにより、コンタクトホール６の形成領域を確保するために、保持容量配線４の一部を除去する必要がなくなる。これにより、保持容量素子の保持容量面積をさらに増加させることができるので、その保持容量Ｃs を増加させることができる。
【００７３】
次に、この発明の第５の実施形態による液晶表示装置について説明する。図６はこの第５の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００７４】
図６に示すように、この第５の実施形態による液晶表示装置においては、第１の実施形態と異なり、層間絶縁膜５に形成されたコンタクトホール６を通じて保持容量用画素電極２に接続された引き出し電極６１が、ゲート電極Ｇと同様の構造、すなわち多結晶Ｓｉ膜９とＷＳｉ膜１０との積層膜から構成されている。この引き出し電極６１の一端部は薄膜半導体層７のドレイン領域の部分に接続されている。これにより、薄膜トランジスタのドレイン領域と保持容量用画素電極２とが電気的に接続されている。また、層間絶縁膜１１に形成されたコンタクトホール１３を通じて、薄膜半導体層７のドレイン領域に、例えばＳｉを１％含むＡｌ合金膜からなる電極６２が接続されている。液晶表示装置におけるその他の構成に関しては、第１の実施形態におけると同様であるので説明を省略する。
【００７５】
以上のように構成された液晶表示装置の製造方法においては、まず、第１の実施形態と同様にして薄膜半導体層７上のゲート誘電膜８の形成まで行う。次に、第１の実施形態と異なり、リソグラフィ工程およびエッチング工程により、保持容量用画素電極２上の層間絶縁膜５の部分にコンタクトホール６を形成する。次に、例えばＬＰ−ＣＶＤ法により、全面にＰがドープされた多結晶Ｓｉ膜９とＷＳｉ膜１０とを順次成膜することにより、積層膜を形成する。次に、この積層膜をゲート配線Ｇの形状、および平面的に薄膜半導体層７のドレイン領域に重なりつつ、コンタクトホール６を通じて保持容量用画素電極２に接続可能な形状にパターニングする。これにより、多結晶Ｓｉ膜９とＷＳｉ膜１０との積層膜からなるゲート配線Ｇおよび引き出し電極６１が形成される。その後、これらのゲート配線Ｇおよび引き出し電極６１を覆うように層間絶縁膜１１を形成し、層間絶縁膜１１の薄膜半導体層７上の部分にコンタクトホール１２、１３を形成する。次に、スパッタリング法によりＳｉを１％含むＡｌ合金膜を形成した後、このＡｌ合金膜を信号配線１５および電極６２の形状にパターニングする。これにより、コンタクトホール１２を通じて薄膜半導体層７のソース領域に接続される信号配線１５が形成されるとともに、薄膜半導体層７のドレイン領域に接続される電極６２が形成される。次に、Ｏ3 ガスとＴＥＯＳガスとを用いたＣＶＤ法により、全面にＰＳＧからなる層間絶縁膜１７を形成する。この液晶表示装置の製造方法におけるその他のプロセスに関しては、第１の実施形態におけると同様であるので、説明を省略する。
【００７６】
この第５の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けるようにしていることにより、第１の実施形態と同様の効果を得ることができる。
【００７７】
次に、この発明の第６の実施形態による液晶表示装置について説明する。図７はこの第６の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００７８】
この第６の実施形態による液晶表示装置においては、第５の実施形態と異なり、保持容量用画素電極２上の層間絶縁膜５の部分に形成されたコンタクトホール６の内部に、例えばＷからなるコンタクトプラグ７１が埋め込まれている。層間絶縁膜５上にコンタクトプラグ７１と接続されて、多結晶Ｓｉ膜９およびＷＳｉ膜１０を順次積層した積層膜からなる引き出し電極７２が設けられている。これによって、保持容量用画素電極２と引き出し電極７２とが、コンタクトプラグ７１を通じて電気的に接続されている。液晶表示装置におけるその他の構成に関しては、第５の実施形態におけると同様であるので説明を省略する。
【００７９】
以上のように構成された液晶表示装置の製造方法においては、まず、第１の実施形態と同様にして、層間絶縁膜５の形成まで行う。次に、第１の実施形態と異なり、リソグラフィ工程およびエッチング工程により、保持容量用画素電極２上の層間絶縁膜５の部分にコンタクトホール６を形成する。次に、例えばブランケットＷ−ＣＶＤ法により、コンタクトホール６の内部に埋め込むようにして、全面にＷ膜を成膜する。次に、例えば三フッ化塩素（ＣｌＦ3 ）ガスをエッチングガスとして、Ｗ膜のエッチバックを行う。これにより、コンタクトホール６の内部にＷからなるコンタクトプラグ７１が埋め込まれる。次に、第１の実施形態と同様にして、薄膜半導体層７およびゲート誘電膜８を順次形成する。次に、例えばＬＰ−ＣＶＤ法により、全面にＰがドープされた多結晶Ｓｉ膜９とＷＳｉ膜１０とを順次成膜することにより、積層膜を形成する。次に、この積層膜をゲート配線Ｇの形状、およびコンタクトプラグ７１に接続しつつ、一端部が薄膜半導体層７に重なるような形状にパターニングする。これにより、多結晶Ｓｉ膜９とＷＳｉ膜１０との積層膜からなるゲート配線Ｇおよび引き出し電極７２が形成される。その後、これらのゲート配線Ｇおよび引き出し電極７２を覆うように層間絶縁膜１１を形成する。この液晶表示装置の製造方法におけるその他のプロセスに関しては、第１の実施形態におけると同様であるので、説明を省略する。
【００８０】
この第６の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けるようにしていることにより、第１の実施形態および第５の実施形態と同様の効果を得ることができる。また、引き出し電極７２と保持容量用画素電極２とをコンタクトプラグ７１を介して接続するようにしていることにより、引き出し電極７２のカバレッジ形状をより改善することができる。
【００８１】
次に、この発明の第７の実施形態による液晶表示装置について説明する。図８はこの第７の実施形態による液晶表示装置の平面レイアウトの一例を示す。
【００８２】
図８に示すように、この第７の実施形態による液晶表示装置においては、第１の実施形態と異なり、保持容量配線４（図８中、斜線部）を、信号配線１５に重なる領域で、信号配線１５の長手方向に延長させて設けるようにする。すなわち、保持容量配線４は、信号配線１５および引き出し電極１６の下層かつ重なる領域で、それらの形状に沿って格子状に設けられている。この第７の実施形態による液晶表示装置の構成およびその製造方法に関しては第１の実施形態におけると同様であるので、説明を省略する。
【００８３】
この第７の実施形態によれば、第１の実施形態と同様の効果を得ることができるとともに、保持容量配線４を、信号配線１５の下層でかつ重なる領域に、信号配線１５の長手方向に延長した形状、すなわち格子状に形成していることにより、保持容量面積をさらに増加させることができるので、より信頼性の高い液晶表示装置を得ることができる。
【００８４】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００８５】
例えば、上述の実施形態において挙げた数値、構造、形状、材料、プロセスなどはあくまでも例に過ぎず、必要に応じてこれと異なる数値、構造、形状、材料、プロセスなどを用いてもよい。
【００８６】
また、上述の第１の実施形態においては、保持容量用誘電膜３として、ＳｉＯ2 膜を用いているが、保持容量用誘電膜３として、ＳｉＮ膜や、ＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 膜などを用いることも可能である。
【００８７】
また、上述の第１の実施形態においては、保持容量用画素電極２および保持容量配線４としてＷＳｉ膜を用いているが、これらの保持容量用画素電極２および保持容量配線４として、不純物をドープした多結晶Ｓｉ膜を用いることも可能である。また、ゲート配線Ｇを多結晶Ｓｉ膜９上にＷＳｉ膜１０を設けた積層膜としているが、多結晶Ｓｉ膜９上に設ける膜として、Ｗ膜、Ｍｏ膜、Ｔａ膜、Ｃｒ膜およびＴｉ膜を用いることが可能である。また、これらのシリサイド膜や合金膜を用いることも可能である。
【００８８】
【発明の効果】
以上説明したように、この発明によれば、保持容量素子を、薄膜トランジスタを構成する薄膜半導体層の下層に設けるようにしていることにより、保持容量素子の設計自由度を向上させることができるので、保持容量面積を確保しつつ画素間遮光領域を縮小させることができ、これによって、高光透過率で高精細化された液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図２】この発明の第１の実施形態による液晶表示装置のＴＦＴ基板における平面レイアウトを示す平面図である。
【図３】この発明の第２の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図４】この発明の第３の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図５】この発明の第４の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図６】この発明の第５の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図７】この発明の第６の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図８】この発明の第７の実施形態による液晶表示装置のＴＦＴ基板における平面レイアウトを示す平面図である。
【図９】従来技術による液晶表示装置を示すブロック図である。
【図１０】従来技術による液晶表示装置を示す断面図である。
【図１１】従来技術による液晶表示装置の平面レイアウトを示す平面図である。
【符号の説明】
１・・・絶縁性透明基板、２・・・保持容量用画素電極、３・・・保持容量用誘電膜、４・・・保持容量配線、６、１２、１３、１８、２１、３２、３４、４３・・・コンタクトホール、７・・・薄膜半導体層、１６、６１、７２・・・引き出し電極、１９・・・上層遮光膜、２２・・・画素電極、Ｇ・・・ゲート配線
【発明の属する技術分野】
この発明は、液晶表示装置およびその製造方法に関し、特に、ＴＦＴアクティブマトリクス型液晶表示装置に適用して好適なものである。
【０００２】
【従来の技術】
従来、薄膜トランジスタ（ＴＦＴ）アクティブマトリクス型の液晶表示装置においては、それぞれの画素ごとに画素信号スイッチング用薄膜トランジスタが設けられている。これらの画素は水平方向および垂直方向に渡る配線によりマトリクス状にレイアウトされている。この従来技術によるＴＦＴアクティブマトリクス型の液晶表示装置について以下に具体的に説明する。
【０００３】
すなわち、図９に示すように、ＴＦＴアクティブマトリクス型液晶表示装置は、ＴＦＴアクティブマトリクス型の液晶表示基板１０１上に、水平走査回路１０２、位相調整回路１０３、画像信号供給スイッチ１０４、走査方向の制御を行う垂直走査回路１０５およびクロストークを防止するためのクロストーク防止回路１０６を搭載して構成される。なお、符号１０７は外部ＩＣを示し、符号１０８はこの外部ＩＣ１０７の接続端子を示す。
【０００４】
また、画像信号供給スイッチ１０４や垂直走査回路１０５には、各画素制御用のＴＦＴ１０９がマトリクス状に配設されている。このＴＦＴ１０９は、ソース／ドレイン電極ＳＤおよびゲート電極Ｇにより構成されている。ゲート電極Ｇは垂直走査回路１０５に共通に接続されている。ソース／ドレイン電極ＳＤは、画像信号供給スイッチ１０４およびクロストーク防止回路１０６に共通的に接続されている。
【０００５】
以上のように構成されたＴＦＴアクティブマトリクス型の液晶表示装置における画素を図１０に示す。図１０に示すように、遮光領域における石英ガラス基板１１１上に所定形状の多結晶Ｓｉからなる薄膜半導体層１１２が設けられ、この薄膜半導体層１１２上にゲート誘電膜１１３が設けられている。このゲート誘電膜１１３上にはゲート配線１１４が設けられている。図示は省略するが、薄膜半導体層１１２中にはゲート配線１１４に対して自己整合的にソース領域およびドレイン領域が形成されている。ゲート配線１１４からなるゲート電極とこれらのソース領域およびドレイン領域とにより、画素電極駆動用の多結晶ＳｉＴＦＴが構成されている。ドレイン領域の上方の所定部分におけるゲート誘電膜１１３上には保持容量配線１１５が設けられている。この保持容量配線１１５とドレイン領域との間にゲート誘電膜１１３を挟んだ構造により、保持用容量素子が構成されている。
【０００６】
ゲート配線１１４および保持容量配線１１５を覆うように層間絶縁膜１１６が設けられている。この層間絶縁膜１１６およびゲート誘電膜１１３の所定部分にはコンタクトホール１１７、１１８が設けられている。層間絶縁膜１１６上には、コンタクトホール１１７を通じて多結晶ＳｉＴＦＴのドレイン領域に接続されて引き出し電極１１９が設けられているとともに、コンタクトホール１１８を通じて多結晶ＳｉＴＦＴのソース領域に接続されて信号配線１２０が設けられている。これらの引き出し電極１１９および信号配線１２０を覆うように層間絶縁膜１２１が設けられている。引き出し電極１１９上の所定部分における層間絶縁膜１２１にはコンタクトホール１２２が設けられている。層間絶縁膜１２１上にこのコンタクトホール１２２を通じて引き出し電極１１９と接続された上層遮光膜１２３が設けられている。この上層遮光膜１２３と引き出し電極１１９および信号配線１２０との重ね合わせにより、上方からの入射光に対して、画素開口領域以外の領域の全ての遮光がなされている。上層遮光膜１２３を覆うように層間絶縁膜１２４が設けられている。上層遮光膜１２３上の所定部分におけるこの層間絶縁膜１２４にはコンタクトホール１２５が設けられている。層間絶縁膜１２４上には、このコンタクトホール１２５を通じて上層遮光膜１２３と接続された透明な画素電極１２６が設けられている。この画素電極１２６を覆うように配向膜１２７が設けられている。
【０００７】
配向膜１２７上には液晶層１２８が設けられており、この液晶層１２８上に配向膜１２９および対向共通電極１３０が設けられている。また対向共通電極１３０上には、透明の対向電極用基板１３１が設けられている。
【０００８】
以上のように構成された液晶表示装置においては、ＴＦＴを構成する薄膜半導体層１１２に接続された透明な画素電極１２６に印加する電圧によって、液晶層１２８中の液晶分子の配向を変え、表示を制御する。
【０００９】
また、表示領域には、信号配線、ゲート配線、保持容量配線および薄膜トランジスタなどが設けられている。これらの配線およびトランジスタは、ＴＦＴ基板中または対向基板中に設けた画素間遮光領域内に配置される。この配置の一例を図１１に示す。図１１は、ＴＦＴ基板の信号配線と上層遮光膜とによって相補的に遮光領域を形成している場合の平面レイアウトの一例である。
【００１０】
図１１に示すように、従来の液晶表示装置においては、ゲート配線１１４と保持容量配線１１５とが互いにほぼ平行に設けられている。信号配線１２０がこれらのゲート配線１１４および保持容量配線１１５と垂直な方向に設けられている。引き出し電極１１９がゲート配線１１４と保持容量配線１１５とにまたがり、かつ信号配線１２０に重ならない領域に設けられている。上層遮光膜１２３が隣接する２本の信号配線１２０にまたがり、この隣接する２本の信号配線１２０間の保持容量配線１１５、ゲート配線１１４および引き出し電極１１９を覆うような形状に設けられている。信号配線１２０と薄膜半導体層１１２との重なる部分の端部にコンタクトホール１１８が形成されている。保持容量配線１１５および信号配線１２０の下層には薄膜半導体層１１２が設けられている。保持容量配線１１５には、コンタクトホール１１７を避けた凹形状の部分が設けられている。この凹形状の重ならない部分に設けられたコンタクトホール１１７を通じて、薄膜半導体層１１２と引き出し電極１１９とが接続されている。また、引き出し電極１１９と上層遮光膜１２３との重なる領域の部分に、これらを接続するためのコンタクトホール１２２が形成されている。また、上層遮光膜１１９の保持容量配線１１５と重なる領域の部分に、これらを接続するためのコンタクトホール１２５が形成されている。
【００１１】
さて、上述のように構成された液晶表示装置は、近年、液晶プロジェクターのライトバルブとしても多く用いられている。これとともに、表示においてさらなる高光透過率および高精細化が望まれている。これらの高光透過率および高精細化を実現するには、液晶表示装置における画素間遮光領域の縮小化が必要である。
【００１２】
【発明が解決しようとする課題】
しかしながら、図１１に示すように、従来の液晶表示装置においては、トランジスタ、信号配線１２０、ゲート配線１１４および保持容量配線１１５などがそれぞれ面積を占有し、画素開口率を向上させる妨げになっていた。
【００１３】
したがって、この発明の目的は、保持容量面積を確保しつつ画素間遮光領域を縮小させることができ、これによって、高光透過率で高精細化することができる液晶表示装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
すなわち、上記目的を達成するために、この発明の第１の発明は、
基板上に、画素電極の駆動用の薄膜トランジスタと保持容量素子とが設けられた液晶表示装置において、
保持容量素子が薄膜トランジスタを構成する薄膜半導体層の下層に設けられている
ことを特徴とするものである。
【００１５】
この第１の発明において、典型的には、保持容量配線は一定の電位に設定可能に構成されている。そして、この第１の発明において、典型的には、表示領域の外側の保持容量配線の両端部を接地し、電位を０Ｖの定電位に設定する。この定電位は、薄膜トランジスタのしきい値電圧Ｖthに影響を与えない範囲であれば、対向共通電極や走査回路供給電源の電位などと同様の電位にしてもよい。
【００１６】
この第１の発明において、ＴＦＴ基板の裏面側から薄膜トランジスタに入射する光の低減を図るため、典型的には、保持容量配線は、平面的に薄膜トランジスタのチャネル形成領域と重なりつつ覆う領域に設けられており、典型的には、保持容量配線の配置領域は、平面的に薄膜トランジスタのチャネル形成領域に対して１．０μｍ程度の余裕を有して配置される。また、この第１の発明において、斜め方向からの入射光に対する遮光性を向上させるために、典型的には、保持容量配線は、薄膜トランジスタのチャネル形成領域より大きい領域に配置され、好適には、薄膜トランジスタのチャネル形成領域に対して、この領域の外側に向けて各方向に０．５μｍ以上大きい領域とする。
【００１７】
この第１の発明において、典型的には、保持容量用画素電極は、薄膜トランジスタのチャネル形成領域に重なる領域で、かつチャネル形成領域よりも広い領域に設けられている。
【００１８】
この第１の発明において、誘電率と耐圧を向上させるために、典型的には、保持容量用誘電膜は、酸化シリコン膜、窒化シリコン膜、または酸化シリコン膜と窒化シリコン膜との積層膜から構成される。
【００１９】
この第１の発明において、保持容量素子における十分な保持容量Ｃs を確保するために、典型的には、保持容量用誘電膜の膜厚は５ｎｍ以上３００ｎｍ以下であり、好適には、１０ｎｍ以上１００ｎｍ以下である。
【００２０】
この発明の第２の発明は、
基板上に、画素電極の駆動用の薄膜トランジスタと保持容量素子とが設けられた液晶表示装置の製造方法において、
基板上に保持容量素子を形成し、
保持容量素子の上層に層間絶縁膜を介して薄膜トランジスタを形成するようにした
ことを特徴とするものである。
【００２１】
この第２の発明において、典型的には、保持容量用画素電極上に層間絶縁膜を形成し、層間絶縁膜上に薄膜半導体層を形成し、薄膜半導体層上にゲート誘電膜を介してゲート配線を形成するようにする。そして、薄膜半導体層に形成されたソース／ドレイン領域と、薄膜半導体層上にゲート誘電膜を介して形成されたゲート配線とにより、薄膜トランジスタが構成される。
【００２２】
この第２の発明において、典型的には、ゲート配線を形成するとともに、薄膜トランジスタのソース／ドレイン領域と保持容量用画素電極とを接続する導電層を形成する。
【００２３】
この第２の発明において、典型的には、信号配線を形成するとともに、薄膜トランジスタのソース／ドレイン領域と保持容量用画素電極とを接続する導電層を形成する。
【００２４】
また、この発明において、薄膜トランジスタを構成する薄膜半導体層は、典型的には多結晶シリコン膜であるが、非晶質シリコン膜、単結晶シリコン膜、またはヒ化ガリウム（ＧａＡｓ）などの化合物半導体を用いることも可能である。
【００２５】
この発明において、典型的には、保持容量配線および保持容量用画素電極の少なくとも一方の材料は、タングステン、モリブデン、タンタル、クロム、チタン、ケイ化タングステン、ケイ化モリブデン、ケイ化タンタル、ケイ化クロム、ケイ化チタン、タングステン合金、モリブデン合金、タンタル合金、クロム合金、チタン合金、および不純物がドープされた多結晶シリコンからなる群より選ばれた材料から構成され、さらに、基板、誘電膜、層間絶縁膜などとの密着性を確保するために、不純物が導入された多結晶シリコンとの２層構造、または３層構造により構成してもよい。
【００２６】
また、この発明において、典型的には、ゲート配線は、タングステン膜、モリブデン膜、タンタル膜、クロム膜、チタン膜、ケイ化タングステン膜、ケイ化モリブデン膜、ケイ化タンタル膜、ケイ化クロム膜、ケイ化チタン膜、タングステン合金膜、モリブデン合金膜、タンタル合金膜、クロム合金膜、チタン合金膜、または不純物が導入されたシリコン膜から構成され、さらに、基板、誘電膜、層間絶縁膜などとの密着性を確保するために、不純物が導入された多結晶シリコンとの２層構造、または３層構造により構成してもよい。
【００２７】
上述のように構成されたこの発明による液晶表示装置およびその製造方法によれば、保持容量素子を薄膜トランジスタの下層に設けるようにしていることにより、保持容量素子のレイアウトにおける他の配線や電極による制約を低減することができるので、その設計自由度を向上させることができ、保持容量素子により平面的に占有される面積を低減することができる。
【００２８】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。
【００２９】
図１は、この発明の第１の実施形態による液晶表示装置のＴＦＴ基板の一例を示し、図２は、このＴＦＴ基板の平面レイアウトの一例を示す。この液晶表示装置は例えばアクティブマトリクス型の液晶表示装置である。
【００３０】
図１に示すように、この液晶表示装置においては、遮光領域における石英ガラス基板などの絶縁性透明基板１上に所定形状の保持容量用画素電極２が設けられている。この保持容量用画素電極２は、例えば膜厚が５０ｎｍのＷＳｉ膜からなる。この保持容量用画素電極２上には保持容量用誘電膜３が設けられている。この保持容量用誘電膜３は例えば膜厚が６０ｎｍのＳｉＯ2 膜からなる。この保持容量用誘電膜３上には、表示領域を横断するようにパターンニングされた保持容量配線４が設けられている。この保持容量配線４は例えば膜厚が２００ｎｍのＷＳｉ膜からなる。この保持容量配線４と保持容量用画素電極２との間に保持容量用誘電膜３を挟んだ構造により、保持容量素子が構成されている。
【００３１】
また、保持容量配線４を覆うように層間絶縁膜５が設けられている。この層間絶縁膜５は例えば膜厚が６００ｎｍのノンドープシリケートガラス（ＮＳＧ、珪酸ガラス）からなる。保持容量用画素電極２上の層間絶縁膜５の部分にはコンタクトホール６が設けられている。
【００３２】
層間絶縁膜５上に、所定形状の薄膜半導体層７が設けられている。この薄膜半導体層７は例えば膜厚が７５ｎｍの多結晶Ｓｉからなる。図示は省略するが、薄膜半導体層７中にはＬＤＤ(Lightly Doped Drain) 構造のソース領域およびドレイン領域が形成されている。この薄膜半導体層７上にゲート誘電膜８が設けられている。ゲート誘電膜８は例えば膜厚が３０ｎｍのＳｉＯ2 膜からなる。このゲート誘電膜８上にはゲート配線Ｇが設けられている。ゲート配線Ｇは、例えば膜厚が１００ｎｍのリン（Ｐ）などの不純物が高濃度にドープされた多結晶Ｓｉ膜９および例えば膜厚が１００ｎｍのＷＳｉ膜１０が順次積層された積層膜からなる。このゲート配線Ｇから構成されるゲート電極とＬＤＤ構造のソース領域およびドレイン領域とにより、画素電極駆動用の多結晶ＳｉＴＦＴが構成されている。
【００３３】
また、薄膜半導体層７およびゲート配線Ｇを覆うように層間絶縁膜１１が設けられている。この層間絶縁膜１１およびゲート誘電膜８の所定部分にコンタクトホール１２、１３が形成されているとともに、コンタクトホール６上の層間絶縁膜１１の部分に開口１４が設けられている。また、遮光領域における層間絶縁膜１１上に、コンタクトホール１２を通じ多結晶ＳｉＴＦＴのソース領域に接続された信号配線１５が設けられている。また、層間絶縁膜１１上に、コンタクトホール１３を通じ多結晶ＳｉＴＦＴのドレイン領域に接続された引き出し電極１６が設けられ、この引き出し電極１６が開口１４およびコンタクトホール６を通じて保持容量用画素電極２に接続されている。これらの信号配線１５および引き出し電極１６は、例えば膜厚が４００ｎｍの、Ｓｉを１％含むＡｌ合金からなる。これらの引き出し電極１６および信号配線１５を覆うように層間絶縁膜１７が設けられている。この層間絶縁膜１７は、例えばオゾン（Ｏ3 ）ガスとテトラエチルオキソシラン（ＴＥＯＳ）を原料ガスとして用いたＣＶＤ法により成膜された膜厚が４００ｎｍのリンシリケートガラス（リン珪酸ガラス、ＰＳＧ）からなる。層間絶縁膜１７の所定部分における引き出し電極１６上にはコンタクトホール１８が設けられている。
【００３４】
層間絶縁膜１７上には、導電性の上層遮光膜１９が設けられている。この上層遮光膜１９は、例えば膜厚が２５０ｎｍのＴｉ膜からなる。上層遮光膜１９は、コンタクトホール１８を通じて引き出し電極１６と接続されている。これらの上層遮光膜１９と引き出し電極１６および信号配線１５との重ね合わせにより、上方からの入射光に対して、画素開口領域以外の領域の全ての遮光がなされている。
【００３５】
上層遮光膜１９を覆うように層間絶縁膜２０が設けられている。この層間絶縁膜２０は、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により成膜された膜厚が２．５μｍのＮＳＧ膜からなる。上層遮光膜１９上の所定部分におけるこの層間絶縁膜２０にはコンタクトホール２１が設けられている。また、層間絶縁膜２０の表面は、コンタクトホール２１の部分を除いて、平坦化されている。層間絶縁膜２０上には、このコンタクトホール２１を通じて上層遮光膜１９と接続された透明な画素電極２２が設けられている。この画素電極２２は、例えば膜厚が１４０ｎｍのインジウム錫酸化物（ＩＴＯ）からなる。
【００３６】
また、図示省略したが、この画素電極２２を覆うように配向膜（図示せず）が設けられている。
【００３７】
以上のようにして構成されたＴＦＴ基板と、図示省略したガラス基板の一主面上に対向電極としての透明電極および液晶の配向膜を順次積層したものとの間に液晶が封入されて、液晶表示装置が構成されている。
【００３８】
図２Ａに、信号配線１５および引き出し電極１６の形成直後におけるＴＦＴ基板の平面レイアウトを示す。図２Ａに示すように、この第１の実施形態においては、信号配線１５が互いに平行に設けられている。隣接する信号配線１５の間の領域には、引き出し電極１６が設けられている。信号配線１５の長手方向に垂直な方向にゲート配線Ｇが設けられている。保持容量用画素電極２が、信号配線１５に沿った部分と引き出し電極１６に沿った部分とでＬ字型に設けられている。保持容量配線４（図２中、斜線部）が、その長手方向がこのゲート配線Ｇに平行になるように設けられている。また、保持容量配線４には薄膜半導体層７の部分を覆う凸形状の部分と、コンタクトホール６の領域を避ける凹形状の部分とが設けられている。そして、引き出し電極１６とが重ならない領域における保持容量配線４の凹形状の領域に設けられたコンタクトホール６を通じて、引き出し電極１６と保持容量用画素電極２とが接続されている。
【００３９】
薄膜半導体層７は、ゲート配線Ｇに重なる部分と保持容量配線４に重なる部分とにおいてＬ字型に設けられている。薄膜半導体層７の領域の信号配線１５と重なった領域の一端にはコンタクトホール１２が形成されている。このコンタクトホール１２を通じて、薄膜半導体層７と信号配線１５とが接続されている。薄膜半導体層７の領域における引き出し電極１６と重なった領域の他端にはコンタクトホール１３が形成されており、薄膜半導体層７と引き出し電極１６とがこのコンタクトホール１３を通じて接続されている。
【００４０】
図２Ｂは、画素電極２２の形成後におけるＴＦＴ基板の平面レイアウトを示す。図２Ｂに示すように、互いに平行な隣接した信号配線１５間をまたがり、引き出し電極１６を重なって、上層遮光膜１９が設けられている。上層遮光膜１９と引き出し電極１６との重なった領域の部分にコンタクトホール１８が形成されている。このコンタクトホール１８を通じて、上層遮光膜１９と引き出し電極１６とが互いに接続されている。画素電極２２は、信号配線１５の部分と上層遮光膜１９の部分とに重なりつつ、信号配線１５および上層遮光膜１９に覆われていない部分を覆うようにして設けられている。画素電極２２と上層遮光膜１９との重なった領域にコンタクトホール２１が形成されている。このコンタクトホール２１を通じて、上層遮光膜１９と画素電極２２とが接続されている。
【００４１】
次に、上述のように構成されたこの第１の実施形態による液晶表示装置の製造方法の一例について説明する。
【００４２】
まず、図１に示すように、絶縁性透明基板１上に、例えばＣＶＤ法により、ＷＳｉ膜を形成した後、この膜を各画素ごとの島状にパターニングすることにより保持容量用画素電極２を形成する。次に、例えばＣＶＤ法により保持容量用画素電極２上にＳｉＯ2 膜からなる保持容量用誘電膜３を形成する。この保持容量用誘電膜３の形成における加熱温度は例えば８００℃である。次に、例えばＣＶＤ法により、全面にＷＳｉ膜を形成した後、この膜を表示領域を横断するようにパターンニングすることにより保持容量配線４を形成する。次に、全面に、例えば常圧化学気相成長（ＡＰ−ＣＶＤ）法によりＮＳＧ膜を成膜することによって、層間絶縁膜５を形成する。
【００４３】
次に、例えば減圧化学気相成長（ＬＰ−ＣＶＤ）法により層間絶縁膜５上に薄膜Ｓｉ層を形成し、例えば熱処理を行うことによって結晶粒を成長させた後、この薄膜Ｓｉ層をパターンニングすることにより、多結晶Ｓｉからなる薄膜半導体層７を形成する。次に、薄膜半導体層７表面を酸化した後、全面に例えばホウ素（Ｂ）などのｐ型不純物を低濃度にイオン注入する。
【００４４】
次に、例えばＣＶＤ法により薄膜半導体層７上にＳｉＯ2 膜を成膜することにより、ゲート誘電膜８を形成する。
【００４５】
次に、例えばＬＰ−ＣＶＤ法によりゲート誘電膜８上に多結晶Ｓｉ膜９を形成した後、例えばＰＯＣｌ3 ガス中において熱処理を行うことにより、多結晶Ｓｉ膜９中にＰを拡散させ、低比抵抗化させる。次に、この多結晶Ｓｉ膜９上に、例えばＣＶＤ法によりＷＳｉ膜１０を形成する。その後、この多結晶Ｓｉ膜９およびＷＳｉ膜１０からなる積層膜をゲート配線形状にパターニングすることにより、ゲート配線Ｇを形成する。
【００４６】
次に、全面にｎ型不純物のＰを低濃度でイオン注入する。次に、リソグラフィ工程によりレジストパターン（図示せず）を形成することによって、ｐチャネルＭＯＳトランジスタの形成領域と、ｎチャネルＭＯＳトランジスタの形成領域におけるＬＤＤ形成部とをマスクした後、例えばＡｓなどのｎ型不純物を高濃度にイオン注入する。これにより、薄膜トランジスタを始めとするｎチャネルＭＯＳトランジスタにおいて、ＬＤＤ構造を有するソース／ドレイン領域が形成される。その後、レジストパターンを除去する。
【００４７】
次に、リソグラフィ工程によりレジストパターン（図示せず）を形成することによって、薄膜トランジスタおよび回路内のｎチャネルＭＯＳトランジスタの形成領域をマスクした後、例えばＢなどのｐ型不純物を高濃度にイオン注入し、回路内のｐチャネルＭＯＳトランジスタを形成する。
【００４８】
次に、Ｏ3 ガスとＴＥＯＳガスとを用いたＣＶＤ法により、全面にＰＳＧ膜を成膜することにより、層間絶縁膜１１を形成する。その後、高温で熱処理を行うことにより、ソース領域およびドレイン領域のイオン注入領域の結晶性を回復させ、不純物を活性化させる。
【００４９】
次に、表示領域の左右端の保持容量配線４の部分と、コンタクトホール６の形成領域とに開口を有するレジストパターンを形成した後、例えばウェットエッチング法により層間絶縁膜１１をエッチングする。これにより、開口１４が形成される。
【００５０】
次に、リソグラフィ工程により、表示領域の左右端の保持容量配線４の部分と、コンタクトホール６、１２、１３の形成領域に開口を有するレジストパターンを形成する。次に、このレジストパターンをマスクとして、例えばドライエッチング法によりエッチングを行う。これにより、薄膜半導体層７上の層間絶縁膜１１の部分にコンタクトホール１２、１３が形成されるとともに、保持容量用画素電極２上の層間絶縁膜５の部分にコンタクトホール６が形成される。また、図示省略したが、保持容量配線２、ゲート配線Ｇおよび画素外の回路の部分に所定のコンタクトホールが形成される。その後、レジストパターンを除去する。
【００５１】
次に、例えばスパッタリング法により、全面に、Ｓｉを１％含むＡｌ合金（Ａｌ−Ｓｉ合金）膜を成膜する。次に、リソグラフィ工程により、信号配線１５および引き出し電極１６の形成領域上と、回路内配線およびパッド（いずれも図示せず）の形成領域上とにレジストパターン（図示せず）を形成する。次に、このレジストパターンをマスクとして、例えばドライエッチング法によりＡｌ合金膜をパターニングする。これにより、信号配線１５および引き出し配線１６を形成するとともに、パッドおよび回路内配線を形成する。なお、これらの配線や電極は、Ａｌ−Ｓｉ合金以外にも、Ａｌ−Ｓｉ−Ｃｕ合金、Ａｌ−Ｃｕ合金などのＡｌ基合金や、Ｃｕ基合金を用いてもよく、さらには、これらのＡｌ基合金やＣｕ基合金の下層もしくは上層に、Ｔｉ、ＴｉＮ、ＴｉＯＮ、ＷＳｉなどのバリアメタルを設けた多層構造としてもよい。
【００５２】
次に、例えばＯ3 ガスとＴＥＯＳガスとを用いたＣＶＤ法により、全面にＰＳＧ膜を成膜することにより、層間絶縁膜１７を形成する。次に、層間絶縁膜１７上にコンタクトホール１８およびパッドの形成領域に開口を有するレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクとして、例えばドライエッチング法により、層間絶縁膜１７を、引き出し電極１６の表面が露出するまでエッチングする。これにより、パッドに接続するためのコンタクトホールが形成されるとともに、引き出し電極１６上にコンタクトホール１３が形成される。その後、レジストパターンを除去する。
【００５３】
次に、例えばスパッタリング法により全面にＴｉ膜を成膜した後、リソグラフィ工程およびエッチング工程によりこのＴｉ膜を所定形状にパターニングすることによって、上層遮光膜１９を形成する。
【００５４】
次に、例えばＴＥＯＳガスを用いたプラズマＣＶＤ法により、ＮＳＧ膜を成膜することによって、層間絶縁膜２０を形成する。
【００５５】
次に、リソグラフィ工程により、層間絶縁膜２０上にコンタクトホール２１の形成領域とパッドの形成領域とに開口を有するレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、例えばドライエッチング法により層間絶縁膜２０をエッチングする。これによって、コンタクトホール２１が形成されるとともに、パッド表面が露出する。その後、レジストパターンを除去する。
【００５６】
次に、Ｈを４％含んだＮ2 ガス中において熱処理を行うことにより、トランジスタ特性を向上させる。
【００５７】
次に、例えばスパッタリング法により全面にＩＴＯ膜を成膜した後、このＩＴＯ膜をパターニングすることにより、透明の画素電極２２を形成する。
【００５８】
その後、画素電極２２上に配向膜を形成して、ＴＦＴ基板を製造した後、従来公知の方法にしたがってプロセスを進め、目的とする液晶表示装置を完成させる。
【００５９】
以上説明したように、この第１の実施形態によれば、薄膜トランジスタを構成する薄膜半導体層７の下層に保持容量配線４、保持容量用誘電膜３および保持容量用画素電極２から構成される保持容量素子を設けていることにより、保持容量配線４および保持容量用画素電極３が、平面的にＴＦＴのゲート配線Ｇなどの他の配線による制約を受けることがないので、画素間遮光面積を低減しつつ保持用容量素子の容量形成面積を十分に確保することができ、その保持容量Ｃs を十分に確保することができる。このため、各画素の薄膜トランジスタがオフのときの画素信号電位を安定化することができるので、表示画質を向上させることができる。また、保持容量配線４を、薄膜トランジスタのチャネル形成領域に対して、平面的に１．０μｍ以上の余裕を有し、各方向に０．５μｍ以上の幅を有する領域に配置されていることにより、ＴＦＴ基板の裏面側からの光入射に対して、保持容量用画素電極２および保持容量配線４がＴＦＴに対する遮光膜として働き、斜め方向から薄膜トランジスタに入射する光を低減することができるので、光励起電流に起因した画質の劣化を防止することができ、表示画質のさらなる向上を図ることができる。したがって、画素間遮光面積を低減しつつ表示画質の向上を図ることができるので、液晶表示装置における高光透過率および高精細化を実現することができる。
【００６０】
次に、この発明の第２の実施形態による液晶表示装置について説明する。図３はこの第２の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００６１】
図３に示すように、この第２の実施形態による液晶表示装置においては、第１の実施形態と異なり、層間絶縁膜１７上にその表面が平坦化された層間絶縁膜３１が設けられている。引き出し電極１６上の層間絶縁膜３１、１７の部分にコンタクトホール３２が設けられている。層間絶縁膜３１上には上層遮光膜１９が設けられており、コンタクトホール３２を通じて引き出し電極１６と上層遮光膜１９とが接続されている。層間絶縁膜３１上に上層遮光膜１９を覆うように層間絶縁膜３３が設けられている。上層遮光膜１９上の層間絶縁膜３３の部分にはコンタクトホール３４が設けられている。層間絶縁膜３３上には画素電極２２が設けられており、コンタクトホール３４を通じて、画素電極２２と上層遮光膜１９とが接続されている。その他の構成については第１の実施形態と同様であるので説明を省略する。
【００６２】
以上のように構成された液晶表示装置の製造方法においては、まず、第１の実施形態におけると同様にして層間絶縁膜１７の形成まで行う。次に、第１の実施形態とは異なり、層間絶縁膜１７上に層間絶縁膜３１を形成する。次に、例えばＣＭＰ法により層間絶縁膜３１表面を平坦化する。次に、リソグラフィ工程およびエッチング工程により、引き出し電極１６上の層間絶縁膜１７、３１の部分にコンタクトホール３２を形成する。次に、例えばスパッタリング法により全面にＴｉ膜を形成した後、このＴｉ膜をパターニングすることにより、上層遮光膜１９を形成する。次に、例えばＣＶＤ法により、上層遮光膜１９を覆うようにして層間絶縁膜３１上に層間絶縁膜３３を形成する。次に、上層遮光膜１９上の層間絶縁膜３３の部分にコンタクトホール３４を形成する。その後、例えばスパッタリング法により全面にＩＴＯ膜を成膜した後、このＩＴＯ膜を所定形状にパターニングすることにより、所定形状の画素電極２２を形成する。液晶表示装置の製造方法におけるその他のプロセスについては第１の実施形態におけると同様であるので、説明を省略する。
【００６３】
この第２の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けるようにしていることにより、第１の実施形態と同様の効果を得ることができるとともに、平坦化された層間絶縁膜３１上に上層遮光膜１９を設けるようにしていることにより、上層遮光膜１９のカバレッジ形状を改善することができ、対向基板側からの入射光を効率よく遮光することができる。また、信号配線１５と上層遮光膜１９との間の寄生容量を低減することができる。したがって、この液晶表示装置における表示画質のさらなる向上を図ることができる。
【００６４】
次に、この発明の第３の実施形態による液晶表示装置について説明する。図４はこの第３の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００６５】
図４に示すように、この第３の実施形態による液晶表示装置においては、第１の実施形態とは異なり、信号配線１５および引き出し電極１６を、Ｓｉを１％含むＡｌ合金膜４１ａ上に例えばＴｉＮ膜４１ｂを設けた２層構造とする。そして、これらの信号配線１５および引き出し電極１６を覆うように層間絶縁膜１７が設けられている。また、層間絶縁膜１７上には上層遮光膜が設けられておらず、その表面が平坦化された層間絶縁膜４２が設けられている。引き出し電極１６上の層間絶縁膜１７、４２の部分にコンタクトホール４３が形成されている。層間絶縁膜４２上に画素電極２２が設けられている。画素電極２２と引き出し電極１６とはコンタクトホール４３を通じて接続されている。また、図示は省略するが、第１の実施形態におけるＴＦＴ基板の上層遮光膜１９に対応する画素間遮光領域は、ＴＦＴ基板の上方の液晶層を介した対向基板中に設けられている。液晶表示装置のその他の構成については第１の実施形態におけると同様であるので、説明を省略する。
【００６６】
以上のように構成された第３の実施形態による液晶表示装置の製造方法においては、まず、第１の実施形態におけると同様にして層間絶縁膜１１の形成まで行う。その後、開口１４およびコンタクトホール６、１２、１３を順次形成する。次に、例えばスパッタリング法により、全面にＳｉを１％含むＡｌ合金膜４１ａを形成した後、Ａｌ合金膜４１ａ上にＴｉＮ膜４１ｂを形成する。次に、このＴｉＮ膜４１ｂおよびＡｌ合金膜４１ａからなる積層膜を所定形状にパターニングすることにより、信号配線１５および引き出し電極１６を形成する。次に、これらの信号配線１５および引き出し電極１６を覆うようにして、全面に層間絶縁膜１７を形成する。次に、例えばＣＶＤ法により、層間絶縁膜１７上に層間絶縁膜４２を形成する。その後、例えばＣＭＰ法によりその表面を研磨することにより平坦化する。次に、リソグラフィ工程およびエッチング工程により、引き出し電極１６上の層間絶縁膜１７、４２の部分を、ＴｉＮ膜４１ｂの表面が露出するまでエッチングすることにより、コンタクトホール４３を形成する。次に、層間絶縁膜４２上の全面に、例えばスパッタリング法により、コンタクトホール４３を通じ引き出し電極１６と電気的に接続するようにして、例えばＩＴＯ膜を形成する。その後、このＩＴＯ膜を所定形状にパターニングすることにより、画素電極２２を形成する。液晶表示装置の製造方法におけるその他のプロセスに関しては、第１の実施形態におけると同様であるので、説明を省略する。
【００６７】
また、この第３の実施形態の他の例として、薄膜半導体層７上の層間絶縁膜１１、１７、４２の部分にコンタクトホール（図示せず）を設け、このコンタクトホールを通じて画素電極２２と薄膜半導体層７とを直接接続することも可能である。
【００６８】
この第３の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けれいることにより、第１の実施形態と同様の効果を得ることができる。また、ＴＦＴ基板中に上層遮光膜１９を設けないようにし、引き出し電極１６と画素電極２２とを直接接続しているが、引き出し電極１６をＳｉを１％含むＡｌ合金膜４１ａ上にＴｉＮ膜４１ｂを設けた２層構造としていることにより、引き出し電極１６と画素電極２２との間で良好な電気的接続を確保することができる。
【００６９】
次に、この発明の第４の実施形態による液晶表示装置の一例について説明する。図５はこの第４の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００７０】
図５に示すように、この第５の実施形態による液晶表示装置においては、第１の実施形態とは異なり、絶縁性透明基板１上に所定形状の保持容量配線４が設けられている。保持容量配線４上には保持容量用誘電膜３を介して保持容量用画素電極２が設けられている。保持容量用画素電極２上の層間絶縁膜５の部分にコンタクトホール６が設けられている。このコンタクトホール６を通じて保持容量用画素電極２と引き出し電極１６とが電気的に接続されている。液晶表示装置におけるその他の構成に関しては第１の実施形態におけると同様であるので説明を省略する。
【００７１】
以上のように構成された液晶表示装置の製造方法においては、まず、第１の実施形態と異なり、例えばＣＶＤ法により、絶縁性ガラス基板１上に例えば膜厚が２００ｎｍのＷＳｉ膜、例えば膜厚が６０ｎｍのＳｉＯ2 膜および例えば膜厚が５０ｎｍのＷＳｉ膜を順次成膜する。次に、リソグラフィ工程およびエッチング工程により、このＷＳｉ／ＳｉＯ2 ／ＷＳｉ膜からなる積層膜をパターニングすることにより、保持容量用画素電極２、保持容量用誘電膜３、保持容量配線４を形成し、これらからなる保持容量素子を形成する。液晶表示装置の製造方法におけるその他のプロセスに関しては、第１の実施形態におけると同様であるので、説明を省略する。
【００７２】
この第４の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けるようにしていることにより、第１の実施形態と同様の効果を得ることができる。また、保持容量用画素電極２の下層に保持容量配線４を設けて、第１の実施形態における保持容量素子と積層構造を反対にしていることにより、コンタクトホール６の形成領域を確保するために、保持容量配線４の一部を除去する必要がなくなる。これにより、保持容量素子の保持容量面積をさらに増加させることができるので、その保持容量Ｃs を増加させることができる。
【００７３】
次に、この発明の第５の実施形態による液晶表示装置について説明する。図６はこの第５の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００７４】
図６に示すように、この第５の実施形態による液晶表示装置においては、第１の実施形態と異なり、層間絶縁膜５に形成されたコンタクトホール６を通じて保持容量用画素電極２に接続された引き出し電極６１が、ゲート電極Ｇと同様の構造、すなわち多結晶Ｓｉ膜９とＷＳｉ膜１０との積層膜から構成されている。この引き出し電極６１の一端部は薄膜半導体層７のドレイン領域の部分に接続されている。これにより、薄膜トランジスタのドレイン領域と保持容量用画素電極２とが電気的に接続されている。また、層間絶縁膜１１に形成されたコンタクトホール１３を通じて、薄膜半導体層７のドレイン領域に、例えばＳｉを１％含むＡｌ合金膜からなる電極６２が接続されている。液晶表示装置におけるその他の構成に関しては、第１の実施形態におけると同様であるので説明を省略する。
【００７５】
以上のように構成された液晶表示装置の製造方法においては、まず、第１の実施形態と同様にして薄膜半導体層７上のゲート誘電膜８の形成まで行う。次に、第１の実施形態と異なり、リソグラフィ工程およびエッチング工程により、保持容量用画素電極２上の層間絶縁膜５の部分にコンタクトホール６を形成する。次に、例えばＬＰ−ＣＶＤ法により、全面にＰがドープされた多結晶Ｓｉ膜９とＷＳｉ膜１０とを順次成膜することにより、積層膜を形成する。次に、この積層膜をゲート配線Ｇの形状、および平面的に薄膜半導体層７のドレイン領域に重なりつつ、コンタクトホール６を通じて保持容量用画素電極２に接続可能な形状にパターニングする。これにより、多結晶Ｓｉ膜９とＷＳｉ膜１０との積層膜からなるゲート配線Ｇおよび引き出し電極６１が形成される。その後、これらのゲート配線Ｇおよび引き出し電極６１を覆うように層間絶縁膜１１を形成し、層間絶縁膜１１の薄膜半導体層７上の部分にコンタクトホール１２、１３を形成する。次に、スパッタリング法によりＳｉを１％含むＡｌ合金膜を形成した後、このＡｌ合金膜を信号配線１５および電極６２の形状にパターニングする。これにより、コンタクトホール１２を通じて薄膜半導体層７のソース領域に接続される信号配線１５が形成されるとともに、薄膜半導体層７のドレイン領域に接続される電極６２が形成される。次に、Ｏ3 ガスとＴＥＯＳガスとを用いたＣＶＤ法により、全面にＰＳＧからなる層間絶縁膜１７を形成する。この液晶表示装置の製造方法におけるその他のプロセスに関しては、第１の実施形態におけると同様であるので、説明を省略する。
【００７６】
この第５の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けるようにしていることにより、第１の実施形態と同様の効果を得ることができる。
【００７７】
次に、この発明の第６の実施形態による液晶表示装置について説明する。図７はこの第６の実施形態による液晶表示装置のＴＦＴ基板の一例を示す。
【００７８】
この第６の実施形態による液晶表示装置においては、第５の実施形態と異なり、保持容量用画素電極２上の層間絶縁膜５の部分に形成されたコンタクトホール６の内部に、例えばＷからなるコンタクトプラグ７１が埋め込まれている。層間絶縁膜５上にコンタクトプラグ７１と接続されて、多結晶Ｓｉ膜９およびＷＳｉ膜１０を順次積層した積層膜からなる引き出し電極７２が設けられている。これによって、保持容量用画素電極２と引き出し電極７２とが、コンタクトプラグ７１を通じて電気的に接続されている。液晶表示装置におけるその他の構成に関しては、第５の実施形態におけると同様であるので説明を省略する。
【００７９】
以上のように構成された液晶表示装置の製造方法においては、まず、第１の実施形態と同様にして、層間絶縁膜５の形成まで行う。次に、第１の実施形態と異なり、リソグラフィ工程およびエッチング工程により、保持容量用画素電極２上の層間絶縁膜５の部分にコンタクトホール６を形成する。次に、例えばブランケットＷ−ＣＶＤ法により、コンタクトホール６の内部に埋め込むようにして、全面にＷ膜を成膜する。次に、例えば三フッ化塩素（ＣｌＦ3 ）ガスをエッチングガスとして、Ｗ膜のエッチバックを行う。これにより、コンタクトホール６の内部にＷからなるコンタクトプラグ７１が埋め込まれる。次に、第１の実施形態と同様にして、薄膜半導体層７およびゲート誘電膜８を順次形成する。次に、例えばＬＰ−ＣＶＤ法により、全面にＰがドープされた多結晶Ｓｉ膜９とＷＳｉ膜１０とを順次成膜することにより、積層膜を形成する。次に、この積層膜をゲート配線Ｇの形状、およびコンタクトプラグ７１に接続しつつ、一端部が薄膜半導体層７に重なるような形状にパターニングする。これにより、多結晶Ｓｉ膜９とＷＳｉ膜１０との積層膜からなるゲート配線Ｇおよび引き出し電極７２が形成される。その後、これらのゲート配線Ｇおよび引き出し電極７２を覆うように層間絶縁膜１１を形成する。この液晶表示装置の製造方法におけるその他のプロセスに関しては、第１の実施形態におけると同様であるので、説明を省略する。
【００８０】
この第６の実施形態によれば、薄膜半導体層７の下層に保持容量素子を設けるようにしていることにより、第１の実施形態および第５の実施形態と同様の効果を得ることができる。また、引き出し電極７２と保持容量用画素電極２とをコンタクトプラグ７１を介して接続するようにしていることにより、引き出し電極７２のカバレッジ形状をより改善することができる。
【００８１】
次に、この発明の第７の実施形態による液晶表示装置について説明する。図８はこの第７の実施形態による液晶表示装置の平面レイアウトの一例を示す。
【００８２】
図８に示すように、この第７の実施形態による液晶表示装置においては、第１の実施形態と異なり、保持容量配線４（図８中、斜線部）を、信号配線１５に重なる領域で、信号配線１５の長手方向に延長させて設けるようにする。すなわち、保持容量配線４は、信号配線１５および引き出し電極１６の下層かつ重なる領域で、それらの形状に沿って格子状に設けられている。この第７の実施形態による液晶表示装置の構成およびその製造方法に関しては第１の実施形態におけると同様であるので、説明を省略する。
【００８３】
この第７の実施形態によれば、第１の実施形態と同様の効果を得ることができるとともに、保持容量配線４を、信号配線１５の下層でかつ重なる領域に、信号配線１５の長手方向に延長した形状、すなわち格子状に形成していることにより、保持容量面積をさらに増加させることができるので、より信頼性の高い液晶表示装置を得ることができる。
【００８４】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００８５】
例えば、上述の実施形態において挙げた数値、構造、形状、材料、プロセスなどはあくまでも例に過ぎず、必要に応じてこれと異なる数値、構造、形状、材料、プロセスなどを用いてもよい。
【００８６】
また、上述の第１の実施形態においては、保持容量用誘電膜３として、ＳｉＯ2 膜を用いているが、保持容量用誘電膜３として、ＳｉＮ膜や、ＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 膜などを用いることも可能である。
【００８７】
また、上述の第１の実施形態においては、保持容量用画素電極２および保持容量配線４としてＷＳｉ膜を用いているが、これらの保持容量用画素電極２および保持容量配線４として、不純物をドープした多結晶Ｓｉ膜を用いることも可能である。また、ゲート配線Ｇを多結晶Ｓｉ膜９上にＷＳｉ膜１０を設けた積層膜としているが、多結晶Ｓｉ膜９上に設ける膜として、Ｗ膜、Ｍｏ膜、Ｔａ膜、Ｃｒ膜およびＴｉ膜を用いることが可能である。また、これらのシリサイド膜や合金膜を用いることも可能である。
【００８８】
【発明の効果】
以上説明したように、この発明によれば、保持容量素子を、薄膜トランジスタを構成する薄膜半導体層の下層に設けるようにしていることにより、保持容量素子の設計自由度を向上させることができるので、保持容量面積を確保しつつ画素間遮光領域を縮小させることができ、これによって、高光透過率で高精細化された液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図２】この発明の第１の実施形態による液晶表示装置のＴＦＴ基板における平面レイアウトを示す平面図である。
【図３】この発明の第２の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図４】この発明の第３の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図５】この発明の第４の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図６】この発明の第５の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図７】この発明の第６の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。
【図８】この発明の第７の実施形態による液晶表示装置のＴＦＴ基板における平面レイアウトを示す平面図である。
【図９】従来技術による液晶表示装置を示すブロック図である。
【図１０】従来技術による液晶表示装置を示す断面図である。
【図１１】従来技術による液晶表示装置の平面レイアウトを示す平面図である。
【符号の説明】
１・・・絶縁性透明基板、２・・・保持容量用画素電極、３・・・保持容量用誘電膜、４・・・保持容量配線、６、１２、１３、１８、２１、３２、３４、４３・・・コンタクトホール、７・・・薄膜半導体層、１６、６１、７２・・・引き出し電極、１９・・・上層遮光膜、２２・・・画素電極、Ｇ・・・ゲート配線
Claims (5)
- 基板上に保持容量素子を形成し、
上記保持容量素子の上層に層間絶縁膜を介して画素電極の駆動用の薄膜トランジスタの薄膜半導体層を、上記保持容量素子が平面的に上記薄膜半導体層と重なるように形成するようにした液晶表示装置の製造方法。 - 上記基板上に保持容量用画素電極、保持容量用誘電膜および保持容量配線を順次形成することにより、上記保持容量素子を形成するようにした請求項１記載の液晶表示装置の製造方法。
- 上記保持容量用画素電極上に層間絶縁膜を形成し、上記層間絶縁膜上に上記薄膜半導体層を形成し、上記薄膜半導体層上にゲート誘電膜を介してゲート配線を形成するようにした請求項２記載の液晶表示装置の製造方法。
- ゲート配線を形成するとともに、上記薄膜トランジスタにおける拡散層と上記保持容量用画素電極とを接続する導電層を形成するようにした請求項２記載の液晶表示装置の製造方法。
- 信号配線を形成するとともに、上記薄膜トランジスタにおける拡散層と上記保持容量用画素電極とを接続する導電層を形成するようにした請求項２記載の液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24399099A JP4403329B2 (ja) | 1999-08-30 | 1999-08-30 | 液晶表示装置の製造方法 |
| KR1020000039807A KR100670965B1 (ko) | 1999-08-30 | 2000-07-12 | 액정 표시 장치 및 그 제조 방법 |
| US09/641,622 US6661476B1 (en) | 1999-08-30 | 2000-08-18 | Liquid crystal display device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24399099A JP4403329B2 (ja) | 1999-08-30 | 1999-08-30 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001066638A JP2001066638A (ja) | 2001-03-16 |
| JP4403329B2 true JP4403329B2 (ja) | 2010-01-27 |
Family
ID=17112083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24399099A Expired - Fee Related JP4403329B2 (ja) | 1999-08-30 | 1999-08-30 | 液晶表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6661476B1 (ja) |
| JP (1) | JP4403329B2 (ja) |
| KR (1) | KR100670965B1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4907003B2 (ja) * | 1999-12-27 | 2012-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびそれを用いた電気器具 |
| JP4689806B2 (ja) | 2000-09-28 | 2011-05-25 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| JP2002202527A (ja) * | 2000-12-28 | 2002-07-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JP2002319679A (ja) | 2001-04-20 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| JP4647843B2 (ja) * | 2001-06-28 | 2011-03-09 | 株式会社日立製作所 | 液晶表示装置 |
| JP2003045874A (ja) | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
| JP2003066487A (ja) * | 2001-08-29 | 2003-03-05 | Sony Corp | 液晶表示装置およびその製造方法 |
| JP4305811B2 (ja) * | 2001-10-15 | 2009-07-29 | 株式会社日立製作所 | 液晶表示装置、画像表示装置およびその製造方法 |
| KR100629734B1 (ko) * | 2002-01-08 | 2006-09-29 | 일진디스플레이(주) | 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법 |
| JP2004140329A (ja) * | 2002-08-19 | 2004-05-13 | Seiko Epson Corp | 基板装置及びその製造方法、電気光学装置及び電子機器 |
| JP2004151546A (ja) | 2002-10-31 | 2004-05-27 | Sharp Corp | アクティブマトリクス基板および表示装置 |
| JP3791517B2 (ja) | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4324441B2 (ja) * | 2003-10-09 | 2009-09-02 | シャープ株式会社 | 素子基板、表示装置 |
| JP2005227355A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
| JP4646539B2 (ja) * | 2004-03-29 | 2011-03-09 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
| JP2005283690A (ja) * | 2004-03-29 | 2005-10-13 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| KR100604762B1 (ko) * | 2004-04-23 | 2006-07-26 | 일진디스플레이(주) | 액정 디스플레이 패널 및 그 제조 방법 |
| JP2006178235A (ja) * | 2004-12-22 | 2006-07-06 | Nec Corp | 薄膜トランジスタアレイ基板及び液晶表示装置 |
| KR101133767B1 (ko) | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8040444B2 (en) * | 2005-06-03 | 2011-10-18 | Samsung Electronics Co., Ltd. | Display device, method of manufacturing the same and mask for manufacturing the same |
| JP2007025611A (ja) * | 2005-06-17 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP4957023B2 (ja) * | 2006-03-09 | 2012-06-20 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2006243753A (ja) * | 2006-05-19 | 2006-09-14 | Seiko Epson Corp | 基板装置、電気光学装置及び電子機器 |
| JP4179393B2 (ja) * | 2006-09-14 | 2008-11-12 | エプソンイメージングデバイス株式会社 | 表示装置及びその製造方法 |
| KR101427707B1 (ko) * | 2008-02-21 | 2014-08-11 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판 및 그의 제조 방법 |
| WO2011145468A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
| WO2012063910A1 (ja) * | 2010-11-11 | 2012-05-18 | シャープ株式会社 | 液晶表示装置 |
| TWI467301B (zh) | 2012-10-24 | 2015-01-01 | Au Optronics Corp | 顯示面板 |
| KR102244460B1 (ko) * | 2013-10-22 | 2021-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP5799132B2 (ja) * | 2014-05-02 | 2015-10-21 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
| CN107910301B (zh) * | 2017-11-23 | 2020-08-04 | 合肥鑫晟光电科技有限公司 | 显示基板的制作方法、显示基板及显示装置 |
| JP6620803B2 (ja) | 2017-12-26 | 2019-12-18 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、電子機器 |
| JP6466614B2 (ja) * | 2018-06-04 | 2019-02-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| TW374860B (en) * | 1996-04-30 | 1999-11-21 | Matsushita Electric Ind Co Ltd | Active matrix liquid crystal display for projection |
| JP3708637B2 (ja) * | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3980167B2 (ja) * | 1998-04-07 | 2007-09-26 | 株式会社日立製作所 | Ｔｆｔ電極基板 |
-
1999
- 1999-08-30 JP JP24399099A patent/JP4403329B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-12 KR KR1020000039807A patent/KR100670965B1/ko not_active IP Right Cessation
- 2000-08-18 US US09/641,622 patent/US6661476B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6661476B1 (en) | 2003-12-09 |
| KR100670965B1 (ko) | 2007-01-17 |
| JP2001066638A (ja) | 2001-03-16 |
| KR20010021069A (ko) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4403329B2 (ja) | 液晶表示装置の製造方法 | |
| KR100729791B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7205570B2 (en) | Thin film transistor array panel | |
| US5818070A (en) | Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit | |
| US6587165B2 (en) | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US7888674B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| US6714266B1 (en) | Transmission type liquid crystal display device | |
| US8362623B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20040195601A1 (en) | Semiconductor memory device having ferroelectric capacitor and method of manufacturing the same | |
| US20050024550A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP2004363300A (ja) | 液晶表示装置 | |
| WO2012004925A1 (ja) | 半導体装置及びその製造方法並びに液晶表示装置 | |
| US20130037870A1 (en) | Semiconductor device, and manufacturing method for same | |
| JP3463007B2 (ja) | 液晶表示装置 | |
| JP4441299B2 (ja) | 表示装置の製造方法 | |
| JP2004325627A (ja) | アクティブマトリクス基板および表示装置 | |
| KR100646781B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
| JP3063266B2 (ja) | 液晶パネル及びその製造方法 | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JP2004271903A (ja) | 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置 | |
| JP2000206562A (ja) | 液晶表示装置 | |
| JP4442189B2 (ja) | 半導体装置、平面表示装置およびそれらの製造方法 | |
| JP2011171437A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |