JP2001066638A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2001066638A JP2001066638A JP24399099A JP24399099A JP2001066638A JP 2001066638 A JP2001066638 A JP 2001066638A JP 24399099 A JP24399099 A JP 24399099A JP 24399099 A JP24399099 A JP 24399099A JP 2001066638 A JP2001066638 A JP 2001066638A
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- liquid crystal
- film
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000010408 film Substances 0.000 claims abstract description 296
- 239000010409 thin film Substances 0.000 claims abstract description 92
- 239000011229 interlayer Substances 0.000 claims abstract description 91
- 239000010410 layer Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000003860 storage Methods 0.000 claims description 145
- 239000003990 capacitor Substances 0.000 claims description 138
- 238000000034 method Methods 0.000 claims description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 3
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910001080 W alloy Inorganic materials 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000000788 chromium alloy Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910021357 chromium silicide Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims 3
- 238000002834 transmittance Methods 0.000 abstract description 6
- 238000000605 extraction Methods 0.000 description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 229910000838 Al alloy Inorganic materials 0.000 description 11
- 238000001459 lithography Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102100032244 Dynein axonemal heavy chain 1 Human genes 0.000 description 1
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 101001016198 Homo sapiens Dynein axonemal heavy chain 1 Proteins 0.000 description 1
- 101000984186 Homo sapiens Leukocyte immunoglobulin-like receptor subfamily B member 4 Proteins 0.000 description 1
- 101000741917 Homo sapiens Serine/threonine-protein phosphatase 1 regulatory subunit 10 Proteins 0.000 description 1
- 102100025578 Leukocyte immunoglobulin-like receptor subfamily B member 4 Human genes 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 102100038743 Serine/threonine-protein phosphatase 1 regulatory subunit 10 Human genes 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置において、保持容量面積を確保
しつつ画素間遮光領域を縮小させることによって、高光
透過率および高精細化を実現する。 【解決手段】 絶縁性透明基板１上に、保持容量素子を
構成する保持容量用画素電極２、保持容量用誘電膜３お
よび保持容量配線４を順次設ける。保持容量素子を覆う
ようにして層間絶縁膜５を設ける。層間絶縁膜５上に、
ソース／ドレイン領域を有する薄膜半導体層７と、ゲー
ト誘電膜８と、ゲート配線Ｇからなるゲート電極とを設
け、画素電極駆動用の薄膜トランジスタ（ＴＦＴ）を構
成する。薄膜半導体層７のソース領域に信号配線１５、
ドレイン領域に引き出し電極１６を接続する。引き出し
電極１６により、薄膜半導体層７のドレイン領域と保持
容量用画素電極２と接続し、さらに上層遮光膜１９およ
び画素電極２２に接続する。
しつつ画素間遮光領域を縮小させることによって、高光
透過率および高精細化を実現する。 【解決手段】 絶縁性透明基板１上に、保持容量素子を
構成する保持容量用画素電極２、保持容量用誘電膜３お
よび保持容量配線４を順次設ける。保持容量素子を覆う
ようにして層間絶縁膜５を設ける。層間絶縁膜５上に、
ソース／ドレイン領域を有する薄膜半導体層７と、ゲー
ト誘電膜８と、ゲート配線Ｇからなるゲート電極とを設
け、画素電極駆動用の薄膜トランジスタ（ＴＦＴ）を構
成する。薄膜半導体層７のソース領域に信号配線１５、
ドレイン領域に引き出し電極１６を接続する。引き出し
電極１６により、薄膜半導体層７のドレイン領域と保持
容量用画素電極２と接続し、さらに上層遮光膜１９およ
び画素電極２２に接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示装置お
よびその製造方法に関し、特に、ＴＦＴアクティブマト
リクス型液晶表示装置に適用して好適なものである。
よびその製造方法に関し、特に、ＴＦＴアクティブマト
リクス型液晶表示装置に適用して好適なものである。
【０００２】
【従来の技術】従来、薄膜トランジスタ（ＴＦＴ）アク
ティブマトリクス型の液晶表示装置においては、それぞ
れの画素ごとに画素信号スイッチング用薄膜トランジス
タが設けられている。これらの画素は水平方向および垂
直方向に渡る配線によりマトリクス状にレイアウトされ
ている。この従来技術によるＴＦＴアクティブマトリク
ス型の液晶表示装置について以下に具体的に説明する。
ティブマトリクス型の液晶表示装置においては、それぞ
れの画素ごとに画素信号スイッチング用薄膜トランジス
タが設けられている。これらの画素は水平方向および垂
直方向に渡る配線によりマトリクス状にレイアウトされ
ている。この従来技術によるＴＦＴアクティブマトリク
ス型の液晶表示装置について以下に具体的に説明する。
【０００３】すなわち、図９に示すように、ＴＦＴアク
ティブマトリクス型液晶表示装置は、ＴＦＴアクティブ
マトリクス型の液晶表示基板１０１上に、水平走査回路
１０２、位相調整回路１０３、画像信号供給スイッチ１
０４、走査方向の制御を行う垂直走査回路１０５および
クロストークを防止するためのクロストーク防止回路１
０６を搭載して構成される。なお、符号１０７は外部Ｉ
Ｃを示し、符号１０８はこの外部ＩＣ１０７の接続端子
を示す。
ティブマトリクス型液晶表示装置は、ＴＦＴアクティブ
マトリクス型の液晶表示基板１０１上に、水平走査回路
１０２、位相調整回路１０３、画像信号供給スイッチ１
０４、走査方向の制御を行う垂直走査回路１０５および
クロストークを防止するためのクロストーク防止回路１
０６を搭載して構成される。なお、符号１０７は外部Ｉ
Ｃを示し、符号１０８はこの外部ＩＣ１０７の接続端子
を示す。
【０００４】また、画像信号供給スイッチ１０４や垂直
走査回路１０５には、各画素制御用のＴＦＴ１０９がマ
トリクス状に配設されている。このＴＦＴ１０９は、ソ
ース／ドレイン電極ＳＤおよびゲート電極Ｇにより構成
されている。ゲート電極Ｇは垂直走査回路１０５に共通
に接続されている。ソース／ドレイン電極ＳＤは、画像
信号供給スイッチ１０４およびクロストーク防止回路１
０６に共通的に接続されている。
走査回路１０５には、各画素制御用のＴＦＴ１０９がマ
トリクス状に配設されている。このＴＦＴ１０９は、ソ
ース／ドレイン電極ＳＤおよびゲート電極Ｇにより構成
されている。ゲート電極Ｇは垂直走査回路１０５に共通
に接続されている。ソース／ドレイン電極ＳＤは、画像
信号供給スイッチ１０４およびクロストーク防止回路１
０６に共通的に接続されている。
【０００５】以上のように構成されたＴＦＴアクティブ
マトリクス型の液晶表示装置における画素を図１０に示
す。図１０に示すように、遮光領域における石英ガラス
基板１１１上に所定形状の多結晶Ｓｉからなる薄膜半導
体層１１２が設けられ、この薄膜半導体層１１２上にゲ
ート誘電膜１１３が設けられている。このゲート誘電膜
１１３上にはゲート配線１１４が設けられている。図示
は省略するが、薄膜半導体層１１２中にはゲート配線１
１４に対して自己整合的にソース領域およびドレイン領
域が形成されている。ゲート配線１１４からなるゲート
電極とこれらのソース領域およびドレイン領域とによ
り、画素電極駆動用の多結晶ＳｉＴＦＴが構成されてい
る。ドレイン領域の上方の所定部分におけるゲート誘電
膜１１３上には保持容量配線１１５が設けられている。
この保持容量配線１１５とドレイン領域との間にゲート
誘電膜１１３を挟んだ構造により、保持用容量素子が構
成されている。
マトリクス型の液晶表示装置における画素を図１０に示
す。図１０に示すように、遮光領域における石英ガラス
基板１１１上に所定形状の多結晶Ｓｉからなる薄膜半導
体層１１２が設けられ、この薄膜半導体層１１２上にゲ
ート誘電膜１１３が設けられている。このゲート誘電膜
１１３上にはゲート配線１１４が設けられている。図示
は省略するが、薄膜半導体層１１２中にはゲート配線１
１４に対して自己整合的にソース領域およびドレイン領
域が形成されている。ゲート配線１１４からなるゲート
電極とこれらのソース領域およびドレイン領域とによ
り、画素電極駆動用の多結晶ＳｉＴＦＴが構成されてい
る。ドレイン領域の上方の所定部分におけるゲート誘電
膜１１３上には保持容量配線１１５が設けられている。
この保持容量配線１１５とドレイン領域との間にゲート
誘電膜１１３を挟んだ構造により、保持用容量素子が構
成されている。
【０００６】ゲート配線１１４および保持容量配線１１
５を覆うように層間絶縁膜１１６が設けられている。こ
の層間絶縁膜１１６およびゲート誘電膜１１３の所定部
分にはコンタクトホール１１７、１１８が設けられてい
る。層間絶縁膜１１６上には、コンタクトホール１１７
を通じて多結晶ＳｉＴＦＴのドレイン領域に接続されて
引き出し電極１１９が設けられているとともに、コンタ
クトホール１１８を通じて多結晶ＳｉＴＦＴのソース領
域に接続されて信号配線１２０が設けられている。これ
らの引き出し電極１１９および信号配線１２０を覆うよ
うに層間絶縁膜１２１が設けられている。引き出し電極
１１９上の所定部分における層間絶縁膜１２１にはコン
タクトホール１２２が設けられている。層間絶縁膜１２
１上にこのコンタクトホール１２２を通じて引き出し電
極１１９と接続された上層遮光膜１２３が設けられてい
る。この上層遮光膜１２３と引き出し電極１１９および
信号配線１２０との重ね合わせにより、上方からの入射
光に対して、画素開口領域以外の領域の全ての遮光がな
されている。上層遮光膜１２３を覆うように層間絶縁膜
１２４が設けられている。上層遮光膜１２３上の所定部
分におけるこの層間絶縁膜１２４にはコンタクトホール
１２５が設けられている。層間絶縁膜１２４上には、こ
のコンタクトホール１２５を通じて上層遮光膜１２３と
接続された透明な画素電極１２６が設けられている。こ
の画素電極１２６を覆うように配向膜１２７が設けられ
ている。
５を覆うように層間絶縁膜１１６が設けられている。こ
の層間絶縁膜１１６およびゲート誘電膜１１３の所定部
分にはコンタクトホール１１７、１１８が設けられてい
る。層間絶縁膜１１６上には、コンタクトホール１１７
を通じて多結晶ＳｉＴＦＴのドレイン領域に接続されて
引き出し電極１１９が設けられているとともに、コンタ
クトホール１１８を通じて多結晶ＳｉＴＦＴのソース領
域に接続されて信号配線１２０が設けられている。これ
らの引き出し電極１１９および信号配線１２０を覆うよ
うに層間絶縁膜１２１が設けられている。引き出し電極
１１９上の所定部分における層間絶縁膜１２１にはコン
タクトホール１２２が設けられている。層間絶縁膜１２
１上にこのコンタクトホール１２２を通じて引き出し電
極１１９と接続された上層遮光膜１２３が設けられてい
る。この上層遮光膜１２３と引き出し電極１１９および
信号配線１２０との重ね合わせにより、上方からの入射
光に対して、画素開口領域以外の領域の全ての遮光がな
されている。上層遮光膜１２３を覆うように層間絶縁膜
１２４が設けられている。上層遮光膜１２３上の所定部
分におけるこの層間絶縁膜１２４にはコンタクトホール
１２５が設けられている。層間絶縁膜１２４上には、こ
のコンタクトホール１２５を通じて上層遮光膜１２３と
接続された透明な画素電極１２６が設けられている。こ
の画素電極１２６を覆うように配向膜１２７が設けられ
ている。
【０００７】配向膜１２７上には液晶層１２８が設けら
れており、この液晶層１２８上に配向膜１２９および対
向共通電極１３０が設けられている。また対向共通電極
１３０上には、透明の対向電極用基板１３１が設けられ
ている。
れており、この液晶層１２８上に配向膜１２９および対
向共通電極１３０が設けられている。また対向共通電極
１３０上には、透明の対向電極用基板１３１が設けられ
ている。
【０００８】以上のように構成された液晶表示装置にお
いては、ＴＦＴを構成する薄膜半導体層１１２に接続さ
れた透明な画素電極１２６に印加する電圧によって、液
晶層１２８中の液晶分子の配向を変え、表示を制御す
る。
いては、ＴＦＴを構成する薄膜半導体層１１２に接続さ
れた透明な画素電極１２６に印加する電圧によって、液
晶層１２８中の液晶分子の配向を変え、表示を制御す
る。
【０００９】また、表示領域には、信号配線、ゲート配
線、保持容量配線および薄膜トランジスタなどが設けら
れている。これらの配線およびトランジスタは、ＴＦＴ
基板中または対向基板中に設けた画素間遮光領域内に配
置される。この配置の一例を図１１に示す。図１１は、
ＴＦＴ基板の信号配線と上層遮光膜とによって相補的に
遮光領域を形成している場合の平面レイアウトの一例で
ある。
線、保持容量配線および薄膜トランジスタなどが設けら
れている。これらの配線およびトランジスタは、ＴＦＴ
基板中または対向基板中に設けた画素間遮光領域内に配
置される。この配置の一例を図１１に示す。図１１は、
ＴＦＴ基板の信号配線と上層遮光膜とによって相補的に
遮光領域を形成している場合の平面レイアウトの一例で
ある。
【００１０】図１１に示すように、従来の液晶表示装置
においては、ゲート配線１１４と保持容量配線１１５と
が互いにほぼ平行に設けられている。信号配線１２０が
これらのゲート配線１１４および保持容量配線１１５と
垂直な方向に設けられている。引き出し電極１１９がゲ
ート配線１１４と保持容量配線１１５とにまたがり、か
つ信号配線１２０に重ならない領域に設けられている。
上層遮光膜１２３が隣接する２本の信号配線１２０にま
たがり、この隣接する２本の信号配線１２０間の保持容
量配線１１５、ゲート配線１１４および引き出し電極１
１９を覆うような形状に設けられている。信号配線１２
０と薄膜半導体層１１２との重なる部分の端部にコンタ
クトホール１１８が形成されている。保持容量配線１１
５および信号配線１２０の下層には薄膜半導体層１１２
が設けられている。保持容量配線１１５には、コンタク
トホール１１７を避けた凹形状の部分が設けられてい
る。この凹形状の重ならない部分に設けられたコンタク
トホール１１７を通じて、薄膜半導体層１１２と引き出
し電極１１９とが接続されている。また、引き出し電極
１１９と上層遮光膜１２３との重なる領域の部分に、こ
れらを接続するためのコンタクトホール１２２が形成さ
れている。また、上層遮光膜１１９の保持容量配線１１
５と重なる領域の部分に、これらを接続するためのコン
タクトホール１２５が形成されている。
においては、ゲート配線１１４と保持容量配線１１５と
が互いにほぼ平行に設けられている。信号配線１２０が
これらのゲート配線１１４および保持容量配線１１５と
垂直な方向に設けられている。引き出し電極１１９がゲ
ート配線１１４と保持容量配線１１５とにまたがり、か
つ信号配線１２０に重ならない領域に設けられている。
上層遮光膜１２３が隣接する２本の信号配線１２０にま
たがり、この隣接する２本の信号配線１２０間の保持容
量配線１１５、ゲート配線１１４および引き出し電極１
１９を覆うような形状に設けられている。信号配線１２
０と薄膜半導体層１１２との重なる部分の端部にコンタ
クトホール１１８が形成されている。保持容量配線１１
５および信号配線１２０の下層には薄膜半導体層１１２
が設けられている。保持容量配線１１５には、コンタク
トホール１１７を避けた凹形状の部分が設けられてい
る。この凹形状の重ならない部分に設けられたコンタク
トホール１１７を通じて、薄膜半導体層１１２と引き出
し電極１１９とが接続されている。また、引き出し電極
１１９と上層遮光膜１２３との重なる領域の部分に、こ
れらを接続するためのコンタクトホール１２２が形成さ
れている。また、上層遮光膜１１９の保持容量配線１１
５と重なる領域の部分に、これらを接続するためのコン
タクトホール１２５が形成されている。
【００１１】さて、上述のように構成された液晶表示装
置は、近年、液晶プロジェクターのライトバルブとして
も多く用いられている。これとともに、表示においてさ
らなる高光透過率および高精細化が望まれている。これ
らの高光透過率および高精細化を実現するには、液晶表
示装置における画素間遮光領域の縮小化が必要である。
置は、近年、液晶プロジェクターのライトバルブとして
も多く用いられている。これとともに、表示においてさ
らなる高光透過率および高精細化が望まれている。これ
らの高光透過率および高精細化を実現するには、液晶表
示装置における画素間遮光領域の縮小化が必要である。
【００１２】
【発明が解決しようとする課題】しかしながら、図１１
に示すように、従来の液晶表示装置においては、トラン
ジスタ、信号配線１２０、ゲート配線１１４および保持
容量配線１１５などがそれぞれ面積を占有し、画素開口
率を向上させる妨げになっていた。
に示すように、従来の液晶表示装置においては、トラン
ジスタ、信号配線１２０、ゲート配線１１４および保持
容量配線１１５などがそれぞれ面積を占有し、画素開口
率を向上させる妨げになっていた。
【００１３】したがって、この発明の目的は、保持容量
面積を確保しつつ画素間遮光領域を縮小させることがで
き、これによって、高光透過率で高精細化することがで
きる液晶表示装置およびその製造方法を提供することに
ある。
面積を確保しつつ画素間遮光領域を縮小させることがで
き、これによって、高光透過率で高精細化することがで
きる液晶表示装置およびその製造方法を提供することに
ある。
【００１４】
【課題を解決するための手段】すなわち、上記目的を達
成するために、この発明の第１の発明は、基板上に、画
素電極の駆動用の薄膜トランジスタと保持容量素子とが
設けられた液晶表示装置において、保持容量素子が薄膜
トランジスタを構成する薄膜半導体層の下層に設けられ
ていることを特徴とするものである。
成するために、この発明の第１の発明は、基板上に、画
素電極の駆動用の薄膜トランジスタと保持容量素子とが
設けられた液晶表示装置において、保持容量素子が薄膜
トランジスタを構成する薄膜半導体層の下層に設けられ
ていることを特徴とするものである。
【００１５】この第１の発明において、典型的には、保
持容量配線は一定の電位に設定可能に構成されている。
そして、この第１の発明において、典型的には、表示領
域の外側の保持容量配線の両端部を接地し、電位を０Ｖ
の定電位に設定する。この定電位は、薄膜トランジスタ
のしきい値電圧Ｖthに影響を与えない範囲であれば、対
向共通電極や走査回路供給電源の電位などと同様の電位
にしてもよい。
持容量配線は一定の電位に設定可能に構成されている。
そして、この第１の発明において、典型的には、表示領
域の外側の保持容量配線の両端部を接地し、電位を０Ｖ
の定電位に設定する。この定電位は、薄膜トランジスタ
のしきい値電圧Ｖthに影響を与えない範囲であれば、対
向共通電極や走査回路供給電源の電位などと同様の電位
にしてもよい。
【００１６】この第１の発明において、ＴＦＴ基板の裏
面側から薄膜トランジスタに入射する光の低減を図るた
め、典型的には、保持容量配線は、平面的に薄膜トラン
ジスタのチャネル形成領域と重なりつつ覆う領域に設け
られており、典型的には、保持容量配線の配置領域は、
平面的に薄膜トランジスタのチャネル形成領域に対して
１．０μｍ程度の余裕を有して配置される。また、この
第１の発明において、斜め方向からの入射光に対する遮
光性を向上させるために、典型的には、保持容量配線
は、薄膜トランジスタのチャネル形成領域より大きい領
域に配置され、好適には、薄膜トランジスタのチャネル
形成領域に対して、この領域の外側に向けて各方向に
０．５μｍ以上大きい領域とする。
面側から薄膜トランジスタに入射する光の低減を図るた
め、典型的には、保持容量配線は、平面的に薄膜トラン
ジスタのチャネル形成領域と重なりつつ覆う領域に設け
られており、典型的には、保持容量配線の配置領域は、
平面的に薄膜トランジスタのチャネル形成領域に対して
１．０μｍ程度の余裕を有して配置される。また、この
第１の発明において、斜め方向からの入射光に対する遮
光性を向上させるために、典型的には、保持容量配線
は、薄膜トランジスタのチャネル形成領域より大きい領
域に配置され、好適には、薄膜トランジスタのチャネル
形成領域に対して、この領域の外側に向けて各方向に
０．５μｍ以上大きい領域とする。
【００１７】この第１の発明において、典型的には、保
持容量用画素電極は、薄膜トランジスタのチャネル形成
領域に重なる領域で、かつチャネル形成領域よりも広い
領域に設けられている。
持容量用画素電極は、薄膜トランジスタのチャネル形成
領域に重なる領域で、かつチャネル形成領域よりも広い
領域に設けられている。
【００１８】この第１の発明において、誘電率と耐圧を
向上させるために、典型的には、保持容量用誘電膜は、
酸化シリコン膜、窒化シリコン膜、または酸化シリコン
膜と窒化シリコン膜との積層膜から構成される。
向上させるために、典型的には、保持容量用誘電膜は、
酸化シリコン膜、窒化シリコン膜、または酸化シリコン
膜と窒化シリコン膜との積層膜から構成される。
【００１９】この第１の発明において、保持容量素子に
おける十分な保持容量Ｃs を確保するために、典型的に
は、保持容量用誘電膜の膜厚は５ｎｍ以上３００ｎｍ以
下であり、好適には、１０ｎｍ以上１００ｎｍ以下であ
る。
おける十分な保持容量Ｃs を確保するために、典型的に
は、保持容量用誘電膜の膜厚は５ｎｍ以上３００ｎｍ以
下であり、好適には、１０ｎｍ以上１００ｎｍ以下であ
る。
【００２０】この発明の第２の発明は、基板上に、画素
電極の駆動用の薄膜トランジスタと保持容量素子とが設
けられた液晶表示装置の製造方法において、基板上に保
持容量素子を形成し、保持容量素子の上層に層間絶縁膜
を介して薄膜トランジスタを形成するようにしたことを
特徴とするものである。
電極の駆動用の薄膜トランジスタと保持容量素子とが設
けられた液晶表示装置の製造方法において、基板上に保
持容量素子を形成し、保持容量素子の上層に層間絶縁膜
を介して薄膜トランジスタを形成するようにしたことを
特徴とするものである。
【００２１】この第２の発明において、典型的には、保
持容量用画素電極上に層間絶縁膜を形成し、層間絶縁膜
上に薄膜半導体層を形成し、薄膜半導体層上にゲート誘
電膜を介してゲート配線を形成するようにする。そし
て、薄膜半導体層に形成されたソース／ドレイン領域
と、薄膜半導体層上にゲート誘電膜を介して形成された
ゲート配線とにより、薄膜トランジスタが構成される。
持容量用画素電極上に層間絶縁膜を形成し、層間絶縁膜
上に薄膜半導体層を形成し、薄膜半導体層上にゲート誘
電膜を介してゲート配線を形成するようにする。そし
て、薄膜半導体層に形成されたソース／ドレイン領域
と、薄膜半導体層上にゲート誘電膜を介して形成された
ゲート配線とにより、薄膜トランジスタが構成される。
【００２２】この第２の発明において、典型的には、ゲ
ート配線を形成するとともに、薄膜トランジスタのソー
ス／ドレイン領域と保持容量用画素電極とを接続する導
電層を形成する。
ート配線を形成するとともに、薄膜トランジスタのソー
ス／ドレイン領域と保持容量用画素電極とを接続する導
電層を形成する。
【００２３】この第２の発明において、典型的には、信
号配線を形成するとともに、薄膜トランジスタのソース
／ドレイン領域と保持容量用画素電極とを接続する導電
層を形成する。
号配線を形成するとともに、薄膜トランジスタのソース
／ドレイン領域と保持容量用画素電極とを接続する導電
層を形成する。
【００２４】また、この発明において、薄膜トランジス
タを構成する薄膜半導体層は、典型的には多結晶シリコ
ン膜であるが、非晶質シリコン膜、単結晶シリコン膜、
またはヒ化ガリウム（ＧａＡｓ）などの化合物半導体を
用いることも可能である。
タを構成する薄膜半導体層は、典型的には多結晶シリコ
ン膜であるが、非晶質シリコン膜、単結晶シリコン膜、
またはヒ化ガリウム（ＧａＡｓ）などの化合物半導体を
用いることも可能である。
【００２５】この発明において、典型的には、保持容量
配線および保持容量用画素電極の少なくとも一方の材料
は、タングステン、モリブデン、タンタル、クロム、チ
タン、ケイ化タングステン、ケイ化モリブデン、ケイ化
タンタル、ケイ化クロム、ケイ化チタン、タングステン
合金、モリブデン合金、タンタル合金、クロム合金、チ
タン合金、および不純物がドープされた多結晶シリコン
からなる群より選ばれた材料から構成され、さらに、基
板、誘電膜、層間絶縁膜などとの密着性を確保するため
に、不純物が導入された多結晶シリコンとの２層構造、
または３層構造により構成してもよい。
配線および保持容量用画素電極の少なくとも一方の材料
は、タングステン、モリブデン、タンタル、クロム、チ
タン、ケイ化タングステン、ケイ化モリブデン、ケイ化
タンタル、ケイ化クロム、ケイ化チタン、タングステン
合金、モリブデン合金、タンタル合金、クロム合金、チ
タン合金、および不純物がドープされた多結晶シリコン
からなる群より選ばれた材料から構成され、さらに、基
板、誘電膜、層間絶縁膜などとの密着性を確保するため
に、不純物が導入された多結晶シリコンとの２層構造、
または３層構造により構成してもよい。
【００２６】また、この発明において、典型的には、ゲ
ート配線は、タングステン膜、モリブデン膜、タンタル
膜、クロム膜、チタン膜、ケイ化タングステン膜、ケイ
化モリブデン膜、ケイ化タンタル膜、ケイ化クロム膜、
ケイ化チタン膜、タングステン合金膜、モリブデン合金
膜、タンタル合金膜、クロム合金膜、チタン合金膜、ま
たは不純物が導入されたシリコン膜から構成され、さら
に、基板、誘電膜、層間絶縁膜などとの密着性を確保す
るために、不純物が導入された多結晶シリコンとの２層
構造、または３層構造により構成してもよい。
ート配線は、タングステン膜、モリブデン膜、タンタル
膜、クロム膜、チタン膜、ケイ化タングステン膜、ケイ
化モリブデン膜、ケイ化タンタル膜、ケイ化クロム膜、
ケイ化チタン膜、タングステン合金膜、モリブデン合金
膜、タンタル合金膜、クロム合金膜、チタン合金膜、ま
たは不純物が導入されたシリコン膜から構成され、さら
に、基板、誘電膜、層間絶縁膜などとの密着性を確保す
るために、不純物が導入された多結晶シリコンとの２層
構造、または３層構造により構成してもよい。
【００２７】上述のように構成されたこの発明による液
晶表示装置およびその製造方法によれば、保持容量素子
を薄膜トランジスタの下層に設けるようにしていること
により、保持容量素子のレイアウトにおける他の配線や
電極による制約を低減することができるので、その設計
自由度を向上させることができ、保持容量素子により平
面的に占有される面積を低減することができる。
晶表示装置およびその製造方法によれば、保持容量素子
を薄膜トランジスタの下層に設けるようにしていること
により、保持容量素子のレイアウトにおける他の配線や
電極による制約を低減することができるので、その設計
自由度を向上させることができ、保持容量素子により平
面的に占有される面積を低減することができる。
【００２８】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
【００２９】図１は、この発明の第１の実施形態による
液晶表示装置のＴＦＴ基板の一例を示し、図２は、この
ＴＦＴ基板の平面レイアウトの一例を示す。この液晶表
示装置は例えばアクティブマトリクス型の液晶表示装置
である。
液晶表示装置のＴＦＴ基板の一例を示し、図２は、この
ＴＦＴ基板の平面レイアウトの一例を示す。この液晶表
示装置は例えばアクティブマトリクス型の液晶表示装置
である。
【００３０】図１に示すように、この液晶表示装置にお
いては、遮光領域における石英ガラス基板などの絶縁性
透明基板１上に所定形状の保持容量用画素電極２が設け
られている。この保持容量用画素電極２は、例えば膜厚
が５０ｎｍのＷＳｉ膜からなる。この保持容量用画素電
極２上には保持容量用誘電膜３が設けられている。この
保持容量用誘電膜３は例えば膜厚が６０ｎｍのＳｉＯ2
膜からなる。この保持容量用誘電膜３上には、表示領域
を横断するようにパターンニングされた保持容量配線４
が設けられている。この保持容量配線４は例えば膜厚が
２００ｎｍのＷＳｉ膜からなる。この保持容量配線４と
保持容量用画素電極２との間に保持容量用誘電膜３を挟
んだ構造により、保持容量素子が構成されている。
いては、遮光領域における石英ガラス基板などの絶縁性
透明基板１上に所定形状の保持容量用画素電極２が設け
られている。この保持容量用画素電極２は、例えば膜厚
が５０ｎｍのＷＳｉ膜からなる。この保持容量用画素電
極２上には保持容量用誘電膜３が設けられている。この
保持容量用誘電膜３は例えば膜厚が６０ｎｍのＳｉＯ2
膜からなる。この保持容量用誘電膜３上には、表示領域
を横断するようにパターンニングされた保持容量配線４
が設けられている。この保持容量配線４は例えば膜厚が
２００ｎｍのＷＳｉ膜からなる。この保持容量配線４と
保持容量用画素電極２との間に保持容量用誘電膜３を挟
んだ構造により、保持容量素子が構成されている。
【００３１】また、保持容量配線４を覆うように層間絶
縁膜５が設けられている。この層間絶縁膜５は例えば膜
厚が６００ｎｍのノンドープシリケートガラス（ＮＳ
Ｇ、珪酸ガラス）からなる。保持容量用画素電極２上の
層間絶縁膜５の部分にはコンタクトホール６が設けられ
ている。
縁膜５が設けられている。この層間絶縁膜５は例えば膜
厚が６００ｎｍのノンドープシリケートガラス（ＮＳ
Ｇ、珪酸ガラス）からなる。保持容量用画素電極２上の
層間絶縁膜５の部分にはコンタクトホール６が設けられ
ている。
【００３２】層間絶縁膜５上に、所定形状の薄膜半導体
層７が設けられている。この薄膜半導体層７は例えば膜
厚が７５ｎｍの多結晶Ｓｉからなる。図示は省略する
が、薄膜半導体層７中にはＬＤＤ(Lightly Doped Drai
n) 構造のソース領域およびドレイン領域が形成されて
いる。この薄膜半導体層７上にゲート誘電膜８が設けら
れている。ゲート誘電膜８は例えば膜厚が３０ｎｍのＳ
ｉＯ2 膜からなる。このゲート誘電膜８上にはゲート配
線Ｇが設けられている。ゲート配線Ｇは、例えば膜厚が
１００ｎｍのリン（Ｐ）などの不純物が高濃度にドープ
された多結晶Ｓｉ膜９および例えば膜厚が１００ｎｍの
ＷＳｉ膜１０が順次積層された積層膜からなる。このゲ
ート配線Ｇから構成されるゲート電極とＬＤＤ構造のソ
ース領域およびドレイン領域とにより、画素電極駆動用
の多結晶ＳｉＴＦＴが構成されている。
層７が設けられている。この薄膜半導体層７は例えば膜
厚が７５ｎｍの多結晶Ｓｉからなる。図示は省略する
が、薄膜半導体層７中にはＬＤＤ(Lightly Doped Drai
n) 構造のソース領域およびドレイン領域が形成されて
いる。この薄膜半導体層７上にゲート誘電膜８が設けら
れている。ゲート誘電膜８は例えば膜厚が３０ｎｍのＳ
ｉＯ2 膜からなる。このゲート誘電膜８上にはゲート配
線Ｇが設けられている。ゲート配線Ｇは、例えば膜厚が
１００ｎｍのリン（Ｐ）などの不純物が高濃度にドープ
された多結晶Ｓｉ膜９および例えば膜厚が１００ｎｍの
ＷＳｉ膜１０が順次積層された積層膜からなる。このゲ
ート配線Ｇから構成されるゲート電極とＬＤＤ構造のソ
ース領域およびドレイン領域とにより、画素電極駆動用
の多結晶ＳｉＴＦＴが構成されている。
【００３３】また、薄膜半導体層７およびゲート配線Ｇ
を覆うように層間絶縁膜１１が設けられている。この層
間絶縁膜１１およびゲート誘電膜８の所定部分にコンタ
クトホール１２、１３が形成されているとともに、コン
タクトホール６上の層間絶縁膜１１の部分に開口１４が
設けられている。また、遮光領域における層間絶縁膜１
１上に、コンタクトホール１２を通じ多結晶ＳｉＴＦＴ
のソース領域に接続された信号配線１５が設けられてい
る。また、層間絶縁膜１１上に、コンタクトホール１３
を通じ多結晶ＳｉＴＦＴのドレイン領域に接続された引
き出し電極１６が設けられ、この引き出し電極１６が開
口１４およびコンタクトホール６を通じて保持容量用画
素電極２に接続されている。これらの信号配線１５およ
び引き出し電極１６は、例えば膜厚が４００ｎｍの、Ｓ
ｉを１％含むＡｌ合金からなる。これらの引き出し電極
１６および信号配線１５を覆うように層間絶縁膜１７が
設けられている。この層間絶縁膜１７は、例えばオゾン
（Ｏ3 ）ガスとテトラエチルオキソシラン（ＴＥＯＳ）
を原料ガスとして用いたＣＶＤ法により成膜された膜厚
が４００ｎｍのリンシリケートガラス（リン珪酸ガラ
ス、ＰＳＧ）からなる。層間絶縁膜１７の所定部分にお
ける引き出し電極１６上にはコンタクトホール１８が設
けられている。
を覆うように層間絶縁膜１１が設けられている。この層
間絶縁膜１１およびゲート誘電膜８の所定部分にコンタ
クトホール１２、１３が形成されているとともに、コン
タクトホール６上の層間絶縁膜１１の部分に開口１４が
設けられている。また、遮光領域における層間絶縁膜１
１上に、コンタクトホール１２を通じ多結晶ＳｉＴＦＴ
のソース領域に接続された信号配線１５が設けられてい
る。また、層間絶縁膜１１上に、コンタクトホール１３
を通じ多結晶ＳｉＴＦＴのドレイン領域に接続された引
き出し電極１６が設けられ、この引き出し電極１６が開
口１４およびコンタクトホール６を通じて保持容量用画
素電極２に接続されている。これらの信号配線１５およ
び引き出し電極１６は、例えば膜厚が４００ｎｍの、Ｓ
ｉを１％含むＡｌ合金からなる。これらの引き出し電極
１６および信号配線１５を覆うように層間絶縁膜１７が
設けられている。この層間絶縁膜１７は、例えばオゾン
（Ｏ3 ）ガスとテトラエチルオキソシラン（ＴＥＯＳ）
を原料ガスとして用いたＣＶＤ法により成膜された膜厚
が４００ｎｍのリンシリケートガラス（リン珪酸ガラ
ス、ＰＳＧ）からなる。層間絶縁膜１７の所定部分にお
ける引き出し電極１６上にはコンタクトホール１８が設
けられている。
【００３４】層間絶縁膜１７上には、導電性の上層遮光
膜１９が設けられている。この上層遮光膜１９は、例え
ば膜厚が２５０ｎｍのＴｉ膜からなる。上層遮光膜１９
は、コンタクトホール１８を通じて引き出し電極１６と
接続されている。これらの上層遮光膜１９と引き出し電
極１６および信号配線１５との重ね合わせにより、上方
からの入射光に対して、画素開口領域以外の領域の全て
の遮光がなされている。
膜１９が設けられている。この上層遮光膜１９は、例え
ば膜厚が２５０ｎｍのＴｉ膜からなる。上層遮光膜１９
は、コンタクトホール１８を通じて引き出し電極１６と
接続されている。これらの上層遮光膜１９と引き出し電
極１６および信号配線１５との重ね合わせにより、上方
からの入射光に対して、画素開口領域以外の領域の全て
の遮光がなされている。
【００３５】上層遮光膜１９を覆うように層間絶縁膜２
０が設けられている。この層間絶縁膜２０は、例えばＴ
ＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により
成膜された膜厚が２．５μｍのＮＳＧ膜からなる。上層
遮光膜１９上の所定部分におけるこの層間絶縁膜２０に
はコンタクトホール２１が設けられている。また、層間
絶縁膜２０の表面は、コンタクトホール２１の部分を除
いて、平坦化されている。層間絶縁膜２０上には、この
コンタクトホール２１を通じて上層遮光膜１９と接続さ
れた透明な画素電極２２が設けられている。この画素電
極２２は、例えば膜厚が１４０ｎｍのインジウム錫酸化
物（ＩＴＯ）からなる。
０が設けられている。この層間絶縁膜２０は、例えばＴ
ＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により
成膜された膜厚が２．５μｍのＮＳＧ膜からなる。上層
遮光膜１９上の所定部分におけるこの層間絶縁膜２０に
はコンタクトホール２１が設けられている。また、層間
絶縁膜２０の表面は、コンタクトホール２１の部分を除
いて、平坦化されている。層間絶縁膜２０上には、この
コンタクトホール２１を通じて上層遮光膜１９と接続さ
れた透明な画素電極２２が設けられている。この画素電
極２２は、例えば膜厚が１４０ｎｍのインジウム錫酸化
物（ＩＴＯ）からなる。
【００３６】また、図示省略したが、この画素電極２２
を覆うように配向膜（図示せず）が設けられている。
を覆うように配向膜（図示せず）が設けられている。
【００３７】以上のようにして構成されたＴＦＴ基板
と、図示省略したガラス基板の一主面上に対向電極とし
ての透明電極および液晶の配向膜を順次積層したものと
の間に液晶が封入されて、液晶表示装置が構成されてい
る。
と、図示省略したガラス基板の一主面上に対向電極とし
ての透明電極および液晶の配向膜を順次積層したものと
の間に液晶が封入されて、液晶表示装置が構成されてい
る。
【００３８】図２Ａに、信号配線１５および引き出し電
極１６の形成直後におけるＴＦＴ基板の平面レイアウト
を示す。図２Ａに示すように、この第１の実施形態にお
いては、信号配線１５が互いに平行に設けられている。
隣接する信号配線１５の間の領域には、引き出し電極１
６が設けられている。信号配線１５の長手方向に垂直な
方向にゲート配線Ｇが設けられている。保持容量用画素
電極２が、信号配線１５に沿った部分と引き出し電極１
６に沿った部分とでＬ字型に設けられている。保持容量
配線４（図２中、斜線部）が、その長手方向がこのゲー
ト配線Ｇに平行になるように設けられている。また、保
持容量配線４には薄膜半導体層７の部分を覆う凸形状の
部分と、コンタクトホール６の領域を避ける凹形状の部
分とが設けられている。そして、引き出し電極１６とが
重ならない領域における保持容量配線４の凹形状の領域
に設けられたコンタクトホール６を通じて、引き出し電
極１６と保持容量用画素電極２とが接続されている。
極１６の形成直後におけるＴＦＴ基板の平面レイアウト
を示す。図２Ａに示すように、この第１の実施形態にお
いては、信号配線１５が互いに平行に設けられている。
隣接する信号配線１５の間の領域には、引き出し電極１
６が設けられている。信号配線１５の長手方向に垂直な
方向にゲート配線Ｇが設けられている。保持容量用画素
電極２が、信号配線１５に沿った部分と引き出し電極１
６に沿った部分とでＬ字型に設けられている。保持容量
配線４（図２中、斜線部）が、その長手方向がこのゲー
ト配線Ｇに平行になるように設けられている。また、保
持容量配線４には薄膜半導体層７の部分を覆う凸形状の
部分と、コンタクトホール６の領域を避ける凹形状の部
分とが設けられている。そして、引き出し電極１６とが
重ならない領域における保持容量配線４の凹形状の領域
に設けられたコンタクトホール６を通じて、引き出し電
極１６と保持容量用画素電極２とが接続されている。
【００３９】薄膜半導体層７は、ゲート配線Ｇに重なる
部分と保持容量配線４に重なる部分とにおいてＬ字型に
設けられている。薄膜半導体層７の領域の信号配線１５
と重なった領域の一端にはコンタクトホール１２が形成
されている。このコンタクトホール１２を通じて、薄膜
半導体層７と信号配線１５とが接続されている。薄膜半
導体層７の領域における引き出し電極１６と重なった領
域の他端にはコンタクトホール１３が形成されており、
薄膜半導体層７と引き出し電極１６とがこのコンタクト
ホール１３を通じて接続されている。
部分と保持容量配線４に重なる部分とにおいてＬ字型に
設けられている。薄膜半導体層７の領域の信号配線１５
と重なった領域の一端にはコンタクトホール１２が形成
されている。このコンタクトホール１２を通じて、薄膜
半導体層７と信号配線１５とが接続されている。薄膜半
導体層７の領域における引き出し電極１６と重なった領
域の他端にはコンタクトホール１３が形成されており、
薄膜半導体層７と引き出し電極１６とがこのコンタクト
ホール１３を通じて接続されている。
【００４０】図２Ｂは、画素電極２２の形成後における
ＴＦＴ基板の平面レイアウトを示す。図２Ｂに示すよう
に、互いに平行な隣接した信号配線１５間をまたがり、
引き出し電極１６を重なって、上層遮光膜１９が設けら
れている。上層遮光膜１９と引き出し電極１６との重な
った領域の部分にコンタクトホール１８が形成されてい
る。このコンタクトホール１８を通じて、上層遮光膜１
９と引き出し電極１６とが互いに接続されている。画素
電極２２は、信号配線１５の部分と上層遮光膜１９の部
分とに重なりつつ、信号配線１５および上層遮光膜１９
に覆われていない部分を覆うようにして設けられてい
る。画素電極２２と上層遮光膜１９との重なった領域に
コンタクトホール２１が形成されている。このコンタク
トホール２１を通じて、上層遮光膜１９と画素電極２２
とが接続されている。
ＴＦＴ基板の平面レイアウトを示す。図２Ｂに示すよう
に、互いに平行な隣接した信号配線１５間をまたがり、
引き出し電極１６を重なって、上層遮光膜１９が設けら
れている。上層遮光膜１９と引き出し電極１６との重な
った領域の部分にコンタクトホール１８が形成されてい
る。このコンタクトホール１８を通じて、上層遮光膜１
９と引き出し電極１６とが互いに接続されている。画素
電極２２は、信号配線１５の部分と上層遮光膜１９の部
分とに重なりつつ、信号配線１５および上層遮光膜１９
に覆われていない部分を覆うようにして設けられてい
る。画素電極２２と上層遮光膜１９との重なった領域に
コンタクトホール２１が形成されている。このコンタク
トホール２１を通じて、上層遮光膜１９と画素電極２２
とが接続されている。
【００４１】次に、上述のように構成されたこの第１の
実施形態による液晶表示装置の製造方法の一例について
説明する。
実施形態による液晶表示装置の製造方法の一例について
説明する。
【００４２】まず、図１に示すように、絶縁性透明基板
１上に、例えばＣＶＤ法により、ＷＳｉ膜を形成した
後、この膜を各画素ごとの島状にパターニングすること
により保持容量用画素電極２を形成する。次に、例えば
ＣＶＤ法により保持容量用画素電極２上にＳｉＯ2 膜か
らなる保持容量用誘電膜３を形成する。この保持容量用
誘電膜３の形成における加熱温度は例えば８００℃であ
る。次に、例えばＣＶＤ法により、全面にＷＳｉ膜を形
成した後、この膜を表示領域を横断するようにパターン
ニングすることにより保持容量配線４を形成する。次
に、全面に、例えば常圧化学気相成長（ＡＰ−ＣＶＤ）
法によりＮＳＧ膜を成膜することによって、層間絶縁膜
５を形成する。
１上に、例えばＣＶＤ法により、ＷＳｉ膜を形成した
後、この膜を各画素ごとの島状にパターニングすること
により保持容量用画素電極２を形成する。次に、例えば
ＣＶＤ法により保持容量用画素電極２上にＳｉＯ2 膜か
らなる保持容量用誘電膜３を形成する。この保持容量用
誘電膜３の形成における加熱温度は例えば８００℃であ
る。次に、例えばＣＶＤ法により、全面にＷＳｉ膜を形
成した後、この膜を表示領域を横断するようにパターン
ニングすることにより保持容量配線４を形成する。次
に、全面に、例えば常圧化学気相成長（ＡＰ−ＣＶＤ）
法によりＮＳＧ膜を成膜することによって、層間絶縁膜
５を形成する。
【００４３】次に、例えば減圧化学気相成長（ＬＰ−Ｃ
ＶＤ）法により層間絶縁膜５上に薄膜Ｓｉ層を形成し、
例えば熱処理を行うことによって結晶粒を成長させた
後、この薄膜Ｓｉ層をパターンニングすることにより、
多結晶Ｓｉからなる薄膜半導体層７を形成する。次に、
薄膜半導体層７表面を酸化した後、全面に例えばホウ素
（Ｂ）などのｐ型不純物を低濃度にイオン注入する。
ＶＤ）法により層間絶縁膜５上に薄膜Ｓｉ層を形成し、
例えば熱処理を行うことによって結晶粒を成長させた
後、この薄膜Ｓｉ層をパターンニングすることにより、
多結晶Ｓｉからなる薄膜半導体層７を形成する。次に、
薄膜半導体層７表面を酸化した後、全面に例えばホウ素
（Ｂ）などのｐ型不純物を低濃度にイオン注入する。
【００４４】次に、例えばＣＶＤ法により薄膜半導体層
７上にＳｉＯ2 膜を成膜することにより、ゲート誘電膜
８を形成する。
７上にＳｉＯ2 膜を成膜することにより、ゲート誘電膜
８を形成する。
【００４５】次に、例えばＬＰ−ＣＶＤ法によりゲート
誘電膜８上に多結晶Ｓｉ膜９を形成した後、例えばＰＯ
Ｃｌ3 ガス中において熱処理を行うことにより、多結晶
Ｓｉ膜９中にＰを拡散させ、低比抵抗化させる。次に、
この多結晶Ｓｉ膜９上に、例えばＣＶＤ法によりＷＳｉ
膜１０を形成する。その後、この多結晶Ｓｉ膜９および
ＷＳｉ膜１０からなる積層膜をゲート配線形状にパター
ニングすることにより、ゲート配線Ｇを形成する。
誘電膜８上に多結晶Ｓｉ膜９を形成した後、例えばＰＯ
Ｃｌ3 ガス中において熱処理を行うことにより、多結晶
Ｓｉ膜９中にＰを拡散させ、低比抵抗化させる。次に、
この多結晶Ｓｉ膜９上に、例えばＣＶＤ法によりＷＳｉ
膜１０を形成する。その後、この多結晶Ｓｉ膜９および
ＷＳｉ膜１０からなる積層膜をゲート配線形状にパター
ニングすることにより、ゲート配線Ｇを形成する。
【００４６】次に、全面にｎ型不純物のＰを低濃度でイ
オン注入する。次に、リソグラフィ工程によりレジスト
パターン（図示せず）を形成することによって、ｐチャ
ネルＭＯＳトランジスタの形成領域と、ｎチャネルＭＯ
Ｓトランジスタの形成領域におけるＬＤＤ形成部とをマ
スクした後、例えばＡｓなどのｎ型不純物を高濃度にイ
オン注入する。これにより、薄膜トランジスタを始めと
するｎチャネルＭＯＳトランジスタにおいて、ＬＤＤ構
造を有するソース／ドレイン領域が形成される。その
後、レジストパターンを除去する。
オン注入する。次に、リソグラフィ工程によりレジスト
パターン（図示せず）を形成することによって、ｐチャ
ネルＭＯＳトランジスタの形成領域と、ｎチャネルＭＯ
Ｓトランジスタの形成領域におけるＬＤＤ形成部とをマ
スクした後、例えばＡｓなどのｎ型不純物を高濃度にイ
オン注入する。これにより、薄膜トランジスタを始めと
するｎチャネルＭＯＳトランジスタにおいて、ＬＤＤ構
造を有するソース／ドレイン領域が形成される。その
後、レジストパターンを除去する。
【００４７】次に、リソグラフィ工程によりレジストパ
ターン（図示せず）を形成することによって、薄膜トラ
ンジスタおよび回路内のｎチャネルＭＯＳトランジスタ
の形成領域をマスクした後、例えばＢなどのｐ型不純物
を高濃度にイオン注入し、回路内のｐチャネルＭＯＳト
ランジスタを形成する。
ターン（図示せず）を形成することによって、薄膜トラ
ンジスタおよび回路内のｎチャネルＭＯＳトランジスタ
の形成領域をマスクした後、例えばＢなどのｐ型不純物
を高濃度にイオン注入し、回路内のｐチャネルＭＯＳト
ランジスタを形成する。
【００４８】次に、Ｏ3 ガスとＴＥＯＳガスとを用いた
ＣＶＤ法により、全面にＰＳＧ膜を成膜することによ
り、層間絶縁膜１１を形成する。その後、高温で熱処理
を行うことにより、ソース領域およびドレイン領域のイ
オン注入領域の結晶性を回復させ、不純物を活性化させ
る。
ＣＶＤ法により、全面にＰＳＧ膜を成膜することによ
り、層間絶縁膜１１を形成する。その後、高温で熱処理
を行うことにより、ソース領域およびドレイン領域のイ
オン注入領域の結晶性を回復させ、不純物を活性化させ
る。
【００４９】次に、表示領域の左右端の保持容量配線４
の部分と、コンタクトホール６の形成領域とに開口を有
するレジストパターンを形成した後、例えばウェットエ
ッチング法により層間絶縁膜１１をエッチングする。こ
れにより、開口１４が形成される。
の部分と、コンタクトホール６の形成領域とに開口を有
するレジストパターンを形成した後、例えばウェットエ
ッチング法により層間絶縁膜１１をエッチングする。こ
れにより、開口１４が形成される。
【００５０】次に、リソグラフィ工程により、表示領域
の左右端の保持容量配線４の部分と、コンタクトホール
６、１２、１３の形成領域に開口を有するレジストパタ
ーンを形成する。次に、このレジストパターンをマスク
として、例えばドライエッチング法によりエッチングを
行う。これにより、薄膜半導体層７上の層間絶縁膜１１
の部分にコンタクトホール１２、１３が形成されるとと
もに、保持容量用画素電極２上の層間絶縁膜５の部分に
コンタクトホール６が形成される。また、図示省略した
が、保持容量配線２、ゲート配線Ｇおよび画素外の回路
の部分に所定のコンタクトホールが形成される。その
後、レジストパターンを除去する。
の左右端の保持容量配線４の部分と、コンタクトホール
６、１２、１３の形成領域に開口を有するレジストパタ
ーンを形成する。次に、このレジストパターンをマスク
として、例えばドライエッチング法によりエッチングを
行う。これにより、薄膜半導体層７上の層間絶縁膜１１
の部分にコンタクトホール１２、１３が形成されるとと
もに、保持容量用画素電極２上の層間絶縁膜５の部分に
コンタクトホール６が形成される。また、図示省略した
が、保持容量配線２、ゲート配線Ｇおよび画素外の回路
の部分に所定のコンタクトホールが形成される。その
後、レジストパターンを除去する。
【００５１】次に、例えばスパッタリング法により、全
面に、Ｓｉを１％含むＡｌ合金（Ａｌ−Ｓｉ合金）膜を
成膜する。次に、リソグラフィ工程により、信号配線１
５および引き出し電極１６の形成領域上と、回路内配線
およびパッド（いずれも図示せず）の形成領域上とにレ
ジストパターン（図示せず）を形成する。次に、このレ
ジストパターンをマスクとして、例えばドライエッチン
グ法によりＡｌ合金膜をパターニングする。これによ
り、信号配線１５および引き出し配線１６を形成すると
ともに、パッドおよび回路内配線を形成する。なお、こ
れらの配線や電極は、Ａｌ−Ｓｉ合金以外にも、Ａｌ−
Ｓｉ−Ｃｕ合金、Ａｌ−Ｃｕ合金などのＡｌ基合金や、
Ｃｕ基合金を用いてもよく、さらには、これらのＡｌ基
合金やＣｕ基合金の下層もしくは上層に、Ｔｉ、Ｔｉ
Ｎ、ＴｉＯＮ、ＷＳｉなどのバリアメタルを設けた多層
構造としてもよい。
面に、Ｓｉを１％含むＡｌ合金（Ａｌ−Ｓｉ合金）膜を
成膜する。次に、リソグラフィ工程により、信号配線１
５および引き出し電極１６の形成領域上と、回路内配線
およびパッド（いずれも図示せず）の形成領域上とにレ
ジストパターン（図示せず）を形成する。次に、このレ
ジストパターンをマスクとして、例えばドライエッチン
グ法によりＡｌ合金膜をパターニングする。これによ
り、信号配線１５および引き出し配線１６を形成すると
ともに、パッドおよび回路内配線を形成する。なお、こ
れらの配線や電極は、Ａｌ−Ｓｉ合金以外にも、Ａｌ−
Ｓｉ−Ｃｕ合金、Ａｌ−Ｃｕ合金などのＡｌ基合金や、
Ｃｕ基合金を用いてもよく、さらには、これらのＡｌ基
合金やＣｕ基合金の下層もしくは上層に、Ｔｉ、Ｔｉ
Ｎ、ＴｉＯＮ、ＷＳｉなどのバリアメタルを設けた多層
構造としてもよい。
【００５２】次に、例えばＯ3 ガスとＴＥＯＳガスとを
用いたＣＶＤ法により、全面にＰＳＧ膜を成膜すること
により、層間絶縁膜１７を形成する。次に、層間絶縁膜
１７上にコンタクトホール１８およびパッドの形成領域
に開口を有するレジストパターン（図示せず）を形成す
る。その後、このレジストパターンをマスクとして、例
えばドライエッチング法により、層間絶縁膜１７を、引
き出し電極１６の表面が露出するまでエッチングする。
これにより、パッドに接続するためのコンタクトホール
が形成されるとともに、引き出し電極１６上にコンタク
トホール１３が形成される。その後、レジストパターン
を除去する。
用いたＣＶＤ法により、全面にＰＳＧ膜を成膜すること
により、層間絶縁膜１７を形成する。次に、層間絶縁膜
１７上にコンタクトホール１８およびパッドの形成領域
に開口を有するレジストパターン（図示せず）を形成す
る。その後、このレジストパターンをマスクとして、例
えばドライエッチング法により、層間絶縁膜１７を、引
き出し電極１６の表面が露出するまでエッチングする。
これにより、パッドに接続するためのコンタクトホール
が形成されるとともに、引き出し電極１６上にコンタク
トホール１３が形成される。その後、レジストパターン
を除去する。
【００５３】次に、例えばスパッタリング法により全面
にＴｉ膜を成膜した後、リソグラフィ工程およびエッチ
ング工程によりこのＴｉ膜を所定形状にパターニングす
ることによって、上層遮光膜１９を形成する。
にＴｉ膜を成膜した後、リソグラフィ工程およびエッチ
ング工程によりこのＴｉ膜を所定形状にパターニングす
ることによって、上層遮光膜１９を形成する。
【００５４】次に、例えばＴＥＯＳガスを用いたプラズ
マＣＶＤ法により、ＮＳＧ膜を成膜することによって、
層間絶縁膜２０を形成する。
マＣＶＤ法により、ＮＳＧ膜を成膜することによって、
層間絶縁膜２０を形成する。
【００５５】次に、リソグラフィ工程により、層間絶縁
膜２０上にコンタクトホール２１の形成領域とパッドの
形成領域とに開口を有するレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、例えばドライエッチング法により層間絶縁膜２０を
エッチングする。これによって、コンタクトホール２１
が形成されるとともに、パッド表面が露出する。その
後、レジストパターンを除去する。
膜２０上にコンタクトホール２１の形成領域とパッドの
形成領域とに開口を有するレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、例えばドライエッチング法により層間絶縁膜２０を
エッチングする。これによって、コンタクトホール２１
が形成されるとともに、パッド表面が露出する。その
後、レジストパターンを除去する。
【００５６】次に、Ｈを４％含んだＮ2 ガス中において
熱処理を行うことにより、トランジスタ特性を向上させ
る。
熱処理を行うことにより、トランジスタ特性を向上させ
る。
【００５７】次に、例えばスパッタリング法により全面
にＩＴＯ膜を成膜した後、このＩＴＯ膜をパターニング
することにより、透明の画素電極２２を形成する。
にＩＴＯ膜を成膜した後、このＩＴＯ膜をパターニング
することにより、透明の画素電極２２を形成する。
【００５８】その後、画素電極２２上に配向膜を形成し
て、ＴＦＴ基板を製造した後、従来公知の方法にしたが
ってプロセスを進め、目的とする液晶表示装置を完成さ
せる。
て、ＴＦＴ基板を製造した後、従来公知の方法にしたが
ってプロセスを進め、目的とする液晶表示装置を完成さ
せる。
【００５９】以上説明したように、この第１の実施形態
によれば、薄膜トランジスタを構成する薄膜半導体層７
の下層に保持容量配線４、保持容量用誘電膜３および保
持容量用画素電極２から構成される保持容量素子を設け
ていることにより、保持容量配線４および保持容量用画
素電極３が、平面的にＴＦＴのゲート配線Ｇなどの他の
配線による制約を受けることがないので、画素間遮光面
積を低減しつつ保持用容量素子の容量形成面積を十分に
確保することができ、その保持容量Ｃs を十分に確保す
ることができる。このため、各画素の薄膜トランジスタ
がオフのときの画素信号電位を安定化することができる
ので、表示画質を向上させることができる。また、保持
容量配線４を、薄膜トランジスタのチャネル形成領域に
対して、平面的に１．０μｍ以上の余裕を有し、各方向
に０．５μｍ以上の幅を有する領域に配置されているこ
とにより、ＴＦＴ基板の裏面側からの光入射に対して、
保持容量用画素電極２および保持容量配線４がＴＦＴに
対する遮光膜として働き、斜め方向から薄膜トランジス
タに入射する光を低減することができるので、光励起電
流に起因した画質の劣化を防止することができ、表示画
質のさらなる向上を図ることができる。したがって、画
素間遮光面積を低減しつつ表示画質の向上を図ることが
できるので、液晶表示装置における高光透過率および高
精細化を実現することができる。
によれば、薄膜トランジスタを構成する薄膜半導体層７
の下層に保持容量配線４、保持容量用誘電膜３および保
持容量用画素電極２から構成される保持容量素子を設け
ていることにより、保持容量配線４および保持容量用画
素電極３が、平面的にＴＦＴのゲート配線Ｇなどの他の
配線による制約を受けることがないので、画素間遮光面
積を低減しつつ保持用容量素子の容量形成面積を十分に
確保することができ、その保持容量Ｃs を十分に確保す
ることができる。このため、各画素の薄膜トランジスタ
がオフのときの画素信号電位を安定化することができる
ので、表示画質を向上させることができる。また、保持
容量配線４を、薄膜トランジスタのチャネル形成領域に
対して、平面的に１．０μｍ以上の余裕を有し、各方向
に０．５μｍ以上の幅を有する領域に配置されているこ
とにより、ＴＦＴ基板の裏面側からの光入射に対して、
保持容量用画素電極２および保持容量配線４がＴＦＴに
対する遮光膜として働き、斜め方向から薄膜トランジス
タに入射する光を低減することができるので、光励起電
流に起因した画質の劣化を防止することができ、表示画
質のさらなる向上を図ることができる。したがって、画
素間遮光面積を低減しつつ表示画質の向上を図ることが
できるので、液晶表示装置における高光透過率および高
精細化を実現することができる。
【００６０】次に、この発明の第２の実施形態による液
晶表示装置について説明する。図３はこの第２の実施形
態による液晶表示装置のＴＦＴ基板の一例を示す。
晶表示装置について説明する。図３はこの第２の実施形
態による液晶表示装置のＴＦＴ基板の一例を示す。
【００６１】図３に示すように、この第２の実施形態に
よる液晶表示装置においては、第１の実施形態と異な
り、層間絶縁膜１７上にその表面が平坦化された層間絶
縁膜３１が設けられている。引き出し電極１６上の層間
絶縁膜３１、１７の部分にコンタクトホール３２が設け
られている。層間絶縁膜３１上には上層遮光膜１９が設
けられており、コンタクトホール３２を通じて引き出し
電極１６と上層遮光膜１９とが接続されている。層間絶
縁膜３１上に上層遮光膜１９を覆うように層間絶縁膜３
３が設けられている。上層遮光膜１９上の層間絶縁膜３
３の部分にはコンタクトホール３４が設けられている。
層間絶縁膜３３上には画素電極２２が設けられており、
コンタクトホール３４を通じて、画素電極２２と上層遮
光膜１９とが接続されている。その他の構成については
第１の実施形態と同様であるので説明を省略する。
よる液晶表示装置においては、第１の実施形態と異な
り、層間絶縁膜１７上にその表面が平坦化された層間絶
縁膜３１が設けられている。引き出し電極１６上の層間
絶縁膜３１、１７の部分にコンタクトホール３２が設け
られている。層間絶縁膜３１上には上層遮光膜１９が設
けられており、コンタクトホール３２を通じて引き出し
電極１６と上層遮光膜１９とが接続されている。層間絶
縁膜３１上に上層遮光膜１９を覆うように層間絶縁膜３
３が設けられている。上層遮光膜１９上の層間絶縁膜３
３の部分にはコンタクトホール３４が設けられている。
層間絶縁膜３３上には画素電極２２が設けられており、
コンタクトホール３４を通じて、画素電極２２と上層遮
光膜１９とが接続されている。その他の構成については
第１の実施形態と同様であるので説明を省略する。
【００６２】以上のように構成された液晶表示装置の製
造方法においては、まず、第１の実施形態におけると同
様にして層間絶縁膜１７の形成まで行う。次に、第１の
実施形態とは異なり、層間絶縁膜１７上に層間絶縁膜３
１を形成する。次に、例えばＣＭＰ法により層間絶縁膜
３１表面を平坦化する。次に、リソグラフィ工程および
エッチング工程により、引き出し電極１６上の層間絶縁
膜１７、３１の部分にコンタクトホール３２を形成す
る。次に、例えばスパッタリング法により全面にＴｉ膜
を形成した後、このＴｉ膜をパターニングすることによ
り、上層遮光膜１９を形成する。次に、例えばＣＶＤ法
により、上層遮光膜１９を覆うようにして層間絶縁膜３
１上に層間絶縁膜３３を形成する。次に、上層遮光膜１
９上の層間絶縁膜３３の部分にコンタクトホール３４を
形成する。その後、例えばスパッタリング法により全面
にＩＴＯ膜を成膜した後、このＩＴＯ膜を所定形状にパ
ターニングすることにより、所定形状の画素電極２２を
形成する。液晶表示装置の製造方法におけるその他のプ
ロセスについては第１の実施形態におけると同様である
ので、説明を省略する。
造方法においては、まず、第１の実施形態におけると同
様にして層間絶縁膜１７の形成まで行う。次に、第１の
実施形態とは異なり、層間絶縁膜１７上に層間絶縁膜３
１を形成する。次に、例えばＣＭＰ法により層間絶縁膜
３１表面を平坦化する。次に、リソグラフィ工程および
エッチング工程により、引き出し電極１６上の層間絶縁
膜１７、３１の部分にコンタクトホール３２を形成す
る。次に、例えばスパッタリング法により全面にＴｉ膜
を形成した後、このＴｉ膜をパターニングすることによ
り、上層遮光膜１９を形成する。次に、例えばＣＶＤ法
により、上層遮光膜１９を覆うようにして層間絶縁膜３
１上に層間絶縁膜３３を形成する。次に、上層遮光膜１
９上の層間絶縁膜３３の部分にコンタクトホール３４を
形成する。その後、例えばスパッタリング法により全面
にＩＴＯ膜を成膜した後、このＩＴＯ膜を所定形状にパ
ターニングすることにより、所定形状の画素電極２２を
形成する。液晶表示装置の製造方法におけるその他のプ
ロセスについては第１の実施形態におけると同様である
ので、説明を省略する。
【００６３】この第２の実施形態によれば、薄膜半導体
層７の下層に保持容量素子を設けるようにしていること
により、第１の実施形態と同様の効果を得ることができ
るとともに、平坦化された層間絶縁膜３１上に上層遮光
膜１９を設けるようにしていることにより、上層遮光膜
１９のカバレッジ形状を改善することができ、対向基板
側からの入射光を効率よく遮光することができる。ま
た、信号配線１５と上層遮光膜１９との間の寄生容量を
低減することができる。したがって、この液晶表示装置
における表示画質のさらなる向上を図ることができる。
層７の下層に保持容量素子を設けるようにしていること
により、第１の実施形態と同様の効果を得ることができ
るとともに、平坦化された層間絶縁膜３１上に上層遮光
膜１９を設けるようにしていることにより、上層遮光膜
１９のカバレッジ形状を改善することができ、対向基板
側からの入射光を効率よく遮光することができる。ま
た、信号配線１５と上層遮光膜１９との間の寄生容量を
低減することができる。したがって、この液晶表示装置
における表示画質のさらなる向上を図ることができる。
【００６４】次に、この発明の第３の実施形態による液
晶表示装置について説明する。図４はこの第３の実施形
態による液晶表示装置のＴＦＴ基板の一例を示す。
晶表示装置について説明する。図４はこの第３の実施形
態による液晶表示装置のＴＦＴ基板の一例を示す。
【００６５】図４に示すように、この第３の実施形態に
よる液晶表示装置においては、第１の実施形態とは異な
り、信号配線１５および引き出し電極１６を、Ｓｉを１
％含むＡｌ合金膜４１ａ上に例えばＴｉＮ膜４１ｂを設
けた２層構造とする。そして、これらの信号配線１５お
よび引き出し電極１６を覆うように層間絶縁膜１７が設
けられている。また、層間絶縁膜１７上には上層遮光膜
が設けられておらず、その表面が平坦化された層間絶縁
膜４２が設けられている。引き出し電極１６上の層間絶
縁膜１７、４２の部分にコンタクトホール４３が形成さ
れている。層間絶縁膜４２上に画素電極２２が設けられ
ている。画素電極２２と引き出し電極１６とはコンタク
トホール４３を通じて接続されている。また、図示は省
略するが、第１の実施形態におけるＴＦＴ基板の上層遮
光膜１９に対応する画素間遮光領域は、ＴＦＴ基板の上
方の液晶層を介した対向基板中に設けられている。液晶
表示装置のその他の構成については第１の実施形態にお
けると同様であるので、説明を省略する。
よる液晶表示装置においては、第１の実施形態とは異な
り、信号配線１５および引き出し電極１６を、Ｓｉを１
％含むＡｌ合金膜４１ａ上に例えばＴｉＮ膜４１ｂを設
けた２層構造とする。そして、これらの信号配線１５お
よび引き出し電極１６を覆うように層間絶縁膜１７が設
けられている。また、層間絶縁膜１７上には上層遮光膜
が設けられておらず、その表面が平坦化された層間絶縁
膜４２が設けられている。引き出し電極１６上の層間絶
縁膜１７、４２の部分にコンタクトホール４３が形成さ
れている。層間絶縁膜４２上に画素電極２２が設けられ
ている。画素電極２２と引き出し電極１６とはコンタク
トホール４３を通じて接続されている。また、図示は省
略するが、第１の実施形態におけるＴＦＴ基板の上層遮
光膜１９に対応する画素間遮光領域は、ＴＦＴ基板の上
方の液晶層を介した対向基板中に設けられている。液晶
表示装置のその他の構成については第１の実施形態にお
けると同様であるので、説明を省略する。
【００６６】以上のように構成された第３の実施形態に
よる液晶表示装置の製造方法においては、まず、第１の
実施形態におけると同様にして層間絶縁膜１１の形成ま
で行う。その後、開口１４およびコンタクトホール６、
１２、１３を順次形成する。次に、例えばスパッタリン
グ法により、全面にＳｉを１％含むＡｌ合金膜４１ａを
形成した後、Ａｌ合金膜４１ａ上にＴｉＮ膜４１ｂを形
成する。次に、このＴｉＮ膜４１ｂおよびＡｌ合金膜４
１ａからなる積層膜を所定形状にパターニングすること
により、信号配線１５および引き出し電極１６を形成す
る。次に、これらの信号配線１５および引き出し電極１
６を覆うようにして、全面に層間絶縁膜１７を形成す
る。次に、例えばＣＶＤ法により、層間絶縁膜１７上に
層間絶縁膜４２を形成する。その後、例えばＣＭＰ法に
よりその表面を研磨することにより平坦化する。次に、
リソグラフィ工程およびエッチング工程により、引き出
し電極１６上の層間絶縁膜１７、４２の部分を、ＴｉＮ
膜４１ｂの表面が露出するまでエッチングすることによ
り、コンタクトホール４３を形成する。次に、層間絶縁
膜４２上の全面に、例えばスパッタリング法により、コ
ンタクトホール４３を通じ引き出し電極１６と電気的に
接続するようにして、例えばＩＴＯ膜を形成する。その
後、このＩＴＯ膜を所定形状にパターニングすることに
より、画素電極２２を形成する。液晶表示装置の製造方
法におけるその他のプロセスに関しては、第１の実施形
態におけると同様であるので、説明を省略する。
よる液晶表示装置の製造方法においては、まず、第１の
実施形態におけると同様にして層間絶縁膜１１の形成ま
で行う。その後、開口１４およびコンタクトホール６、
１２、１３を順次形成する。次に、例えばスパッタリン
グ法により、全面にＳｉを１％含むＡｌ合金膜４１ａを
形成した後、Ａｌ合金膜４１ａ上にＴｉＮ膜４１ｂを形
成する。次に、このＴｉＮ膜４１ｂおよびＡｌ合金膜４
１ａからなる積層膜を所定形状にパターニングすること
により、信号配線１５および引き出し電極１６を形成す
る。次に、これらの信号配線１５および引き出し電極１
６を覆うようにして、全面に層間絶縁膜１７を形成す
る。次に、例えばＣＶＤ法により、層間絶縁膜１７上に
層間絶縁膜４２を形成する。その後、例えばＣＭＰ法に
よりその表面を研磨することにより平坦化する。次に、
リソグラフィ工程およびエッチング工程により、引き出
し電極１６上の層間絶縁膜１７、４２の部分を、ＴｉＮ
膜４１ｂの表面が露出するまでエッチングすることによ
り、コンタクトホール４３を形成する。次に、層間絶縁
膜４２上の全面に、例えばスパッタリング法により、コ
ンタクトホール４３を通じ引き出し電極１６と電気的に
接続するようにして、例えばＩＴＯ膜を形成する。その
後、このＩＴＯ膜を所定形状にパターニングすることに
より、画素電極２２を形成する。液晶表示装置の製造方
法におけるその他のプロセスに関しては、第１の実施形
態におけると同様であるので、説明を省略する。
【００６７】また、この第３の実施形態の他の例とし
て、薄膜半導体層７上の層間絶縁膜１１、１７、４２の
部分にコンタクトホール（図示せず）を設け、このコン
タクトホールを通じて画素電極２２と薄膜半導体層７と
を直接接続することも可能である。
て、薄膜半導体層７上の層間絶縁膜１１、１７、４２の
部分にコンタクトホール（図示せず）を設け、このコン
タクトホールを通じて画素電極２２と薄膜半導体層７と
を直接接続することも可能である。
【００６８】この第３の実施形態によれば、薄膜半導体
層７の下層に保持容量素子を設けれいることにより、第
１の実施形態と同様の効果を得ることができる。また、
ＴＦＴ基板中に上層遮光膜１９を設けないようにし、引
き出し電極１６と画素電極２２とを直接接続している
が、引き出し電極１６をＳｉを１％含むＡｌ合金膜４１
ａ上にＴｉＮ膜４１ｂを設けた２層構造としていること
により、引き出し電極１６と画素電極２２との間で良好
な電気的接続を確保することができる。
層７の下層に保持容量素子を設けれいることにより、第
１の実施形態と同様の効果を得ることができる。また、
ＴＦＴ基板中に上層遮光膜１９を設けないようにし、引
き出し電極１６と画素電極２２とを直接接続している
が、引き出し電極１６をＳｉを１％含むＡｌ合金膜４１
ａ上にＴｉＮ膜４１ｂを設けた２層構造としていること
により、引き出し電極１６と画素電極２２との間で良好
な電気的接続を確保することができる。
【００６９】次に、この発明の第４の実施形態による液
晶表示装置の一例について説明する。図５はこの第４の
実施形態による液晶表示装置のＴＦＴ基板の一例を示
す。
晶表示装置の一例について説明する。図５はこの第４の
実施形態による液晶表示装置のＴＦＴ基板の一例を示
す。
【００７０】図５に示すように、この第５の実施形態に
よる液晶表示装置においては、第１の実施形態とは異な
り、絶縁性透明基板１上に所定形状の保持容量配線４が
設けられている。保持容量配線４上には保持容量用誘電
膜３を介して保持容量用画素電極２が設けられている。
保持容量用画素電極２上の層間絶縁膜５の部分にコンタ
クトホール６が設けられている。このコンタクトホール
６を通じて保持容量用画素電極２と引き出し電極１６と
が電気的に接続されている。液晶表示装置におけるその
他の構成に関しては第１の実施形態におけると同様であ
るので説明を省略する。
よる液晶表示装置においては、第１の実施形態とは異な
り、絶縁性透明基板１上に所定形状の保持容量配線４が
設けられている。保持容量配線４上には保持容量用誘電
膜３を介して保持容量用画素電極２が設けられている。
保持容量用画素電極２上の層間絶縁膜５の部分にコンタ
クトホール６が設けられている。このコンタクトホール
６を通じて保持容量用画素電極２と引き出し電極１６と
が電気的に接続されている。液晶表示装置におけるその
他の構成に関しては第１の実施形態におけると同様であ
るので説明を省略する。
【００７１】以上のように構成された液晶表示装置の製
造方法においては、まず、第１の実施形態と異なり、例
えばＣＶＤ法により、絶縁性ガラス基板１上に例えば膜
厚が２００ｎｍのＷＳｉ膜、例えば膜厚が６０ｎｍのＳ
ｉＯ2 膜および例えば膜厚が５０ｎｍのＷＳｉ膜を順次
成膜する。次に、リソグラフィ工程およびエッチング工
程により、このＷＳｉ／ＳｉＯ2 ／ＷＳｉ膜からなる積
層膜をパターニングすることにより、保持容量用画素電
極２、保持容量用誘電膜３、保持容量配線４を形成し、
これらからなる保持容量素子を形成する。液晶表示装置
の製造方法におけるその他のプロセスに関しては、第１
の実施形態におけると同様であるので、説明を省略す
る。
造方法においては、まず、第１の実施形態と異なり、例
えばＣＶＤ法により、絶縁性ガラス基板１上に例えば膜
厚が２００ｎｍのＷＳｉ膜、例えば膜厚が６０ｎｍのＳ
ｉＯ2 膜および例えば膜厚が５０ｎｍのＷＳｉ膜を順次
成膜する。次に、リソグラフィ工程およびエッチング工
程により、このＷＳｉ／ＳｉＯ2 ／ＷＳｉ膜からなる積
層膜をパターニングすることにより、保持容量用画素電
極２、保持容量用誘電膜３、保持容量配線４を形成し、
これらからなる保持容量素子を形成する。液晶表示装置
の製造方法におけるその他のプロセスに関しては、第１
の実施形態におけると同様であるので、説明を省略す
る。
【００７２】この第４の実施形態によれば、薄膜半導体
層７の下層に保持容量素子を設けるようにしていること
により、第１の実施形態と同様の効果を得ることができ
る。また、保持容量用画素電極２の下層に保持容量配線
４を設けて、第１の実施形態における保持容量素子と積
層構造を反対にしていることにより、コンタクトホール
６の形成領域を確保するために、保持容量配線４の一部
を除去する必要がなくなる。これにより、保持容量素子
の保持容量面積をさらに増加させることができるので、
その保持容量Ｃs を増加させることができる。
層７の下層に保持容量素子を設けるようにしていること
により、第１の実施形態と同様の効果を得ることができ
る。また、保持容量用画素電極２の下層に保持容量配線
４を設けて、第１の実施形態における保持容量素子と積
層構造を反対にしていることにより、コンタクトホール
６の形成領域を確保するために、保持容量配線４の一部
を除去する必要がなくなる。これにより、保持容量素子
の保持容量面積をさらに増加させることができるので、
その保持容量Ｃs を増加させることができる。
【００７３】次に、この発明の第５の実施形態による液
晶表示装置について説明する。図６はこの第５の実施形
態による液晶表示装置のＴＦＴ基板の一例を示す。
晶表示装置について説明する。図６はこの第５の実施形
態による液晶表示装置のＴＦＴ基板の一例を示す。
【００７４】図６に示すように、この第５の実施形態に
よる液晶表示装置においては、第１の実施形態と異な
り、層間絶縁膜５に形成されたコンタクトホール６を通
じて保持容量用画素電極２に接続された引き出し電極６
１が、ゲート電極Ｇと同様の構造、すなわち多結晶Ｓｉ
膜９とＷＳｉ膜１０との積層膜から構成されている。こ
の引き出し電極６１の一端部は薄膜半導体層７のドレイ
ン領域の部分に接続されている。これにより、薄膜トラ
ンジスタのドレイン領域と保持容量用画素電極２とが電
気的に接続されている。また、層間絶縁膜１１に形成さ
れたコンタクトホール１３を通じて、薄膜半導体層７の
ドレイン領域に、例えばＳｉを１％含むＡｌ合金膜から
なる電極６２が接続されている。液晶表示装置における
その他の構成に関しては、第１の実施形態におけると同
様であるので説明を省略する。
よる液晶表示装置においては、第１の実施形態と異な
り、層間絶縁膜５に形成されたコンタクトホール６を通
じて保持容量用画素電極２に接続された引き出し電極６
１が、ゲート電極Ｇと同様の構造、すなわち多結晶Ｓｉ
膜９とＷＳｉ膜１０との積層膜から構成されている。こ
の引き出し電極６１の一端部は薄膜半導体層７のドレイ
ン領域の部分に接続されている。これにより、薄膜トラ
ンジスタのドレイン領域と保持容量用画素電極２とが電
気的に接続されている。また、層間絶縁膜１１に形成さ
れたコンタクトホール１３を通じて、薄膜半導体層７の
ドレイン領域に、例えばＳｉを１％含むＡｌ合金膜から
なる電極６２が接続されている。液晶表示装置における
その他の構成に関しては、第１の実施形態におけると同
様であるので説明を省略する。
【００７５】以上のように構成された液晶表示装置の製
造方法においては、まず、第１の実施形態と同様にして
薄膜半導体層７上のゲート誘電膜８の形成まで行う。次
に、第１の実施形態と異なり、リソグラフィ工程および
エッチング工程により、保持容量用画素電極２上の層間
絶縁膜５の部分にコンタクトホール６を形成する。次
に、例えばＬＰ−ＣＶＤ法により、全面にＰがドープさ
れた多結晶Ｓｉ膜９とＷＳｉ膜１０とを順次成膜するこ
とにより、積層膜を形成する。次に、この積層膜をゲー
ト配線Ｇの形状、および平面的に薄膜半導体層７のドレ
イン領域に重なりつつ、コンタクトホール６を通じて保
持容量用画素電極２に接続可能な形状にパターニングす
る。これにより、多結晶Ｓｉ膜９とＷＳｉ膜１０との積
層膜からなるゲート配線Ｇおよび引き出し電極６１が形
成される。その後、これらのゲート配線Ｇおよび引き出
し電極６１を覆うように層間絶縁膜１１を形成し、層間
絶縁膜１１の薄膜半導体層７上の部分にコンタクトホー
ル１２、１３を形成する。次に、スパッタリング法によ
りＳｉを１％含むＡｌ合金膜を形成した後、このＡｌ合
金膜を信号配線１５および電極６２の形状にパターニン
グする。これにより、コンタクトホール１２を通じて薄
膜半導体層７のソース領域に接続される信号配線１５が
形成されるとともに、薄膜半導体層７のドレイン領域に
接続される電極６２が形成される。次に、Ｏ3 ガスとＴ
ＥＯＳガスとを用いたＣＶＤ法により、全面にＰＳＧか
らなる層間絶縁膜１７を形成する。この液晶表示装置の
製造方法におけるその他のプロセスに関しては、第１の
実施形態におけると同様であるので、説明を省略する。
造方法においては、まず、第１の実施形態と同様にして
薄膜半導体層７上のゲート誘電膜８の形成まで行う。次
に、第１の実施形態と異なり、リソグラフィ工程および
エッチング工程により、保持容量用画素電極２上の層間
絶縁膜５の部分にコンタクトホール６を形成する。次
に、例えばＬＰ−ＣＶＤ法により、全面にＰがドープさ
れた多結晶Ｓｉ膜９とＷＳｉ膜１０とを順次成膜するこ
とにより、積層膜を形成する。次に、この積層膜をゲー
ト配線Ｇの形状、および平面的に薄膜半導体層７のドレ
イン領域に重なりつつ、コンタクトホール６を通じて保
持容量用画素電極２に接続可能な形状にパターニングす
る。これにより、多結晶Ｓｉ膜９とＷＳｉ膜１０との積
層膜からなるゲート配線Ｇおよび引き出し電極６１が形
成される。その後、これらのゲート配線Ｇおよび引き出
し電極６１を覆うように層間絶縁膜１１を形成し、層間
絶縁膜１１の薄膜半導体層７上の部分にコンタクトホー
ル１２、１３を形成する。次に、スパッタリング法によ
りＳｉを１％含むＡｌ合金膜を形成した後、このＡｌ合
金膜を信号配線１５および電極６２の形状にパターニン
グする。これにより、コンタクトホール１２を通じて薄
膜半導体層７のソース領域に接続される信号配線１５が
形成されるとともに、薄膜半導体層７のドレイン領域に
接続される電極６２が形成される。次に、Ｏ3 ガスとＴ
ＥＯＳガスとを用いたＣＶＤ法により、全面にＰＳＧか
らなる層間絶縁膜１７を形成する。この液晶表示装置の
製造方法におけるその他のプロセスに関しては、第１の
実施形態におけると同様であるので、説明を省略する。
【００７６】この第５の実施形態によれば、薄膜半導体
層７の下層に保持容量素子を設けるようにしていること
により、第１の実施形態と同様の効果を得ることができ
る。
層７の下層に保持容量素子を設けるようにしていること
により、第１の実施形態と同様の効果を得ることができ
る。
【００７７】次に、この発明の第６の実施形態による液
晶表示装置について説明する。図７はこの第６の実施形
態による液晶表示装置のＴＦＴ基板の一例を示す。
晶表示装置について説明する。図７はこの第６の実施形
態による液晶表示装置のＴＦＴ基板の一例を示す。
【００７８】この第６の実施形態による液晶表示装置に
おいては、第５の実施形態と異なり、保持容量用画素電
極２上の層間絶縁膜５の部分に形成されたコンタクトホ
ール６の内部に、例えばＷからなるコンタクトプラグ７
１が埋め込まれている。層間絶縁膜５上にコンタクトプ
ラグ７１と接続されて、多結晶Ｓｉ膜９およびＷＳｉ膜
１０を順次積層した積層膜からなる引き出し電極７２が
設けられている。これによって、保持容量用画素電極２
と引き出し電極７２とが、コンタクトプラグ７１を通じ
て電気的に接続されている。液晶表示装置におけるその
他の構成に関しては、第５の実施形態におけると同様で
あるので説明を省略する。
おいては、第５の実施形態と異なり、保持容量用画素電
極２上の層間絶縁膜５の部分に形成されたコンタクトホ
ール６の内部に、例えばＷからなるコンタクトプラグ７
１が埋め込まれている。層間絶縁膜５上にコンタクトプ
ラグ７１と接続されて、多結晶Ｓｉ膜９およびＷＳｉ膜
１０を順次積層した積層膜からなる引き出し電極７２が
設けられている。これによって、保持容量用画素電極２
と引き出し電極７２とが、コンタクトプラグ７１を通じ
て電気的に接続されている。液晶表示装置におけるその
他の構成に関しては、第５の実施形態におけると同様で
あるので説明を省略する。
【００７９】以上のように構成された液晶表示装置の製
造方法においては、まず、第１の実施形態と同様にし
て、層間絶縁膜５の形成まで行う。次に、第１の実施形
態と異なり、リソグラフィ工程およびエッチング工程に
より、保持容量用画素電極２上の層間絶縁膜５の部分に
コンタクトホール６を形成する。次に、例えばブランケ
ットＷ−ＣＶＤ法により、コンタクトホール６の内部に
埋め込むようにして、全面にＷ膜を成膜する。次に、例
えば三フッ化塩素（ＣｌＦ3 ）ガスをエッチングガスと
して、Ｗ膜のエッチバックを行う。これにより、コンタ
クトホール６の内部にＷからなるコンタクトプラグ７１
が埋め込まれる。次に、第１の実施形態と同様にして、
薄膜半導体層７およびゲート誘電膜８を順次形成する。
次に、例えばＬＰ−ＣＶＤ法により、全面にＰがドープ
された多結晶Ｓｉ膜９とＷＳｉ膜１０とを順次成膜する
ことにより、積層膜を形成する。次に、この積層膜をゲ
ート配線Ｇの形状、およびコンタクトプラグ７１に接続
しつつ、一端部が薄膜半導体層７に重なるような形状に
パターニングする。これにより、多結晶Ｓｉ膜９とＷＳ
ｉ膜１０との積層膜からなるゲート配線Ｇおよび引き出
し電極７２が形成される。その後、これらのゲート配線
Ｇおよび引き出し電極７２を覆うように層間絶縁膜１１
を形成する。この液晶表示装置の製造方法におけるその
他のプロセスに関しては、第１の実施形態におけると同
様であるので、説明を省略する。
造方法においては、まず、第１の実施形態と同様にし
て、層間絶縁膜５の形成まで行う。次に、第１の実施形
態と異なり、リソグラフィ工程およびエッチング工程に
より、保持容量用画素電極２上の層間絶縁膜５の部分に
コンタクトホール６を形成する。次に、例えばブランケ
ットＷ−ＣＶＤ法により、コンタクトホール６の内部に
埋め込むようにして、全面にＷ膜を成膜する。次に、例
えば三フッ化塩素（ＣｌＦ3 ）ガスをエッチングガスと
して、Ｗ膜のエッチバックを行う。これにより、コンタ
クトホール６の内部にＷからなるコンタクトプラグ７１
が埋め込まれる。次に、第１の実施形態と同様にして、
薄膜半導体層７およびゲート誘電膜８を順次形成する。
次に、例えばＬＰ−ＣＶＤ法により、全面にＰがドープ
された多結晶Ｓｉ膜９とＷＳｉ膜１０とを順次成膜する
ことにより、積層膜を形成する。次に、この積層膜をゲ
ート配線Ｇの形状、およびコンタクトプラグ７１に接続
しつつ、一端部が薄膜半導体層７に重なるような形状に
パターニングする。これにより、多結晶Ｓｉ膜９とＷＳ
ｉ膜１０との積層膜からなるゲート配線Ｇおよび引き出
し電極７２が形成される。その後、これらのゲート配線
Ｇおよび引き出し電極７２を覆うように層間絶縁膜１１
を形成する。この液晶表示装置の製造方法におけるその
他のプロセスに関しては、第１の実施形態におけると同
様であるので、説明を省略する。
【００８０】この第６の実施形態によれば、薄膜半導体
層７の下層に保持容量素子を設けるようにしていること
により、第１の実施形態および第５の実施形態と同様の
効果を得ることができる。また、引き出し電極７２と保
持容量用画素電極２とをコンタクトプラグ７１を介して
接続するようにしていることにより、引き出し電極７２
のカバレッジ形状をより改善することができる。
層７の下層に保持容量素子を設けるようにしていること
により、第１の実施形態および第５の実施形態と同様の
効果を得ることができる。また、引き出し電極７２と保
持容量用画素電極２とをコンタクトプラグ７１を介して
接続するようにしていることにより、引き出し電極７２
のカバレッジ形状をより改善することができる。
【００８１】次に、この発明の第７の実施形態による液
晶表示装置について説明する。図８はこの第７の実施形
態による液晶表示装置の平面レイアウトの一例を示す。
晶表示装置について説明する。図８はこの第７の実施形
態による液晶表示装置の平面レイアウトの一例を示す。
【００８２】図８に示すように、この第７の実施形態に
よる液晶表示装置においては、第１の実施形態と異な
り、保持容量配線４（図８中、斜線部）を、信号配線１
５に重なる領域で、信号配線１５の長手方向に延長させ
て設けるようにする。すなわち、保持容量配線４は、信
号配線１５および引き出し電極１６の下層かつ重なる領
域で、それらの形状に沿って格子状に設けられている。
この第７の実施形態による液晶表示装置の構成およびそ
の製造方法に関しては第１の実施形態におけると同様で
あるので、説明を省略する。
よる液晶表示装置においては、第１の実施形態と異な
り、保持容量配線４（図８中、斜線部）を、信号配線１
５に重なる領域で、信号配線１５の長手方向に延長させ
て設けるようにする。すなわち、保持容量配線４は、信
号配線１５および引き出し電極１６の下層かつ重なる領
域で、それらの形状に沿って格子状に設けられている。
この第７の実施形態による液晶表示装置の構成およびそ
の製造方法に関しては第１の実施形態におけると同様で
あるので、説明を省略する。
【００８３】この第７の実施形態によれば、第１の実施
形態と同様の効果を得ることができるとともに、保持容
量配線４を、信号配線１５の下層でかつ重なる領域に、
信号配線１５の長手方向に延長した形状、すなわち格子
状に形成していることにより、保持容量面積をさらに増
加させることができるので、より信頼性の高い液晶表示
装置を得ることができる。
形態と同様の効果を得ることができるとともに、保持容
量配線４を、信号配線１５の下層でかつ重なる領域に、
信号配線１５の長手方向に延長した形状、すなわち格子
状に形成していることにより、保持容量面積をさらに増
加させることができるので、より信頼性の高い液晶表示
装置を得ることができる。
【００８４】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００８５】例えば、上述の実施形態において挙げた数
値、構造、形状、材料、プロセスなどはあくまでも例に
過ぎず、必要に応じてこれと異なる数値、構造、形状、
材料、プロセスなどを用いてもよい。
値、構造、形状、材料、プロセスなどはあくまでも例に
過ぎず、必要に応じてこれと異なる数値、構造、形状、
材料、プロセスなどを用いてもよい。
【００８６】また、上述の第１の実施形態においては、
保持容量用誘電膜３として、ＳｉＯ 2 膜を用いている
が、保持容量用誘電膜３として、ＳｉＮ膜や、ＳｉＯ2
／ＳｉＮ／ＳｉＯ2 膜などを用いることも可能である。
保持容量用誘電膜３として、ＳｉＯ 2 膜を用いている
が、保持容量用誘電膜３として、ＳｉＮ膜や、ＳｉＯ2
／ＳｉＮ／ＳｉＯ2 膜などを用いることも可能である。
【００８７】また、上述の第１の実施形態においては、
保持容量用画素電極２および保持容量配線４としてＷＳ
ｉ膜を用いているが、これらの保持容量用画素電極２お
よび保持容量配線４として、不純物をドープした多結晶
Ｓｉ膜を用いることも可能である。また、ゲート配線Ｇ
を多結晶Ｓｉ膜９上にＷＳｉ膜１０を設けた積層膜とし
ているが、多結晶Ｓｉ膜９上に設ける膜として、Ｗ膜、
Ｍｏ膜、Ｔａ膜、Ｃｒ膜およびＴｉ膜を用いることが可
能である。また、これらのシリサイド膜や合金膜を用い
ることも可能である。
保持容量用画素電極２および保持容量配線４としてＷＳ
ｉ膜を用いているが、これらの保持容量用画素電極２お
よび保持容量配線４として、不純物をドープした多結晶
Ｓｉ膜を用いることも可能である。また、ゲート配線Ｇ
を多結晶Ｓｉ膜９上にＷＳｉ膜１０を設けた積層膜とし
ているが、多結晶Ｓｉ膜９上に設ける膜として、Ｗ膜、
Ｍｏ膜、Ｔａ膜、Ｃｒ膜およびＴｉ膜を用いることが可
能である。また、これらのシリサイド膜や合金膜を用い
ることも可能である。
【００８８】
【発明の効果】以上説明したように、この発明によれ
ば、保持容量素子を、薄膜トランジスタを構成する薄膜
半導体層の下層に設けるようにしていることにより、保
持容量素子の設計自由度を向上させることができるの
で、保持容量面積を確保しつつ画素間遮光領域を縮小さ
せることができ、これによって、高光透過率で高精細化
された液晶表示装置を得ることができる。
ば、保持容量素子を、薄膜トランジスタを構成する薄膜
半導体層の下層に設けるようにしていることにより、保
持容量素子の設計自由度を向上させることができるの
で、保持容量面積を確保しつつ画素間遮光領域を縮小さ
せることができ、これによって、高光透過率で高精細化
された液晶表示装置を得ることができる。
【図１】この発明の第１の実施形態による液晶表示装置
のＴＦＴ基板を示す断面図である。
のＴＦＴ基板を示す断面図である。
【図２】この発明の第１の実施形態による液晶表示装置
のＴＦＴ基板における平面レイアウトを示す平面図であ
る。
のＴＦＴ基板における平面レイアウトを示す平面図であ
る。
【図３】この発明の第２の実施形態による液晶表示装置
のＴＦＴ基板を示す断面図である。
のＴＦＴ基板を示す断面図である。
【図４】この発明の第３の実施形態による液晶表示装置
のＴＦＴ基板を示す断面図である。
のＴＦＴ基板を示す断面図である。
【図５】この発明の第４の実施形態による液晶表示装置
のＴＦＴ基板を示す断面図である。
のＴＦＴ基板を示す断面図である。
【図６】この発明の第５の実施形態による液晶表示装置
のＴＦＴ基板を示す断面図である。
のＴＦＴ基板を示す断面図である。
【図７】この発明の第６の実施形態による液晶表示装置
のＴＦＴ基板を示す断面図である。
のＴＦＴ基板を示す断面図である。
【図８】この発明の第７の実施形態による液晶表示装置
のＴＦＴ基板における平面レイアウトを示す平面図であ
る。
のＴＦＴ基板における平面レイアウトを示す平面図であ
る。
【図９】従来技術による液晶表示装置を示すブロック図
である。
である。
【図１０】従来技術による液晶表示装置を示す断面図で
ある。
ある。
【図１１】従来技術による液晶表示装置の平面レイアウ
トを示す平面図である。
トを示す平面図である。
１・・・絶縁性透明基板、２・・・保持容量用画素電
極、３・・・保持容量用誘電膜、４・・・保持容量配
線、６、１２、１３、１８、２１、３２、３４、４３・
・・コンタクトホール、７・・・薄膜半導体層、１６、
６１、７２・・・引き出し電極、１９・・・上層遮光
膜、２２・・・画素電極、Ｇ・・・ゲート配線
極、３・・・保持容量用誘電膜、４・・・保持容量配
線、６、１２、１３、１８、２１、３２、３４、４３・
・・コンタクトホール、７・・・薄膜半導体層、１６、
６１、７２・・・引き出し電極、１９・・・上層遮光
膜、２２・・・画素電極、Ｇ・・・ゲート配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA26 JB66 JB69 KA03 KA04 KA05 KA07 KA08 KA18 KA22 KB04 KB13 KB25 MA05 MA07 MA13 MA18 NA07 5C094 AA05 AA10 BA03 BA43 CA19 DA15 EA04 FB19 JA08 5F110 AA30 BB01 CC02 DD03 DD11 DD24 DD30 EE04 EE05 EE09 EE14 EE15 EE45 FF02 FF29 GG02 GG04 GG12 GG13 GG15 GG32 GG47 GG52 HJ01 HJ13 HL06 HL09 HL11 HL23 HM15 HM18 NN22 NN25 NN35 NN46 NN54 NN55 NN72 NN73 NN77 QQ19
Claims (14)
- 【請求項１】 基板上に、画素電極の駆動用の薄膜トラ
ンジスタと保持容量素子とが設けられた液晶表示装置に
おいて、 上記保持容量素子が上記薄膜トランジスタを構成する薄
膜半導体層の下層に設けられていることを特徴とする液
晶表示装置。 - 【請求項２】 上記保持容量素子が、保持容量配線と保
持容量用画素電極との間に保持容量用誘電膜を挟んだ構
造により構成されていることを特徴とする請求項１記載
の液晶表示装置。 - 【請求項３】 上記薄膜トランジスタのソース／ドレイ
ン領域を構成する拡散層と上記保持容量用画素電極とが
電気的に接続されていることを特徴とする請求項２記載
の液晶表示装置。 - 【請求項４】 上記保持容量配線が、平面的に、上記薄
膜トランジスタのチャネル形成領域と重なりつつ覆う領
域に設けられていることを特徴とする請求項２記載の液
晶表示装置。 - 【請求項５】 上記保持容量配線が、一定の電位に設定
可能に構成されていることを特徴とする請求項２記載の
液晶表示装置。 - 【請求項６】 上記保持容量用画素電極が、平面的に、
上記薄膜トランジスタのチャネル形成領域と重なりつつ
覆う領域に設けられていることを特徴とする請求項２記
載の液晶表示装置。 - 【請求項７】 上記保持容量用誘電膜が酸化シリコン
膜、窒化シリコン膜、または酸化シリコン膜と窒化シリ
コン膜との積層膜から構成されていることを特徴とする
請求項２記載の液晶表示装置。 - 【請求項８】 上記保持容量用誘電膜の膜厚が５ｎｍ以
上３００ｎｍ以下であることを特徴とする請求項２記載
の液晶表示装置。 - 【請求項９】 上記保持容量配線および上記保持容量用
画素電極の少なくとも一方が、タングステン、モリブデ
ン、タンタル、クロム、チタン、ケイ化タングステン、
ケイ化モリブデン、ケイ化タンタル、ケイ化クロム、ケ
イ化チタン、タングステン合金、モリブデン合金、タン
タル合金、クロム合金、チタン合金、または不純物がド
ーピングされたシリコンからなる群より選ばれた材料か
ら構成されることを特徴とする請求項２記載の液晶表示
装置。 - 【請求項１０】 基板上に、画素電極の駆動用の薄膜ト
ランジスタと保持容量素子とが設けられた液晶表示装置
の製造方法において、 上記基板上に上記保持容量素子を形成し、 上記保持容量素子の上層に層間絶縁膜を介して上記薄膜
トランジスタを形成するようにしたことを特徴とする液
晶表示装置の製造方法。 - 【請求項１１】 上記基板上に保持容量用画素電極、保
持容量用誘電膜および保持容量配線を順次形成すること
により、上記保持容量素子を形成するようにしたことを
特徴とする請求項１０記載の液晶表示装置の製造方法。 - 【請求項１２】 上記保持容量用画素電極上に層間絶縁
膜を形成し、上記層間絶縁膜上に薄膜半導体層を形成
し、上記薄膜半導体層上にゲート誘電膜を介してゲート
配線を形成するようにしたことを特徴とする請求項１１
記載の液晶表示装置の製造方法。 - 【請求項１３】 ゲート配線を形成するとともに、上記
薄膜トランジスタにおける拡散層と上記保持容量用画素
電極とを接続する導電層を形成するようにしたことを特
徴とする請求項１１記載の液晶表示装置の製造方法。 - 【請求項１４】 信号配線を形成するとともに、上記薄
膜トランジスタにおける拡散層と上記保持容量用画素電
極とを接続する導電層を形成するようにしたことを特徴
とする請求項１１記載の液晶表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24399099A JP4403329B2 (ja) | 1999-08-30 | 1999-08-30 | 液晶表示装置の製造方法 |
| KR1020000039807A KR100670965B1 (ko) | 1999-08-30 | 2000-07-12 | 액정 표시 장치 및 그 제조 방법 |
| US09/641,622 US6661476B1 (en) | 1999-08-30 | 2000-08-18 | Liquid crystal display device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24399099A JP4403329B2 (ja) | 1999-08-30 | 1999-08-30 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001066638A true JP2001066638A (ja) | 2001-03-16 |
| JP4403329B2 JP4403329B2 (ja) | 2010-01-27 |
Family
ID=17112083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24399099A Expired - Fee Related JP4403329B2 (ja) | 1999-08-30 | 1999-08-30 | 液晶表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6661476B1 (ja) |
| JP (1) | JP4403329B2 (ja) |
| KR (1) | KR100670965B1 (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001249362A (ja) * | 1999-12-27 | 2001-09-14 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置 |
| JP2003066487A (ja) * | 2001-08-29 | 2003-03-05 | Sony Corp | 液晶表示装置およびその製造方法 |
| US6680488B2 (en) | 2001-04-20 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2004140329A (ja) * | 2002-08-19 | 2004-05-13 | Seiko Epson Corp | 基板装置及びその製造方法、電気光学装置及び電子機器 |
| JP2005115104A (ja) * | 2003-10-09 | 2005-04-28 | Sharp Corp | 素子基板およびその製造方法 |
| US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US6927809B2 (en) | 2002-10-31 | 2005-08-09 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| JP2005227355A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
| WO2005114315A1 (en) * | 2004-04-23 | 2005-12-01 | Iljin Display Co., Ltd. | Liquid crystal panel using thin film transistor and manufacturing method of the same |
| JP2006178235A (ja) * | 2004-12-22 | 2006-07-06 | Nec Corp | 薄膜トランジスタアレイ基板及び液晶表示装置 |
| JP2006243753A (ja) * | 2006-05-19 | 2006-09-14 | Seiko Epson Corp | 基板装置、電気光学装置及び電子機器 |
| KR100629734B1 (ko) * | 2002-01-08 | 2006-09-29 | 일진디스플레이(주) | 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법 |
| JP2007025611A (ja) * | 2005-06-17 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| US7193663B2 (en) | 2002-10-31 | 2007-03-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2007240927A (ja) * | 2006-03-09 | 2007-09-20 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| WO2012063910A1 (ja) * | 2010-11-11 | 2012-05-18 | シャープ株式会社 | 液晶表示装置 |
| JP2014197199A (ja) * | 2014-05-02 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
| US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| JP2016042591A (ja) * | 2010-05-21 | 2016-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018159938A (ja) * | 2018-06-04 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2019012855A (ja) * | 2013-10-22 | 2019-01-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10564497B2 (en) | 2017-12-26 | 2020-02-18 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP7505184B2 (ja) | 2019-12-16 | 2024-06-25 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4689806B2 (ja) | 2000-09-28 | 2011-05-25 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| JP2002202527A (ja) * | 2000-12-28 | 2002-07-19 | Nec Corp | アクティブマトリクス型液晶表示装置 |
| JP4647843B2 (ja) * | 2001-06-28 | 2011-03-09 | 株式会社日立製作所 | 液晶表示装置 |
| JP4305811B2 (ja) * | 2001-10-15 | 2009-07-29 | 株式会社日立製作所 | 液晶表示装置、画像表示装置およびその製造方法 |
| JP2005283690A (ja) * | 2004-03-29 | 2005-10-13 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP4646539B2 (ja) * | 2004-03-29 | 2011-03-09 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
| KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8040444B2 (en) * | 2005-06-03 | 2011-10-18 | Samsung Electronics Co., Ltd. | Display device, method of manufacturing the same and mask for manufacturing the same |
| JP4179393B2 (ja) * | 2006-09-14 | 2008-11-12 | エプソンイメージングデバイス株式会社 | 表示装置及びその製造方法 |
| KR101427707B1 (ko) * | 2008-02-21 | 2014-08-11 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판 및 그의 제조 방법 |
| TWI467301B (zh) | 2012-10-24 | 2015-01-01 | Au Optronics Corp | 顯示面板 |
| CN107910301B (zh) * | 2017-11-23 | 2020-08-04 | 合肥鑫晟光电科技有限公司 | 显示基板的制作方法、显示基板及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| TW374860B (en) * | 1996-04-30 | 1999-11-21 | Matsushita Electric Ind Co Ltd | Active matrix liquid crystal display for projection |
| JP3708637B2 (ja) * | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3980167B2 (ja) * | 1998-04-07 | 2007-09-26 | 株式会社日立製作所 | Ｔｆｔ電極基板 |
-
1999
- 1999-08-30 JP JP24399099A patent/JP4403329B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-12 KR KR1020000039807A patent/KR100670965B1/ko not_active IP Right Cessation
- 2000-08-18 US US09/641,622 patent/US6661476B1/en not_active Expired - Fee Related
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001249362A (ja) * | 1999-12-27 | 2001-09-14 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置 |
| US6680488B2 (en) | 2001-04-20 | 2004-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8575696B2 (en) | 2001-06-01 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US9219157B2 (en) | 2001-06-01 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US7214986B2 (en) | 2001-06-01 | 2007-05-08 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US9362410B2 (en) | 2001-06-01 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US10854636B2 (en) | 2001-07-27 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| JP2003066487A (ja) * | 2001-08-29 | 2003-03-05 | Sony Corp | 液晶表示装置およびその製造方法 |
| KR100629734B1 (ko) * | 2002-01-08 | 2006-09-29 | 일진디스플레이(주) | 고온 폴리 실리콘 액정 디스플레이 패널 및 그 제조방법 |
| US7119391B2 (en) | 2002-08-19 | 2006-10-10 | Seiko Epson Corporation | System and method of manufacturing a substrate device |
| JP2004140329A (ja) * | 2002-08-19 | 2004-05-13 | Seiko Epson Corp | 基板装置及びその製造方法、電気光学装置及び電子機器 |
| US7193663B2 (en) | 2002-10-31 | 2007-03-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US6927809B2 (en) | 2002-10-31 | 2005-08-09 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| US7317497B2 (en) | 2002-10-31 | 2008-01-08 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2005115104A (ja) * | 2003-10-09 | 2005-04-28 | Sharp Corp | 素子基板およびその製造方法 |
| JP2005227355A (ja) * | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法および電子機器 |
| WO2005114315A1 (en) * | 2004-04-23 | 2005-12-01 | Iljin Display Co., Ltd. | Liquid crystal panel using thin film transistor and manufacturing method of the same |
| JP2006178235A (ja) * | 2004-12-22 | 2006-07-06 | Nec Corp | 薄膜トランジスタアレイ基板及び液晶表示装置 |
| JP2007025611A (ja) * | 2005-06-17 | 2007-02-01 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| JP2007240927A (ja) * | 2006-03-09 | 2007-09-20 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2006243753A (ja) * | 2006-05-19 | 2006-09-14 | Seiko Epson Corp | 基板装置、電気光学装置及び電子機器 |
| JP2016042591A (ja) * | 2010-05-21 | 2016-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017195398A (ja) * | 2010-05-21 | 2017-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2019204966A (ja) * | 2010-05-21 | 2019-11-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021177560A (ja) * | 2010-05-21 | 2021-11-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022177063A (ja) * | 2010-05-21 | 2022-11-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2012063910A1 (ja) * | 2010-11-11 | 2012-05-18 | シャープ株式会社 | 液晶表示装置 |
| JP2019012855A (ja) * | 2013-10-22 | 2019-01-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014197199A (ja) * | 2014-05-02 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
| US10564497B2 (en) | 2017-12-26 | 2020-02-18 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2018159938A (ja) * | 2018-06-04 | 2018-10-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP7505184B2 (ja) | 2019-12-16 | 2024-06-25 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4403329B2 (ja) | 2010-01-27 |
| KR20010021069A (ko) | 2001-03-15 |
| US6661476B1 (en) | 2003-12-09 |
| KR100670965B1 (ko) | 2007-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4403329B2 (ja) | 液晶表示装置の製造方法 | |
| KR100729791B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7205570B2 (en) | Thin film transistor array panel | |
| JP5303119B2 (ja) | 半導体装置 | |
| KR101353269B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US6256077B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps | |
| US6911669B2 (en) | Thin film transistor array panel | |
| US20130222726A1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP4752967B2 (ja) | 多層膜の形成方法及び表示パネルの製造方法 | |
| US20090225251A1 (en) | Liquid Crystal Display Device | |
| KR20020013774A (ko) | 박막 반도체 디바이스 및 액정 디스플레이 유닛과 그 제조방법들 | |
| US8101445B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
| WO2017051791A1 (ja) | 半導体装置およびその製造方法 | |
| US11145679B2 (en) | Method for manufacturing active matrix board | |
| US8362623B2 (en) | Semiconductor device and method for manufacturing the same | |
| WO2018212100A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2019078862A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3463007B2 (ja) | 液晶表示装置 | |
| TWI225705B (en) | Electrostatic discharge protection device and manufacturing method thereof | |
| JP4441299B2 (ja) | 表示装置の製造方法 | |
| JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
| JP2000047254A (ja) | 液晶表示装置 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| JP2000206562A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |