KR100453884B1 - 캐패시터 및 그의 제조 방법 - Google Patents

캐패시터 및 그의 제조 방법 Download PDF

Info

Publication number
KR100453884B1
KR100453884B1 KR1019970041302A KR19970041302A KR100453884B1 KR 100453884 B1 KR100453884 B1 KR 100453884B1 KR 1019970041302 A KR1019970041302 A KR 1019970041302A KR 19970041302 A KR19970041302 A KR 19970041302A KR 100453884 B1 KR100453884 B1 KR 100453884B1
Authority
KR
South Korea
Prior art keywords
capacitor
lower electrode
film
capacitor lower
contact hole
Prior art date
Application number
KR1019970041302A
Other languages
English (en)
Other versions
KR19990018184A (ko
Inventor
박인선
정주혁
호리이
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970041302A priority Critical patent/KR100453884B1/ko
Publication of KR19990018184A publication Critical patent/KR19990018184A/ko
Application granted granted Critical
Publication of KR100453884B1 publication Critical patent/KR100453884B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 신규한 캐패시터 하부전극 구조를 사용하여 산소 확산에 따른 캐패시터 하부전극의 콘택 저항 불량을 방지하는 캐패시터 및 그의 제조 방법에 관한 것으로, 반도체 기판 상에 형성되어 있되, 상기 반도체 기판의 일부가 노출되도록 형성된 콘택홀을 갖는 층간절연막과, 상기 콘택홀의 하부 및 양측벽을 포함하여 상기 콘택홀 양측의 층간절연막의 일부에 연장되어 형성된 배리어막과, 상기 배리어막 상에 형성된 제1 캐패시터 하부전극과, 상기 콘택홀을 채우도록 형성된 절연막 플러그와, 상기 절연막 플러그를 포함하여 상기 제1 캐패시터 하부전극 상에 형성된 제2 캐패시터 하부전극과, 상기 제2 캐패시터 하부전극 상에 형성된 캐패시터 유전체막과, 상기 캐패시터 유전체막 상에 형성된 캐패시터 상부전극을 포함한다. 이와 같은 반도체 장치 및 제조 방법에 의해서, 산소 확산 경로를 구조적으로 증가시킬 수 있고, 산소 확산에 따른 배리어막의 산화 및 배리어막과 실리콘막 사이의 계면 산화를 방지할 수 있으며, 따라서 콘택 저항 불량을 방지할 수 있다.

Description

캐패시터 및 그의 제조 방법
본 발명은 캐패시터 및 그의 제조 방법에 관한 것으로, 좀 더 구체적으로는 배리어막 형성 후 후속 열처리 공정에 의한 배리어막의 산화를 구조적으로 억제하고, 따라서 캐패시터 하부전극과 폴리실리콘막 또는 실리콘막의 콘택 저항 불량을 방지하는 캐패시터 및 그의 제조 방법에 관한 것이다.
최근 메모리 장치를 제작함에 있어서, 고집적 메모리 장치에 대한 연구가 활발히 진행되고 있다. 예를 들면, 일반적인 메모리 장치의 캐패시터 용량을 증가시키기 위해 BST, STO 등과 같은 고유전체를 사용하는 방법과, 비휘발성 메모리 장치를 위해 PZT, PLZT, 그리고 Y1 등의 강유전체를 사용하는 방법 등이 있다.
도1은 종래의 실시예에 따른 강유전체 캐패시터의 구조를 보여주는 단면도이다.
도1을 참조하면, 종래의 실시예에 따른 강유전체 캐패시터의 구조는, 반도체 기판(10) 상에 층간절연막(12)이 형성되어 있고, 상기 층간절연막(12)을 뚫고 상기 반도체 기판(10)과 접속되도록 콘택플러그(14)가 형성되어 있다.
이때, 상기 콘택플러그(14)는, 실리콘막 내지 폴리실리콘막 등으로 형성된다.
상기 콘택플러그(14)를 포함하여 상기 콘택플러그(14) 양측의 층간절연막(12)의 일부 표면상에 배리어막(barrier layer)(16)이 형성되어 있고, 상기 배리어막(16) 상에 캐패시터 하부전극(18) 및 캐패시터 유전체막(20), 그리고 캐패시터 상부전극(22)이 차례로 형성되어 있다.
이때, 상기 배리어막(16)은, 상기 캐패시터 유전체막(20)의 결정화를 위한 열처리 공정 또는 후속 열처리 공정에 의해 상기 캐패시터 하부전극(18)과 상기 콘택플러그(14)가 반응하여 실리사이드(silicide)막이 형성되는 것을 방지하기 위해 사용되며, 일반적으로 TiN 막이 사용된다.
그리고, 상기 캐패시터 전극들(18, 22)의 재료는 귀금속(Ir, Ru, Rh, Pt 등)내지 귀금속 산화물(Ir02, Ru02, Rh0x 등)이 사용된다.
그러나, 상기 캐패시터 전극을 귀금속류의 막질로 형성함으로써 다음과 같은 문제점이 발생된다.
즉, 상기 캐패시터 유전체막(20) 결정화 열처리 공정 또는 후속 열처리 공정시 상기 배리어막(16)이 산화되거나, 산소 확산에 의해 상기 배리어막(16)과 그 하부의 콘택플러그(14) 사이의 계면이 산화되어 콘택 저항 불량을 일으키게 된다.
이때, 상기 TiN 막은 450℃ 이상의 산소(O2) 분위기에서 산화되어 콘택 저항 불량을 발생시킨다.
이에 따라, 상기 콘택 저항 불량을 방지하기 위해 상기 TiN 대신 TiSiN, TaSiN, TaAlN 등과 같이 세 겹의 배리어 금속막(ternary barrier metal layer)을 사용하였으나, 마찬가지로 600℃ 이상의 O2 분위기에서 산화되거나 산소의 확산을 방지하지 못하였다.
상술한 바와 같은 콘택 저항 불량을 방지하기 위해서는 산화에 강하고 산화의 확산을 억제할 수 있는 새로운 배리어막 물질을 사용하는 방법 또는, 상기 콘택 저항 불량을 구조적으로 억제하는 방법 즉, 상기 배리어막으로의 산화 확산 경로를 증가시키는 방법이 요구된다.
이때, 상기 산소 확산 경로를 증가시키는 방법의 하나로서, 상기 캐패시터 하부전극(18)의 두께를 증가시키는 방법이 있으나, 잘 알려진 바와 같이 귀금속류의 식각 공정의 어려움으로 전극 패턴(pattern) 형성이 어렵고 또한, 그 효과가 적은 문제점이 있다.
도2는 종래의 일 실시예에 따른 고유전체 캐패시터의 구조를 보여주는 단면도이고, 도3은 종래의 다른 실시예에 따른 고유전체 캐패시터의 구조를 보여주는 단면도이다.
도2 내지 도3에 있어서, 도1에 도시된 강유전체 캐패시터의 구조와 동일한 기능을 갖는 구성 요소에 대해서는 동일한 참조 번호를 병기한다.
도2를 참조하면, 종래의 일 실시예에 따른 고유전체 캐패시터의 구조는, 반도체 기판(10) 상에 층간절연막(12)이 형성되어 있고, 상기 층간절연막(12)을 뚫고 콘택플러그(14)가 형성되어 있다.
그리고, 상기 콘택플러그(14)를 포함하여 상기 콘택플러그(14) 양측의 층간 절연막(12)의 일부 표면상에 배리어막(24)이 형성되어 있고, 상기 배리어막(24) 상에 캐패시터 하부전극(26)이 형성되어 있다.
상기 배리어막(24)의 양측벽을 감싸도록 절연막 스페이서(28)가 형성되어 있고, 상기 캐패시터 하부전극(26)을 포함하여 상기 절연막 스페이서(28) 그리고 상기 층간절연막(12) 상에 캐패시터 유전체막(30)이 형성되어 있다.
상기 캐패시터 유전체막(30) 상에 캐패시터 상부전극(32)이 형성되어 있다.
이때, 상기 절연막 스페이서(28)는, 상기 강유전체 캐패시터와는 달리 상기 캐패시터 하부전극(26) 및 배리어막(24)에 대한 패턴을 형성한 후 상기 캐패시터 유전체막(30)이 형성되기 때문에, 상기 배리어막(24)의 노출된 양측벽을 통해 유입된 산소에 의한 상기 배리어막(24)의 산화 또는, 상기 배리어막(24)과 콘택플러그(14) 사이의 계면으로의 산소의 확산을 방지하기 위해 사용된다.
그러나, 상기 캐패시터 하부전극(26)을 통해 상기 계면으로 산소가 확산되는 문제는 여전히 남게 된다.
도3에 있어서, 종래의 다른 실시예에 따른 고유전체 캐패시터의 구조는, 상기 일 실시예에 따른 고유전체 캐패시터 구조와는 달리, 배리어막(34)이 상기 층간절연막(12) 내의 상기 콘택플러그(14) 상에 형성되어 있다. 따라서, 상기 절연막 스페이서(28) 효과를 얻을 수 있으나, 상기 배리어막(34)과 층간절연막(12)의 접촉 불량에 따른 리프팅(lifting) 문제와 더불어 집적(integration)이 복잡해지는 문제점이 발생된다.
이때, 캐패시터 하부전극(36)이 상기 배리어막(34)을 포함하여 상기 층간절연막(12) 상에 형성되어 있다. 그리고, 캐패시터 유전체막(38) 및 캐패시터 상부전극(40)이 상기 일 실시예에 따른 고유전체 캐패시터와 마찬가지의 구조로 형성되어 있다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 신규한 캐패시터 하부전극 구조를 사용하여 강유전체막 또는 고유전체막을 사용하는 캐패시터의 배리어막의 산화 및 배리어막과 그 하부의 실리콘막 내지 폴리실리콘막 사이의 계면 산화를 방지할 수 있고, 따라서 콘택 저항 불량을 방지할 수 있는 캐패시터 및 그의 제조 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 캐패시터는, 반도체 기판상에 형성되어 있되, 상기 반도체 기판의 일부가 노출되도록 형성된 콘택홀을 갖는 층간절연막과; 상기 콘택홀의 하부 및 양측벽을 포함하여 상기 콘택홀 양측의 층간절연막의 일부에 연장되어 형성된 배리어막과; 상기 배리어막 상에 형성된 제1 캐패시터 하부전극과; 상기 콘택홀을 채우도록 형성된 절연막 플러그와; 상기 절연막 플러그를 포함하여 상기 제1 캐패시터 하부전극 상에 형성된 제2 캐패시터 하부전극과; 상기 제2 캐패시터 하부전극 상에 형성된 캐패시터 유전체막과; 상기 캐패시터 유전체막 상에 형성된 캐패시터 상부전극을 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 제1 및 제2 캐패시터 하부전극은, Pt, Ir, 그리고 Ru 중 어느 하나이다.
이 장치의 바람직한 실시예에 있어서, 상기 캐패시터 유전체막은, 강유전체막이다.
이 장치의 바람직한 실시예에 있어서, 상기 캐패시터는, 상기 절연막 플러그 및 제1 캐패시터 하부전극과 제2 캐패시터 하부전극 사이에 금속 산화막을 더 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 금속 산화막은, Ir02, Ru02, 그리고 Rh02 중 어느 하나이다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 캐패시터는 반도체 기판상에 형성되어 있되, 상기 반도체 기판의 일부가 노출되도록 형성된 콘택홀을 갖는 층간절연막과; 상기 콘택홀의 하부 및 양측벽을 포함하여 상기 콘택홀 양측의 층간절연막의 일부에 연장되어 형성된 배리어막과; 상기 배리어막 상에 형성된 제1 캐패시터 하부전극과; 상기 콘택홀을 채우도록 형성된 절연막 플러그와; 상기 절연막 플라그를 포함하여 상기 제1 캐패시터 하부전극 상에 형성된 제2 캐패시터 하부전극과; 상기 제2 캐패시터 하부전극을 포함하여 상기 층간절연막 상에 형성된 캐패시터 유전체막과; 상기 캐패시터 유전체막 상에 형성된 캐패시터 상부전극을 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 제1 및 제2 캐패시터 하부전극은, Pt, Ir, 그리고 Ru 중 어느 하나이다.
이 장치의 바람직한 실시예에 있어서, 상기 캐패시터 유전체막은, 고유전체막이다.
이 장치의 바람직한 실시예에 있어서, 상기 캐패시터는, 상기 절연막 플러그 및 제1 캐패시터 하부전극과 상기 제2 캐패시터 하부전극 사이에 금속 산화막을 더 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 금속 산화막은, IR02, Ru02, 그리고 Rh02 중 어느 하나이다.
이 장치의 바람작한 실시예에 있어서, 상기 캐패시터는, 상기 배리어막 양측벽에 형성된 산화막 스페이서를 더 포함한다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 캐패시터의 제조 방법은, 반도체 기판 상에 층간절연막을 형성하는 단계와; 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계와; 상기 콘택홀의 하부 및 양측벽을 포함하여 상기 층간절연막 상에 배리어막을 형성하는 단계와; 상기 배리어막 상에 제1 캐패시터 하부전극을 형성하는 단계와; 상기 콘택홀을 채우도록 절연막 플러그를 형성하는 단계와; 상기 절연막 플러그를 포함하여 상기 제1 캐패시터 하부전극 상에 제2 캐패시터 하부전극을 형성하는 단계와; 상기 제2 캐패시터 하부전극 상에 캐패시터 유전체막을 형성하는 단계와; 상기 캐패시터 유전체막 상에 캐패시터 상부전극을 형성하는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 제1 및 제2 캐패시터 하부전극은, Pt, Ir, 그리고 Ru 중 어느 하나이다.
이 방법의 바람직한 실시예에 있어서, 상기 캐패시터의 제조 방법은, 상기 제2 캐패시터 하부전극 형성 전에 상기 절연막 플러그 및 제1 캐패시터 하부전극 상에 금속 산화막을 형성하는 단계를 더 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 금속 산화막은, Ir02, Ru02, 그리고 Rh02 중 어느 하나이다.
이 방법의 바람직한 실시예에 있어서, 상기 캐패시터의 제조 방법은, 상기 캐패시터 유전체막 형성 전에 상기 배리어막 및 제1 캐패시터 하부전극, 그리고 제2 캐패시터 하부전극을 식각하여 상기 콘택홀 양측의 층간절연막의 표면이 노출되도록 하는 단계와; 상기 배리어막의 양측벽에 산화막 스페이서를 형성하는 단계를 더 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 캐패시터 유전체막은, 강유전체막 및 고유전체막 중 어느 하나이다.
본 발명에 의한 캐패시터 및 그의 제조 방법은 배리어막의 산화 및 산소 확산에 의한 배리어막과 실리콘막 내지 폴리실리콘막 사이의 계면 산화를 방지하고, 따라서 콘택 저항 불량을 방지한다.
도5를 참조하면, 본 발명에 따른 신규한 캐패시터 구조는, 콘택홀(contacthole)(103)의 하부 및 양측벽을 포함하여 콘택홀(103) 양측의 층간절연막(102)의 일부에 연장되어 형성된 배리어막(104a)과, 상기 배리어막(104a) 상에 형성된 일 캐패시터 하부전극(106a)과, 상기 콘택홀(103)을 채우도록 형성된 절연막 플러그(108)와, 상기 절연막 플러그(108)를 포함하여 상기 일 캐패시터 하부전극(106a) 상에 형성된 다른 캐패시터 하부전극(110)을 포함한다. 이와 같은 장치에 의해서, 산소 확산 경로가 길어짐에 따라 상기 배리어막(104a)의 산화 및 상기 배리어막(104a)과 그 하부의 실리콘막 내지 폴리실리콘막 사이의 계면 산화를 방지하게 되고, 따라서 콘택 저항 불량을 방지하게 된다.
이하, 도4 내지 도7을 참조하여 본 발명의 실시예를 상세히 설명한다.
도6a 내지 도6d에 있어서, 도4a 내지 도4c에 도시된 캐패시터의 구성 요소와 동일한 기능을 갖는 구성 요서에 대해서는 동일한 참조 번호를 병기한다.
도5는 본 발명의 실시예에 따른 강유전체 캐패시터의 구조를 보여주는 단면도이다.
도5를 참조하면, 본 발명의 실시예에 따른 신규한 강유전체 캐패시터 구조는 반도체 기판(100)과, 층간절연막(102)과, 배리어막(104a)과, 일 캐패시터 하부전극(106a)과, 절연막 플러그(108)와, 다른 캐패시터 하부전극(110)과, 캐패시터 유전체막(112)과, 캐패시터 상부전극(114)을 포함하여 구성된다.
이때, 상기 층간절연막(102)은, 상기 반도체 기판(100) 상에 상기 반도체 기판(100)의 일부가 노출되도록 형성된 콘택홀(103)을 갖는다.
상기 배리어막(104a)은, 상기 콘택홀(103)의 하부 및 양측벽을 포함하여 상기 콘택홀(103) 양측의 층간절연막(102)의 일부에 연장되어 형성되어 있다. 즉, 상기 콘택홀(103)의 내벽을 따라 얇게 형성되어 있되, 상기 콘택홀(103) 양측의 층간절연막(102) 상에 상기 층간절연막(102)과 어느 정도 오버랩(overlap) 되도록 형성되어 있다.
그리고, 상기 일 캐패시터 하부전극(106a)은, 상기 배리어막(104a) 상에 형성되어 있다.
상기 절연막 플러그(108)는, 상기 콘택홀(103)을 채우도록 상기 일 캐패시터 하부전극(106a) 상에 형성되어 있다.
다음, 상기 다른 캐패시터 하부전극(110)은, 상기 절연막 플러그(108) 및 상기 일 캐패시터 하부전극(106a) 상에 형성되어 있다.
이때, 상기 절연막 플러그(108)는, 예를 들어 SiO2 로서 지금까지 알려진 상기 배리어막 물질에 비해 산소 확산 억제 능력이 상대적으로 우수한 특성을 갖는다. 그리고, 상기 캐패시터 하부전극(106a, 110) 구조는 산소의 확산 경로를 증가시킨다.
즉, 종래 캐패시터 구조에 있어서, 산소 확산 경로를 짧은 하부전극의 두께에 의존했던 경우와는 달리, 상기 콘택홀(103) 내벽을 따라 상기 배리어막(104a)과 일 하부전극(106a)을 형성하여 산소 확산 경로를 증가시킴으로써, 후속 열처리 공정에 대한 배리어막(104a)의 마진(margin)을 증가시키게 된다.
상기 일 캐패시터 하부전극(106a)과 다른 캐패시터 하부전극(110)은, Pt 또는 Ir 또는 Ru 등으로 형성하며 이때, 상기 일 캐패시터 하부전극(106a)과 상기 다른 캐패시터 하부전극(110)을 서로 다른 물질로 형성하는 경우, 이들의 상호 반응을 억제하기 위해 상기 절연막 플러그(108)를 포함하여 상기 일 캐패시터 하부전극(106a) 상에 금속 산화막(109a)이 더 형성된 구조로 형성할 수 있다.
상기 금속 산화막은 Ir02 또는 Ru02 또는 Rh0x 등이 사용되며, 상기 절연막 플러그(108)와 상기 다른 캐패시터 하부전극(110)의 접착(adhesion)력을 향상시키는 부수적인 이점도 있다.
이때, 상기 금속 산화막(109a)의 뚜께는 200Å 이하로 얇게 형성한다. 그 이유는, 상기 금속 산화막(109a)을 두껍게 형성하는 경우 후속 열처리시 금속 산화막(109a)으로부터 산소가 분리되어 상기 배리어막(104a)을 산화시키는 문제점이 발생될 수 있기 때문이다.
상기 다른 캐패시터 하부전극(110) 상에 캐패시터 유전체막(112) 및 캐패시터 상부전극(114)이 차례로 형성되어 있다.
이때, 상기 캐패시터 유전체막(112)은, 강유전체막이 사용된다.
상술한 바와 같이 강유전체 캐패시터의 제조 방법은 다음과 같다.
도4a를 참조하면, 반도체 기판(100) 상에 층간절연막(102)을 형성한다. 그리고, 상기 층간절연막(102)을 식각하여 상기 반도체 기판(100)의 상부 표면이 노출되도록 콘택홀(103)을 형성한다.
다음, 상기 콘택홀(103) 내벽 및 상기 콘택홀(103) 양측의 층간절연막(102)의 일부에 배리어막(104a) 및 일 캐패시터 하부전극(106a)을 순차적으로 얇게 형성한다.
도4b에 있어서, 상기 콘택홀(103)을 채우도록 절연막 플러그(108)를 형성한 후, Ar RF 식각 클리닝(etch cleaning) 공정을 수행한다. 이때, 상기 Ar RF 식각 클리닝 공정은, 상기 절연막 플러그(108)와 상기 일 캐패시터 하부전극(106a) 사이의 단차를 줄이게 된다.
이때, 상기 절연막 플러그(108)는, 상기 콘택홀(103)이 오버필(overfill) 되도록 절연막을 형성한 후, 에치 백(etch back) 공정을 수행함으로써 형성된다.
마지막으로, 상기 절연막 플러그(108) 및 일 캐패시터 하부전극(106a) 상에 다른 캐패시터 하부전극(110)을 형성한다. 이어서, 상기 다른 캐패시터 하부전극(110) 상에 캐패시터 유전체막(112) 및 캐패시터 상부전극(114)을 형성한 후, 상기 콘택홀(103) 양측의 상기 층간절연막(102) 상에 형성된 막들을 식각하면 도4c에 도시된 바와 같이, 캐패시터 전극 패턴을 갖는 강유전체 캐패시터가 형성된다.
상기 일 캐패시터 하부전극(106a)과 다른 캐패시터 하부전극(110)은, Pt 또는 Ir 또는 Ru 등으로 형성하며 이때, 상기 일 캐패시터 하부전극(106a)과 상기 다른 캐패시터 하부전극(110)을 서로 다른 물질로 형성하는 경우, 이들의 상호 반응을 억제하기 위해 상기 절연막 플러그(108)를 포함하여 상기 일 캐패시터 하부전극(106a) 상에 금속 산화막(109a)이 더 형성되도록 한다.
상기 금속 산화막은, Ir02 또는 Ru02 또는 Rh0x 등이 사용되며, 상기 절연막 플러그(108)와 상기 다른 캐패시터 하부전극(110)의 접착력을 향상시키는 부수적인 이점을 주게 된다.
이때, 상기 금속 산화막(109a)의 두께는 200Å 이하로 얇게 형성한다. 그 이유는, 상기 금속 산화막(109a)을 두껍게 형성하는 경우 후속 열처리시 금속 산화막(109a)으로부터 산소가 분리되어 상기 배리어막(104a)을 산화시키는 문제점이 발생될 수 있기 때문이다.
상술한 바와 같이 이중막으로 형성되는 캐패시터 하부전극 구조는, 상기 일 캐패시터 하부전극(106a)이 상기 콘택홀(103)의 내벽을 따라 상기 배리어막(104a) 상에 형성되고, 상기 다른 캐패시터 하부전극(110)이 상기 절연막 플러그(108)를 사이에 두고 상기 일 캐패시터 하부전극(106a) 상에 형성되도록 함으로써, 상기 캐패시터 유전체막(112) 결정화 열처리 공정 및 후속 열처리 공정시 상기 배리어막(104a)의 산화를 방지하고, 캐패시터 하부전극(106a, 110)을 통한 산소 확산 경로를 증가시키게 된다.
이로써, 상기 배리어막(104a)의 산화 내지 상기 배리어막(104a)과 실리콘막인 반도체 기판(100) 사이의 계면 산화가 억제된다.
도7을 참조하면, 본 발명의 실시예에 따른 신규한 고유전체 캐패시터의 구조는 반도체 기판(100)과, 층간절연막(102)과, 배리어막(104b)과, 일 캐패시터 하부전극(106b)과, 절연막 플러그(108)와, 다른 캐패시터 하부전극(111)과, 캐패시터 유전체막(113)과, 캐패시터 상부전극(115)을 포함하여 구성된다.
이 경우, 상기 강유전체 캐패시터 구조와 비교하여 상기 캐패시터 유전체막(113) 및 캐패시터 상부전극(115)은, 이미 패터닝(patterning)된 상기 배리어막(104b) 및 캐패시터 하부전극(106b, 111)을 포함하여 상기 층간절연막(102) 상에 순차적으로 형성되어 있다.
이때, 상기 고유전체 캐패시터는 상기 강유전체 캐패시터와 마찬가지로, 캐패시터 하부전극(106b, 111)을 통한 산소 확산은 그 확산 경로의 증가로 억제되나, 상기 배리어막(104b)의 양측이 노출되는 구조를 갖게 되므로, 상기 강유전체 캐패시터에 비해 상대적으로 산소 확산에 대한 충분한 억제 기능이 수행되지 못할 수 있다.
따라서, 종래와 마찬가지로 상기 배리어막(104b)의 양측을 감싸는 형태로 형성되는 절연막 스페이서(도면에 미도시)를 더 포함하여 상기 산소 확산에 따른 콘택 저항 불량이 방지되도록 한다.
그리고, 상기 절연막 플러그(108) 및 일 캐패시터 하부전극(106b)과 상기 다른 캐패시터 하부전극(111) 사이에 상기 강유전체 캐패시터에서와 마찬가지 이유로 금속 산화막(109b)을 더 포함하도록 할 수 있다.
상술한 바와 같은 고유전체 캐패시터의 제조 방법은 다음과 같다.
먼저, 도6a 내지 도6c를 참조하면, 상기 강유전체 캐패시터의 제조 방법과 마찬가지로 상기 다른 캐패시터 하부전극(111)을 형성한 후, 상기 배리어막(104b) 및 일 캐패시터 하부전극(106b), 그리고 다른 캐패시터 하부전극(111)을 식각하여 상기 콘택홀(103) 양측의 층간절연막(102)이 노출되도록 캐패시터 하부전극 패턴을 형성한다.
다음, 상기 캐패시터 하부전극 패턴을 포함하여 상기 층간절연막(102) 상에 캐패시터 유전체막(113) 및 캐패시터 상부전극(115)을 차례로 형성하면 도6d에 도시된 바와 같이, 고유전체 캐패시터가 형성된다.
이때, 종래와 마찬가지로 상기 배리어막(104b)의 양측을 감싸는 형태로 형성되는 절연막 스페이서(도면에 미도시)를 더 형성하여 상기 산소 확산에 따른 콘택 저항 불량이 방지되도록 한다.
그리고, 상기 강유전체 캐패시터의 제조 방법에서와 같이, 상기 일 캐패시터 하부전극(106b)과 다른 캐패시터 하부전극(111)의 물질을 다르게 형성하는 경우, 상기 다른 캐패시터 하부전극(111) 형성 전에 금속 산화막(109b)을 더 형성할 수 있다.
상술한 바와 같은 고유전체 캐패시터 구조는 상기 일 캐패시터 하부전극(106b)이 상기 콘택홀(103)의 내벽을 따라 상기 배리어막(104b) 상에 형성되고, 상기 다른 캐패시터 하부전극(111)이 상기 절연막 플러그(108)를 사이에 두고 상기 일 캐패시터 하부전극(106b) 상에 형성되도록 함으로써, 상기 캐패시터 유전체막(113) 결정화 열처리 공정 및 후속 열처리 공정시 배리어막(104b)의 산화를 방지하고, 캐패시터 하부전극(106b, 111)을 통한 산소 확산 경로를 증가시키게 된다.
본 발명은 콘택홀 내벽을 감싸는 형태로 배리어막 및 캐패시터 하부전극을 형성하여 산소 확산 경로를 구조적으로 증가시킴으로써, 산소 확산에 따른 배리어막의 산화 및 배리어막과 실리콘막 사이의 계면 산화를 방지할 수 있고, 따라서 콘택 저항 불량을 방지할 수 있는 효과가 있다.
도1은 종래의 실시예에 따른 강유전체 캐패시터의 구조를 보여주는 단면도;
도2는 종래의 일 실시예에 따른 고유전체 캐패시터의 구조를 보여주는 단면도;
도3은 종래의 다른 실시예에 따른 고유전체 캐패시터의 구조를 보여주는 단면도;
도4a 내지 도4c는 본 발명의 실시예에 따른 강유전체 캐패시터의 제조 방법을 순차작으로 보여주는 단면도;
도5는 본 발명의 실시예에 따른 강유전체 캐패시터의 구조를 보여주는 단면도;
도6a 내지 도6d는 본 발명의 실시예에 따른 고유전체 캐패시터의 제조 방법을 순차적으로 보여주는 단면도;
도7은 본 발명의 실시예에 따른 고유전체 캐패시터의 구조를 보여주는 단면도.
도면의 주요부분에 대한 부호의 설명
10, 100 : 반도체 기판 12, 102 : 층간절연막
14 : 콘택플러그 14, 24, 34, 104 : 배리어막
18, 26, 36 : 캐패시터 하부전극 28 : 절연막 스페이서
106 : 제1 캐패시터 하부전극 108 : 절연막 플러그
109 : 금속 산화막 110, 111 : 제2 캐패시터 하부전극
20, 30, 38, 112, 113 : 캐패시터 유전체막
22, 32, 40, 114, 115 : 캐패시터 상부전극

Claims (17)

  1. 반도체 기판 상에 형성되어 있되, 상기 반도체 기판의 일부가 노출되도록 형성된 콘택홀을 갖는 층간절연막과; 상기 콘택홀의 하부 및 양측벽을 포함하여 상기 콘택홀 양측의 층간절연막의 일부에 연장되어 형성된 배리어막과; 상기 배리어막 상에 형성된 제1 캐패시터 하부전극과; 상기 콘택홀을 채우도록 형성된 절연막 플러그와; 상기 절연막 플러그를 포함하여 상기 제1 캐패시터 하부전극 상에 형성된 제2 캐패시터 하부전극과; 상기 제2 캐패시터 하부전극 상에 형성된 캐패시터 유전체막과; 상기 캐패시터 유전체막 상에 형성된 캐패시터 상부전극을 포함하는 캐패시터.
  2. 제1항에 있어서, 상기 제1 및 제2 캐패시터 하부전극은, Pt, Ir, 그리고 Ru 중 어느 하나인 캐패시터.
  3. 제1항에 있어서, 상기 캐패시터 유전체막은, 강유전체막인 캐패시터.
  4. 제1항에 있어서, 상기 캐패시터는, 상기 절연막 플러그 및 제1 캐패시터 하부전극과 제2 캐패시터 하부전극 사이에 금속 산화막을 더 포함하는 캐패시터.
  5. 제4항에 있어서, 상기 금속 산화막은, Ir02, Ru02, 그리고 Rh02 중 어느 하나인 캐패시터.
  6. 반도체 기판 상에 형성되어 있되, 상기 반도체 기판의 일부가 노출되도록 형성된 콘택홀을 갖는 층간절연막과; 상기 콘택홀의 하부 및 양측벽을 포함하여 상기 콘택홀 양측의 층간절연막의 일부에 연장되어 형성된 배리어막과; 상기 배리어막 상에 형성된 제1 캐패시터 하부전극과; 상기 콘택홀을 채우도록 형성된 절연막 플러그와; 상기 절연막 플러그를 포함하여 상기 제1 캐패시터 하부전극 상에 형성된 제2 캐패시터 하부전극과; 상기 제2 캐패시터 하부전극을 포함하여 상기 층간절연막 상에 형성된 캐패시터 유전체막과; 상기 캐패시터 유전체막 상에 형성된 캐패시터 상부전극을 포함하는 캐패시터.
  7. 제6항에 있어서, 상기 제1 및 제2 캐패시터 하부전극은, Pt, Ir, 그리고 Ru 중 어느 하나인 캐패시터.
  8. 제6항에 있어서, 상기 캐패시터 유전체막은, 고유전체막인 캐패시터.
  9. 제6항에 있어서, 상기 캐패시터는, 상기 절연막 플러그 및 제1 캐패시터 하부전극과 상기 제2 캐패시터 하부전극 사이에 금속 산화막을 더 포함하는 캐패시터.
  10. 제9항에 있어서, 상기 금속 산화막은, Ir02, Ru02, 그리고 Rh02 중 어느 하나인 캐패시터.
  11. 제6항에 있어서, 상기 캐패시터는, 상기 배리어막 양측벽에 형성된 산화막 스페이서를 더 포함하는 캐패시터.
  12. 반도체 기판 상에 층간절연막을 형성하는 단계와; 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계와; 상기 콘택홀의 하부 및 양측벽을 포함하여 상기 층간절연막 상에 배리어막을 형성하는 단계와; 상기 배리어막 상에 제1 캐패시터 하부전극을 형성하는 단계와; 상기 콘택홀을 채우도록 절연막 플러그를 형성하는 단계와; 상기 절연막 플러그를 포함하여 상기 제1 캐패시터 하부전극 상에 제2 캐패시터 하부전극을 형성하는 단계와; 상기 제2 캐피시터 하부전극 상에 캐패시터 유전체막을 형성하는 단계와; 상기 캐패시터 유전체막 상에 캐패시터 상부전극을 형성하는 단계를 포함하는 캐패시터의 제조 방법.
  13. 제12항에 있어서, 상기 제1 및 제2 캐패시터 하부전극은, Pt, Ir, 그리고 Ru 중 어느 하나인 캐패시터의 제조 방법.
  14. 제12항에 있어서, 상기 캐패시터의 제조 방법은, 상기 제2 캐패시터 하부전극 형성 전에 상기 절연막 플러그 및 제1 캐패시터 하부전극 상에 금속 산화막을 형성하는 단계를 더 포함하는 캐패시터의 제조 방법.
  15. 제14항에 있어서, 상기 금속 산화막은, Ir02, Ru02, 그리고 Rh02 중 어느 하나인 캐패시터의 제조 방법.
  16. 제12항에 있어서, 상기 캐패시터의 제조 방법은, 상기 캐패시터 유전체막 형성 전에 상기 배리어막 및 제1 캐패시터 하부전극, 그리고 제2 캐패시터 하부전극을 식각하여 상기 콘택홀 양측의 층간절연막의 표면이 노출되도록 하는 단계와; 상기 배리어막의 양측벽에 산화막 스페이서를 형성하는 단계를 더 포함하는 캐패시터의 제조 방법.
  17. 제12항 또는 제16항에 있어서, 상기 캐패시터 유전체막은, 강유전체막 및 고유전체막 중 어느 하나인 캐패시터의 제조 방법.
KR1019970041302A 1997-08-26 1997-08-26 캐패시터 및 그의 제조 방법 KR100453884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970041302A KR100453884B1 (ko) 1997-08-26 1997-08-26 캐패시터 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970041302A KR100453884B1 (ko) 1997-08-26 1997-08-26 캐패시터 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990018184A KR19990018184A (ko) 1999-03-15
KR100453884B1 true KR100453884B1 (ko) 2005-09-28

Family

ID=37304862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041302A KR100453884B1 (ko) 1997-08-26 1997-08-26 캐패시터 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100453884B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630667B1 (ko) * 2000-08-25 2006-10-02 삼성전자주식회사 반도체 장치의 커패시터 제조방법
KR100410716B1 (ko) * 2001-03-07 2003-12-18 주식회사 하이닉스반도체 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법
JP4132936B2 (ja) * 2002-04-16 2008-08-13 富士通株式会社 半導体装置の製造方法
KR100800136B1 (ko) * 2002-06-28 2008-02-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100470167B1 (ko) * 2002-11-18 2005-02-07 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072410A (ko) * 1996-04-12 1997-11-07 문정환 반도체 소자의 커패시터 구조 및 제조 방법
KR19980025548A (ko) * 1996-10-02 1998-07-15 구자홍 강유전체를 이용한 커패시터
US5849618A (en) * 1996-01-10 1998-12-15 Lg Semicon Co., Ltd. Method for fabricating capacitor of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849618A (en) * 1996-01-10 1998-12-15 Lg Semicon Co., Ltd. Method for fabricating capacitor of semiconductor device
KR970072410A (ko) * 1996-04-12 1997-11-07 문정환 반도체 소자의 커패시터 구조 및 제조 방법
KR19980025548A (ko) * 1996-10-02 1998-07-15 구자홍 강유전체를 이용한 커패시터

Also Published As

Publication number Publication date
KR19990018184A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
JPH1174473A (ja) 高集積記憶素子およびその製造方法
JP3251912B2 (ja) 強誘電体キャパシタの形成方法
JP2000216350A (ja) 強誘電体記憶素子の製造方法
EP1006582B1 (en) Semiconductor memory device having a hydrogen barrier and method for manufacturing the same
US6210979B1 (en) Method for fabricating ferroelectric capacitor improving adhesive strength between upper electrode and capping layer without polymer in FRAM device
KR100453884B1 (ko) 캐패시터 및 그의 제조 방법
KR100437353B1 (ko) 반도체 장치의 제조 방법
JP4099442B2 (ja) メモリセルのための改良されたコンタクト
US6579753B2 (en) Method of fabricating a semiconductor storage device having a transistor unit and a ferroelectric capacitor
JP3623427B2 (ja) 強誘電体容量を有する半導体装置の製造方法
KR20000047408A (ko) 반도체 장치 및 그 제조 방법
KR100293720B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100289389B1 (ko) 반도체소자의캐패시터제조방법
JP2005311294A (ja) 強誘電体容量素子の製造方法及び強誘電体容量素子
JP3400964B2 (ja) 半導体記憶装置の製造方法
KR100199093B1 (ko) 반도체 소자의 커패시터 제조방법
KR100280805B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100357189B1 (ko) 반도체 소자 및 그 제조 방법
JP2000031428A (ja) 半導体素子のキャパシタ―形成方法
KR100209377B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100280484B1 (ko) 커패시터제조방법
KR100268941B1 (ko) 반도체소자의커패시터제조방법
KR100296916B1 (ko) 반도체 소자의 캐패시터 형성 방법
JP2000208734A (ja) 半導体装置およびその製造方法
KR100326265B1 (ko) 반도체소자의메모리셀및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee