KR970072410A - 반도체 소자의 커패시터 구조 및 제조 방법 - Google Patents
반도체 소자의 커패시터 구조 및 제조 방법 Download PDFInfo
- Publication number
- KR970072410A KR970072410A KR1019960011066A KR19960011066A KR970072410A KR 970072410 A KR970072410 A KR 970072410A KR 1019960011066 A KR1019960011066 A KR 1019960011066A KR 19960011066 A KR19960011066 A KR 19960011066A KR 970072410 A KR970072410 A KR 970072410A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- capacitor
- semiconductor device
- electrode material
- material layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자에 관한 것으로, 불순물 확산 영역을 갖는 반도체 기판과, 상기 반도체 기판에 형성되고 상기 불순물 확산 영역상에 콘택홀을 갖는 절연층과, 콘택홀의 상측 에지를 따라 절연층상에 형성되는 반링(half ring)형상의 제1하부 전극과, 상기 콘택홀을 통해 노출된 기판의 표면, 콘택홀의 벽 및 제1하부전극상에 형성되는 제2하부 전극과, 상기 제1,2하부 전극상에 형성되는 유전체층과, 상기 유전체층상에 형성되는 상부 전극을 포함하여 구성되어 특히 DRAM등의 고집적 소자에서 커패시턴스(Capacitance)를 중대시켜 소자의특성 및 신뢰성을 향상시키는데 적당하도록한 반도체 소자의 커패시터 구조 및 제조 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(g) 내지 (n)은 본 발명의 제1실시예에 따른 고유전막 커패시터의 공정 단면도.
Claims (44)
- 불순물 확산 영역을 갖는 반도체 기판과, 상기 반도체 기판에 형성되고 상기 불순물 확산 영역상에 콘택홀을 갖는 절연층과, 콘택홀의 상측 예지를 따라 절연층산에 형성되는 반링(half ring)형상의 제1하부 전극과, 상기 콘택홀을 통해 노출된 기판의 표면, 콘택홀의 벽 및 제1하부전극상에 형성되는 제2하부 전극과, 상기 제1,2하부 전극상에 형성되는 유전체층과, 상기 유전체층상에 형성되는 상부 전극을 포함하여 구성됨을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제1항에 있어서, 절연층은 서로 다른 식각비를 갖는 물질의 제1,2절연층으로 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제2항에 있어서, 제1절연층은 SiO2를 사용하여 3000Å(±200Å)의 두께로 형성된 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제2항에 있어서, 제2절연층은 Si3N4를 사용하여 300Å(±20Å)의 두께로 형성된 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제1항에 있어서, 상,하부 전극은 Pt로 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제1항에 있어서, 상,하부 전극은 RuO2로 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제5항에 있어서, 콘택홀 내측에 일정 두께로 불순물 확산 영역에 콘택되어 형성되는 베리어 금속층을 더 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제7항에 있어서, 베리어 금속층은 TiN으로 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제1항에 있어서, 상,하부 전극은 폴리 실리콘으로 이루어진 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제5항에 있어서, 유전체층은 고유전율을 갖는 물질로 형성된 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제6항에 있어서, 유전체층은 고유전율을 갖는 물질로 형성된 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제9항에 있어서, 유전체층은 ON(Oxide-Nitride)구조로 형성된 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 소자 격리영역에 필드 산화막이 형성된 반도체 기판상에 게이트 전극 및 게이트 측벽을 형성하는 공정과, 상기 게이트 전극 양측 반도체 기판에 LDD구조의 불순물 확산 영역을 형성하는 공정과, 전면에 제1,2,3,4절연층을 형성하고 상측에 포토레지스트를 도포하고 패터닝하여 상기 제4절연층, 제3절연층 및 제2절연층을 차례대로 식각하여 콘택홀을 형성하는 공정과, 전면에 제1전극 물질층을 형성한 후, 이방성 에칭(Anistropic Etching)으로 상기 콘택홀의 벽면에만 남도록 하여 제1전도성 측벽을 형성하는 공정과, 상기 제1전도성 측벽을 마스크로 하여 상기 노출된 제1절연층을 제거하고 전면에 제2전극 물질층을 형성하는 공정과, 상기 제2전극 물질층이 형성된 반도체 기판의 전면에 평탄화층을 형성한 후 상기 제2전극 물질층이 노출될때까지 에치백(Etch Back)하는 공정과, 상기 노출된 제2전극 물질층, 제3절연층을 제거하고 전면에 일정 두께로 제3전극 물질층을 형성하는 공정과, 상기 제3전극 물질층을 이방성 에칭하여 상기 제1전도성 측벽의 측면에 제2전도성측벽을 형성하는 공정과, 상기 콘택홀내에 남아있는 평탄화층을 제거하고 전면에 유전체층을 형성하는 공정과, 상기 유전체층상에 커패시터의 상부 전극을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제1절연층은 CVD공정으로 SiO2를 3000Å(±200Å)의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 구조.
- 제13항에 있어서, 제2절연층은 LPCVD공정으로 Si2N4를 300Å(±20Å)의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제3절연층은 CVD공정으로 SiO2를 4000Å(±200Å)의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제4절연층은 LPCVD공정으로 Si2N4를 300Å(±20Å)의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 콘택홀을 형성하기 위한 제2, 3, 4절연막의 식각은 CHF3/CF4를 이용한 반응성 이온 에칭공정에 의해 이루어짐을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 콘택홀 형성 공정에서 마스크로 사용된 포토레지스트를 H2O2/H2SO4용액에 도핑하여 제거함을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제1전극 물질층은 Pt를 CVD공정으로 증착하여 1500∼2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제1전극 물질층은 RuO2를 CVD공정으로 중착하여 1500∼2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제1전극 물질층은 폴리 실리콘 또는 비정질 실리콘을 사용하여 형성함을 특징으로 하는 반도체 소자인 커패시터 제조 방법.
- 제20항에 있어서, 제1전극 물질층을 형성하기 위한 Pt의 증착 공정은 Pt(PF3)4가스를 300℃(±15℃)에서 열분해하여 이루어지는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제21항에 있어서, 제1전극 물질층을 형성하기 위한 RuO2의 증착 공정 Pu(DPM)3와 O2를 반응시켜 실시하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제1절연층의 제거 공정은 카본 함량이 많은 가스를 이용한 ICP방식으로 실시하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제2전극 물질층은 Pt를 500∼1000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제2전극 물질층은 RuO2를 500∼1000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제26항에 있어서, 제2전극 물질층이 반도체층에 직접 접촉되는 것을 막기 위해 베리어 금속층을 더 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제28항에 있어서, 베리어 금속층 CVD공정으로 TiN을 500∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제28항에 있어서, 베리어 금속층은 콜리메이티드 스퍼터링 공정으로 TiN을 500∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제2전극 물질층은 폴리 실리콘 또는 비정질 실리콘을 제1전극 물질층보다 얇게 중착하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 평탄화층은 SOG 또는 포토레지스트를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제32항에 있어서, 평탄화층의 에치백 공정은 CMP 공정으로 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제32항에 있어서, 평탄화층의에치백 공정은 CHF3/CF4를 이용하여 RIE공정으로 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제32항에 있어서, 평탄화층의 에치백 공정은 O2/Sr을 이용한 플라즈마 에칭공정으로 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제28항에 있어서, 베리어 금속층은 BCI3/Cl2가스를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제26항에 있어서, 노출된 제2전극 물질층은 HBr 가스를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제3전극 물질층은 CVD공정으로 Pt를 1000∼2000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제3전극 물질층은 CVD공정으로 RuO2를 1000∼2000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 제3전극 물질층은 폴리 실리콘 또는 비정질 실리콘을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 유전체층은 고유전율을 갖는 BaSrTiO3또는 BaTiO3또는 SrTiO3또는 PbZrO3를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 유전체층은 Si3N4를 증착하고 산화시켜 ON구조를 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 커패시터의 상부전극은 Pt 또는 W 또는 RuO2를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제13항에 있어서, 커패시터의 상부전극은 폴리 실리콘 또는 비정질 실리콘을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960011066A KR100215867B1 (ko) | 1996-04-12 | 1996-04-12 | 반도체 소자의 커패시터 구조 및 제조 방법 |
DE19625883A DE19625883C2 (de) | 1996-04-12 | 1996-06-27 | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben |
US08/698,520 US5741722A (en) | 1996-04-12 | 1996-08-15 | Method for manufacturing DRAM device using high dielectric constant |
JP8325882A JP2802754B2 (ja) | 1996-04-12 | 1996-11-22 | 半導体デバイスのキャパシタ製造方法 |
US08/961,070 US6078093A (en) | 1996-04-12 | 1997-10-30 | Capacitor structure of semiconductor device for high dielectric constant |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960011066A KR100215867B1 (ko) | 1996-04-12 | 1996-04-12 | 반도체 소자의 커패시터 구조 및 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970072410A true KR970072410A (ko) | 1997-11-07 |
KR100215867B1 KR100215867B1 (ko) | 1999-08-16 |
Family
ID=19455622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960011066A KR100215867B1 (ko) | 1996-04-12 | 1996-04-12 | 반도체 소자의 커패시터 구조 및 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5741722A (ko) |
JP (1) | JP2802754B2 (ko) |
KR (1) | KR100215867B1 (ko) |
DE (1) | DE19625883C2 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100453884B1 (ko) * | 1997-08-26 | 2005-09-28 | 삼성전자주식회사 | 캐패시터 및 그의 제조 방법 |
KR100504429B1 (ko) * | 1998-07-08 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체장치의 셀 커패시터 구조 및 그 형성 방법 |
KR100949107B1 (ko) * | 2005-03-18 | 2010-03-22 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2679671B2 (ja) * | 1995-03-30 | 1997-11-19 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
US6010932A (en) * | 1996-12-05 | 2000-01-04 | Micron Technology, Inc. | Fork-like memory structure for ULSI DRAM and method of fabrication |
US5976928A (en) * | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
TW407376B (en) * | 1997-12-12 | 2000-10-01 | United Microelectronics Corp | Manufacture of DRAM capacitor |
TW383494B (en) * | 1998-04-21 | 2000-03-01 | United Microelectronics Corp | Structure and manufacturing method for capacitors |
US6077737A (en) * | 1998-06-02 | 2000-06-20 | Mosel Vitelic, Inc. | Method for forming a DRAM having improved capacitor dielectric layers |
KR100292689B1 (ko) * | 1998-06-03 | 2001-07-12 | 김영환 | 캐패시터및그형성방법 |
US6737696B1 (en) * | 1998-06-03 | 2004-05-18 | Micron Technology, Inc. | DRAM capacitor formulation using a double-sided electrode |
GB2340303B (en) * | 1998-08-07 | 2000-12-27 | United Microelectronics Corp | Capacitor and method for fabricating the same |
US6008095A (en) * | 1998-08-07 | 1999-12-28 | Advanced Micro Devices, Inc. | Process for formation of isolation trenches with high-K gate dielectrics |
US6100135A (en) * | 1998-08-15 | 2000-08-08 | Wu; Shye-Lin | Method of forming a crown-fin shaped capacitor for a high density DRAM cell |
JP4416055B2 (ja) * | 1998-12-01 | 2010-02-17 | ローム株式会社 | 強誘電体メモリおよびその製造方法 |
TW420871B (en) * | 1999-01-08 | 2001-02-01 | Taiwan Semiconductor Mfg | Process for improving the characteristics of stack capacitors |
US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
JP4540142B2 (ja) * | 1999-01-19 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
TW407373B (en) * | 1999-02-12 | 2000-10-01 | United Microelectronics Corp | The manufacture method of double cylindrical capacitor |
KR100308622B1 (ko) * | 1999-04-12 | 2001-11-01 | 윤종용 | 디램 셀 캐패시터 및 제조 방법 |
US6255168B1 (en) * | 1999-09-13 | 2001-07-03 | United Microelectronics Corp. | Method for manufacturing bit line and bit line contact |
KR100317331B1 (ko) * | 1999-11-11 | 2001-12-24 | 박종섭 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
US6190962B1 (en) * | 1999-12-20 | 2001-02-20 | United Microelectronics Corp. | Method of fabricating capacitor |
JP2001313379A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | 半導体メモリの製造方法及び容量素子の製造方法 |
KR100612561B1 (ko) * | 2000-06-19 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
TW480733B (en) * | 2001-04-10 | 2002-03-21 | Ind Tech Res Inst | Self-aligned lightly doped drain polysilicon thin film transistor |
KR100390849B1 (ko) * | 2001-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 하프늄산화막을 구비하는 캐패시터의 제조 방법 |
US6998696B2 (en) * | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
KR100408726B1 (ko) * | 2001-12-10 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
JP2004165405A (ja) * | 2002-11-13 | 2004-06-10 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
US6829127B1 (en) * | 2003-03-05 | 2004-12-07 | Altera Corporation | High performance capacitor structure |
US7112507B2 (en) * | 2003-11-24 | 2006-09-26 | Infineon Technologies Ag | MIM capacitor structure and method of fabrication |
JP2010177257A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Corp | 半導体装置及びその製造方法 |
TWI782805B (zh) * | 2021-12-01 | 2022-11-01 | 力晶積成電子製造股份有限公司 | 電容器結構及其製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6072261A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 半導体装置 |
US5291058A (en) * | 1989-04-19 | 1994-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device silicon via fill formed in multiple dielectric layers |
JPH0377365A (ja) * | 1989-08-19 | 1991-04-02 | Sony Corp | 半導体メモリ装置の製造方法 |
JP2765133B2 (ja) * | 1989-12-06 | 1998-06-11 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US5108943A (en) * | 1991-01-02 | 1992-04-28 | Micron Technology, Inc. | Mushroom double stacked capacitor |
KR930010081B1 (ko) * | 1991-05-24 | 1993-10-14 | 현대전자산업 주식회사 | 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 |
US5223448A (en) * | 1991-07-18 | 1993-06-29 | Industrial Technology Research Institute | Method for producing a layered capacitor structure for a dynamic random access memory device |
JPH05114713A (ja) * | 1991-10-22 | 1993-05-07 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US5150276A (en) * | 1992-01-24 | 1992-09-22 | Micron Technology, Inc. | Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings |
US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
KR950010078A (ko) * | 1993-09-09 | 1995-04-26 | 김주용 | 반도체 기억장치의 제조방법 |
KR950014980A (ko) * | 1993-11-19 | 1995-06-16 | 김주용 | 반도체 소자의 캐패시터 형성방법 |
KR950021644A (ko) * | 1993-12-31 | 1995-07-26 | 김주용 | 반도체 기억장치 및 그 제조방법 |
WO1996002070A2 (en) * | 1994-07-12 | 1996-01-25 | National Semiconductor Corporation | Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit |
JP2956482B2 (ja) * | 1994-07-29 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
-
1996
- 1996-04-12 KR KR1019960011066A patent/KR100215867B1/ko not_active IP Right Cessation
- 1996-06-27 DE DE19625883A patent/DE19625883C2/de not_active Expired - Fee Related
- 1996-08-15 US US08/698,520 patent/US5741722A/en not_active Expired - Lifetime
- 1996-11-22 JP JP8325882A patent/JP2802754B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-30 US US08/961,070 patent/US6078093A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100453884B1 (ko) * | 1997-08-26 | 2005-09-28 | 삼성전자주식회사 | 캐패시터 및 그의 제조 방법 |
KR100504429B1 (ko) * | 1998-07-08 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체장치의 셀 커패시터 구조 및 그 형성 방법 |
KR100949107B1 (ko) * | 2005-03-18 | 2010-03-22 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US5741722A (en) | 1998-04-21 |
KR100215867B1 (ko) | 1999-08-16 |
DE19625883A1 (de) | 1997-10-16 |
DE19625883C2 (de) | 2001-04-19 |
US6078093A (en) | 2000-06-20 |
JP2802754B2 (ja) | 1998-09-24 |
JPH09283723A (ja) | 1997-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970072410A (ko) | 반도체 소자의 커패시터 구조 및 제조 방법 | |
US6162737A (en) | Films doped with carbon for use in integrated circuit technology | |
US6144051A (en) | Semiconductor device having a metal-insulator-metal capacitor | |
US5686339A (en) | High dielectric constant capacitor and a fabricating method thereof | |
US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
US7670899B2 (en) | Capacitor of semiconductor device and method of manufacturing the same | |
KR19980020386A (ko) | 반도체소자의 캐패시터 형성방법 | |
KR100300046B1 (ko) | 반도체소자의제조방법 | |
US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
KR100360150B1 (ko) | 반도체소자의캐패시터형성방법 | |
KR100945877B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100475024B1 (ko) | 반도체소자의캐패시터형성방법 | |
KR20000044893A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR20020006364A (ko) | 이중 식각 마스크막을 이용한 반도체 소자의 고유전체커패시터 제조방법 | |
KR0168339B1 (ko) | 다마신 공정을 이용한 커패시터 제조방법 | |
KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
KR100255660B1 (ko) | 이리듐막의 식각 방법 | |
KR100604798B1 (ko) | 표면 거칠기의 발생을 방지하는 박막 식각방법 | |
KR100226487B1 (ko) | 커패시터 및 그의 제조방법 | |
KR20000044930A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100322839B1 (ko) | 반도체소자의커패시터형성방법 | |
KR0165419B1 (ko) | 스페이서를 채용한 원통형 커패시터 제조방법 | |
KR20010001450A (ko) | 반도체소자의 저장전극 형성방법 | |
KR20010071094A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR20010016809A (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |