KR100280805B1 - 강유전체 메모리 소자의 제조 방법 - Google Patents
강유전체 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100280805B1 KR100280805B1 KR1019980061404A KR19980061404A KR100280805B1 KR 100280805 B1 KR100280805 B1 KR 100280805B1 KR 1019980061404 A KR1019980061404 A KR 1019980061404A KR 19980061404 A KR19980061404 A KR 19980061404A KR 100280805 B1 KR100280805 B1 KR 100280805B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- metal layer
- entire structure
- interlayer dielectric
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 238000004140 cleaning Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000003860 storage Methods 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체 메모리 소자의 제조 방법에 관한 것으로, 접합 영역의 콘택 저항 감소를 위한 습식 세정 공정으로 인해 캐패시터의 상부 전극에 결함이 발생하는 문제점을 해결하기 위하여, 반도체 기판에 소자 분리막을 형성하고 워드라인 및 접합 영역을 형성한 다음 전체 구조 상부에 제 1 층간 유전체막을 형성하는 단계, 전체 구조 상부에 하부 전극, 강유전체막 및 상부 전극을 순차적으로 형성한 후 패터닝하여 상기 필드 영역 상에 캐패시터를 형성하는 단계, 전체 구조 상부에 제 2 층간 유전체막을 형성하고, 마스크를 이용한 식각 공정으로 액티브 콘택 홀을 형성한 다음 습식 세정 공정을 실시하는 단계, 전체 구조 상부에 장벽 금속층을 형성하고 마스크를 사용한 식각 공정으로 장벽 금속층 및 제 2 층간 유전체막을 연속 식각하여 스토리지 노드 콘택 홀을 형성하는 단계, 고온 열처리 공정을 실시하여 상기 액티브 콘택 홀 저부에 실리사이드층을 형성하는 단계, 전체 구조 상부에 제 1 금속층을 형성한 후 패터닝하는 단계, 전체 구조 상부에 제 3 층간 유전체막 및 제 2 금속층을 형성하고, 백앤드 공정을 실시하는 단계를 순서적으로 실시하므로써, 강유전체 캐패시터를 습식 세정 공정으로부터 보호할 수 있고, 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있는 강유전체 메모리 소자의 제조 방법이 개시된다.
Description
본 발명은 강유전체 메모리 소자의 제조 방법에 관한 것이다.
강유전체(Ferroelectric) 메모리 소자 제조시 DRAM에서와 같이 폴리실리콘을 이용하여 축전기를 형성하게 되면, 축전기 형성 도중이나 축전기 형성 후의 열처리 공정에 의해 폴리실리콘이 산화되어 전극으로서의 역할을 하지 못하게 되기 때문에, 폴리실리콘을 이용하여 축전기를 형성하는 구조의 강유전체 메모리 소자를 실현하기에는 어려움이 있다.
도 1은 종래 제 1 방법에 의한 강유전체 메모리 소자의 제조 방법을 설명하기 위해 도시한 소자의 단면도이다.
반도체 기판(101)에 소자 분리막(102)을 형성하여 액티브 영역과 필드 영역을 정의하고, 전체 구조 상부에 게이트 산화막(103) 및 폴리실리콘층(104)을 형성한 다음 패터닝하여 워드라인을 형성한다. 이후, 전체 구조 상부에 절연막을 형성하고 등방성 식각 공정을 실시하므로써 워드라인 측부에 스페이서 절연막(105)이 형성된다. 다음에, 이온 주입 공정으로 접합 영역(106)을 형성하고 난 후, 전체 구조 상부에 제 1 층간 유전체막(IMD; 107)을 형성한다.
전체 구조 상부에 하부 전극(108), 저장전극 물질인 강유전체막(109) 및 상부 전극(110)을 순차적으로 형성한 후 액티브 영역에 형성된 상부 전극(108), 강유전체막(109) 및 하부 전극(110)을 패터닝하여 필드 영역 상에 캐패시터를 형성한다. 이후, 전체 구조 상부에 제 2 층간 유전체막(111)을 형성하고 마스크를 이용한 식각 공정으로 캐패시터 상부의 제 2 층간 유전체막(111)을 식각하여 스토리지 노드(storage node) 콘택 홀을 형성하는 동시에, 접합 영역 상의 제 2 및 제 1 층간 유전체막(111, 107)을 식각하여 액티브 콘택(active contact) 홀을 형성한다. 다음에, 전체 구조 상부에 제 1 금속 물질을 증착한 후 패터닝하여 제 1 금속층(112)을 형성하고, 제 3 층간 유전체막(113) 및 제 2 금속층(114) 형성 등 후속 공정을 진행한다.
이와 같은 방법에서, 제 1 금속층(112)을 상호 연결층으로 이용하여 캐패시터의 상부전극(110)과 액티브 영역의 접합 영역을 접속하여 강유전체 소자를 형성한다. 그런데, 이와 같은 구조에서는 접합 영역(106) 측에 형성된 액티브 콘택과 상부 전극(110)측에 형성된 스토리지 노드 콘택 간에 단차가 심하게 발생한다. 또한, 콘택 홀 형성시 식각부분의 하부층이 서로 상이한 물질(액티브 콘택의 경우에는 실리콘, 스토리니 노드 콘택의 경우에는 백금과 같은 금속층)로 되어 있기 때문에 식각 공정시 장비의 오염되고 소자의 특성이 열화되기 때문에, 스토리지 노드 콘택 홀 형성 공정을 먼저 실시한 다음 액티브 콘택 홀 형성 공정을 실시한다.
그러나, 액티브 콘택 홀 형성 후, 제 1 금속층(112)을 형성하기 전에 습식 세정 공정을 필수적으로 실시하여야 하는데, 이 습식 세정 공정시 캐패시터의 노출된 상부 전극(110)이 습식 세정 처리의 영향을 받게 된다. 이로 인하여, 제 1 금속층(112) 형성 이후의 후속 공정시 상부 전극(110)이 들뜨는 현상이 발생하게 된다. 습식 세정 공정을 진행하지 않으면 상부 전극(110)의 들뜸 현상을 억제할 수 있지만, 소자의 콘택 저항이 증가하기 때문에 습식 세정은 반드시 실시해야 한다.
습식 세정 공정시 상부 전극에 가해지는 영향을 억제하기 위한 방법을 도 2a 내지 2d를 참조하여 설명하면 다음과 같다.
도 2a 내지 2d는 종래 제 2 방법에 의한 강유전체 메모리 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(201)에 소자 분리막(202)을 형성하여 액티브 영역과 필드 영역을 정의하고, 전체 구조 상부에 게이트 산화막(203) 및 폴리실리콘층(204)을 형성한 다음 패터닝하여 워드라인을 형성한다. 이후, 전체 구조 상부에 절연막을 형성하고 등방성 식각 공정을 실시하므로써 워드라인 측부에 스페이서 절연막(205)이 형성된다. 다음에, 이온 주입 공정으로 접합 영역(206)을 형성하고 난 후, 전체 구조 상부에 제 1 층간 유전체막(IMD; 207)을 형성한다.
전체 구조 상부에 하부 전극(208), 저장전극 물질인 강유전체막(209) 및 상부 전극(210)을 순차적으로 형성한 후, 액티브 영역에 형성된 상부 전극(210), 강유전체막(209) 및 하부 전극(210)을 패터닝하여 필드 영역 상에 캐패시터를 형성한다. 이후, 전체 구조 상부에 제 2 층간 유전체막(211)을 형성하고, 마스크를 이용한 식각 공정으로 캐패시터 상부의 제 2 층간 유전체막(211)의 일부를 식각하여 스토리지 노드 콘택 홀을 형성한다. 전체 구조 상부에 장벽 금속층(212)을 형성하고 패터닝하여 스토리지 노드 콘택 부분에만 장벽 금속층(212)을 잔류시킨다. 이 장벽 금속층(212)의 형성으로, 후속 습식 세정 공정시 상부 전극(210)에 가해지는 영향을 배제할 수 있다.
도 2b에 도시된 바와 같이, 마스크를 이용한 식각 공정으로 접합 영역(206)이 형성된 반도체 기판(201) 표면을 노출시켜 액티브 콘택 홀을 형성한다.
도 2c에 도시된 바와 같이, 전체 구조 상부에 제 1 금속층(213)을 형성하고 패터닝하여 상부 전극(21)과 접합 영역(206을 접속한다.
도 2d에 도시된 바와 같이, 전체 구조 상부에 제 3 층간 유전체막(214) 및 제 2 금속층(215)을 형성하고 후속 공정을 계속해서 진행한다.
이와 같이, 상부 전극(210) 상부에 장벽 금속층(213)을 형성하므로 써 상부 전극(210)이 들뜨는 현상을 완화할 수 있고, 축전기 부분의 강유전체막과 상부 전극을 그 위에 증착되는 장벽 금속층과의 혼합 및 반응을 줄일 수 있어 축전기의 강유전체 특성을 개선할 수 있다. 그러나 이와 같은 방법은 장벽 금속층(212) 증착 및 노광, 식각 공정 등의 추가 공정이 삽입되고 상부 전극(210)의 윗부분이 들뜨는 문제도 완전히 해결되지 않는다. 또한, 장벽 금속층(212)의 패터닝 후 세정, 습식 세정, 금속층 식각 후 세정 등의 세정약품에 노출되어 집적 공정상의 문제를 야기할 수 있다. 특히 장벽 금속층(212)을 형성한 후 BOE와 같은 물질로 습식 세정을 하게 되면, 장벽 금속층(212) 하부의 제 2 층간 유전체막(211) 부분이 식각되어 이상을 일으킬 수 있다.
따라서, 본 발명은 액티브 콘택 홀을 먼저 형성하고 습식 세정 공정을 실시한 다음 스토리지 노트 콘택 홀을 형성하고, 별도의 노광 및 식각 공정의 추가 없이 콘택 홀 부분에 장벽 금속층이 잔류하도록 하므로써, 강유전체 캐패시터를 습식 세정 공정으로부터 보호할 수 있고 소자의 신뢰성을 향상시킬 수 있는 강유전체 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 강유전체 메모리 소자의 제조 방법은 반도체 기판에 소자 분리막을 형성하여 액티브 영역과 필드 영역을 정의하고, 상기 액티브 영역 상에 워드라인 및 접합 영역을 형성한 다음 전체 구조 상부에 제 1 층간 유전체막을 형성하는 단계와, 전체 구조 상부에 하부 전극, 강유전체막 및 상부 전극을 순차적으로 형성한 후 패터닝하여 상기 필드 영역 상에 캐패시터를 형성하는 단계와, 전체 구조 상부에 제 2 층간 유전체막을 형성하고, 마스크를 이용한 식각 공정으로 액티브 콘택 홀을 형성한 다음 습식 세정 공정을 실시하는 단계와, 전체 구조 상부에 장벽 금속층을 형성하고 스토리지 노드 콘택 홀을 형성하기 위한 마스크를 사용하여 장벽 금속층 및 제 2 층간 유전체막을 연속 식각하여 스토리지 노드 콘택 홀을 형성하는 단계와, 고온의 열처리 공정을 실시하여 상기 액티브 콘택 홀 저부에 실리사이드층을 형성하는 단계와, 전체 구조 상부에 제 1 금속층을 형성한 후 상기 스토리지 노드 콘택과 상기 액티브 노드 콘택간의 상호 연결층으로 사용하기 위해 상기 제 1 금속층을 패터닝하는 단계와, 전체 구조 상부에 제 3 층간 유전체막 및 제 2 금속층을 형성하고, 백앤드 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 종래 제 1 방법에 의한 강유전체 메모리 소자의 제조 방법을 설명하기 위해 도시한 소자의 단면도.
도 2a 내지 2d는 종래 제 2 방법에 의한 강유전체 메모리 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
도 3a 내지 3d는 본 발명에 따른 강유전체 메모리 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
301 : 반도체 기판 302 : 소자 분리막
303 : 게이트 산화막 304 : 폴리실리콘층
305 : 스페이서 절연막 306 : 접합 영역
307 : 제 1 층간 유전체막 308 : 하부 전극
309 : 강유전체막 310 : 상부전극
311 : 제 2 층간 유전체막 312 : 장벽 금속층
313 : 실리사이드층 314 : 제 1 금속층
315 : 제 3 층간 유전체막 316 : 제 2 금속층
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3a 내지 3d는 본 발명에 따른 강유전체 메모리 장치의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(301)에 소자 분리막(302)을 형성하여 액티브 영역과 필드 영역을 정의하고, 전체 구조 상부에 게이트 산화막(303) 및 폴리실리콘층(304)을 형성한 다음 패터닝하여 워드라인을 형성한다. 이후, 전체 구조 상부에 절연막을 형성하고 등방성 식각 공정을 실시하므로써 워드라인 측부에 스페이서 절연막(305)이 형성된다. 다음에, 이온 주입 공정으로 접합 영역(306)을 형성하고 난 후, 전체 구조 상부에 제 1 층간 유전체막(IMD; 307)을 형성한다.
전체 구조 상부에 하부 전극(308), 저장전극 물질인 강유전체막(309) 및 상부 전극(310)을 순차적으로 형성한 후, 액티브 영역에 형성된 상부 전극(310), 강유전체막(309) 및 하부 전극(310)을 패터닝하여 필드 영역 상에 캐패시터를 형성한다. 여기에서, 상부 전극(310)은 백금(Pt), 루세늄(Ru), 이리듐(Ir) 등 메탈성 전극 물질을 사용하여 형성한다. 이후, 전체 구조 상부에 제 2 층간 유전체막(311)을 형성하고, 마스크를 이용한 식각 공정으로 접합 영역(306) 부분의 반도체 기판(301)이 노출되도록 콘택 홀을 형성한다. 이어서, BOE를 이용한 습식 세정 공정을 실시하여 액티브 콘택 부분의 콘택 저항이 감소되도록 한다. 이때, 캐패시터의 상부 전극(310)은 제 2 층간 유전체막(311)에 의해 습식 세정 공정으로부터 보호되게 된다.
도 3b에 도시된 바와 같이, 전체 구조 상부에 장벽 금속층(312)을 형성하고 스토리지 노드 콘택 홀을 형성하기 위한 마스크를 사용하여 장벽 금속층(312) 및 제 2 층간 유전체막(311)을 연속 식각하여 스토리지 노드 콘택 홀을 형성한다. 여기에서, 장벽 금속층(312)은 티타늄(Ti) 또는 티타늄 나이트라이드(TiN)를 이용하여 200 ∼ 1000Å의 두께로 형성한다. 이때, 장벽 금속층(312) 및 제 2 층간 유전체막(311)이 한 번의 식각 공정에 의해 연속적으로 제거되기 때문에, 별도의 노광 공정 및 식각 공정을 추가하지 않고 스토리지 콘택 홀 부분에 장벽 금속층(312)이 잔류되도록 할 수 있다. 다음에, 스토리지 노드 콘택 홀 형성을 위한 식각 공정으로 열화된 강유전체막(309)의 회복을 위해 고온의 열처리 공정을 실시하며, 이때 반도체 기판(301)의 실리콘과 장벽 금속층(312)이 반응하여 실리사이드층(313)이 형성된다. 실리사이드층(313)의 형성에 의해 콘택 저항이 어느 정도 증가하게 되지만, 소자 동작에 영향을 줄 정도는 아니며 오믹 콘택(ohmic contact)이 형성되게 된다.
도 3c에 도시된 바와 같이, 전체 구조 상부에 제 1 금속층(314)을 형성한 후 패터닝하여 캐패시터 상부 전극(310)과 접합 영역(306)을 접속시킨다. 여기에서, 제 1 금속층(314)은 티타늄 나이트라이드막(314A) 및 알루미늄(Al)막(314B)의 적층 구조 또는 티타늄 나이트라이드막/티타늄막/티타늄 나이트라이드막/알루미늄막의 적층 구조로 형성한다. 따라서, 스토리지 노드 콘택 부분에는 장벽 금속층(312)이 남아 있게 되고, 액티브 콘택 부분은 일반적인 구조의 티타늄/티타늄 나이트라이드/알루미늄으로 이루어진 제 1 금속층(314)이 상호 연결층의 역할을 하게 된다.
도 3d에 도시된 바와 같이, 전체 구조 상부에 제 3 층간 유전체막(315) 및 제 2 금속층(316)을 형성하고, 백앤드(back-end) 공정을 실시하여 강유전체 메모리 소자 제조 공정을 완료한다.
상술한 바와 같이, 본 발명은 액티브 콘택 홀을 먼저 형성하고 습식 세정 공정을 실시한 다음 스토리지 노트 콘택 홀을 형성하고, 별도의 노광 및 식각 공정의 추가 없이 콘택 홀 부분에 장벽 금속층이 잔류하도록 하므로써, 강유전체 캐패시터를 습식 세정 공정으로부터 보호할 수 있고, 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (6)
- 반도체 기판에 소자 분리막을 형성하여 액티브 영역과 필드 영역을 정의하고, 상기 액티브 영역 상에 워드라인 및 접합 영역을 형성한 다음 전체 구조 상부에 제 1 층간 유전체막을 형성하는 단계와,전체 구조 상부에 하부 전극, 강유전체막 및 상부 전극을 순차적으로 형성한 후 패터닝하여 상기 필드 영역 상에 캐패시터를 형성하는 단계와,전체 구조 상부에 제 2 층간 유전체막을 형성하고, 마스크를 이용한 식각 공정으로 액티브 콘택 홀을 형성한 다음 습식 세정 공정을 실시하는 단계와,전체 구조 상부에 장벽 금속층을 형성하고 스토리지 노드 콘택 홀을 형성하기 위한 마스크를 사용하여 장벽 금속층 및 제 2 층간 유전체막을 연속 식각하여 스토리지 노드 콘택 홀을 형성하는 단계와,고온의 열처리 공정을 실시하여 상기 액티브 콘택 홀 저부에 실리사이드층을 형성하는 단계와,전체 구조 상부에 제 1 금속층을 형성한 후 상기 스토리지 노드 콘택과 상기 액티브 노드 콘택간의 상호 연결층으로 사용하기 위해 상기 제 1 금속층을 패터닝하는 단계와,전체 구조 상부에 제 3 층간 유전체막 및 제 2 금속층을 형성하고, 백앤드 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 장벽 금속층은 티타늄 또는 티타늄 나이트라이드를 이용하여 200 ∼ 1000Å의 두께로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 금속층은 티타늄 나이트라이드/알루미늄의 적층 구조 또는 티타늄 나이트라이드막/티타늄막/티타늄 나이트라이드막/알루미늄막의 적층 구조로 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 상부 전극은 백금, 루세늄, 이리듐 중 어느 하나를 사용하여 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 상부 전극은 메탈성 전극 물질을 사용하여 형성하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 습식 세정 공정은 BOE를 이용하여 실시하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061404A KR100280805B1 (ko) | 1998-12-30 | 1998-12-30 | 강유전체 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061404A KR100280805B1 (ko) | 1998-12-30 | 1998-12-30 | 강유전체 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044901A KR20000044901A (ko) | 2000-07-15 |
| KR100280805B1 true KR100280805B1 (ko) | 2001-02-01 |
Family
ID=19568156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061404A KR100280805B1 (ko) | 1998-12-30 | 1998-12-30 | 강유전체 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280805B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101041829B1 (ko) | 2008-04-16 | 2011-06-17 | 주식회사 엘지화학 | 폴리아크릴로니트릴-아크릴산 공중합체 및 바인더를 포함한음극 재료 조성물, 그 제조방법 및 그 음극 재료 조성물을포함하는 리튬 이차 전지 |
-
1998
- 1998-12-30 KR KR1019980061404A patent/KR100280805B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044901A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3452800B2 (ja) | 高集積記憶素子およびその製造方法 | |
| KR20020030723A (ko) | 강유전체 메모리 및 그 제조방법 | |
| JP2009129972A (ja) | 強誘電体メモリ装置およびその製造方法 | |
| JPH10173154A (ja) | 半導体メモリ装置のキャパシタ及びその製造方法 | |
| JP2004349474A (ja) | 半導体装置とその製造方法 | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| JP2005268288A (ja) | 半導体装置及びその製造方法 | |
| JP2010118439A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100280805B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR100453884B1 (ko) | 캐패시터 및 그의 제조 방법 | |
| JP2007005409A (ja) | 誘電体メモリ及びその製造方法 | |
| US6437391B1 (en) | Capacitor for semiconductor devices | |
| JPH10256503A (ja) | 半導体装置及びその製造方法 | |
| KR100269301B1 (ko) | 장벽층의산화를방지하는커패시터및그제조방법 | |
| JP2005332865A (ja) | 半導体装置 | |
| KR100517911B1 (ko) | 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법 | |
| JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2005129852A (ja) | 半導体装置 | |
| JP2000228499A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100209377B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2006270116A (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2007073750A (ja) | 半導体装置およびその製造方法 | |
| KR100349694B1 (ko) | 강유전체 메모리 소자 제조 방법 | |
| JP2003152104A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |