KR100402209B1

KR100402209B1 - Ｄａ 변환기 및 이를 내장한 액정구동장치

Info

Publication number: KR100402209B1
Application number: KR10-2001-0044833A
Authority: KR
Inventors: 나카오토모아키
Original assignee: 샤프 가부시키가이샤
Priority date: 2000-07-25
Filing date: 2001-07-25
Publication date: 2003-10-17
Also published as: US6441763B1; JP3594125B2; KR20020014686A; JP2002043944A; US20020033763A1; TW522656B

Abstract

DA 변환기는, N비트의 디지털 신호를 2^N개의 아날로그 신호로 변환하는 DA 변환기이고, 기준전압을 2^A+ 1개의 전압레벨을 발생하는 기준전압 발생회로, 상기 디지털 신호의 A 비트에 따라 전압레벨이 인접하는 2개의 기준전압을 선택하는 기준전압 선택회로, 상기 2개의 기준전압의 전압레벨의 사이에 미리 설정된 2^N-A-1개의 보간 전압으로부터 상기 디지털 신호의 N-A 비트에 따라 보간 전압을 1개 선택하는 출력전압 선택회로, 및 상기 보간 전압을 상기 2개의 기준전압에 기초하여 선형보간에 의해 생성하는 전압 폴로워 회로를 포함한다. 이에 의해, DA 변환기 및 DA 변환기를 내장한 액정구동장치에 있어서, 표시의 다계조화 등에 의해 필요한 전압수가 증가하더라도, 회로구성소자 수의 급격한 증가를 억제하여, 제조비용의 증가를 억제함과 동시에, 장치를 소형화할 수 있다.

Description

ＤＡ 변환기 및 이를 내장한 액정구동장치{DA CONVERTER AND LIQUID CRYSTAL DRIVING DEVICE INCORPORATING THE SAME}

본 발명은, 액정구동장치 및 다른 장치에 내장된 DA 변환기에 관한 것이고, 또한 이와 같은 DA 변환기를 내장한 액정구동장치에 관한 것이다.

DA (디지털-아날로그) 변환기는, 외부에서 입력된 디지털 신호를 아날로그 신호로 변환하는 것이다. 예컨대, 액티브 매트릭스 액정표시장치의 액정구동장치에서는, DA 변환기를 사용하여 외부에서 입력된 표시데이터로서의 디지털 신호를 아날로그 신호로 변환하여, 상기 아날로그 신호를 액정표시부로 전달한다. 이러한 DA 변환기로서, MOS 트랜지스터 구성의 OP 앰프를 포함한 것이 있다.

도10 및 도11에, 상기한 바와 같은 액정구동장치에 내장되고, 디지털 신호로 주어진 표시데이터를 아날로그 전압으로 변환하여 출력하는 DA 변환기(100)의 상세한 구성을 나타낸다.

상기 DA 변환기(100)는, DA 변환회로인 선택회로(106)(본 발명에 따른 DA 변환기(10)(도9)의 선택회로(16)에 대응); 출력회로인 전압 폴로워 회로(107)(도9의 전압 폴로워 회로(17)에 대응); 및 기준전압 발생회로(108)(도9의 기준전압 발생회로(18)에 대응)에 의해 구성되어 있다. 도10에 나타낸 예는, 6비트의 디지털신호(Bit5∼Bit0)에 따른 64개의 아날로그 전압을 출력하는, 64계조의 액정구동장치에 내장된 DA 변환기의 구성을 나타낸다. 또한, 도11은, 기준전압 발생회로(108) 및 선택회로(1O6)의 V₄₈에서 V₆₄의 부분(도1O의 부분 B)의 확대도이다. 도1O에 나타낸 기준전압 발생회로(108) 및 선택회로(106)의 회로구성은, 도11에 도시된 구성패턴이 반복되도록 되어 있다.

상기 기준전압 발생회로(108)는, 디지털 신호로 주어지는 표시데이터에 따라, 복수의 기준전압(상기 예에서는 64개의 레퍼런스 전압)을 발생한다. 상기 선택회로(106)는, 상기 기준전압 중의 1개를 선택하여 출력하는 것이고, MOS 트랜지스터에 의한 스위치로 구성되어 있다. 상기 스위치의 상세한 구성은 후술한다.

상기 전압 폴로워 회로(107)는, 선택회로(106)에 의해 선택된 전압을, 액정구동신호로서 액정구동전압 출력단자(도9의 액정구동전압 출력단자(17t)에 대응)를 통해 액정표시소자로 출력한다.

상기 기준전압 발생회로(108)는, 통상, 복수의 액정구동전압 출력단자에 대해 공통으로 사용된다.

한편, 선택회로(106) 및 전압 폴로워 회로(107)는, 1개의 액정구동전압 출력단자당(근처) 각각 1회로가 사용된다. 또한, 칼라표시의 경우는, 상기 액정구동전압 출력단자는, 각 색에 해당하여 사용되기 때문에, 선택회로(106) 및 전압 폴로워 회로(107)는 화소의 각 색마다 제공된다. 즉, 액정패널(도5의 액정패널(21)에 대응)내의 총 화소수가 N이면, 적색, 녹색, 청색용의 액정구동전압 출력단자를 각각첨자 n(n=1, 2, …, N)을 갖는 R, G, B로 나타낸다고 하면, 상기 액정구동전압 출력단자는, R₁, G₁, B₁, R₂, G₂, B₂, …, R_N, G_N, B_N이 있기 때문에, 3N개의 선택회로(1O6) 및 전압 폴로워 회로(107)가 필요하게 된다.

이하에, 상기 액정구동장치에 내장된 DA 변환기(100)의 구성 및 동작에 관해 상세히 설명한다.

기준전압 발생회로(108)는, 64개의 저항소자가 직렬로 접속된 구성을 갖고, 그 양단의 단자에는, 액정구동전압의 최대치(V64)의 전압과 최소치(V₀)의 전압이 각각 입력된다. 이 때문에, 각 저항소자들 사이에는, 64개의 전압(V₀∼V₆₃)이, 접속된 저항소자의 저항치에 따른 비율로 발생한다. 그리고, 기준전압 발생회로(108)로부터 발생한 상기 64개의 전압은, 선택회로(106)에 입력된다.

선택회로(106)에서는, 6비트의 디지털 신호로 이루어지는 표시데이터에 따라, 입력된 64개의 전압중의 1개가 선택되어 출력되도록, MOS 트랜지스터에 의한 상기 스위치가 배치되어 있다. 즉, 6비트의 디지털 신호로 이루어지는 표시데이터의 각각(Bit0∼Bit5)에 따라, 상기 스위치가 ON 또는 OFF되어, 이에 의해, 입력된 64개의 전압중의 1개가 선택되어 출력된다. 이하에 전압선택순서에 대해 설명한다.

즉, 6비트의 디지털 신호에서는, Bit5가 MSB(most significant bit)이고, Bit0이 LSB(least significant bit)이다. 상기 스위치는, 2개로 1조의 스위치쌍을 구성하고 있다. 따라서, Bit0에 대해서는 32조의 스위치쌍(64개의 스위치)이 있다. Bit1에 대해서는 16조의 스위치쌍(32개의 스위치)이 있다. 이하, Bit마다 개수가 2분의 1이 되고, Bit5에서는 1조의 스위치쌍(2개의 스위치)으로 된다. 따라서, 선택회로(1O6)에는, 합계로, 1 + 2 + 2²+ 2³+ 2⁴+ 2⁵= 63조의 스위치쌍(126개의 스위치)이 존재한다.

1조의 스위치쌍의 상기 2개의 스위치는, 대응하는 Bit가 "0"일 때에는, 위쪽의 스위치가 OFF로 되고, 아래쪽의 스위치가 ON으로 되도록 동작한다. 반대로, 대응하는 Bit가 "1"일 때에는, 위쪽의 스위치가 ON으로 되고, 아래쪽의 스위치가 OFF로 되도록 동작한다. 예컨대, 도10에 나타낸 예에서는, Bit5, Bit4, …, Bit0이 "111111"이고, 모든 스위치에 있어서 위쪽의 스위치가 ON, 아래쪽의 스위치가 OFF로 되고, 선택회로(106)의 출력단에서는 V₆₃의 전압이 출력된다. 또한, 예컨대, Bit5, Bit4, …, Bit0이 "000001"이면, 선택회로(106)의 출력단에서는 V₁의 전압이 출력된다.

전압 폴로워 회로(107)는, 선택회로(106)로부터 출력된 아날로그 전압과 동일한 전압을, 보다 낮은 내부저항을 갖는 액정구동신호로서, 액정구동전압 출력단자로부터 출력한다.

최근, 액정표시장치의 고세밀화 및 다계조화에 의하여, 액정구동장치의 회로규모가 증가하고 있다. 한편, 액정표시장치의 용도가 확대됨에 따라, 보다 저가격의 액정표시장치에 대한 요구가 급증하고, 액정구동장치의 규모를 감소시켜 제조비용의 절감을 실현하는 것이 강하게 요구되고 있다. 또한, 휴대성의 관점에서, 액정구동장치를 포함하는 액정표시장치의 소형화의 요구가 강하고, 액정구동장치의 규모의 감소가 중요하게 되고 있다.

그러나, 상기 종래의 DA 변환기(100)가 액정표시장치의 액정구동장치로서 사용된 경우에는, 표시될 계조수가 증가함에 따라, 그 회로를 구성하고 있는 소자의 수가 급격히 증가한다. 예컨대, 6비트의 디지털 신호로 64계조 표시를 제공하는 액정구동장치의 경우, 기준전압 발생회로(108)에 64개의 저항소자가 필요하다. 또한, 선택회로(106)를 구성하는 스위치는, 1개의 화소에 대해 126개가 필요하다. 이와 같이, 8비트의 디지털 신호로 256계조 표시를 행하는 액정구동장치의 경우에는, 기준전압 발생회로(108)에 256개의 저항소자가 필요하고, 선택회로(106)를 구성하는 스위치가 1개의 화소에 대해 51O개 필요하다. 즉, 1 + 2 + 2²+ 2³+ …+ 2⁷= 255조의 스위치쌍이기 때문에 510개의 스위치로 된다. 또한, 칼라표시를 행하는 경우에는, 색은 3원색(적색, 녹색, 청색)이 있기 때문에, 상기 저항소자 및 스위치의 필요 개수는 각각 3배로 된다.

이와 같이, 종래 기술에 의한 액정구동장치에서는, 표시될 색 수의 증가, 즉 다계조화를 위해 필요한 전압수의 증가에 따라, 그 회로구성소자수가 급격히 증가한다. 또한, 표시를 고세밀화함에 따라, 그 회로구성소자수가 급격히 증가한다. 그 때문에, 액정구동장치의 제조비용이 급격히 증가하여, 액정구동장치를 집적회로로서 제조한 경우의 칩사이즈가 증가하는 것에 의해 소형화가 어려워지는 문제가 있다.

본 발명의 목적은, 필요한 전압수가 증가하더라도, 회로구성소자 (저항소자나 스위치)의 수의 급격한 증가를 억제시킬 수 있기 때문에, 제조비용의 증가를 억제시킴과 동시에, 소형화될 수 있는 DA 변환기를 제공하는 것에 있다.

또한, 본 발명의 다른 목적은, 표시의 다계조화 및 고세밀화에도 불구하고, 회로구성소자의 수의 급격한 증가를 억제할 수 있기 때문에, 제조비용의 증가를 억제시킴과 동시에, 소형화될 수 있는 액정구동장치를 제공하는 것에 있다.

상기의 목적을 달성하기 위해, 본 발명에 따른 DA 변환기는:

기준전압을 발생하는 기준전압 발생회로;

상기 2개의 기준전압의 전압레벨들 사이에 출력전압의 전압 레벨이 포함하도록, 전압레벨이 인접하는 2개의 상기 기준전압을 선택하는 기준전압 선택회로;

상기 2개의 기준전압의 전압 레벨들 사이에 미리 설정되어 있는 복수의 전압 레벨로부터 상기 출력전압의 전압 레벨을 선택하는 출력전압 선택회로; 및

상기 출력전압 선택회로에 의해 선택된 상기 전압 레벨의 전압을, 상기 2개의 기준전압에 따라 상기 출력전압으로서 생성하는 전압생성회로를 포함한다.

상기 구성에 의하면, 상기 DA 변환기는, 기준전압 발생회로가 발생하는 기준전압에 기초하여, 기준전압 발생회로가 발생하지 않고 있는 전압레벨의 보간 전압을 생성할 수 있다. 그 결과, 기준전압 발생회로로부터 발생된 전압(기준전압)뿐만 아니라, 기준전압 발생회로에 의해 발생되지 않는 전압(보간 전압)을, 출력전압으로서 출력할 수 있다. 또한, 상기 DA 변환기는, 보간 전압의 전압 레벨을, 인접하는 기준전압들 사이에 미리 설정되어 있는 복수의 전압 레벨로부터 선택할 수 있다.

이에 의해, 상기 DA 변환기에 의하면, 출력전압에 필요한 전압레벨의 일부를 보간에 의해 생성할 수 있기 때문에, 기준전압 발생회로에서 발생하는 전압의 수를, 필요한 전압수보다 대폭 감소시킬 수 있다. 따라서, 기준전압 발생회로의 소자수 및 기준전압 선택회로의 소자수를, 종래의 기술에 비해 현저히 감소시킬 수 있다.

따라서, 상기 DA 변환기에 의하면, 필요한 출력전압수가 증가하더라도, 저항이나 스위치 등의 회로구성소자의 수가 급격히 증가하는 것을 억제할 수 있어, 그 결과, 제조비용의 증가를 억제시킴과 동시에, 소형화하는 것이 가능해진다.

또한, 본 발명의 액정구동장치는, 상기 DA 변환기를 포함하도록 구성된다.

상기 구성에 의해, 상기 액정구동장치는, 표시의 다계조화 및 고세밀화에도 불구하고, 회로구성소자 수의 급격한 증가를 억제시킬 수 있어, 그 결과, 제조비용의 증가를 억제시킴과 동시에, 소형화하는 것이 가능하게 된다.

따라서, 액정구동장치의 안에서도 회로규모가 큰 기준전압 선택회로의 규모의 감소가, 칩사이즈의 대폭적인 축소를 가능하게 하여, 이에 따른 비용감소에 크게 기여한다. 또한, 액정구동장치의 회로규모의 축소는, 이를 탑재하는 액정표시장치의 소형화로 이어진다. 따라서, 화소수 증가에 의한 다계조화 및 고해상도화를 갖는 고품위의 액정표시장치를 실현하는 것이 가능해진다. 또한, 액정표시장치의 소형화가 가능해진다.

본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 나타낸 기재에 의해충분히 이해될 것이다. 또한, 본 발명의 이점은, 첨부도면을 참조한 설명으로 명백하게 될 것이다.

도1은 본 발명의 일 실시예에 따른 DA 변환기의 구성을 개략적으로 나타낸 회로도이다.

도2는 도1에 나타낸 DA 변환기의 전압 폴로워 회로의 일례를 나타낸 회로도이다.

도3은 도1에 나타낸 DA 변환기의 전압 폴로워 회로의 다른 예를 나타낸 회로도이다.

도4는 도1에 나타낸 DA 변환기에 있어서의 표시데이터와 출력전압의 관계를 나타낸 설명도이다.

도5는 도1에 나타낸 DA 변환기를 포함한 액정표시장치의 구성을 개략적으로 나타낸 블록도이다.

도6은 도5에 나타낸 액정표시장치의 액정패널의 구성을 나타낸 회로도이다.

도7은 도5에 나타낸 액정표시장치의 액정구동파형을 나타낸 설명도이다.

도8은 도5에 나타낸 액정표시장치의 액정구동파형을 나타낸 설명도이다.

도9는 도5에 나타낸 액정표시장치에 제공된 소스 드라이버의 구성을 개략적으로 나타낸 블록도이다.

도10은 종래의 DA 변환기의 구성을 나타낸 회로도이다.

도11은 도10에 나타낸 DA 변환기의 주요부를 나타낸 회로도이다.

도12는 종래의 DA 변환기의 구성을 나타낸 회로도이다.

본 발명의 일 실시예에 관해 도1 내지 도9를 참조하여 설명하면, 이하와 같다.

본 실시예에 따른 DA 변환기(10)(도1,도9)는, MOS 트랜지스터 구성의 OP 앰프를 구비하고 있고, 다른 목적뿐만 아니라 특히, 액티브 매트릭스 방식의 액정표시장치의 액정구동장치 등에 사용될 수 있다.

우선, 도5 내지 도9를 참조하면서, 상기 DA 변환기(10)를 구비한 액정표시장치의 구성, 액정표시장치의 액정패널의 구성, 그의 액정구동파형, 및 액정표시장치에 제공되고 있는 소스 드라이버의 구성에 관해 설명한다.

도5는 액티브 매트릭스 방식의 대표예인 TFT(박막 트랜지스터) 방식의 액정표시장치(20)의 블록구성을 나타낸다.

상기 액정표시장치(20)는 액정표시부와 상기 액정표시부를 구동하는 액정구동회로(액정구동장치)로 분리된다. 액정표시부는, TFT 방식의 액정패널(21)을 포함하고, 액정패널(21)은 액정표시소자(도시 안함) 및 후술하는 대향전극(공통전극) (26)을 포함한다.

한편, 상기 액정구동회로는, 각각 IC(integrated circuit)로 이루어지는 소스 드라이버(22) 및 게이트 드라이버(23), 콘트롤러(24), 및 액정구동전원(25)을 포함한다. 상기 콘트롤러(24)는, 소스 드라이버(22)에 표시데이터(D) 및제어신호(S1)를 입력함과 동시에, 게이트 드라이버(23)에 제어신호(S2)를 입력한다. 따라서, 콘트롤러(24)는, 게이트 드라이버(23)에 수직동기신호를 입력함과 동시에, 소스 드라이버(22) 및 게이트 드라이버(23)에 수평동기신호를 입력한다.

외부에서 입력된 표시데이터는, 콘트롤러(24)를 통해 디지털 신호의 형태로 소스 드라이버(22)에 상기 표시데이터(D)로서 입력된다. 소스 드라이버(22)는, 입력된 표시데이터를 시분할로 래치한 후, 콘트롤러(24)로부터 입력되는 상기 수평동기신호에 동기하여 DA 변환을 행한다. 그리고, DA 변환에 의해서 얻어진 계조 표시용의 아날로그 전압(계조표시전압)을, 액정구동전압출력단자(17t)(도9, 후술함)로부터, 소스신호라인(34)(도6, 후술함)을 통해, 그 액정구동전압 출력단자(17t)에 대응하는 액정패널(21)의 액정표시소자(도시 안함)로 각각 출력한다.

도6은 상기 액정패널(21)의 구성을 나타낸다. 액정패널(21)에는, 화소전극(31), 화소용량(32), 화소로의 전압인가를 ON/OFF하는 소자로서의 TFT(33), 소스신호라인(34), 게이트신호라인(35), 및 대향전극(26)이 제공된다. 여기서, 도면의 영역 A는 1화소분의 액정표시소자를 나타낸다.

소스신호라인(34)에는, 소스 드라이버(22)(도5에 도시함)로부터, 표시대상의 화소의 휘도에 따른 계조표시전압이 인가된다. 게이트신호라인(35)에는, 게이트 드라이버(23)(도5에 도시함)로부터, 도6에 있어서 세로방향으로 나란한 TFT(33)가 순차 ON되도록 주사신호가 주어진다. 그 후, ON상태의 TFT(33)를 통해, 상기 TFT(33)의 드레인에 접속된 화소전극(31)에 소스신호라인(34)의 전압이 인가되어, 화소전극(31)과 대향전극(26) 사이의 화소용량(32)에 전하가 축적된다. 전하의 축적에 의해, 액정의 광투과율이 변화하여, 화소의 표시가 행해진다.

여기서, 도7 및 도8은 상기 액정패널(21)의 액정구동파형의 예를 나타낸다. 도7 및 도8은 소스 드라이버(22)의 구동파형(p22a, p22b), 게이트 드라이버(23)의 구동파형(p23a, p23b), 대향전극(26)의 전위(p26a, p26b), 화소전극(31)의 전압파형(p31a, p31b)을 각각 나타낸다. 또한, 액정재료에 인가되는 전압은, 화소전극(31)과 대향전극(26) 사이의 전위차이고, 도7 및 도8에서는 사선으로 도시되고 있다.

예컨대, 도7에서는, 전위가 하이 레벨인 경우에 TFT(33)가 ON하여, 소스 드라이버(22)의 구동파형(p22a)과 대향전극(26)의 전위(p26a) 사이의 차가 화소전극(31)에 인가된다. 그 후, 게이트 드라이버(23)의 구동파형(p23a)은 로우 레벨로 되어, TFT(33)는 OFF상태로 된다. 이 때, 화소에는 화소용량(32)이 있기 때문에, 전압파형(p31a)과 같이 상기 전압이 유지된다. 또한, 도8은, 도7의 경우와 비교하여 액정재료에의 인가전압이 낮은 경우이지만, 다른 동작은 도7의 경우와 동일하다.

이와 같이, 상기 액정표시장치(20)에서는, 액정패널(21)의 액정재료에 인가되는 전압을 아날로그 전압으로 변화시키는 것에 의해, 화소의 광투과율을 아날로그 방식으로 바꿈으로써, 다계조 표시를 실현하고 있다. 따라서, 표시가능한 계조수는, 액정재료에 인가되는 데 용이한 아날로그 전압의 수에 의해 결정된다.

도9는 상기 소스 드라이버(22)의 블록도의 일례를 나타낸다. 입력된 디지털 신호의 표시데이터는, 각 R(적색), G(녹색), B(청색)에 대한 표시데이터(DR, DG,DB)로 되어 있고, 이 표시데이터는, 일시적으로 입력 래치회로(11)에 의해 래치된 후, 스타트 펄스(SP)를 수신함과 동시에 클록(CK)에 의해 시프트하는 시프트 레지스터(12)의 동작에 따라, 시분할로 샘플링메모리(13)에 기억된다. 그 후, 전체 데이터가 수평동기신호(도시 안함)에 따라 홀드메모리(14)에 일괄적으로 전송된다. S는 캐스케이드 출력이다. 기준전압 발생회로(기준전압 발생수단)(18)는, 참조전압(VR)에 따라 각 레벨의 기준전압을 발생한다. 상기 홀드메모리(14)의 표시데이터는, 레벨시프터회로(15)를 통해 선택회로(DA (디지털-아날로그) 변환회로)(16)에 보내지고, 거기서 상기 기준전압 발생회로(18)로부터의 각 레벨의 기준전압을 기초로 데이터가 아날로그 전압으로 변환된다. 그 후, 출력회로인 전압 폴로워 회로(전압생성수단)(17)에 의해, 액정구동전압 출력단자(17t)에서, 계조표시 전압으로서, 각 액정표시소자(도시 안함: 도6의 영역 A 참조)에 출력된다.

여기서, 상기 선택회로(16), 전압 폴로워 회로(17), 및 기준전압 발생회로(18)에 의해, 상기 DA 변환기(10)가 구성되어 있다. 또한, 액정표시장치(20)에 있어서는, 이 DA 변환기(10)를 사용하여 상기 방법으로 액정구동회로를 구성하여, 상기한 바와 같이, 상기 액정패널(21)에 표시하기 위한 디지털 데이터(각 색의 표시데이터 DR, DG, DB)를 DA 변환기(10)에 의해 DA 변환하여, 상기 변환된 아날로그 데이터를 각 액정표시소자에 인가하고 있다.

이하, 도1 내지 도4를 참조하면서, 상기 DA 변환기(10)에 관해 상세히 설명한다.

우선, 도1을 사용하여, 선택회로(선택수단)(16), 전압 폴로워 회로(출력수단)(17), 및 기준전압 발생회로(기준전압 발생수단)(18)의 구성을 설명한다. 또, 상기 회로 이외에도, 상기 DA 변환기(10)는 액정표시에서의 휘도조정을 포함하는 회로를 제공할 수 있다.

도1에 나타낸 상기 DA 변환기(10)는, 6비트의 표시데이터로부터 64계조표시에 필요한 64개의 아날로그 전압을 출력하는 구성예이다. 또, 표시데이터에서는, Bit5가 MSB이고, Bit0이 LSB이다.

도1에 나타낸 바와 같이, 상기 DA 변환기(10)에는, 저항 분압 회로인 기준전압 발생회로(18)가 제공되고 있다. 즉, 기준전압 발생회로(18)는, 복수의 저항소자를 서로 접속하여, 이 저항소자들 사이의 접속부로부터 기준전압을 발생시키는 저항 분압 회로이다. 상기 기준전압 발생회로(18)는, 16개의 저항소자가 직렬로 접속된 구성이고, 일방의 단자에는, 액정구동전압의 최대치(V₆₄)가, 타방의 단자에는 최소치(V₀)의 전압이 입력된다. 이에 의해, 각 저항의 단자로부터는, 17개의 전압(V₀, V₄, V₈, …, V₆₀, V₆₄)이, 상기 저항소자의 저항치에 따른 비율로 발생하게 된다. 또한, 상기 17개의 전압은, 4계조 레벨마다 생성되는 액정구동전압에 대응한다.

다음, 선택회로(16)의 회로구성 및 입출력 관계에 관해 설명한다.

도1에 나타낸 바와 같이, 상기 DA 변환기(10)는, 3개의 출력을 갖는 선택회로(16)를 포함한다. 상기 선택회로(16)는, 6비트로 이루어지는 표시데이터(디지털 표시신호)에 따라, 기준전압 발생회로(18)로부터 입력된 17개의 전압들 중에서, 1개 또는 2개의 적당한 전압을 선택하여 출력한다. 상기 선택회로(16)는, 예컨대MOS 트랜지스터나 전송게이트 등의 아날로그 스위치에 의해 구성될 수 있다. 상기 각 스위치는, 2개의 스위치가 1조의 스위치쌍으로서 구성되어, 6비트의 표시데이터에 따라, 2개의 입력신호중 하나를 선택하여 출력한다.

여기서, 상기 선택회로(16)는, 표시데이터의 Bit5∼Bit2(기준전압 선택비트)에 따라, 전압 레벨이 인접하는 2개의 기준전압을 선택하는 기준전압 선택회로(16a)(기준전압 선택수단)[SW(5)∼SW(2)]; 및 표시데이터의 Bit1, Bit0(출력전압 선택비트)에 따라, 상기 기준전압 선택회로(16a)에서 선택된 2개의 기준전압 사이에서 보간 전압의 전압레벨(즉, 계조)을 선택하는 출력전압 선택회로(출력전압 선택수단)(16b)[SW(1), SW(0)]를 포함한다.

도1에서는, 각 스위치쌍을 SW(x,y)와 같이 나타낸다. 여기서, x는 도1에서 오른쪽으로부터 순차로 정수 0,1,2, …, 5이고, Bit의 번호와 일치하며, y는 도1에서 세로의 위치를 나타내는 것으로, 아래로부터 순차로, 1, 2,…와 같이 표기된다. 또한, 1개의 스위치쌍에 포함되는 2개의 스위치중, 도1의 스위치쌍중 위쪽의 스위치에 U를, 아래쪽의 스위치에 D를 각각 붙여 구별한다. 예컨대, 오른쪽에서 4번째, 아래로부터 2번째의 스위치쌍은, SW(3,2)로 표기된다. 또한, 그 스위치쌍중의 위쪽의 스위치는 SW(3,2)U로 표기되고, 아래쪽의 스위치는 SW(3,2)D로 표기된다.

또한, 소정 열의 스위치쌍을 총칭하여, 두 번째 숫자를 붙이지 않고 표기한다. 예컨대, 오른쪽에서 4번째의 스위치쌍은, SW(3,1), SW(3,2), SW(3,3)이지만, 이들은, SW(3)로 총칭된다. 또한, 소정 열의 전 스위치쌍에 있어서의 위쪽의 스위치를 총칭하여, 두 번째 숫자를 붙이지 않고 표기한다. 예컨대, 오른쪽에서 4번째의 스위치쌍중의 위쪽의 스위치는, SW(3,1)U, SW(3,2)U, SW(3,3)U이지만, 이들은, SW(3)U로 총칭된다. 아래쪽 스위치에 관해서도 동일하다.

각 비트에 있어서의 스위치의 배치관계에 관해 설명한다.

6비트의 표시데이터중, Bit5(MSB)에 의해 동작하는 스위치쌍은 9조, 즉 SW(5,1)∼SW(5,9)로 이루어지고, 각각은 2개의 스위치 U와 D로 구성되어 있다.

SW(5,1)D의 일단에는 V₀, SW(5,1)U의 일단에는 V₃₂가 입력되어 있다. 또한, 이 SW(5,1)D 및 SW(5,1)U의 타단은, 서로 접속되어 공통단자로 되어있다. SW(5,2)D의 일단에는 V₄가, SW(5,2)U의 일단에는 V₃₆이 입력되어 있다. 또한, 이 SW(5,2)D 및 SW(5,2)U의 타단은, 서로 접속되어 공통단자로 되어있다. 이와 유사하게, SW(5,n)D의 일단에는 V_4(n-1)가, SW(5,n)U의 일단에는 V_4(n-l)+32가 입력되어 있다. 또한, 이 SW(5,n)D 및 SW(5,n)U의 타단은, 서로 접속되어 공통단자로 되어있다. 또, n=1,2, …, 9이다.

상기 스위치쌍 SW(5)는 연동하고 있어, Bit5가 "0"일 때에는, 아래쪽의 스위치인 SW(5)D가 도통(ON)하고, 반대로, 위쪽의 스위치인 SW(5)U가 비도통(OFF)으로 된다. 한편, Bit5가 "1"인 경우에는, 아래쪽의 스위치인 SW(5)D가 비도통(OFF)하고, 반대로, 위쪽의 스위치인 SW(5)U가 도통(ON)한다.

Bit4에 의해 동작하는 스위치쌍은 5조, 즉 SW(4,1) ∼ SW(4,5)로 이루어지고, 상기와 같이, 각 쌍은 2개의 스위치 U 및 D를 포함한다.

SW(4,1)D의 일단에는 SW(5,1)의 공통단자가 접속되고, SW(4,1)U의 일단에는SW(5,5)의 공통단자가 접속되어 있다. 또한, 이 SW(4,1)D 및 SW(4,1)U의 타단은, 서로 접속되어 공통단자로 되어있다. 이와 유사하게, SW(4,m)D의 일단에는 SW(5,m)의 공통단자가 접속되고, SW(4,m)U의 일단에는 SW(5,m+4)의 공통단자가 접속되어 있다. 또한, 이 SW(4,m)D 및 SW(4,m)U의 타단은, 서로 접속되어 공통단자로 되어있다. 또, m=1,2,…,5이다.

상기 스위치쌍 SW(4)는 연동하고 있어, Bit4가 "0"인 경우에는, 아래쪽의 스위치인 SW(4)D가 도통(ON)하고, 반대로, 위쪽의 스위치인 SW(4)U가 비도통(OFF)으로 된다. 한편, Bit4가 "1"인 경우에는, 아래쪽의 스위치인 SW(4)D가 비도통(OFF)이 되고, 반대로, 위쪽의 스위치인 SW(4)U가 도통(ON)한다.

다음, Bit3에 의해 동작하는 스위치쌍은 3조, 즉 SW(3,1) ∼ SW(3,3)로 이루어지고, 상기와 같이, 각각은 2개의 스위치 U 및 D를 포함한다.

SW(3,1)D의 일단에는 SW(4,1)의 공통단자가 접속되고, SW(3,1)U의 일단에는 SW(4,3)의 공통단자가 접속되어 있다. 또한, 이 SW(3,1)D 및 SW(3,1)U의 타단은, 서로 접속되어 공통단자로 되어있다. 이와 유사하게, SW(3,k)D의 일단에는 SW(4,k)의 공통단자가 접속되고, SW(3,k)U의 일단에는 SW(4,k+2)의 공통단자가 접속되어 있다. 또한, 이 SW(3,k)D 및 SW(3,k)U의 타단은, 서로 접속되어 공통단자로 되어있다. 또, k=1,2,3이다.

상기 스위치쌍 SW(3)는 연동하고 있어, Bit3이 "0"인 경우에는, 아래쪽의 스위치인 SW(3)D가 도통(ON)하고, 반대로, 위쪽의 스위치인 SW(3)U가 비도통(OFF)으로 된다. 한편, Bit3이 "1"인 경우에는, 아래쪽의 스위치인 SW(3)D가 비도통(OFF)하고, 반대로, 위쪽의 스위치인 SW(3)U가 도통(ON)한다.

다음, Bit2에 의해 동작하는 스위치쌍은 2조, 즉 SW(2,1), SW(2,2)로 이루어지고, 이와 유사하게 각 쌍은 2개의 스위치 U 및 D를 포함한다.

SW(2,1)D의 일단에는 SW(3,1)의 공통단자가 접속되고, SW(2,1)U의 일단에는 SW(3,2)의 공통단자가 접속되어 있다. 또한, 이 SW(2,1)D 및 SW(2,1)U의 타단은, 서로 접속되어 공통단자로 되어있다.

또한, SW(2,2)D의 일단에는 SW(3,2)의 공통단자가 접속되고, SW(2,2)U의 일단에는 SW(3,3)의 공통단자가 접속되어 있다. 또한, 이 SW(2,2)D 및 SW(2,2)U의 타단은, 서로 접속되어 공통단자로 되어있다.

즉, SW(2,j)D의 일단에는 SW(3,j)의 공통단자가 접속되고, SW(2,j)U의 일단에는 SW(3,j+1)의 공통단자가 접속되어 있다. 또한, 이 SW(2,j)D 및 SW(2,j)U의 타단은, 서로 접속되어 공통단자로 되어있다. 또, j=1,2이다.

상기 스위치쌍 SW(2)는 연동하고 있어, Bit2가 "O"인 경우에는, 아래쪽의 스위치인 SW(2)D가 도통(ON)하고, 반대로, 위쪽의 스위치인 SW(2)U가 비도통(OFF)으로 된다. 한편, Bit2가 "1"인 경우에는, 아래쪽의 스위치인 SW(2)D가 비도통(OFF)하고, 반대로, 위쪽의 스위치인 SW(2)U가 도통(ON)한다.

다음, Bit1에 의해 동작하는 스위치쌍은 1조, 즉 SW(1,1)로 이루어지고, 유사하게, 상기 스위치쌍은 2개의 스위치 U 및 D로 구성되어 있다.

SW(1,1)D의 일단에는 SW(2,1)의 공통단자가 접속되고, SW(1,1)U의 일단에는 SW(2,2)의 공통단자가 접속되어 있다. 또한, 이 SW(1,1)D 및 SW(1,1)U의 타단은,서로 접속되어 공통단자로 되고, 또한, 전압 폴로워 회로(17)의 입력단자(IN₁)에 접속되어 있다.

이 스위치쌍 SW(1,1)는 연동하고 있어, Bit1이 "0"인 경우에는, 아래쪽의 스위치인 SW(1,1)D가 도통(ON)하고, 반대로, 위쪽의 스위치인 SW(1,1)U가 비도통(OFF)으로 된다. 한편, Bit1이 "1"인 경우에는, 아래쪽의 스위치인 SW(1,1)D가 비도통(OFF)하고, 반대로, 위쪽의 스위치인 SW(1,1)U가 도통(ON)한다.

마지막으로, Bit0(LSB)에 의해 동작하는 스위치쌍은 1조, 즉 SW(0,1)로 이루어지고, 상기와 같이, 이 스위치쌍은 2개의 스위치 U 및 D로 구성되어 있다.

SW(0,1)D의 일단에는 SW(2,1)의 공통단자가 접속되고, SW(0,1)U의 일단에는 SW(2,2)의 공통단자가 접속되어 있다. 또한, 이 SW (0,1)D 및 SW(0,1)U의 타단은, 서로 접속되어 공통단자로 되고, 또한, 전압 폴로워 회로(17)의 입력단자(IN₂)에 접속되어 있다.

이 스위치쌍 SW(0,1)는 연동하고 있어, Bit0이 "0"인 경우에는, 아래쪽의 스위치인 SW(0,1)D가 도통(ON)하고, 반대로, 위쪽의 스위치인 SW(0,1)U가 비도통(OFF)으로 된다. 한편, Bit0이 "1"인 경우에는, 아래쪽의 스위치인 SW(0,1)D가 비도통(OFF)하고, 반대로, 위쪽의 스위치인 SW(0,1)U가 도통(ON)한다.

또한, 상기 SW(2,1)의 공통단자는, SW(1,1)D 및 SW(0,1)D의 일단에 접속됨과 동시에, 전압 폴로워 회로(17)의 입력단자(IN₃)에도 접속되어 있다.

여기서, 도4는 상기 선택회로(16)의 동작을 정리한 표이다. 상기 표는, 6비트의 표시데이터, 선택회로(16)의 출력(입력 단자(IN₁, IN₂, IN₃)에 입력되는 전압) 및 전압 폴로워 회로(17)의 출력전압(V_out)(후술함) 사이의 관계를 나타낸다.

도4에 나타낸 바와 같이, 선택회로(16)의 출력, 즉, 전압 폴로워 회로(17)의 입력단자(IN₃, IN₂, IN₁)에 공급되는 입력전압(VIN₃, VIN₂, VIN₁)은, 6비트 표시데이터의 하위 2비트(Bit1, Bit0)(출력전압 선택비트)에 의해, 다음과 같이 분류될 수 있다. 즉, 하위 2비트가 (0,0)인 경우에는 입력단자(IN₃, IN₂, IN₁)에는 입력 전압(V_4a, V_4a, V_4a)이, (O,1)인 경우에는 입력 전압(V_4a, V_4(a+1), V_4a)이, (1,O)인 경우에는 입력 전압(V_4a, V_4a, V_4(a+1))이, (1,1)인 경우에는 입력 전압(V_4a, V_4(a+1), V_4(a+1))이 입력된다. 여기서, a는 표시데이터의 상위 4비트(Bit5∼Bit2)(기준전압 선택비트)로 표기되는 값이고, 상기 예에서는, a=0, 1, …, 15의 값을 취한다.

다음, 전압 폴로워 회로(17)에 관해 설명한다.

상기 전압 폴로워 회로(17)는, 도4에 나타낸 바와 같이, 3개의 입력단자(IN₃,IN₂,IN₁)를 통해 입력전압(VIN₃, VIN₂, VIN₁)을 수신하여, 다음 관계식을 만족시키는 출력전압(V_out)을 제공한다.

V_out= (VIN₃+ VIN₂+ VIN₁×2)/4

여기서, 상기한 바와 같이, 입력단자(IN₁)에의 입력은 2배 가중된다.

이에 의해, 전압 폴로워 회로(17)의 입출력 관계는 이하와 같다. 즉, 입력전압(VIN₃, VIN₂, VIN₁)에 따라, 출력전압(V_out)은 이하와 같다.

또한, 입력전압이 (V_4(a+1),V_4(a+1),V_4(a+1))이면, 출력 전압은 다음과 같이 정의될 수 있다.

V_out= V_4(a+1)‥·(5)

상기 식들은, 표시데이터의 기준전압 선택비트에 따라, 기준전압 발생회로(18)(도1)에 의해 발생된 기준전압들 중에 표시 데이터의 비트를 선택하는 기준전압에 의해 선택된 기준전압(V_4a, V_4(a+1))의 전압 사이의 간격을 균등하게 4분할하는 전압레벨의 전압을 선형보간에 의해 생성하여, 상기 기준전압(V_4a, V_4(a+1)) 사이의 간격을 보간하는 것을 나타낸다. 예컨대, 전압 폴로워 회로(17)는, a=0이면, V₀(식(1)에 대응)과 V₄(식(5)에 대응) 사이의 간격을 4분할하는 전압으로서, 3개의 전압(V₁, V₂, V₃)(식(2),(3),(4)에 대응)을 생성할 수 있다. 그리고, 전압 폴로워 회로(17)는, 출력전압 선택회로(16b)로부터 입력전압(VIN₃, VINV₂, VIN₁)으로서 공급된 기준전압의 조합에 따라, 전압(V₀, V₁, V₂, V₃)들중 어느 하나를출력전압(V_out)으로서 출력한다.

이와 같이, 상기 전압 폴로워 회로(17)는, 기준전압 V₆₄와 V₀사이에 있는 16구간(V_4(a+1)와 V_4a사이)(a= O, 1, …, 15)의 각각에 대해 3개의 전압(보간 전압)을 생성하여 각 구간들을 보간할 수 있다. 이 보간에 의해, 기준전압 V₆₄와 V₀사이의 저항분할에 의해 생성된 17개의 전압레벨로부터, 64계조 표시에 필요한 64개의 아날로그 전압을 6비트의 표시데이터(4비트의 기준전압 선택비트 및 2비트의 출력전압 선택비트)에 따라 출력할 수 있다.

여기서, 출력 전압(V_out)을 출력하기 위한 전압 폴로워 회로(17)의 일례인 전압 폴로워 회로(출력전압 생성수단)(17A)에 관해 설명한다.

도2에 나타낸 바와 같이, 상기 전압 폴로워 회로(17A)에서는, IN₁(2개 공통), IN₂, IN₃은 각각 동상입력단자이다. 또한, /IN₁(2개 공통), /IN₂, /IN₃은 각각 역상입력단자이고 서로 접속되어 공통으로 되어 있다.

트랜지스터(N1∼N8)는, N1과 N2, N3과 N4, N5와 N6, N7과 N8이 각각 차동쌍을 형성함과 동시에, 각각의 소스가 접속되어 각각 정전류원으로서 동작하는 트랜지스터(N9∼N12)를 통해 접지되어 있다.

트랜지스터(N9∼N12)는, 2개의 트랜지스터로 구성되어 있는 각각의 차동쌍에 동작전류를 공급하고, 입력단자(Inf)로부터의 입력전압(VInf)에 의해 각 트랜지스터(N9∼N12)에 공통의 전류가 보내진다.

트랜지스터(N1, N3, N5, N7)의 드레인은 서로 접속되고, 또한 커런트 미러회로를 구성하고 있는 P채널 M0S 트랜지스터(P1)의 드레인과 접속되어 있다. 한편, 트랜지스터(N2, N4, N6, N8)의 드레인은 서로 접속되고, 또한 상기 커런트 미러회로를 구성하여 다이오드 접속되어 있는 P채널 MOS 트랜지스터(P2)의 드레인과 접속된다. 그리고, 트랜지스터(P1,P2)의 소스가 전원에 접속되어 있다.

또한, 출력단자(OUT)가 제공되고 있고, 이는 P채널 MOS 트랜지스터(P3)와, 동작전류를 공급하는 정전류원으로서 동작하는 N채널 MOS 트랜지스터(N13)로 구성되어 있다.

트랜지스터(P3)의 드레인은 트랜지스터(N13)를 통해 접지되고, 트랜지스터(P3)의 소스는 전원에 접속되어 있다. 또한, 트랜지스터(N2, N4, N6, N8)의 게이트와 트랜지스터(P3)의 드레인은 서로 접속되어, 출력단자(OUT)로 되어있다. 트랜지스터(P3)의 게이트는, 트랜지스터(P1)의 드레인과 접속되어 있다. 또한, 트랜지스터(N13)의 게이트는, 트랜지스터(N9∼N12)의 게이트와 공통이다.

여기서, 정전류원으로서 동작하는 N채널 MOS 트랜지스터(N9∼N13)의 각각을 흐르는 전류의 양은 동일하며, 상기 전류를 I로 한다. 또한, 차동쌍을 형성하는 N채널 MOS 트랜지스터(N1∼N8)의 특성은 서로 유사하고, 모두 동일한 전달 컨덕턴스(gm)를 갖는다.

또한, 상기 트랜지스터(N1, N2, N9)에 의한 차동쌍과 상기 트랜지스터(N3, N4, N10)에 의한 차동쌍의 각각의 동상입력단자가 공통인 입력단자(IN₁)에 접속되는것에 의해, 입력단자(IN₁)에 입력되는 기준전압(입력전압(VIN₁))은 입력단자(IN₂) 및 입력단자(IN₃)에 입력되는 기준전압(입력전압(VIN₂) 및 입력전압(VIN₃))에 비해 무게가 2배로 된다.

여기서, 동작의 설명을 쉽게 하기 위해, 우선, 전압 폴로워 회로(17A)에서 출력회로(트랜지스터(P3,N13)로 구성됨)를 분리시킨 상태에 관해 설명한다.

입력단자(IN1)(2개의 차동쌍에 공통)에는 입력전압(VIN₁)이 입력되고, 입력단자(/IN₁)(2개의 차동쌍에 공통)에는 공통전압(Vd)이 입력되어 있다고 하면, N채널 MOS 트랜지스터(N1)(N3과 동일)의 드레인 전류(i₁)(i₃과 동일), 및 N2(N4와 동일)의 드레인 전류(i₂)(i₄와 동일)는, 다음 식을 만족시킨다.

이와 유사하게, 입력단자(IN₂)에는 입력전압(VIN₂)이 입력되고, 입력단자(/IN₂)에는 공통전압(Vd)이 입력되어 있다고 하면, N채널 MOS 트랜지스터(N5)의 드레인 전류(i₅), 및 N채널 MOS 트랜지스터(N6)의 드레인전류(i₆)는, 다음 식을 만족시킨다.

이와 유사하게, 입력단자(IN₃)에는 입력전압(VIN₃)이 입력되고, 입력단자(/IN₃)에는 공통전압(Vd)이 입력되어 있다고 하면, N채널 MOS 트랜지스터(N7)의 드레인 전류(i₇), 및 N채널 MOS 트랜지스터(N8)의 드레인 전류(i₈)는, 다음 식을 만족시킨다.

상기 식들을 고려하면, 능동부하회로(17p)를 구성하는 P채널 MOS 트랜지스터(P1)의 드레인 전류(IL₁), 및 P채널 MOS 트랜지스터(P2)의 드레인 전류(IL₂)는, 각각 다음 식으로 된다.

상기 식(A) 및 (B)로부터, IL₁및 IL₂는, 4개의 차동쌍의 차동증폭의 결과들의 합인 것을 알 수 있다. 능동부하회로(17p)를 구성하는 P채널 MOS 트랜지스터(P1,P2)는 커런트 미러회로를 구성하고 있기 때문에, 이 증폭회로가 통상의 증폭동작을 행하고 있는 동작범위에 있어서는, 2개의 부하전류(IL₁,IL₂)는 동일하다.

이에 의해, 상기의 식 (A) 및 (B)에 있어서, IL₁= IL₂라고 하면, 다음 식이 얻어진다.

Δva+ Δva+ Δvb+ Δvc= O

즉:

(Vd - VIN₁) + (Vd-VIN₁)

+ (Vd-VIN₂) + (Vd-VIN₃) = O ··· (C)

이 식은, 통상의 OP 앰프 회로의 가상 단락의 관계식을, 본 발명의 회로에 적용한 결과를 준다. 또, 이 관계식은, 도2의 차동증폭회로가, 미리 적당한 바이어스 상태로 동작하도록 설정되어 있고, 그 동작점 부근에서 소진폭 신호를 증폭하는 통상의 증폭동작범위에 있는 것을 전제로 하고 있다.

따라서, 상기의 식 (C)로부터, 다음 식을 얻을 수 있다.

Vd = (VIN₁×2 + VIN₂+ VIN₃)/4

이 식은, 공통된 역상입력단자의 입력전압(Vd)이, 3개의동상입력단자(IN₁,IN₂,IN₃)의 입력전압에 대해, IN₁의 입력전압에 2배의 가중화를 하여 구한 평균치가 공급되는 것을 나타낸다.

도2에 나타낸 전압 폴로워 회로(17A)는, 차동증폭회로의 공통된 역상입력단자(/IN₁,/IN₂,/IN₃)에, 상기 차동증폭회로의 출력신호를 귀환한다. 이에 의해, 도2의 전압 폴로워 회로(17A)의 출력전압(V_out)은, 다음 식을 만족시킨다.

V_out= (VIN₁×2 + VIN₂+ VIN₃)/4 ··· (D)

이 식(D)은, 3개의 동상입력단자(IN₁,IN₂,IN₃)에 공급된 입력전압들중 하나에 2배의 가중화를 하여, 3개의 입력전압(VIN₁, VIN₂, VIN₃)의 가중된 평균치가 주어지는 것을 나타낸다.

다음, 출력전압(V_out)을 출력하기 위한 전압 폴로워 회로(17)의 다른 예인 전압 폴로워 회로(출력전압 생성수단)(17B)에 관해 설명한다.

도3에 나타낸 바와 같이, 상기 전압 폴로워 회로(17B)는, 상기 전압 폴로워 회로(17A)에서, 2배의 가중화를 하는 차동쌍들(트랜지스터 N1과 N2, N3과 N4) 및 정전류원부(트랜지스터 N9, N10)를 각각 조합하도록 구성된다. 따라서, 전압 폴로워 회로(17B)의 동작은 전압 폴로워 회로(17A)와 기본적으로 동일하기 때문에, 설명은 생략한다.

이상과 같이, 도2 및 도3에 나타낸 전압 폴로워 회로(17A,17B)에, 도4에 나타낸 표시데이터에 대응하는 기준전압의 조합(1개, 또는 인접하는 2개의 값)을 입력함으로써, 상기의 식(1)∼(4)중 어느 하나의 전압을 보간 또는 그대로 생성하여 출력전압(V_out)으로서 출력할 수 있다.

즉, 상기 전압 폴로워 회로(17)는, 입력신호에 무게를 할당하는 회로를 포함하고, 복수의 동상입력단자에 대해 동시에 상이한 복수의 전압을 입력하는 경우에는, 상이한 신호의 가중된 평균을 구하여 출력단자로부터 출력함과 동시에, 복수의 동상입력단자에 대해 동시에 동일한 전압을 입력하는 경우에는, 입력된 전압과 같은 전압을 출력단자로부터 출력하도록 구성된다.

이에 의해, 상기 전압 폴로워 회로(17)를 내장한 DA 변환기(10)는, 기준전압 발생회로(18)에 의해 발생된 전압뿐만 아니라, 보간에 의해 생성된 전압을 출력할 수 있기 때문에, 기준전압 발생회로(18)에 의해 발생되는 전압수를 대폭 감소시킬 수 있다.

따라서, 상기 기준전압 발생회로(18)를 구성하는 저항소자수를 대폭 감소시킬 수 있다. 또한, 기준전압 발생회로(18)로부터 출력되는 전압수가 감소하기 때문에, 기준전압 발생회로(18)에 의해 생성된 전압을 선택하는 선택회로(16)의 스위치소자 수도 대폭 감소시킬 수 있다.

또한, 상기 선택회로(16)는, 액정구동 출력단자마다 제공되기 때문에, 선택회로(16)의 회로수를 감소시켜, 액정구동회로의 칩사이즈의 대폭적인 축소를 허용함으로써, 비용절감을 실현한다. 특히 칼라표시의 액정구동회로의 경우, 액정구동 출력단자는 3원색(R, G, B)에 대한 각각의 표시 표시데이터에 제공될 필요가 있다. 따라서, 액정구동회로에서도 회로규모가 큰 상기 선택회로(16)의 규모의 축소는, 칩사이즈의 대폭적인 축소를 가능하게 하여, 이에 따른 비용절감에 대폭 기여한다. 또한, 액정구동회로 IC의 축소는, 이를 탑재한 액정표시장치의 소형화를 가능하게 한다.

따라서, 본 발명은, 휴대성이 향상된 보다 소형화된 표시장치 뿐만 아니라, 화소수 증가에 의한 고해상도 및 다계조화를 포함시킨 고품위의 표시장치를 실현하는 데 효과적이다.

또한, 본 발명의 출원인은, 일본 공개특허공보 2000-183747호(공개일: 2000년 6월30일)의 "DA 변환기 및 이를 사용한 액정구동장치"에 있어서, 전압이 인접하는 2개의 기준전압을 선택하여, 상기 기준전압의 평균치의 전압을 생성하여 보간함으로써, 저항소자나 스위치소자의 수를 감소시키도록 구성된 DA 변환기를 제안하고 있다. 구체적으로는, 도12에 나타낸 바와 같이, 이 DA 변환기(110)는, 2개의 전압레벨마다 전압을 발생하는 저항 분압 회로인 기준전압 발생회로(118), 1개 또는 인접하는 2개의 기준전압을 선택하는 선택회로(116), 및 상기 기준전압과 동일한 전압 또는 2개의 기준전압의 평균치의 전압을 생성하여 출력하는 전압 폴로워 회로(117)를 포함하고 있다.

본 실시예에 따른 DA 변환기(10)(도1)에 의하면, 상기 DA 변환기(110)(도12)에 대해서도, 발생되어야 하는 기준전압의 수가 거의 반감한다. 그 때문에, 기준전압 발생회로(18)를 구성하는 저항 소자수, 및 선택회로(16)를 구성하는 스위치 소자수를 거의 반감시킬 수 있다.

본 실시예는 본 발명의 범위를 한정하지 않으면서, 본 발명의 범위내에서 각종 변경이 가능하다.

예컨대, 본 실시예에서는, N비트의 디지털 신호를 2^N개의 아날로그 신호로 변환하는 DA 변환기이며, 전압 폴로워 회로(17)에 2배(2¹) 가중화 회로를 포함하여, 2^(N-1)+ 1개의 아날로그 신호를 기초로, 2^(N-1)+ 1개의 아날로그 레벨의 사이를 보간한 레벨을 생성함으로써, 2^N개의 아날로그 레벨을 발생하는 DA 변환기(10)에 관해 설명하였다.

그러나, 상기 DA 변환기(10)는, 전압 폴로워 회로(17)에 2^m배(m=1,2,…)의 가중화를 하는 회로를 포함하며, 2^[N-(m+1)]+ 1개의 아날로그 전압을 기초로, 2^[N-(m+1)]+ 1개의 아날로그 레벨의 사이를 보간하는 레벨을 생성함으로써, 2^N개의 아날로그 레벨을 생성할 수 있다. 예컨대, 4배(2²) 가중화 회로 1개, 2배(2¹) 가중화 회로 1개를 부가함으로써, N비트의 디지털 신호에 따라 2^N개의 아날로그 신호로 바꾸는 DA 변환기이고, 2^(N-3)+ 1개의 아날로그 전압을 기초로, 2^(N-3)+ 1개의 아날로그 레벨의 사이를 보간한 레벨을 생성하여, 2^N개의 아날로그 레벨을 발생하는 DA 변환기를 실현할 수 있다. 또한, 전압 폴로워 회로(17)는, 8배(2³) 가중화를 하는 회로를 부가한 회로구성도 가능하다.

도2 및 도3에 나타낸 회로구성으로부터 분명한 바와 같이, 상기 전압 폴로워 회로(17)에는, Q배(Q=2, 3, …) 가중화를 하기 위해, 대응하는 차동쌍(도2에서는 트랜지스터 N1과 N2, N3과 N4에 대응) 및 정전류원부(도2에서는 트랜지스터 N9,N10에 대응)를 Q개 병렬로 설치함으로써 용이하게 실현된다.

또한, 전압 폴로워 회로(17)에 있어서의 보간 방법은, 선형보간에 한정되지 않는다. 즉, 입력단자에 부가되는 가중화를 변경함으로써, 선형보간 이외의 보간 전압을 발생하는 방법은, 상기 동작원리로부터 용이하게 얻어질 수 있다.

또한, 본 실시예에서는, 상기한 바와 같이 보간을 행하는 DA 변환기(10)를 액정구동회로에 적용한 예에 관해 설명하였지만, 상기 DA 변환기(10)는, 다른 반도체장치 및 다른 방식의 표시구동장치에 있어서도 유효하다.

마지막으로, 본 발명은 이하와 같이 구성될 수 있다.

본 발명에 따른 DA 변환기는 다음과 같이 구성될 수 있다. 서로 다른 기준전압을 발생하여, N비트의 디지털 신호를 대응하는 기준전압에 기초하여 2^N개의 아날로그 신호로 바꾸는 DA 변환기는:

2^[N-(m+1)]+ 1(m=1, 2, …)개의 기준전압을 발생하는 기준전압 발생수단(기준전압 발생회로(18));

상기 디지털 신호의 입력을 받으면, 상기 2^[N-(m+1)]+ 1개의 기준전압으로부터 상기 입력된 디지털 신호에 대응하는 기준전압의 조합을 선택하여, 그 선택된 조합의 각 기준전압을 출력하는 선택수단(선택회로(16)); 및

상기 선택수단에 의해 입력된 기준전압의 가중된 평균치를 제공하고, 상기 입력된 기준전압에 대해, 2^m의 무게를 할당하는 수단을 포함하고 있는 출력수단(전압 폴로워 회로(17))을 포함할 수 있다.

상기 DA 변환기는, N비트의 디지털 신호를 상기 기준전압에 따라 2^N개의 아날로그 신호로 바꾸는 DA 변환기에 있어서,

2^(N-2)+ 1개의 서로 다른 기준전압을 발생하는 기준전압 발생수단(기준전압 발생회로(18));

상기 디지털 신호의 입력을 받으면, 상기 2^(N-2)+ 1개의 기준전압으로부터 상기 입력된 디지털 신호에 대응하는 기준전압의 조합을 선택하여, 그 선택된 조합의 각 기준전압을 출력하는 선택수단(선택회로(16)); 및

상기 선택수단에 의해 입력된 기준전압의 가중된 평균치가 제공되고, 그 입력된 기준전압에 대해 2배의 가중화를 행하는 가중화 수단을 포함하는 출력수단(전압 폴로워 회로(17))을 포함할 수 있다.

상기 DA 변환기는, 상기 기준전압 발생수단이, 복수의 저항소자를 서로 접속하여, 이들 저항소자들 사이의 접속부로부터 복수의 전압을 발생시키는 저항 분압 회로이도록 구성될 수 있다.

상기 DA 변환기는, 입력된 디지털 신호에 대응하는 전압의 조합을 선택하여,그 선택된 조합의 각 기준전압을 출력하는 선택수단(선택회로(16)), 및 상기 선택수단에 의해 출력된 기준전압이 복수의 차동증폭회로의 차동입력단자에 공급되어, 차동쌍의 내의 복수의 입력단자가 공통으로 접속되어, 상기 기준전압을 Q배 가중화하는 가중화 수단(전압 폴로워 회로(17))을 포함하도록 구성될 수 있다.

본 발명에 따른 액정표시장치 구동장치는, 상기 DA 변환기를 포함하도록 구성될 수 있다.

본 발명에 따른 DA 변환기는, 표시의 다계조화 등에 필요한 전압수가 증가하더라도, 회로구성소자 수의 급격한 증가를 피할 수 있다. 그 때문에, 상기 DA 변환기를 탑재한 액정구동장치는, 액정 TV 등의 다계조 드라이버에 적합하다. 상기 DA 변환기는, 액정구동 IC를 포함한 CMOS 구성의 IC에 적용될 수 있다.

이상과 같이, 본 발명의 DA 변환기는, 전압레벨이 서로 다른 기준전압을 발생하여, 디지털 신호에 따라 상기 기준전압에 기초하여 출력전압을 제공함으로써, 상기 디지털 신호를 아날로그 신호로 변환하는 DA 변환기에 있어서,

상기 기준전압을 발생하는 기준전압 발생수단;

전압레벨이 인접하는 2개의 상기 기준전압을, 상기 2개의 기준전압의 전압레벨들 사이에 상기 출력전압의 전압레벨을 포함하도록 선택하는 기준전압 선택수단;

상기 2개의 기준전압의 전압레벨의 사이에 미리 설정되어 있는 복수의 전압레벨로부터 상기 출력전압의 전압 레벨을 선택하는 출력전압 선택수단; 및

상기 출력전압 선택수단에 의해 선택된 상기 전압레벨의 전압을, 상기 2개의 기준전압에 따라 상기 출력전압으로서 생성하는 출력전압 생성수단을 포함하도록구성될 수 있다.

상기 DA 변환기는, 예컨대, 저항소자에 의한 분할을 통해 서로 다른 기준전압을 발생하여, N비트의 디지털 신호에 따라 스위치를 ON/OFF하여 상기 기준전압에 따라 2^N개의 출력전압을 출력함으로써, 상기 디지털 신호를 아날로그 신호로 변환한다.

상기 구성에 의해, 기준전압 발생수단에 의해 발생된 기준전압으로부터, 기준전압 선택수단이 전압레벨이 인접하는 2개의 기준전압을 선택하여, 출력전압 생성수단이 상기 2개의 기준전압에 따라, 상기 2개의 기준전압들 사이의 전압레벨을 갖는 전압(보간 전압)을 출력전압으로서 생성한다. 또한, 상기 2개의 기준전압의 사이에는 미리 출력전압으로서 선택가능한 복수의 전압 레벨이 설정되어 있고, 이들 복수의 전압레벨들중 어느 하나를 출력전압 선택수단이 선택하여, 전압생성수단이 생성해야 할 출력전압을 결정한다.

이와 같이, 상기 DA 변환기에서는, 기준전압 발생수단이 발생하는 기준전압에 기초하여, 기준전압 발생수단이 발생하지 않고 있는 전압레벨의 보간 전압을 생성하기 시작한다. 그 결과, 기준전압 발생수단에 의해 발생한 전압(기준전압)에 부가하여, 기준전압 발생수단에 의해 발생되고 있지 않은 다른 전압(보간 전압)들도, 출력전압으로서 출력할 수 있다. 또한, 상기 DA 변환기에서는, 보간 전압의 전압레벨을, 인접하는 기준전압의 사이에 미리 설정되어 있는 복수의 전압 레벨로부터 선택할 수 있다.

이에 의해, 상기 DA 변환기에 의하면, 출력전압을 제공하는 데 필요한 전압레벨의 일부를 보간에 의해 생성할 수 있기 때문에, 기준전압 발생수단에 의해 발생된 전압의 수를, 필요한 전압수보다 대폭 감소시킬 수 있다. 따라서, 기준전압 발생수단의 소자, 예컨대 저항소자의 수를, 종래의 기술과 비교하여 현저히 감소시킬 수 있다. 또한, 기준전압 발생수단에 의해 발생되는 기준전압의 수가 비교적 적기 때문에, 기준전압을 선택하는 기준전압 선택수단의 소자, 예컨대 ON/OFF하기 위한 스위치소자의 수를, 종래의 기술과 비교하여 현저히 감소시킬 수 있다.

따라서, 필요한 출력전압수가 증가하더라도, 저항이나 스위치 등의 회로구성소자의 수의 급격한 증가를 피할 수 있어, 그 결과, 제조비용의 증가를 억제시키고, 소형화하는 것이 가능해진다.

본 발명의 DA 변환기는, 상기 기준전압 발생수단이, 상기 기준전압을 2^A+ 1(A=1, 2, ‥ )개의 상기한 전압레벨로 발생하도록 구성할 수 있고, 상기 각 디지털 신호는 상기 2개의 기준전압을 상기 기준전압 선택수단에 대해 지정하는 A 비트의 기준전압 선택비트를 포함한다.

상기 구성에 의해, 디지털 신호의 A 비트를 기준전압 선택비트로서, 기준전압 발생수단이 발생하는 전압레벨이 인접하는 2개의 기준전압을 선택하기 위해 사용한다. 이에 의해, A 비트의 기준전압 선택비트에 의해 상기 2개의 기준전압들의 2^A쌍을 지정할 수 있다.

상기 구성에 의해, 기준전압 발생수단이 2^A+ 1(A=1, 2, …)개의 기준전압을발생하여, 디지털 신호의 A 비트(기준전압 선택비트)에 의해 기준전압 선택수단에 대하여 상기 2개의 기준전압을 2^A개로 지정할 수 있다. 따라서, 기준전압 발생수단 및 디지털 신호를 효율이 좋게 이용할 수 있다.

본 발명의 DA 변환기는, 상기 출력전압 생성수단이 상기 출력전압을 상기 2개의 기준전압에 기초하여 선형보간에 의해 생성하도록 구성될 수 있다.

상기의 구성에 의해, 출력전압 생성수단은, 기준전압 이외의 전압 레벨의 전압을, 기준전압 선택수단에 의해 선택된 상기 2개의 기준전압에 기초하여 선형보간에 의해 생성한다. 또한, 보간을 위한 연산이 단순하기 때문에, 전압생성수단의 실현이 용이하다. 또한, 액정구동장치에 상기 DA 변환기를 적용하는 경우에, 선형보간은 계조레벨에 대응하는 전압 레벨의 생성에 바람직하다.

본 발명의 DA 변환기는, 상기 각각의 디지털 신호가, 상기 출력전압의 전압레벨을 상기 출력전압 선택수단에 대해 지정하는 B(B=2, 3, ··) 비트의 출력전압 선택비트를 포함하고, 상기 출력전압 생성수단이, 상기 2개의 기준전압중 하나에 대해 2^C배(C=1, 2, …, B-1)의 가중화를 하는 가중화 수단을 포함하도록 구성될 수 있다.

상기의 구성에 의해, 디지털 신호의 B 비트를 출력전압 선택비트로서, 출력전압의 전압 레벨을 지정하기 위해 사용한다. 이에 의해, B 비트의 출력전압 선택비트에 의해 2^B개의 출력전압을 지정할 수 있다. 이에 의해, 2개의 기준전압중 하나와 동일한 전압이 출력전압으로 제공되는 경우에 2^B개의 출력 전압중 하나를 할당하더라도, 상기 2개의 기준전압의 사이에 미리 설정되어 있는 복수의 전압레벨로부터, 2^B-1개로 보간 전압을 지정할 수 있다. 즉, 상기 2개의 기준전압의 사이에서, 보간 전압을 2^B- 1개 선택할 수 있다.

또한, 출력전압 생성수단은, 상기 2개의 기준전압중 하나에 대하여 2^C배의 가중화를 하는 가중화 수단을 구비하고 있기 때문에, 상기 2개의 기준전압의 가중화된 평균을 연산함으로써, 상기 2개의 기준전압의 사이에서 2^B- 1개의 보간 전압을 생성할 수 있다.

예컨대, 출력전압 선택비트를 2비트로 하면, 출력전압 생성수단으로 생성하는 전압을 4개로 지정할 수 있다. 기준전압을 V₀, V₄로 하면, 출력전압 생성수단은, 가중화 수단에 의해 V₀또는 V₄에 대하여 2배의 무게를 할당할 수 있기 때문에, 기준전압 V₀, V₄에 따라 가중화된 평균을 연산하고, (V₀×3 + V₄)/4 = V₁, (V₀×2 + V₄×2)/4 = V₂, (V₀+ V₄×3)/4 = V₃을, 기준전압 V₀과 V₄사이에 생성할 수 있다. 즉, 기준전압 V₀과 V₄사이를 균등하게 4분할하는 전압으로서, 3개의 보간 전압 V₁, V₂, V₃을 생성할 수 있다.

이와 같이, 디지털 신호의 B비트(출력전압 선택비트)에 의해 출력전압 선택수단에 대하여 출력전압의 전압레벨을 2^B개로 지정하여, 전압생성수단에 의해 상기 2개의 기준전압에 기초하여 가중화된 평균을 연산하는 것에 의해 2^B개의 출력전압을 생성할 수 있다.

이에 의해, 상기 DA 변환기에 있어서, 출력전압 발생수단 및 디지털 신호를 효율이 좋게 이용할 수 있다. 또한, 보간을 위한 연산이 단순하기 때문에, 출력전압 생성수단의 실현이 용이하다. 또한, 액정구동장치에 상기 DA 변환기를 적용하는 경우에, 선형보간은 계조레벨에 대응하는 전압 레벨의 생성에 바람직하다.

본 발명의 DA 변환기는, 상기 각각의 디지털 신호가 상기 기준전압 선택비트와 상기 출력전압 선택비트로 이루어지고, 상기 출력전압 선택비트가 2비트로 이루어지도록 구성될 수 있다.

상기 디지털 신호를 A+B = N비트로 하면, B가 2이기 때문에, A = N-2로 된다. 이 경우, 상기 DA 변환기는, N비트의 디지털 신호를 2^N개의 아날로그 신호로 변환하는 DA 변환기이고, 상기 기준전압 발생수단은 기준전압을 2^N-2+ 1개의 전압레벨로 발생한다. 또한, 상기 기준전압 선택수단은, 디지털 신호의 N-2비트에 따라 전압 레벨이 인접하는 2개의 기준전압을 선택한다. 또한, 기준전압 선택수단은, 상기 2개의 기준전압의 전압 레벨의 사이에 미리 설정된 2²-1 = 3개(2개의 기중전압중 어느 하나와 동일한 전압을 출력하는 경우에는 2²개중 하나의 전압을 할당한다)의보간 전압중 1개를 상기 디지털 신호의 2비트에 따라 선택한다. 그 후, 상기 출력전압 생성수단은, 상기 2개의 기준전압에 기초하여, 상기 2개의 기준전압중 어느 하나에 대하여 2배의 무게를 할당하여, 상기 보간 전압을 생성한다.

예컨대, 6비트의 디지털 신호에 따라 64계조의 표시를 행하는 액정구동장치에 탑재되는 DA 변환기의 경우, 기준전압 발생수단이 4계조마다에 대응하는 17개의 전압(V₀, V₄, V₈, …, V₆₀, V₆₄)을 발생하여, 16구간[V_4(a+1)과 V_4a사이(a=O, 1, …, 15)]에, 각각 3개의 보간 전압을 생성하여 보간할 수 있다.

따라서, 상기 DA 변환기에 의하면, 출력전압에 필요한 전압레벨의 일부를 보간에 의해 생성할 수 있기 때문에, 기준전압 발생수단에 의해 발생되는 전압의 수를, 필요한 전압수보다 대폭 감소시킬 수 있다. 따라서, 기준전압 발생수단의 예컨대 저항소자의 수, 및 기준전압 선택수단의 예컨대 스위치소자의 수를, 종래의 기술과 비교하여 현저히 감소시킬 수 있다.

본 발명의 DA 변환기는, 상기 기준전압 발생수단이, 복수의 저항소자를 서로 접속하여, 이들 저항소자 사이의 접속부에서 상기 기준전압을 발생시키는 저항 분압 회로이도록 구성될 수 있다.

상기 구성에 의해, 기준전압 발생수단은, 복수의 저항소자를 서로 접속하여, 이들 저항소자 사이의 접속부에서 기준전압을 발생시킨다. 예컨대, 2^A개의 저항소자를 직렬로 접속하여, 2^A+ 1(A=1, 2, …)개의 기준전압을 발생시켜, 디지털 신호의 A 비트(기준전압 선택비트)에 의해 기준전압 선택수단에 대하여 상기 2개의 기준전압을 2^A개로 지정할 수 있다.

따라서, 저항소자의 저항치를 자유롭게 설정할 수 있기 때문에, 기준전압의 설정의 자유도를 증가시킬 수 있음과 동시에, 기준전압 발생수단을보다 간단한 구성으로 할 수 있다.

또한, 본 발명의 액정구동장치는, 상기 DA 변환기를 탑재하고 있다.

상기의 구성에 의해, 상기 DA 변환기를 탑재함으로써, 상기 액정구동장치는, 표시의 다계조화 및 고세밀화를 실현하더라도, 회로구성소자의 수의 급격한 증가를 막을 수 있어, 그 결과, 제조비용의 증가를 억제시킴과 동시에, 소형화하는 것이 가능하게 된다.

통상, 상기 DA 변환기를 액정구동장치에 탑재하는 경우, 기준전압 선택수단을 액정구동 출력단자마다 제공할 필요가 있다. 특히 칼라표시의 액정구동장치의 경우, 액정구동출력단자를 표시데이터 R, G, B 각각의 표시마다 제공할 필요가 있다.

따라서, 액정구동장치의 안에서도 회로규모가 큰 기준전압 선택수단의 규모의 축소는, 칩사이즈의 대폭적인 축소를 가능하게 하여, 이에 따른 비용절감에 크게 기여한다. 또한, 액정구동장치의 회로규모의 축소는, 이를 탑재하는 액정표시장치의 소형화로 이어진다. 따라서, 색 수의 증가를 위한 다계조화 및 화소수 증가에 의한 고해상도를 포함해서 고품위의 액정표시장치를 실현하는 것이 가능하다. 또한, 액정표시장치를 소형화하는 것이 가능하다.

발명의 상세한 설명에서의 구체적인 실시예는, 어디까지나 본 발명의 기술내용을 밝히는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되지 않고, 본 발명의 정신과 다음에 기재하는 특허청구범위 내에서 여러가지로 변경하여 실시할 수 있다.

상기한 바와 같이, 본 발명에 의하면, DA 변환기 및 이를 사용한 액정구동장치에 있어서, 표시의 다계조화 등에 의해 필요한 전압수가 증가하더라도, 회로구성소자수의 급격한 증가를 억제하여, 제조비용의 증가를 억제함과 동시에, 장치를 소형화할 수 있다.

Claims

복수 레벨의 전압을 발생하여, 디지털 신호용으로 선택된 기준전압에 기초하여 출력전압을 제공함으로써, 상기 디지털 신호를 아날로그 신호로 변환하는 DA 변환기에 있어서,

상기 DA 변환기는:

상기 기준전압을 발생하는 기준전압 발생수단;

전압레벨이 인접하는 2개의 상기 기준전압을, 상기 2개의 기준전압의 전압레벨들 사이의 상기 출력전압의 전압레벨을 포함하도록 선택하는 기준전압 선택수단;

상기 2개의 기준전압의 전압레벨들 사이에 미리 설정되어 있는 복수의 전압레벨로부터 상기 출력전압의 전압레벨을 선택하는 출력전압 선택수단; 및

상기 출력전압 선택수단에 의해 선택된 상기 전압레벨의 전압을, 상기 2개의 기준전압에 따라 상기 출력전압으로서 생성하는 출력전압 생성수단을 포함하는 DA 변환기.
제1항에 있어서,

상기 기준전압 발생수단은, 2^A+ 1(A=1, 2, ‥)개의 서로 다른 레벨의 기준전압 발생하며;

상기 각 디지털 신호는, 상기 2개의 기준전압을 상기 기준전압 선택수단에대해 A 비트의 기준전압 선택비트를 포함하는 DA 변환기.
제1항에 있어서,

상기 출력전압 생성수단은, 상기 출력전압을 상기 2개의 기준전압에 기초하여 선형보간에 의해 생성하는 DA 변환기.
제2항에 있어서,

상기 출력전압 생성수단은, 상기 출력전압을 상기 2개의 기준전압에 기초하여 선형보간에 의해 생성하는 DA 변환기.
제3항에 있어서,

상기 각 디지털 신호는, 상기 출력전압의 전압레벨을 상기 출력전압 선택수단에 대해 B(B=2, 3, ‥ ) 비트의 출력전압 선택비트를 포함하며;

상기 출력전압 생성수단은, 상기 2개의 기준전압중 하나에 대해 2^C배(C=1, 2, …B-1)의 가중화를 위한 가중화 수단을 포함하고 있는 DA 변환기.
제4항에 있어서,

상기 각 디지털 신호는, 상기 출력전압의 전압 레벨을 상기 출력전압 선택수단에 대해 B(B=2, 3, ‥) 비트의 출력전압 선택비트를 포함하며;

상기 출력전압 생성수단은, 상기 2개의 기준전압중 하나에 대해 2^C배(C=1, 2, …, B-1)의 가중화를 위한 가중화 수단을 포함하고 있는 DA 변환기.
제6항에 있어서,

상기 디지털 신호는 상기 기준전압 선택비트와 상기 출력전압 선택비트로 이루어지며;

상기 출력전압 선택비트가 2비트인 DA 변환기.
제1항에 있어서,

상기 기준전압 발생수단은, 복수의 저항소자를 서로 접속하여, 상기 저항소자들 사이의 접속부로부터 상기 기준전압을 발생시키는 저항 분압 회로인 DA 변환기.
제2항에 있어서,

상기 기준전압 선택수단은, 상기 기준전압 선택비트에 따라 동작하는 스위치를 포함하는 DA 변환기.
제6항에 있어서,

상기 출력전압 선택수단은, 상기 출력전압 선택비트에 따라 동작하는 스위치를 포함하는 DA 변환기.
제1항에 있어서,

상기 출력전압 생성수단은, 트랜지스터의 차동쌍으로 이루어지는 전압 폴로워 회로인 DA 변환기.
청구항 1의 DA 변환기를 탑재한 액정구동장치.
청구항 2의 DA 변환기를 탑재한 액정구동장치.
청구항 3의 DA 변환기를 탑재한 액정구동장치.
청구항 4의 DA 변환기를 탑재한 액정구동장치.
청구항 5의 DA 변환기를 탑재한 액정구동장치.
청구항 6의 DA 변환기를 탑재한 액정구동장치.
청구항 7의 DA 변환기를 탑재한 액정구동장치.
청구항 8의 DA 변환기를 탑재한 액정구동장치.
청구항 9의 DA 변환기를 탑재한 액정구동장치.
청구항 10의 DA 변환기를 탑재한 액정구동장치.
청구항 11의 DA 변환기를 탑재한 액정구동장치.