JP7510814B2 - デジタルアナログ変換回路、データドライバ及び表示装置 - Google Patents
デジタルアナログ変換回路、データドライバ及び表示装置 Download PDFInfo
- Publication number
- JP7510814B2 JP7510814B2 JP2020130512A JP2020130512A JP7510814B2 JP 7510814 B2 JP7510814 B2 JP 7510814B2 JP 2020130512 A JP2020130512 A JP 2020130512A JP 2020130512 A JP2020130512 A JP 2020130512A JP 7510814 B2 JP7510814 B2 JP 7510814B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminals
- amplifier circuit
- selection state
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 46
- 230000004044 response Effects 0.000 claims description 13
- 238000012935 Averaging Methods 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 description 50
- 230000003071 parasitic effect Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 26
- 230000003321 amplification Effects 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Analogue/Digital Conversion (AREA)
Description
Ib_j=(Aj・β/2)・(Vexp-VTH)2 ・・・(6)
β:トランジスタが基準サイズ比1のときの利得係数
VTH:トランジスタの閾値電圧
差動段回路29_1~29_xの共通接続された出力端は、カレントミラー回路28の入力(ノードn22)及び出力(ノードn21)に接続され、差動段回路29_1~29_xの共通接続された出力端の出力電流が等しくなるように制御される。これにより、差動段回路29_1~29_xの出力電流について、以下の数式(7)が成立する。
数式(5)、数式(6)において、jを1~xの範囲で展開して、数式(7)に代入する。ここで、閾値電圧VTHの一次項に関しては、両辺が等しいとすると、下記の数式(8)及び数式(9)が導かれる。
Vexp=(A1・V1+…+Ax・Vx)/(A1+…+Ax) ・・・(9)
従って、増幅回路は、数式(9)で表されるように、各差動対に入力される信号電圧と重みづけ比との積の総和(A1・V1+…+Ax・Vx)を、重みづけ比の総和(A1+…+Ax)で割った値、すなわち信号電圧V1~Vxの加重平均に相当する電圧Vexpを、出力電圧Voutとして出力する。なお、図1AはNチャネル型トランジスタの差動対を含む差動段回路とPチャネル型トランジスタのカレントミラー回路の構成を示すが、Pチャネル型トランジスタの差動対を含む差動段回路とNチャネル型トランジスタのカレントミラー回路の構成、あるいはNチャネル型及びPチャネル型の両導電型トランジスタの差動対を含む差動段回路とカレントミラー回路の構成を採用してもよい。いずれも数式(9)が成り立つ。
また、本発明に係るデジタルアナログ変換回路は、互いに異なる電圧値を有する参照電圧群を生成する参照電圧生成部と、デジタルデータ信号を受け、前記デジタルデータ信号に基づき、前記参照電圧群中から重複を含む複数の参照電圧を選択して出力するデコーダと、第1~第x(xは2以上の整数)の入力端子を有し、前記第1~第xの入力端子で夫々受けた前記複数の参照電圧を予め設定された重みづけ比で平均化して増幅した電圧を出力電圧として出力する増幅回路と、第1選択状態又は第2の選択状態を指定する制御信号を受け、前記第1又は前記第2の選択状態に応じて、前記増幅回路の前記第1~第xの入力端子のうちのm(mは1以上のx未満の整数)個の入力端子を除く(x-m)個の入力端子に供給する電圧を切り替えるセレクタと、前記制御信号に応じて活性状態又は非活性状態に設定され、前記活性状態に設定された場合に前記増幅回路の駆動速度の制御を行う駆動速度制御回路と、を備え、前記増幅回路は、入力端の一方が前記第1~第xの入力端子をなす第1~第xの差動対及び前記第1~第xの差動対の各々に流す電流を個別に生成する第1~第xの電流源を含み、前記セレクタは、前記制御信号が前記第1選択状態を示す場合には、前記増幅回路の前記第1~第xの入力端子のうちの前記(x-m)個の入力端子に前記出力電圧を供給する一方、前記制御信号が前記第2選択状態を示す場合には、前記複数の参照電圧を前記(x-m)個の入力端子に供給し、前記駆動速度制御回路は、入力端の一方が前記第1~第xの入力端子のうちの前記m個の入力端子をなす差動対の各々に流す電流を生成するm個の電流源のうちの少なくとも一つの電流源の電流値を増加させる電流増加手段を含み、前記制御信号が前記第1選択状態を示す場合には前記電流増加手段を活性化する。
20 デコーダ
30 増幅回路
40 セレクタ
50 駆動速度制御回路
103 データドライバ
200 表示装置
DC1~DCn 変換回路
Claims (11)
- 互いに異なる電圧値を有する参照電圧群を生成する参照電圧生成部と、
デジタルデータ信号を受け、前記デジタルデータ信号に基づき、前記参照電圧群中から重複を含む複数の参照電圧を選択して出力するデコーダと、
第1~第x(xは2以上の整数)の入力端子を有し、前記第1~第xの入力端子で夫々受けた前記複数の参照電圧を予め設定された重みづけ比で平均化して増幅した電圧を出力電圧として出力する増幅回路と、
第1選択状態又は第2選択状態を指定する制御信号を受け、前記第1選択状態又は前記第2選択状態に応じて、前記増幅回路の前記第1~第xの入力端子のうちのm(mは1以上のx未満の整数)個の入力端子を除く(x-m)個の入力端子に供給する電圧を切り替えるセレクタと、
前記制御信号に応じて活性状態又は非活性状態に設定され、前記活性状態に設定された場合に前記増幅回路の駆動速度の制御を行う駆動速度制御回路と、を備え、
前記セレクタは、前記制御信号が前記第1選択状態を示す場合には、前記増幅回路の前記第1~第xの入力端子のうちの前記(x-m)個の入力端子に前記出力電圧を供給する一方、前記制御信号が前記第2選択状態を示す場合には、前記複数の参照電圧を前記(x-m)個の入力端子に供給し、
前記駆動速度制御回路は、前記制御信号が前記第1選択状態を示す場合に活性状態となり、前記制御信号が前記第2選択状態を示す場合に非活性状態となることで、前記第1選択状態と前記第2選択状態とで前記増幅回路の駆動速度を等しくする、ことを特徴とするデジタルアナログ変換回路。 - 前記増幅回路は、前記第1~第xの入力端子を非反転入力端子とし、前記出力電圧が自身の反転入力端子に供給されているオペアンプであることを特徴とする請求項1に記載のデジタルアナログ変換回路。
- 前記増幅回路は、
同一導電型の第1~第xの差動対を含む差動段回路と、
前記複数の差動対の出力端に共通接続されたカレントミラー回路と、
前記出力電圧を出力端子を介して出力する出力回路と、を含み、
前記第1~第xの差動対の各々の一方の入力端が前記増幅回路の前記第1~第xの入力端子を構成し、前記第1~第xの差動対の各々の他方の入力端が前記出力端子に帰還接続され、
前記出力回路が、前記複数の差動対の出力端と前記カレントミラー回路の接続点対の少なくとも一方の電圧を受け、当該電圧に対応した前記出力電圧を生成することを特徴とする請求項1又は2に記載のデジタルアナログ変換回路。 - 前記増幅回路は、制御信号に応じて、所定のデータ期間毎にそのデータ期間内の先頭の第1の期間に亘り前記第1選択状態に設定され、前記第1の期間に続く第2の期間に亘り前記第2選択状態に設定されることを特徴とする請求項1又は2に記載のデジタルアナログ変換回路。
- 前記増幅回路において、前記m個の入力端子毎に設定された重み付け比の合計が、前記第1~第xの入力端子毎に設定された重み付け比の合計の2分の1以下となるように設定されていることを特徴とする請求項1~4のいずれか1に記載のデジタルアナログ変換回路。
- 前記増幅回路において、前記mが前記xの2分の1以下の正数となるように設定されていることを特徴と請求項1~4のいずれか1に記載のデジタルアナログ変換回路。
- 前記増幅回路は、入力端の一方が前記第1~第xの入力端子をなす第1~第xの差動対及び前記第1~第xの差動対の各々に流す電流を個別に生成する第1~第xの電流源を含み、
前記駆動速度制御回路は、入力端の一方が前記第1~第xの入力端子のうちの前記m個の入力端子をなす差動対の各々に流す電流を生成するm個の電流源のうちの少なくとも一つの電流源の電流値を増加させる電流増加手段を含み、前記制御信号が前記第1選択状態を示す場合には前記電流増加手段を活性化する一方、前記制御信号が前記第2選択状態を示す場合には、前記電流増加手段を非活性化することを特徴とする請求項1~6のいずれか1に記載のデジタルアナログ変換回路。 - 前記電流増加手段は、活性化時の前記第1選択状態における前記m個の電流源の電流値の合計が、前記第2選択状態の前記第1~第xの電流源の電流値の合計と同等程度となるように制御することを特徴とする請求項7に記載のデジタルアナログ変換回路。
- 映像データ信号にて表される輝度レベルに対応した電圧値を有する電圧を出力電圧として生成しこれを表示パネルに印加するデータドライバであって、
互いに異なる電圧値を有する参照電圧群を生成する参照電圧生成部と、
前記映像データ信号を受け、前記参照電圧群中から前記映像データ信号にて表される輝度レベルに対応した、重複を含む複数の参照電圧を選択して出力するデコーダと、
第1~第x(xは2以上の整数)の入力端子を有し、前記第1~第xの入力端子で夫々受けた前記複数の参照電圧を予め設定された重みづけ比で平均化して増幅した電圧を前記出力電圧として生成する増幅回路と、
第1選択状態又は第2選択状態を指定する制御信号を受け、前記第1選択状態又は前記第2選択状態に応じて、前記増幅回路の前記第1~第xの入力端子のうちのm(mは1以上のx未満の整数)個の入力端子を除く(x-m)個の入力端子に供給する電圧を切り替えるセレクタと、
前記制御信号に応じて活性状態又は非活性状態に設定され、前記活性状態に設定された場合に前記増幅回路の駆動速度の制御を行う駆動速度制御回路と、を備え、
前記セレクタは、前記制御信号が前記第1選択状態を示す場合には、前記増幅回路の前記第1~第xの入力端子のうちの前記(x-m)個の入力端子に前記出力電圧を供給する一方、前記制御信号が前記第2選択状態を示す場合には、前記複数の参照電圧を前記(x-m)個の入力端子に供給し、
前記駆動速度制御回路は、前記制御信号が前記第1選択状態を示す場合に活性状態となり、前記制御信号が前記第2選択状態を示す場合に非活性状態となることで、前記第1選択状態と前記第2選択状態とで前記増幅回路の駆動速度を等しくする、ことを特徴とするデータドライバ。 - 表示パネルと、
映像データ信号にて表される輝度レベルに対応した電圧値を有する電圧を出力電圧として生成しこれを前記表示パネルに印加するデータドライバと、を含み、
前記データドライバは、
互いに異なる電圧値を有する参照電圧群を生成する参照電圧生成部と、
前記映像データ信号を受け、前記参照電圧群中から前記映像データ信号にて表される輝度レベルに対応した、重複を含む複数の参照電圧を選択して出力するデコーダと、
第1~第x(xは2以上の整数)の入力端子を有し、前記第1~第xの入力端子で夫々受けた前記複数の参照電圧を予め設定された重みづけ比で平均化して増幅した電圧を前記出力電圧として生成する増幅回路と、
第1選択状態又は第2選択状態を指定する制御信号を受け、前記第1選択状態又は前記第2選択状態に応じて、前記増幅回路の前記第1~第xの入力端子のうちのm(mは1以上のx未満の整数)個の入力端子を除く(x-m)個の入力端子に供給する電圧を切り替えるセレクタと、
前記制御信号に応じて活性状態又は非活性状態に設定され、前記活性状態に設定された場合に前記増幅回路の駆動速度の制御を行う駆動速度制御回路と、を備え、
前記セレクタは、前記制御信号が前記第1選択状態を示す場合には、前記増幅回路の前記第1~第xの入力端子のうちの前記(x-m)個の入力端子に前記出力電圧を供給する一方、前記制御信号が前記第2選択状態を示す場合には、前記複数の参照電圧を前記(x-m)個の入力端子に供給し、
前記駆動速度制御回路は、前記制御信号が前記第1選択状態を示す場合に活性状態となり、前記制御信号が前記第2選択状態を示す場合に非活性状態となることで、前記第1選択状態と前記第2選択状態とで前記増幅回路の駆動速度を等しくする、ことを特徴とする表示装置。 - 互いに異なる電圧値を有する参照電圧群を生成する参照電圧生成部と、
デジタルデータ信号を受け、前記デジタルデータ信号に基づき、前記参照電圧群中から重複を含む複数の参照電圧を選択して出力するデコーダと、
第1~第x(xは2以上の整数)の入力端子を有し、前記第1~第xの入力端子で夫々受けた前記複数の参照電圧を予め設定された重みづけ比で平均化して増幅した電圧を出力電圧として出力する増幅回路と、
第1選択状態又は第2の選択状態を指定する制御信号を受け、前記第1又は前記第2の選択状態に応じて、前記増幅回路の前記第1~第xの入力端子のうちのm(mは1以上のx未満の整数)個の入力端子を除く(x-m)個の入力端子に供給する電圧を切り替えるセレクタと、
前記制御信号に応じて活性状態又は非活性状態に設定され、前記活性状態に設定された場合に前記増幅回路の駆動速度の制御を行う駆動速度制御回路と、を備え、
前記増幅回路は、入力端の一方が前記第1~第xの入力端子をなす第1~第xの差動対及び前記第1~第xの差動対の各々に流す電流を個別に生成する第1~第xの電流源を含み、
前記セレクタは、前記制御信号が前記第1選択状態を示す場合には、前記増幅回路の前記第1~第xの入力端子のうちの前記(x-m)個の入力端子に前記出力電圧を供給する一方、前記制御信号が前記第2選択状態を示す場合には、前記複数の参照電圧を前記(x-m)個の入力端子に供給し、
前記駆動速度制御回路は、入力端の一方が前記第1~第xの入力端子のうちの前記m個の入力端子をなす差動対の各々に流す電流を生成するm個の電流源のうちの少なくとも一つの電流源の電流値を増加させる電流増加手段を含み、前記制御信号が前記第1選択状態を示す場合には前記電流増加手段を活性化する、ことを特徴とするデジタルアナログ変換回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020130512A JP7510814B2 (ja) | 2020-07-31 | 2020-07-31 | デジタルアナログ変換回路、データドライバ及び表示装置 |
CN202110808532.8A CN114070318A (zh) | 2020-07-31 | 2021-07-16 | 数模转换电路、数据驱动器及显示装置 |
US17/379,970 US11670216B2 (en) | 2020-07-31 | 2021-07-19 | Digital-to-analog conversion circuit, data driver, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020130512A JP7510814B2 (ja) | 2020-07-31 | 2020-07-31 | デジタルアナログ変換回路、データドライバ及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022026851A JP2022026851A (ja) | 2022-02-10 |
JP7510814B2 true JP7510814B2 (ja) | 2024-07-04 |
Family
ID=80004506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020130512A Active JP7510814B2 (ja) | 2020-07-31 | 2020-07-31 | デジタルアナログ変換回路、データドライバ及び表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11670216B2 (ja) |
JP (1) | JP7510814B2 (ja) |
CN (1) | CN114070318A (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043944A (ja) | 2000-07-25 | 2002-02-08 | Sharp Corp | Da変換器およびそれを用いた液晶駆動装置 |
JP2005160034A (ja) | 2003-10-27 | 2005-06-16 | Nec Corp | 出力回路及びデジタルアナログ回路並びに表示装置 |
JP2006310957A (ja) | 2005-04-26 | 2006-11-09 | Nec Corp | デジタルアナログ回路とデータドライバ及び表示装置 |
JP2007089074A (ja) | 2005-09-26 | 2007-04-05 | Nec Corp | 差動増幅器とデジタル・アナログ変換器並びに表示装置 |
JP2007158810A (ja) | 2005-12-06 | 2007-06-21 | Nec Corp | デジタルアナログ変換器、それを用いたデータドライバ及び表示装置 |
JP2007208694A (ja) | 2006-02-02 | 2007-08-16 | Nec Corp | 差動増幅器及びデジタルアナログ変換器 |
JP2007259114A (ja) | 2006-03-23 | 2007-10-04 | Nec Corp | 差動増幅器とデジタル・アナログ変換器、並びに表示装置 |
JP2008067145A (ja) | 2006-09-08 | 2008-03-21 | Nec Electronics Corp | デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置 |
JP2008122455A (ja) | 2006-11-08 | 2008-05-29 | Nec Electronics Corp | 出力回路、及びそれを用いたデータドライバならびに表示装置 |
US20140002290A1 (en) | 2012-06-29 | 2014-01-02 | Raydium Semiconductor Corporation | Analog to digital converter |
US20170032754A1 (en) | 2015-07-30 | 2017-02-02 | Samsung Electronics Co., Ltd. | Digital-to-analog converter |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3506219B2 (ja) | 1998-12-16 | 2004-03-15 | シャープ株式会社 | Da変換器およびそれを用いた液晶駆動装置 |
US7023417B2 (en) * | 2001-03-30 | 2006-04-04 | Winbond Electronics Corporation | Switching circuit for column display driver |
KR100691362B1 (ko) * | 2004-12-13 | 2007-03-12 | 삼성전자주식회사 | 분할형 디지털/아날로그 컨버터 및 이를 구비하는 표시장치의 소스 드라이버 |
US7579975B2 (en) * | 2007-12-11 | 2009-08-25 | Texas Instruments Incorporated | DAC architecture for an ADC pipeline |
JP5137686B2 (ja) | 2008-05-23 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | デジタルアナログ変換回路とデータドライバ及び表示装置 |
JP5508978B2 (ja) * | 2010-07-29 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | デジタルアナログ変換回路及び表示ドライバ |
JP6700854B2 (ja) * | 2016-02-26 | 2020-05-27 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
2020
- 2020-07-31 JP JP2020130512A patent/JP7510814B2/ja active Active
-
2021
- 2021-07-16 CN CN202110808532.8A patent/CN114070318A/zh active Pending
- 2021-07-19 US US17/379,970 patent/US11670216B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043944A (ja) | 2000-07-25 | 2002-02-08 | Sharp Corp | Da変換器およびそれを用いた液晶駆動装置 |
JP2005160034A (ja) | 2003-10-27 | 2005-06-16 | Nec Corp | 出力回路及びデジタルアナログ回路並びに表示装置 |
JP2006310957A (ja) | 2005-04-26 | 2006-11-09 | Nec Corp | デジタルアナログ回路とデータドライバ及び表示装置 |
JP2007089074A (ja) | 2005-09-26 | 2007-04-05 | Nec Corp | 差動増幅器とデジタル・アナログ変換器並びに表示装置 |
JP2007158810A (ja) | 2005-12-06 | 2007-06-21 | Nec Corp | デジタルアナログ変換器、それを用いたデータドライバ及び表示装置 |
JP2007208694A (ja) | 2006-02-02 | 2007-08-16 | Nec Corp | 差動増幅器及びデジタルアナログ変換器 |
JP2007259114A (ja) | 2006-03-23 | 2007-10-04 | Nec Corp | 差動増幅器とデジタル・アナログ変換器、並びに表示装置 |
JP2008067145A (ja) | 2006-09-08 | 2008-03-21 | Nec Electronics Corp | デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置 |
JP2008122455A (ja) | 2006-11-08 | 2008-05-29 | Nec Electronics Corp | 出力回路、及びそれを用いたデータドライバならびに表示装置 |
US20140002290A1 (en) | 2012-06-29 | 2014-01-02 | Raydium Semiconductor Corporation | Analog to digital converter |
US20170032754A1 (en) | 2015-07-30 | 2017-02-02 | Samsung Electronics Co., Ltd. | Digital-to-analog converter |
Also Published As
Publication number | Publication date |
---|---|
JP2022026851A (ja) | 2022-02-10 |
US20220036801A1 (en) | 2022-02-03 |
CN114070318A (zh) | 2022-02-18 |
US11670216B2 (en) | 2023-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10777119B2 (en) | Semiconductor device | |
US8471633B2 (en) | Differential amplifier and data driver | |
US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
US8988402B2 (en) | Output circuit, data driver, and display device | |
JP5457220B2 (ja) | 出力回路及びデータドライバ及び表示装置 | |
US8922540B2 (en) | Output circuit, data driver, and display device | |
JP3935891B2 (ja) | ランプ電圧発生装置及びアクティブマトリクス駆動型表示装置 | |
JP5426324B2 (ja) | データ駆動回路及びこれを備えた有機電界発光表示装置 | |
US7551111B2 (en) | Decoder circuit, driving circuit for display apparatus and display apparatus | |
US20060050036A1 (en) | Grayscale voltage generating circuit and method | |
US11341886B2 (en) | Digital-to-analog converter circuit and data driver | |
JP7283939B2 (ja) | 半導体装置及びデータドライバ | |
JP7434379B2 (ja) | デジタルアナログ変換回路及びデータドライバ | |
US11538432B2 (en) | Output buffer increasing slew rate of output signal voltage without increasing current consumption | |
WO2021193371A1 (ja) | 駆動回路、表示装置及び駆動方法 | |
CN108735171B (zh) | 输出电路、数据线驱动器以及显示装置 | |
US20220351661A1 (en) | Source driver controlling bias current | |
JP7510814B2 (ja) | デジタルアナログ変換回路、データドライバ及び表示装置 | |
WO2023176762A1 (ja) | 出力回路、表示ドライバ及び表示装置 | |
US20240146263A1 (en) | Differential amplifier and a data driving device | |
JP6966887B2 (ja) | 出力回路及び表示ドライバ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230530 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240312 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7510814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |