KR100363004B1 - 조립식반도체칩캐리어 - Google Patents

조립식반도체칩캐리어 Download PDF

Info

Publication number
KR100363004B1
KR100363004B1 KR1019960705041A KR19960705041A KR100363004B1 KR 100363004 B1 KR100363004 B1 KR 100363004B1 KR 1019960705041 A KR1019960705041 A KR 1019960705041A KR 19960705041 A KR19960705041 A KR 19960705041A KR 100363004 B1 KR100363004 B1 KR 100363004B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor die
leads
section
cross
Prior art date
Application number
KR1019960705041A
Other languages
English (en)
Inventor
스탠포드 더블유. 제이알. 크레인
마리아 엠. 포르투온도
Original Assignee
더 판다 프로젝트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 판다 프로젝트 filed Critical 더 판다 프로젝트
Application granted granted Critical
Publication of KR100363004B1 publication Critical patent/KR100363004B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/45111—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y10T29/49153—Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 다이 캐리어는, 다수의 전기적 절연성 측벽들: 적어도 하나의 측벽으로부터 신장되며 각 리이드가 리이드 프레임의 사용없이 개별적으로 제조되는 다수의 전기적 도전성 리이드들: 상기 전기적 도전성 리이드들이 그 주면부 주위에서 하나 또는 그 이상의 장소에 배치되도록 놓여진 반도체 다이, 및 상기 반도체 다이와 대응되는 전기적 도전성 리이드들 간에 전기적인 연결을 제공하는 수단을 구비한다 반도체 다이 캐리어의 제조방법은, 리이드 프레임을 사용하지 않고 다수의 도전성 리이드들을 개별적으로 제조하는 단계; 상기 다수의 전기적 도전성 리이드들을 다수의 전기적 절연성 측벽들 중의 적어도 하나로부터 신장시키는 단계: 상기 전기적 도전성 리이드들이 그 주변부의 주위에서 하나 또는 그 이상의 장소에 배치되도록 반도체 다이를 위치시키는 단계; 및 상기 반도체 다이를 대응되는 전기적 도전성 리이드들에 전기적으로 연결하는 단계를 구비한다.

Description

조립식 반도체 칩 캐리어
최근, 반도체 기술, 메모리 용량 및 소프트웨어 개발에 있어서 급격한 진보가 이루어지고 있다. 반도체 패키징, 배선(interconnection) 기술 및 인쇄회로판(PCB) 조립에서의 진보는 더욱 신중하다. 수용할 수 있는 반도체 패키지의 크기 및 리이드 수는 이제는 컴퓨터 속도 및 기능성을 결정하는 주요한 제한요인들이다. 증가된 리이드 수를 갖는 반도체 패키지를 가공하는 것과 그 결과로써 구성요소 크기가 증가되는 것 간에는 트레이드-오프가 있다. 더 많은 리이드들은 더욱 빠르고 효율적인 정보의 전달을 가져온다: 그러나, 더 많은 리이드들은 더 많은 공간을 차지하여 이에 따라 원가가 증가되며, 전기적 신호가 이동하여 다른 소자들과 접촉함으로써 상기 신호가 지연된다.
반도체 패키지에 대해서는, 많은 다른 형상들과 크기들이 현재 이용되고 있다. 종래의 반도체 패키지 기술들은 적층 세라믹(laminated ceramic) 기술, 압축 세라믹(pressed ceramic) 기술 및 성형 플라스틱(molded plastic) 기술을 포함한다.
적층 세라믹 기술에 의하면, 그로부터 신장된 리이드 프레임으로 부터 리이드들을 갖는 세라믹 패키지에 반도체 다이가 부착된다. 상기 다이 상의 본딩 패드들은 본딩 와이어를 사용하는 리이드들에 연결된다. 그 다음에, 상기 세라믹 패키지에 캡(cap)이 접착(glue)되어 상기 다이 및 리이드의 내부 부위를 패키지 내에 밀봉(sealing)시킨다.
압축 세라믹 기술에 의하면, 그로부터 신장된 리이드 프레임으로 부터 리이드들을 갖는 세라믹 패키지의 하부에 반도체 다이가 부착된다. 와이어 본딩을 진행한 후, 세라믹 패키지의 상부가 상기 세라믹 패키지의 하부에 점착되어 다이 및 리이드의 내부 부위를 패키지 내에 밀봉시킨다.
성형 플라스틱 기술에 의하면, 반도체 다이가 그로부터 한 세트의 리이드들이 신장될 플라스틱 패키지 내에 끼워 넣어지도록 형상화된다. 가공의 초기 단계에서, 상기 다이는 리이드 프레임으로 부터 리이드들에 의해 둘러싸여진 장소에서 부착된다. 그 다음에 와이어 본딩이 취해지고, 이어서 주입몰딩 공정이 수행되어 상기 다이 및 리이드의 내부 부위가 밀봉되어진 플라스틱 패키지를 형성한다. 그 다음에 상기 리이드들이 절곡(bending)되어 완성된 패키지가 형성된다. 종래의 성형 플라스틱 패키지를 형성하기 위해 요구되는 단계들은 도 1에 표시된 플로우차트로부터 더 상세히 이해될 것이다.
도 2로부터 알 수 있듯이, 종래의 패키지 리이드들은 전형적으로, 도금관통홀(plated-through-hole: PTH) 기술 또는 표면실장 기술(SMT)을 이용하여 (예컨대, PCB 상에) 실장시키기 위해 형상화된다.
PTH 기술에서는, 도전성 PTH가 PCB 내에 형성된다. 패키지의 각 리이드는 대응되는 PTH를 통해 삽입된 후 납땜됨으로써, PTH와 도전적 접촉되는 리이드를 고정시키는 솔더 조인트(solder joint)를 형성한다.
SMT 실장에서는, 패키지의 각 리이드가 PCB 내의 PTH를 통해 신장되도록 납땜되기 보다는 PCB 상부면의 도전성 부위 위에 납땜된다. 만약 패키지가 무리이드(leadless) 다이 캐리어라면, 패키지의 도전성 단면(section)은 본딩 패드로 알려진 PCB 상부면의 도전성 부위 위에 납땜된다. 그 다음에, 솔더 조인트가 리이드형(leaded) 다이 캐리어의 각 리이드 또는 무리이드 다이 캐리어의 각 도전성 단면을 PCB에 대해 고정되도록 유지시킨다. SMT 실장에 의하면, 리이드형 다이 리이드의 각 리이드는 "걸윙(Gullwing)" 형상: "J-리이드" 형상 또는 "버트 리이드(Butt lead)" 형상을 가질 수 있다.
다양한 종래의 PTH 및 SMT 패키지들이 도 2에 도시되어 있다. PTH 패키지들은 DIP (이중 인라인 패키지); SH-DIP (수축형 DIP); SK-DIP (피질 DIP) 또는 SL-DIP (슬림 DIP): SIP (단일 인라인 패키지): ZIP (지그재그형 인라인 패키지); 및 PGA (핀 그리드 어레이)를 포함한다. SMT 패키지들은 SO 또는 SOP (소형 아웃라인 패키지); QFP (사각 플랫형 패키지); LCC (무리이드 칩 캐리어); 및 PLCC SOJ(버트리이드를 갖는 플라스틱 리이드형 칩 캐리어)를 포함한다.
도 2에 도시된 것과 같은 QFP들은 전형적으로 상술한 성형 플라스틱 기술을 이용하여 제조된다. 대부분의 QFP들은 QFP의 네 개의 측면 각각으로부터 신장된 단일 열의 절곡된 리이드들을 제공하는 단층 리이드 프레임을 이용하여 제조된다.
다열의 리이드 형상들 또한 알려져 있다. 예를 들어, QFP의 측면들로부터 신장되며, 수직으로 일정한 간격을 두고 서로 절연된 두 개의 다른 리이드 프레임을 사용하여 형성되는 2열의 리이드들을 제공하는 것이 알려져 있다. 또한, 공기와 같은 가스 유전체에 의해 본래는 서로 분리되어진 리이드들의 인접한 열과 함께 수직으로 일정한 간격을 둔 리이드 프레임을 이용하여 다열의 리이드들을 제공하는 것이 알려져 있다. 종래의 반도체 다이 패키지에 결부된 와이어 본딩 공정에 대해서는, 본딩 패드들을 다른 단계의 레벨 상에 놓는 PGA 패키지들에서 알려져 있다.
상술한 반도체 칩 패키지들은 많은 결함들을 갖는다. 예를 들어, QFP 기술은 다양한 이유들에 의해 개별적으로 제한된다. 예컨대, QFP를 제조하는데 전형적으로 사용되는 성형 플라스틱 기술은 본딩 보전(integrity)에 해로운 영향을 줄 수 있는 와이어 본딩 공정에 잇따라 다양한 공정들을 합체한다. 이 과정들은 고압 주입-몰딩 및 냉각/가열 단계들을 포함하는 밀봉 및 바람직한 리이드 형상을 얻기 위한 리이드의 절곡을 포함하는데, 이로 인해 본딩 와이어의 이동, 파손 및/또는 단락이 초래될 수 있다. 더욱이, 봉지(encapsulation) 공정은 낮은 열전도성을 갖는 몰딩 화합물을 사용하여야 하는 한계가 있기 때문에, 최적 레벨 이하의 성능이 초래될 수 있다.
QFP 반도체 패키지 등을 제조하는 동안의 리이드 프레임의 사용 또한 많은 불이익들을 초래한다. 우선 첫째로, 종래의 리이드 프레임들이 압형되는(stamped) 다이들의 타입들은 초래되는 복잡한 특징들의 수와 사용되어야 할 재료의 양 때문에 매우 비싸다. 더욱이, 더 큰 크기의 필수요소들을 압형하는데 요구되는 제조 허용치(tolerance)는 리이드 프레임의 압형이 저수율 공정이 되게 한다. 또한, 리이드 프레임들을 혼합하는 패키지들은 전형적으로 다이 배치 후, 제조공정에 있어서 패키지가 결함이 있는 것으로 밝혀지면 첨가되어질 수 있는 임의의 값이 쓸모없게 될 만큼 늦은 시점에서 검사된다. 게다가, 리이드 프레임은 전형적으로 단일열의 주변패드 본딩 또는 테이프 자동화 본딩(TAB)과 같은 절차들에 대해 다이 배치 공정을 제한함으로써, 다이 배치의 옵션 및 융통성을 제한하게 된다. 더욱이, 일단 종래의 QFP가 완료되면, 불가능하진 않지만, 패키지 구성물들의 한 개 또는 그 이상을 수리하는 것이 매우 어렵다. 일반적으로, 종래의 패키징 기술에 있어서, 요구되어지는 리이드들의 수가 증가함에 따라 관련된 다이의 속도 및 기능성의 증가에 입각하여 리이드 프레임의 크기가 증가함으로써, 그 제조 및 세공 원가가 증가되고 신호가 이동되어야 할 거리의 증가로 인해 그 효율성이 감소된다.
QFP 타입의 패키지들은 또한, 그 제조과정 동안 부분적으로 리이드 프레임을 사용하기 때문에 큰 PCB 면적을 차지하는 경향이 있다. 예를 들어, 단일 레벨의 리이드 프레임을 이용하여 제조되고 그에 따라 QFP의 측면들로부터 신장되는 단일 열의 리이드들만을 포함하는 QFP들은 전형적으로, 208-핀의 QFP에 대해서는 약 900㎟의 PCB 면적을, 304-핀의 QFP에 대해서는 약 1,832㎟의 PCB 면적을 요구한다.
다열의 리이드 프레임 패키지들은 제공될 수 있는 리이드 수에 의해 어느 정도까지는, 보다 적은 PCB 면적을 차지한다. 그러나, 다양한 한계들로 인해 종래의 다열 리이드형 패키지들은 현존하거나 예기되어지는(contemplated) 패키징 필수물들에 대해 부적절하게 된다. 예를 들어, 종래의 구조는 전형적으로 측면 당 2열의 리이드들로 제한되며, 양 열의 리이드들 모두는 표면 실장이 종래의 실장기술에 따라 수행될 수 있도록 오프셋(off-set)되어야 한다. 이러한 특성들은 실장에 요구되어지는 PCB 면적을 불필요하게 증가시킨다. 더욱이, 리이드 프레임들은 전형적으로 상술한 종래구조를 제조하는 동안 사용되며, 이에 따라, 이러한 구조는 상술한 바와 같이 고유기능 한계들의 혼합 및 부가적인 복잡성에 당면한다.
단차진 형상을 갖는 PGA 패키지들 또한 한계들을 갖는다. 예를 들어, QFP와 는 달리 PGA는 일반적으로 SMT 적용에 적절하지 않다. 그 대신, PGA는 전형적으로 PTH 기술을 이용하여 실장되거나 소켓 속에 플러깅된다. 또한, PGA는 주목할 만한 양의 PCB 공간을 차지하며, 그 결과 PCB의 공간 및 체적은 고밀도 회로 형상의 제조를 방해한다. 더욱이, PGA는 사용되어지는 세라믹 패키지 재료 및 납땜된(brazed) 핀 실장품(assembly)의 원가로 인해 전형적으로 비싸다.
전술한 바로부터, 종래의 반도체 패키지들이 많은 양의 판(board) 공간을 차지하고; 비싸며 제조시 종종 어려움을 겪고: 본드 보전을 금하는 경향이 있는 칩 부착 및 와이어 본딩 후에 실시되는 공정들로 인해 불충분하게 수행되며: 제조후 불가능하진 않지만 수리가 어렵다는 것을 이해할 수 있다. 이러한 한계들의 결과로, 현재의 반도체 패키징 기술은 현재 그리고/또는 미래의 반도체 및 컴퓨터 기술의 요구들을 충족시키기에는 충분하지 않다. 반도체 패키징 기술은 이미 실리콘 다이 기술과 보조를 맞추는데 실패하였으며, 컴퓨터 및 마이크로프로세서 속도가 계속 상승함에 따라 공간 효율성이 점점 더 중요해지면서 더 작은 면적의 필요성을 갖는 반도체 다이 패키지가 요구될 것이다. 상술한 바와 같은 반도체 다이 패키지들은 통용되거나 예기되는 반도체 및 컴퓨터 요구조건들을 제하고는 하락하고 있다.
본 발명은 축소된 크기(size)를 갖는 조립식, 주변리이드형(peripherally-leaded) 반도체 칩 또는 다이(die) 캐리어 및 상기 반도체 다이 캐리어를 조립하고 사용하는 방법들에 관한 것이다. 바람직한 실시예에서, 반도체 칩 캐리어는 수평 및 수직으로 일정한 간격을 둔 다수의 리이드(lead)들의 열들을 가지며, 각 리이드는 리이드 프레임의 부요소라기보다 오히려 개개의 제조된 리이드로서 반도체 칩 캐리어 속에 조립된다.
도 1은 반도체 패키지를 제조하기 위한 종래방법의 단계들을 설명하는 플로우차트.
도 2는 종래의 PTH 및 SMT 반도체 패키지를 나타내는 도면.
도 3은 본 발명에 의한 조립식 반도체 다이 캐리어의 2층(two-tier) 실시예를 나타내는 투시도.
도 4는 도 3에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 투시도.
도 5는 본 발명에 의한 12-측면의 반도체 다이 캐리어의 투시도.
도 6은 본 발명에 의한 8-측면의 반도체 다이 캐리어의 부분 투시도.
도 7(a)는 측벽들을 서로 그리고 플로어에 고정시키기 전의, 본 발명에 의한 조립식 반도체 다이 캐리어의 2열 실시예를 나타내는 투시도.
도 7(b)는 측벽들을 서로 그리고 플로어에 고정시키기 전의, 본 발명에 의한 조립식 반도체 다이 캐리어의 2열 실시예를 나타내는 투시도.
도 8(a)는 본 발명에 의해 형상화되고 PCB와 같은 다층 도전체의 본딩 패드상에 위치되는 L형 최저부를 갖는 SMT 리이드의 투시도.
도 8(b)는 L형 최저부 및 수평 고정부위를 갖는, 본 발명에 의한 SMT 리이드의 투시도.
도 9는 본 발명에 의해 형상화된 L형 최저부를 갖는 또다른 SMT 리이드의 투시도.
도 10은 리이드의 과도삽입을 방지하기 위해 절연성 구조물을 포함하는 측벽속에 삽입된 도전성 리이드의 부분 투시도.
도 11은 본 발명에 의해 형상화된 L형 최저부를 갖는 또다른 SMT 리이드의 투시도.
도 12는 본 발명에 의해 형상화된 직선 또는 버트 리이드 최저부를 갖는 SMT 리이드의 투시도.
도 13은 본 발명에 의해 형상화된 PTH 리이드의 투시도.
도 14는 도 3에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 투시도.
도 15는 본 발명에 의한 조립식 반도체 다이 캐리어의 3층 실시예를 나타내는 투시도.
도 16은 도 15에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 투시도.
도 17은 반복되는 통로 배열의 세트들을 분할하는 점선에 의한 리이드 삽입전의, 도 15에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 측면도.
도 18은 반복되는 콘택 배열의 세트들을 분할하는 점선에 의한 리이드 삽입후의, 도 15에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 측면도.
도 19는 와이어 본딩의 세부를 도시한 도 15에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 투시도.
도 20은 리이드 접촉면의 세부를 도시한 도 15에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 투시도.
도 21은 리이드 접촉면의 세부를 도시한 도 15에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 투시도.
도 22는 반복되는 콘택 배열의 세트들을 분할하는 점선에 의한 발자국의 세부를 도시한 도 15에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 윗면도.
도 23은 반복되는 콘택 배열의 세트들을 분할하는 점선에 의한 리이드 접촉면의 세부를 도시한 도 15에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 윗면도.
도 24는 캡을 포함하는 도 15에서 설명된 반도체 다이 캐리어의 부분 측면도.
도 25는 도 15에서 설명된 반도체 다이 캐리어의 실시예에 의한 캐비티-다운 형상의 부분 측면도.
도 26은 캡을 포함하는 도 15에서 설명된 반도체 다이 캐리어의 실시예에 의한 다이 톱니꼴 형상의 부분 측면도.
도 27은 캡을 포함하는 도 15에서 설명된 반도체 다이 캐리어의 실시예에 의한 동일하거나 유사한 레벨의 형상의 부분 측면도.
도 28은 캡을 포함하는 도 15에서 설명된 반도체 다이 캐리어의 실시예에 의한 플랫폼 형상의 부분 측면도.
도 29(a)는 본 발명에 의한 조립식 반도체 다이 캐리어의 4층 실시예를 나타내는 부분 투시도.
도 29(b)는 본 발명에 의한 조립식 반도체 다이 캐리어의 3층 실시예를 나타내는 부분 투시도.
도 30은 반복되는 통로 배열의 세트들을 분할하는 점선에 의한 리이드 삽입전의, 도 29(a)에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 측면도.
도 31은 반복되는 콘택 배열의 세트들을 분할하는 점선에 의한 리이드 삽입후의, 도 29(a)에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 측면도.
도 32는 리이드 접촉면의 세부를 나타내는 도 29(a)에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 투시도,
도 33(a)는 도 29(a)에서 설명된 반도체 다이 캐리어의 실시예에 의한 다벽 형상의 부분 투시도.
도 33(b)는 본 발명에 의한 다벽 형상을 갖고 사용하도록 형상화된 새김눈부위를 가진 고정 단면을 갖는 리이드의 투시도.
도 33(c)는 본 발명에 의한 다벽 형상을 갖고 사용하도록 형상화된 부조부를 가진 고정 단면을 갖는 리이드의 투시도.
도 33(d)는 본 발명에 의한 반도체 다이 캐리어의 다벽 형상 내에 형성된 도 33(c)의 리이드의 부분 투시도.
도 34는 반복되는 콘택 배열의 세트들을 분할하는 점선에 의한 발자국의 세부를 도시하는 도 29(a)에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 윗면도.
도 35는 반복되는 콘택 배열의 세트들을 분할하는 점선에 의한 리이드 접촉면의 세부를 도시하는 도 29(a)에서 설명된 반도체 다이 캐리어의 실시예를 나타내는 부분 윗면도.
도 36은 도 29(a)에서 설명된 반도체 다이 캐리어의 실시예에 의한 절연 격리판 형상의 부분 투시도.
도 37은 캡을 포함하는 도 29(a)에서 설명된 반도체 다이 캐리어의 실시예에 의한 절연 격리판 형상의 부분 측면도.
도 38은 큰 I/O 특성을 갖는 더 작은 다이들의 본딩을 용이하게 하는 계단식 세라믹 구성물을 갖는 본 발명에 의한 형상의 부분 측면도.
도 39(a)는 다층 PCB와 같은 다층 도전체 상에 실장하는 것을 용이하게 하는, 동일평면에 있지 않는 리이드를 갖는 본 발명에 의한 형상의 부분 측면도.
도 39(b)는 다층 PCB와 같은 다층 도전체 상에 실장하는 것을 용이하게 하는 동일평면 및 비동일평면에 있는 리이드들을 갖는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 40은 둥글린 모서리를 가진 리이드 통로를 갖는 본 발명에 의한 조립식 반도체 다이 캐리어의 부분 투시도.
도 41은 본 발명에 의한 조립식 반도체 다이 캐리어의 다중다이 형상의 투시도.
도 42는 상향 및 하향 리이드들을 갖는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 43은 측면신장 및 하향신장된 리이드들을 갖는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 44는 하향신장된 리이드들의 둥지식 형상을 갖는 본 발명에 의한 조립식 반도체 다이 캐리어의 부분 밑면도.
도 45는 하향신장될 리이드들의 변경된 배열을 갖는 본 발명에 의한 조립식 반도체 다이 캐리어의 부분 밑면도.
도 46은 하향신장된 리이드들의 둥지식 형상을 갖는 본 발명에 의한 조립식 반도체 다이 캐리어의 부분 밑면도.
도 47(a)는 하향신장된 리이드들의 변경된 형상을 갖는 본 발명에 의한 조립식 반도체 다이 캐리어의 부분 밑면도.
도 47(b)는 그 안에 합체된 H형 공간들을 갖는 그룹들로 배열된 하향신장 리이드들의 배열을 포함하는 본 발명에 의한 조립식 반도체 다이 캐리어의 부분 밑면도.
도 48은 조립식 반도체 다이 캐리어를 제조, 수송 및 실장시키기 위하여 수행되는 본 발명에 의한 방법과 종래의 제조방법을 비교하는 플로우차트 한쌍을 표시한다.
도 49(a)는 본 발명에 의한 제조과정 동안 멜빵 상에 직립한 리이드의 투시도.
도 49(b)는 본 발명에 의한 제조과정 동안 멜빵 상에 측면으로 위치한 리이드의 투시도.
도 50은 본 발명에 의한 제1 타입의 운송 패키징의 투시도.
도 51은 그 안에 주재하는 반도체 다이 캐리어를 갖는 도 50에 도시된 제1 타입 패키징의 투시도.
도 52는 그 안에 주재하는 반도체 다이 캐리어를 갖는 도 50에 도시된 제1 타입 패키징의 부분 투시도.
도 53은 그 안에 주재하는 또다른 반도체 다이 캐리어를 갖는 도 50에 도시된 제1 타입 패키징의 부분 투시도.
도 54(a)는 본 발명에 의한 제2 타입의 운송 패키징의 측면도.
도 54(b)는 도 54(a)에서 설명된 운송 패키징을 갖고 사용하는데 특히 적절한 반도체 다이 캐리어의 투시도.
도 55는 본 발명에 의한 제3 타입의 운송 패키징의 투시도.
도 56은 본 발명에 의해 형상화된 접속가능한 리이드의 투시도.
도 57은 접속가능한 소켓 내에 플러깅된 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 58은 또다른 접속가능한 소켓 내에 플러깅된 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 59는 도 58에서 설명된 접속가능한 소켓 속에 플러깅된 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 60은 캐리어의 하나 또는 그 이상의 측면의 밖으로 직선 신장된 리이드들을 갖는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 61은 순차적인 최저부 형상을 갖는 리이드들을 포함하는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 62는 본 발명에 의한 반도체 다이 캐리어의 단층 실시예를 나타내는 윗면도.
도 63은 적어도 1열의 리이드들이 PCB와 같은 기판 속으로 신장된 바이어스와 서로 엇갈리는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 64는 캐리어 내부에서의 본명 신장의 배들을 나타내는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 65는 본 발명에 의해 형상화된 둥글린 리이드의 투시도.
도 66은 둥근 리이드 통로를 갖는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도.
도 67은 종래의 QFP 기술과 본 발명에 의한 다양한 실시예들을 비교하는 차트.
[실시예]
본 발명에 의한 조립식 반도체 다이 캐리어는 캐리어의 주변부 주위에 수직으로 간격을 둔 다레벨로 배열된 다열의 전기적 도전성 리이드들을 갖는다. 이러한 리이드들은 또한 캐리어의 상부 또는 저부 상에 배열될 수도 있다. 상기 리이드들 각각은 다이 배치 단계 전에 리이드 프레임의 부요소라기 보다는 오히려 개별적으로 제조된 리이드로서 반도체 다이 캐리어 속에 조립되어 제조됨으로써, 다열, 다레벨의 구조를 용이하게 한다.
상기 반도체 다이 캐리어의 리이드들은, 상기 리이드들이 캐리어의 측벽들을 통해 신장되는 지점에서 다른 레벨로부터 오프셋되고(되거나) 상기 리이드들이 PCB 또는 다른 접촉면에 연결되는 지점에서 엇갈리게 배열될 수 있다. 적어도 후자의 형상은 PCB 상의 트레이스가 엇갈리게 배열된 리이드들 사이에서 루팅되게 한다.
상기 반도체 다이 캐리어의 리이드들은 반도체 다이 주위에 수직으로 간격을 둔 일련의 다수 리이드의 열들을 형성하면서, 다이 캐리어의 측벽들을 통해 상기 다이 캐리어 속으로 신장된다. 측벽을 통해 신장된 리이드 부위는 그 위에 형성되는 와이어 본드 단자를 갖는다. 와이어 본드 절연체가 리이드의 열들을 격리시키기 위해 사용될 수도 있다. 상기 반도체 다이는 캐비티-업(cavity-up) 형상으로 PCB에서 떨어져(away from) 위로 향한 다이의 주변 패드들, 또는 플립-칩(flip-chip) 또는 캐비티-다운(cavity-down) 형상으로 PCB 쪽으로 아래로 향한 다이의 주변 패드들을 갖는 캐리어 내에 실장될 수 있다.
본 발명의 반도체 다이 캐리어에 대한 봉지는 에폭시(epoxy), VECTRA(Hoechst Celanese의 상표)와 같은 액정폴리머, 또는 다른 고온물질로 다이 캐비티를 매립함으로써 수행된다. 상기 반도체 다이 캐리어는 열 싱크의 역할을 하는 플라스틱 구성물이나 열적 도전성 캡으로 덮여질 수도 있다.
본 발명의 반도체 다이 캐리어는 설계자 및 사용자에 유효한 배선 수를 증가시킴에도 불구하고, 공지된 반도체 패키지들에 비해 축소된 크기를 갖는 패키지를제공한다. 상기 다이 캐리어는 플러깅되거나 PTH 또는 SMT 방법의 어느 것과도 양립될 수 있다. 상기 반도체 다이 캐리어는 반도체 다이를 캐리어에 도입하기 전에 조립되고 검사됨으로써, 완성된 생산수율을 증가시키고 전체 단가를 감소시킨다. 상기 다이 캐리어의 형상은 반도체 다이가 다이 캐리어에 대해 매우 낮은 프로파일을 유지하면서, 다이 상의 다열 패드들로부터 수직으로 간격을 둔 다레벨의 리이드 열들에 접착되도록 한다.
본 발명의 반도체 다이 캐리어는, 예컨대 SMT 방법을 이용하여 실장할 때 리이드의 최저부(foot)와 우수한 동일평면성(coplanarity)을 제공함으로써, 리이드와 PCB 표면이 접촉되지 않는 현상을 방지한다. 이러한 동일평면성은 종래의 패키징 기술을 사용하면 리이드 프레임을 사용할 때 요구되어지는 리이드의 절곡으로 인하여 항상 가능하지는 않다.
본 발명에 관련한 상세한 기술은 첨부도면을 참조하여 이제 토의될 것이다. 편의상, 첨부도면에서 동일한 참조부호들이 본 발명의 동일 또는 유사한 구성물을 나타내는데 사용될 것이다.
본 발명에 의한 조립식 반도체 다이 캐리어의 실시예를 나타내는 투시도가 도 3에 도시되어 있다. 도 3의 실시예의 부분도는 도 4에 도시되어 있다. 도 3의 실시예에 의하면, 반도체 다이 캐리어는 반도체 다이(101); 플로어(102a)와 다수의 측벽들(102b)을 갖는 절연기판(102); 하부 리이드(103a)와 상부 리이드(103b)를 갖는 다수의 리이드들(103); 상기 반도체 다이 상에 형성된 다수의 본딩 패드들(104): 상기 리이드(103)들 상에 각각 형성된 다수의 본딩 단자들(105); 및각각이 상기 다이의 본딩 패드(104)들 중의 적어도 하나와 상기 리이드 상에 형성된 본딩단자(105)들 중의 대응되는 하나를 연결하는 다수의 본딩 와이어들(106)을 구비한다.
도 3의 실시예의 반도체 다이와 반도체 다이 캐리어가 정방형처럼 도시되었지만, 상기 반도체 다이와 다이 캐리어 모두, 다른 길이의 측면들을 갖는 직사각형과 같은 또다른 형태로 가정될 수 있다. 또한, 상기 반도체 다이 캐리어의 측면 수는 변할 수 있는데, 예컨대 도 5에 도시된 바와 같이 12개의 측면을 갖거나 도 6에 도시된 바와 같이 8개의 측면을 갖는 다이 캐리어들이 본 발명의 범위 내에 있을 수 있다. 도 5 및 6의 다이 캐리어들은 4개 측면의 다이 캐리어들보다 더 작은 공간을 차지하도록 설계되며, 도 6에 도시된 바와 같이, 더 큰 효율성을 얻도록 부가적인 리이드들이 부가적인 측면들 상에 제공될 수 있다. 도 6의 형상에 의하면, 예컨대, 40개의 여분의 리이드들이 각각의 부가적인 측벽들 내에 10개의 부가적인 리이들을 놓음으로써 제공될 수 있다. 더욱이, 상기 반도체 다이 캐리어가 2열의 리이드(103)들을 갖는 것으로 도시되어 있으나, 아래에서 더욱 상세히 설명하는 바와 같이, 단일열의 리이드만이 사용되거나 2열 이상의 리이드들이 사용될 수도 있다.
반도체 다이 캐리어의 반도체 다이(101)는 도 3에 도시된 바와 같이, 그 엣지부 각각을 따라 배열되는 단일열의 본딩 패드(104)들을 갖는 반도체 다이이거나 예컨대 그 엣지부 각각을 따라 배열되는 2열 또는 그 이상의 열의 본딩 패드들을 갖는 반도체 다이일 수 있다. 후자의 상황에서, 본딩 패드(104)들은 직선의 열 및 행으로 배열될 수 있으며, 다른 형상, 예컨대 인접한 열로부터 본딩 패드들이 엇갈리게 배치되도록 배열될 수도 있다.
반도체 다이 캐리어의 절연기판(102)은 액정폴리머 또는 액정폴리머와 동일하거나 유사한 성질을 갖는 재료로 만들어진다. 바람직하게는, 절연기판(102)용 액정폴리머는 실리콘의 열팽창계수와 거의 동일하거나 유사한 열팽창계수를 갖는 VECTRA (상표)이다.
상기 절연기판(102)은 리이드(103)들을 기판의 측벽(102b)들 속에 삽입하기 전과, 상기 다이(101)를 기판의 플로어(102a) 위에 실장시키기 전에 실시되는 몰딩 공정으로 형성될 수도 있다. 상기 몰딩공정 동안, 일련의 리이드 홀들 또는 통로(107)들이 기판의 측벽(102b)들 내에 몰딩되며, 리이드(103)들 중 대응되는 하나를 받기 위한 통로들 각각과 일련의 돌출부(ledge)(108)들이 다이가 놓여질 주변부 주위에서 기판의 측벽들 내부에 형성된다. 상기 돌출부(108)는 (예컨대, 와이어 본딩 공정동안에) 리이드(103)를 지지하는 역할을 한다. 몰딩공정 동안에 상기 리이드 통로(107)와 돌출부(108)를 형성하는 것의 대안으로서, 상기 리이드 통로 및/또는 돌출부는 예컨대, 리이드 통로를 형성하기 위해 기판물질을 제거하고(하거나) 돌출부를 형성하기 위해 절연물질을 (예컨대, 접착제 또는 에폭시를 사용하여) 적용하여 몰딩시킨 후에 첨가될 수도 있다.
더욱이, 단일 몰딩공정에 집적하여(integrally) 형성하기 보다, 상기 플로어(102a) 및 측벽(102b)은 따로따로 몰딩된 후 접착제 또는 에폭시 물질을 사용하여 함께 고정될 수 있다. 이 경우, 상기 리이드(103)는 측벽들을 서로에 대해 또는 플로어(102a)에 대해 고정시키기 전이나 후에 상기 측벽(102b) 속에 삽입될수 있다. 도 7(a)는 측벽들을 서로 그리고 플로어(102a)에 고정시키기 전에 측벽(102b) 속에 삽입된 리이드(103)의 예를 도시한 도면이다. 도 7(b)는 측벽(102b)의 저부 및/또는 모서리 위, 그리고 플로어(102a)의 측면 위에 단차 또는 새김눈(notch)이 실장되어 점착면적과 플로어(102a)와 측벽(102b)이 만나는 표면면적을 증가시킴으로써, 더욱 강한 본드의 형성을 용이하게 함을 도시하고 있다.
상기 리이드(103)들은 리이드 통로(107)와 돌출부(108)를 형성한 후에 기판(102)의 측벽(102b)들 속에 삽입된다. 상기 리이드(103)들은 하나씩 개별적으로 삽입되거나, 그룹별로 "집단적 삽입(gang-inserting)"될 수 있다. 예를 들어, 집단적 삽입에 의하면, 반도체 다이 캐리어의 각 측면에 대해 리이드(103)들 모두가 동시에 삽입되거나, 하부 리이드(102a)들 모두를 동시에 삽입한 다음 잇따라 상기 하부 리이드들 위의 상부 리이드(103b)들을 동시에 삽입할 수도 있다.
리이드 삽입의 방향은 각 측벽(102b)에 대해, 측벽의 외부 표면으로부터 측벽의 내부 표면을 향하는 것일 수 있다. 상기 리이드(103)들 각각은 리이드 통로(107) 중 대응되는 하나에 삽입된다. 리이드(103) 및 리이드 통로(107)의 치수들은 각 리이드(103)가 그에 대응되는 리이드 통로(107) 내에 정확하게 끼울 수 있을 정도이어야 한다. 그러나, 원한다면, 각 리이드(103)는 에폭시나 다른 접착재료를 사용하여, 그에 대응되는 리이드 통로(107) 내에 그리고/또는 대응되는 돌출부(108)위에 더욱 단단히 고정될 수 있다.
측벽(102b)을 몰딩한 후 상기 측벽 속에 리이드(103)를 삽입하는 것의 대안으로서, 상기 리이드들은 삽입몰딩 공정을 이용하여 측벽 내에 형성될 수도 있다.삽입몰딩에 의하면, 상기 리이드(103)들은 멜빵(bandolier) 또는 다른 고정물(fixture)에 의해 지지된 후, 절연기판(102) 또는 이에 대체적으로 절연기판의 측벽(102b)만이 상기 리이드 주위에 몰딩된다. 상기 몰딩공정을 완료한 후, 결과물을 몰드로부터 추출한다. 만약 상기 결과물이 그 안에 리이드들이 형성된 측벽이라면, 상기 측벽은 다른 측벽과 플로어와 함께 단단히 고정되어 상기 리이드들을 포함하는 절연기판을 형성한다. 만약 상기한 결과로 생긴 성형구조물이 이미 플로어와 다수의 측벽들을 포함하는 절연기판이라면, 상기 측벽들을 서로에 대해 또는 플로어에 대해 더욱 단단히 고정시킬 필요가 없다.
도 3의 실시예에서, 하부 리이드(103a)와 상부 리이드(103b)는 비록 하부 리이드의 수직신장된 단면이 상부 리이드의 수직신장된 단면보다 짧지만 유사한 형태를 갖는다. 상기 하부 리이드(103a)의 수평신장된 단면은 상부 리이드(103b)의 수평신장된 단면보다 길거나, 짧거나 동일한 길이일 수 있다.
도 3의 실시예에서, 하부 리이드(103a)와 상부 리이드(103b)를 서로에 대해 엇갈리기보다는 직선으로 정렬된다. 즉, 각 상부 리이드(103b)에 대해 대응되는 하부 리이드(103a)는 상부 리이드의 바로 밑에 위치한다. 도 3에 도시되지는 않았으나, 상기 하부 리이드(103a)와 상부 리이드(103b)는 서로에 대해 엇갈리게 배열될수 있다. 엇갈린 배열의 형상에 있어서, 하부 리이드(103a)의 어느 것도 상부 리이드(103b)의 밑에 있지 않는다. 대신에, 측벽(102b)들 중의 주어진 하나를 따라 진행하면서, 모든 다른 리이드가 하부 리이드(103a) 또는 상부 리이드(103b)일 수 있다.
상기 리이드(103)들 중의 한 예의 투시도가 도 8(a)에 도시되어 있다. 도 8(a)에 도시된 바와 같이, 리이드(103)들 각각은 그 단부(end portion) 상에 형성된 본딩 단자(105)를 갖는 본딩 신장 단면(bonding extension section)(1031); 고정 단면(stabilizing section)(1032), 및 외부 리이드 단면(external lead section)(1033)을 포함한다. 각 리이드(103)는 베릴륨 구리, 인 청동, 구리 합금, 주석, 금, 팔라듐, 또는 다른 적절한 금속이나 도전성 물질로 형성될 수 있으며, 상기 본딩 단자(105)는 금박 패드 또는 다른 적절한 도전성 물질로 형성된 패드일 수 있다.
상기 본딩 신장 단면(1031)은 측벽(102b)들 중의 대응되는 하나의 내면으로부터 반도체 다이 캐리어의 내부를 향하여 튀어나온 리이드(103)의 비교적 길고 좁은 부위이다. 상기 본딩 신장 단면(1031)의 하부면은 상기 리이드가 하부 리이드(103a)라면 기판의 플로어(102a)에 의해 지지되며, 상기 리이드가 상부 리이드(103b)라면 돌출부(108) 중의 대응되는 하나에 의해 지지된다. 이에 대체적으로, 상기 기판(102)은 돌출부없이 형성될 수 있으며, 이 경우 상부 리이드는 돌출부에 의해 지지되기 보다는 플로어(102a) 위의 공중에 떠있게 된다. 상기 본딩 단자(105)는 예컨대, 다이(101) 상의 대응되는 본딩 패드(104)에 부착시키기 위한 본딩 와이어가 연결될 수 있는 본딩 패드일 수도 있다.
각 리이드(103)의 고정 단면(1032)은 기판(102)의 측벽(102b) 내에 붙어있는 리이드의 부위이다. 상기 고정 단면은 본딩 신장 단면(1031)보다 큰 단면적을 가지며, 또한 외부 리이드 단면(1033)보다 큰 단면적을 가질 수도 있다. 두꺼운 고정단면은 리이드를 유지시키고 외부 리이드 단면 위에 가해지는 힘이 본딩 와이어(106)와 결합된 본드들을 이동시키는 것을 방지한다. 도 8(a)에 도시된 바와 같이, 예컨대, 상기 고정 단면(1032)은 본딩 신장 단면(1031) 및 외부 리이드 단면(1033)보다 높을 수 있다. 마찬가지로, 도 8(b)에 도시된 바와 같이, 상기 고정 단면(1032)은 본딩 신장 단면(1031)과 외부 리이드 단면(1033)보다 넓을 수 있거나, 상기 본딩 신장 단면(1031)과 외부 리이드 단면(1033)보다 넓고 높을 수 있다. 도 8(b)의 형상은, 예컨대 반도체 다이 캐리어가 더 넓은 부분이 수평으로 배열되기 때문에 높이상 낮게 제조될 수 있게 한다. 상술한 형상들에 더하여, 상기 고정단면(1032)은 본딩 신장 단면(1031)과 외부 리이드 단면(1033)과 동일한 크기의 횡단면을 가질 수 있다. 도 9는 상기 고정 단면(1032)이 외부 리이드 단면(1033)과 동일한 크기의 횡단면을 가지면서, 동시에 본딩 신장 단면(1031)과는 다른 높이를 갖는 것을 도시한다.
도 4에서 명백히 알 수 있듯이, 각 리이드(103)는 본딩 신장 단면(1031)보다 높은 고정 단면(1032) 부분의 내향(inwardly-facing) 표면이 그에 대응되는 측벽(102b)의 내부 표면과 같은 높이 또는 같은 평면에 있도록 그 위치가 정해질 수 있다. 이에 대체적으로, 도 10으로 부터 알 수 있듯이, 각 리이드(103)에 대한 리이드 통로(107)는 캐리어의 내부에 가장 가까이 위치하고 있는 통로의 단부에서 좁게(예컨대, 기판의 측벽(102b)을 통해 본딩 신장 단면(1031)의 통로를 허용하기에 충분할 정도로 좁게) 됨으로써, 상기 리이드가 기판의 측벽 속으로 너무 멀리 삽입되는 것을 방지한다. 이 상황에서, 각 리이드(103)를 완전히 삽입한 후, 절연기판 물질의 단면이 대응되는 측벽(102b)의 내부 표면과 본딩 신장 단면(1031)보다 높은 고정 단면(1032) 부분의 내향 표면 사이의 각 리이드에 대해 존재한다.
도 11에 도시된 바와 같이, 각 리이드(103)의 상부면은 본딩 신장 단면(1031)과 고정 단면(1032) 사이의 접합부에서 경사지게 되어, 그에 대응되는 리이드 통로(107) 속으로의 삽입을 용이하게 할 수 있다. 만일 대응되는 리이드 통로(107)가 캐리어의 내부에 가장 가깝게 위치한 통로의 단부에서 좁아지거나 가늘어지도록 변경된다면, 경사진 표면은 또한 리이드(103)의 과도삽입을 방지하는 역할을 한다. 리이드 통로(107) 단부에서의 좁아짐 또는 가늘어짐은 그 대응되는 통로내에 리이드를 정확하게 끼워넣도록 허용하는 리이드(103)의 경사진 표면에 대응되는 기울기에서 일어날 수 있다.
도 8(a)에 도시된 리이드(103)에서, 고정 단면(1032)의 하부면과 본딩 신장 단면(1031)의 하부면은 같은 높이이지만, 이 단면들의 상부면들은 같은 높이에 있지 않다. 또한, 도 8(a)의 리이드(103)에서, 고정 및 외부 리이드 단면들의 상부 및 하부면들은 같은 높이에 있지 않다. 그러나, 각 리이드는 본딩 신장 단면(1031)이 고정 단면(1032)의 중간단면 (도 8(a)에 도시된 외부 리이드 단면(1033)과 같은)으로부터, 또는 고정 단면(1032)의 상부단면으로부터 신장되도록 (예컨대, 본딩 신장 단면(1031)과 고정 단면(1032)의 상부면이 같은 높이에 있도록) 형상화될 수 있다. 또한, 각 리이드(103)는 외부 리이드 단면(1033)이 고정 단면(1032)의 하부단면으로부터 (도 8(a)에 도시된, 고정 단면(1032)의 하부면에 대해 같은 높이에 있는 하부면을 갖는 본딩 신장 단면(1031)과 같은), 또는 고정 단면(1032)의 상부단면으로부터 신장되도록 (예컨대, 외부 리이드 단면(1033)과 고정 단면(1032)의 상부면이 같은 높이에 있도록) 형상화될 수도 있다.
상기 외부 리이드 단면(1033)은 수평신장된 단면(1033a), 모서리 단면(1033b), 수직신장된 단면(1033c), 및 최저부 단면(foot section)(1033d)을 포함한다. 각 개개의 리이드(103)에 대해 상기 수평신장 및 수직신장된 단면들의 형상 및 길이는 설계요구치에 입각하여, 특히, 상기 리이드가 하부 리이드(103a)나 상부 리이드(103b)로 사용되는지에 입각하여 선택된다. 상부 리이드(103b)의 수평신장된 단면(1033a)은 하부 리이드(103a)의 수평신장된 단면보다 길 수 있으며, 상부 리이드의 수직신장된 단면(1033c)은 하부 리이드의 수직신장된 단면보다 길 수 있다.
도 8(a)에 도시된 바와 같이, 각 리이드(103)에 대해 외부 리이드 단면(1033)의 수평신장된 단면(1033a)은 대응되는 측벽(102b)의 외부면에서 떨어진 방향으로 고정 단면(1032)의 밖으로 신장된다. 상기 외부 리이드 단면(1033)은 수평신장된 단면(1033a)과 수직신장된 단면(1033c) 사이의 모서리 단면(1033b)에서 아랫쪽으로 절곡된다. 상기 수직신장된 단면(1033c)은 최저부 단면(1033d)에서 끝난다. 상기 최저부 단면(1033d)에 대한 PCB 콘택표면은 도 8(a)에 도시된 바와 같이 수직신장된 단면(1033c)보다 큰 횡단면을 가질 수도 있고, 또는 이에 대체적으로, 도 12에 도시된 바와 같이 최저부 단면에 대한 콘택표면의 횡단면이 수직신장된 단면과 동일한 버트 리이드 형상을 가질 수도 있다.
도 8(a) 및 12에 도시된 최저부 단면(1033d)은 SMT 방법에 의해 PCB 또는 다른 접촉표면에 대해 실장시키기 위해 형상화된다. 이에 대체적으로, 최저부 단면(1033d)은 예컨대, 도 13에 도시된 바와 같이 PTH 기술에 의해 PCB 또는 그와 유사한 것에 실장시키도록 형상화될 수 있다.
도 14를 참조하면, 리이드(103)들 모두를 캐리어의 측벽(102b)들 내에 형성하고 (보존성, 연속성, 동일평면성 등에 대한) 전기적 및 물리적 검사를 한 후, 반도체 다이(101)를 접착제, 에폭시 등을 사용하여 기판의 플로어(102a)에 부착시킨다. 이어서, 상기 다이(101) 상의 본딩 패드(104)들을 리이드(103)의 본딩 신장 단면(1031) 상의 본딩 단자(105)들에 각각 접합 또는 연결시킴으로써, 반도체 다이(101)로부터 상기한 리이드의 외부 리이드 단면(1033)으로 도전성 경로를 제공한다. 도 3에 도시된 반도체 다이 캐리어의 또다른 부분도인 도 14는 하부 리이드(103a) 상의 본딩 단자(105)에 대한 제1 다이 본딩 패드(104a)의 연결 및 상부 리이드(103b) 상의 본딩 단자(105)에 대한 제2 다이 본딩 패드(104b)의 연결의 예를 도시한다. 이 연결들 각각은 본딩 와이어(106)를 경유하여 일어난다. 이러한 본딩 와이어 연결은 다이(101) 상에 형성된 본딩 패드(104) 모두에 대해 실시될 수 있다.
상기한 와이어 본딩 공정후, 기판의 플로어(102a)와 측벽(102b)에 의해 정의된 캐비티를 에폭시, VECTRA (상표)와 같은 액정폴리머 또는 다른 고온물질로 매립함으로써 봉지공정을 실시할 수 있다. 그 다음에, 반도체 다이 캐리어는 열 싱크의 역할을 하는 플라스틱 구성물이나 열적 도전성 캡으로 덮여진 후 밀봉된다. 상기한 타입의 캡이 사용될 때, 봉지단계는 선택적(optional)이 된다. 상기한 봉지단계에사용될 수 있는 열 실크 및 고온물질은 반도체 다이 캐리어의 열 분산(heat dissipation) 능력을 용이하게 한다.
수직으로 간격을 둔 2열의 다수 리이드들을 갖는 반도체 다이 캐리어의 치수는 예컨대, 첨부도면을 참조하여 이해될 수 있다.
도 3으로부터 알 수 있듯이, 예를 들어, 본 발명에 의한 2열 반도체 다이 캐리어는 예컨대, 2.0mm의 높이, 17.9mm의 폭, 및 8.7mm의 리이드 열 길이를 가질 수 있다. 이 형상에서, 본 발명의 반도체 다이 캐리어는 종래의 128핀 QFP보다 64% 정도 작게 제조될 수 있으며, 동시에 16개의 여분 리이드들을 제공한다.
도 8(a)로부터, 본 발명에 의한 리이드(103)는 1.5mm 길이의 본딩 신장 단면(1031); 1.0mm 길이의 고정 단면(1032); 및 리이드가 상부 리이드인지 하부 리이드 인지에 따라 길이가 변하는 외부 리이드 단면(1033)을 가질 수 있다. 일반적으로, 각 리이드의 수평신장된 단면과 수직신장된 단면(1033a, 1033c)의 길이들은 각각 리이드가 하부 리이드(103a) 또는 상부 리이드(103b)로 사용되는지에 의존한다. 그러나, 원한다면, 수직신장된 단면(1033c)의 길이들만이 다르면서, 상부 및 하부 리이드들의 수평신장된 단면들(1033a)의 길이들 각각은 동일하게 할 수 있다. 도 8(a)에 도시된 바와 같이, SMT에 의해 실장하도록 형상화된 리이드(103)의 최저부 단면(1033d)은 예컨대, 0.4×0.6 mm의 전형적인 횡단면을 갖는 PCB 본딩 패드(109)상에 실장하기 위해 0.2×0.4 mm의 횡단면을 가질 수 있다. 도 14는 각 돌출부가 예컨대 0.7mm의 높이를 갖는 예를 도시한다.
본 발명에 의한 조립식 반도체 다이 캐리어의 또다른 실시예의 투시도가 도15에 도시되어 있다. 도 15의 실시예는 도 3에 도시된 실시예에, 수직으로 간격을 둔 3열의 다수 리이드들(103a,103b,103c)이 2열 대신에 사용하는 것을 제외하고는 실제적으로 대응된다. 이러한 형상은 반도체 다이 캐리어의 배선능력을 증진시킨다. 도 15에 도시되지는 않았으나, 돌출부(108)가 본 발명에 의한 3열 반도체 다이 캐리어에 적용될 수 있다.
도 15의 반도체 다이 캐리어는 도 3에 도시된 캐리어가 제조된 방법과 동일하게 제조될 수 있다. 더 구체적으로, 도 15의 실시예에서 리이드(103)는 삽입 또는 삽입몰딩 공정을 거쳐 측벽(102b) 내에 형성되고: 반도체 다이(101)는 플로어(102a)에 부착되며; 다이의 본딩 패드(104)들은 각각 리이드(103)의 본딩 단자(105)들에 연결되고; 캐리어의 캐비티는 VECTRA (상표)와 같은 고온물질로 매립되며 그리고/또는 캡이 캐리어의 상부에 밀봉될 수 있다. 도 15의 실시예에 대한 전형적인 치수는 2.7mm의 높이: 21.5mm의 폭; 그리고 11.8mm의 리이드 열 길이이다. 이 형상에서는, 도 15의 반도체 다이 캐리어가 종래의 QFP 기술에 의해 요구되는 면적의 절반 정도의 면적 (예컨대, 판 면적)을 사용하는 리이드를 제공하도록 형상화된다.
도 16은 도 15에 도시된 실시예의 부분 투시도로서, 리이드(103)들이 기판(102)의 측벽(102b)들 내에 배열된 방식의 세부를 설명하고 있다. 도 17은 리이드(103)를 리이드 통로(107) 속에 삽입하기 전의 도 15의 반도체 다이 캐리어의 부분 측면도이다. 도 18은 리이드(103) 삽입 후의, 도 15의 반도체 다이 캐리어의 부분 측면도이다. 도 17 및 18에서 점선에 의해 격리된 패턴들은 각 측벽(102b)의길이를 따라 반복되어질 수 있다.
상기 측벽(102b) 내의 리이드(103)들의 배열은 리이드의 본딩 신장 단면(1031)이 반도체 다이 상의 본딩 패드(104)들에 리이드의 본딩 단자(105)들을 연결시키는 것을 용이하게 하도록 놓여지게 한다. 와이어 본딩의 세부를 도시한 도 15의 실시예의 부분 투시도인 도 19로부터 알 수 있듯이, 본 발명의 3열 실시예는 그 엣지부를 따라 정렬되는 2열 또는 그 이상의 열의 본딩 패드(104)들을 갖는 반도체 다이와 관련하여 패키징하기 위해 사용될 수 있다. 이에 대체적으로, 반도체 다이는 그 엣지부 각각을 따라 정렬되는 단일 열의 본딩 패드(104)들을 가질 수 있다. 도 15에서는 돌출부(108)가 도시되지 않았으나, 이러한 돌출부들이 본 실시예에 적용가능함을 주목하여야 한다.
도 20 및 21은 리이드(103)들이 PCB 또는 다른 접촉면간 접촉될 수 있는 방식의 세부를 도시한 도 15의 실시예를 나타내는 부분 투시도들이다. 도 22는 PCB 또는 다른 접촉면의 본딩 패드(109)들 상에 배열된 리이드(103)의 최저부 단면(1033d)들만을 도시한 부분 윗면도이다. 여기서, 도 22에 도시된 형상은 반도체 다이 캐리어의 발자국(footprint)으로 언급하기로 한다. 도 23은 리이드(103)들이 PCB 또는 다른 접촉면 상에 실장하기 위해 측벽(102b)들의 외부면으로부터 신장되는 방식을 도시하는 부분 윗면도이다. 도 22 및 23에서 점선에 의해 격리된 패턴들은 각 측벽(102b)의 길이를 따라 반복되어질 수 있다.
PCB 또는 다른 접촉면에 대한 리이드(103)들의 배열은, 예컨대 SMT 기술을 사용한다면 반도체 다이 캐리어가 그 위에 실장되어지는 접촉면 상에, 또는 예컨대PTH 기술을 사용한다면 반도체 다이 캐리어가 그 내부에 실장되어지는 접촉면 상에서 트레이스(110)의 루팅을 용이하게 한다. 도 20 및 23으로부터 알 수 있듯이, 예컨대 도 15의 반도체 다이 캐리어의 발자국은 3열로 배열된다. 캐리어의 측벽(102b)에 가장 가까운 상기 발자국의 제1 열 "a"는 하부 리이드(103a)의 최저부 단면에 의해 정의된다. 캐리어의 측벽(102b)으로부터 좀더 떨어진 발자국의 제2 열 "b"는 중간 리이드(103b)의 최저부 단부에 의해 정의된다. 캐리어의 측벽(102b)으로부터 가장 멀리 떨어진 발자국의 제3 열 "c"는 상부 리이드(103c)의 최저부 단면에 의해 정의된다.
본 발명에 의한 3열 실시예에서의 발자국은, 각 열의 발자국에 대해 인접한 최저부 단면들간의 가장 가까운 거리가 0.1mm이고 인접한 최저부 단면들간의 중앙선 거리에 대해 가장 가까운 거리가 0.5mm가 되도록 형상화될 수 있다. 이것은 그 위나 내부에 리이드(103)가 실장되어질 PCB 또는 다른 접촉면 상에 고밀도 배선 적용성의 합체를 허용한다. 상술한 0.3 및 0.5mm 거리는 본 발명의 다른 실시예들(예컨대, 1열, 2열 및 4열 실시예들)에 적용가능하다.
도 15의 실시예의 부분 측면도가 도 24에 도시되어 있다. 도 24는 플로어(102a) 상에 다이(101)를 실장시키기 위한 다이 본드 접착제(111); 본 발명의 실시예들 각각에서 예컨대 1.0 내지 2.5mm 이하의 와이어 길이를 갖도록 치수화된 본딩 와이어(106)들; 봉지공정 동안 캐리어의 플로어(102a)와 측벽(102b)들에 의해 정의되는 캐비티를 메우는데 사용되는 캐비티 매립물(112), 및 플라스틱 또는 금속이나 VECTRA (상표)와 같은 다른 열적 도전성 물질로 이루어지고 반도체 다이캐리어에 커버를 제공하기 위해 열 싱크의 기능을 할 수 있는 밀봉캡(113)을 포함하는 반도체 다이 캐리어의 특징들을 도시한다.
도 25 내지 28은 반도체 다이 캐리어 내에 반도체 다이(101)를 배치하는데 관련된 다양한 형상들을 도시한다. 비록 도 25 내지 28이 3열 형상을 갖는 실시예를 설명하고 있으나, 본 도면들에서 도시된 다이 배치의 형상들이 상술한 1열 및 2열 실시예들과 다음에 설명할 4열 실시예를 포함하는 본 발명의 다른 실시예들에 또한 적용가능함을 주목하여야 한다.
도 24는 PCB 또는 다른 실장표면에서 떨어져서 위로 향하는 다이의 주변 패드들을 갖는 캐리어 내에 반도체 다이가 실장되는 캐비티-업 형상에 대응된다. 도 25는 다이의 주변 패드들이 PCB 또는 다른 접촉면 쪽으로 아래로 향하는 캐비티-다운 또는 플립-칩 형상에 대응된다. 도 25의 형상에서, 다이(101)는 열 싱크 캡(114) 상에 실장되며, 바람직하게는 열적 도전성 물질로 형성된다. 그 다음에, 와이어 본딩, 봉지 및 바람직하게는 VECTRA (상표)로 형성된 밀봉캡(113)를 사용한 밀봉 공정들이 실시된다. 상기 열 싱크 캡(114)은 기판(102)의 구성물들과 집적하여 몰딩될 수 있으며, 또는 기판의 몰딩이 완료된 후에 상기 기판(102)에 부착될 수도 있다.
도 26은 반도체 다이(101)가 다이의 수취를 위해 플로어(102a) 내에 형성되며 반도체 다이의 크기와 유사한 톱니꼴(indentation) 형상 속으로 끼워 넣어지거나 놓여지는 것을 도시한다. 본 형상에서, 다이의 상부면은 하부 리이드(103a)의 본딩 신장 단면(1031) 아래에 위치한다.
도 27은 평평한 플로어(102a)의 최상단 상에 반도체 다이(101)를 배치하는 것을 도시한다. 본 형상에서, 반도체 다이(101)의 상부면은 하부 리이드(103a)의 본딩 신장 단면(1031)의 높이와 동일하거나 유사한 높이에 있다.
도 28은 다이 크기와 유사하며 반도체 다이 캐리어의 내부에 형성된 부조 플랫폼(raised platform)(115) 상에 반도체 다이(101)를 배치하는 것을 도시한다. 상기 부조 플랫폼(115)은 기판(102)의 구성물들과 집적하여 몰딩되거나, 기판의 몰딩이 완료된 후에 상기 기판(102)예 부착될 수 있다.
도 25 내지 28에 도시된 형상들 각각에 있어서, 반도체 다이(101)가 접착제, 에폭시 또는 그와 유사한 것을 사용하여 실장될 수 있음을 주목하여야 한다.
본 발명의 실시예에 의한 바람직한 반도체 다이 캐리어의 또다른 실시예의 부분도가 도 29(a)에 도시되어 있다. 도 29(b)는 돌출부(108)가 동일한 열의 인접한 리이드들 간의 갭을 메우고 있고 3열의 리이드들만이 도시된 것을 제외하고는, 도 29(a)에 도시된 것과 유사한 반도체 다이 캐리어를 도시한다. 즉, 도 29(b)에서돌출부(108)들은 그 밑이 도려내지지 않는다(언더커트되지 않는다). 이것은 캐리어몰드(성형)를 단순화시킨다.
도 29(a)의 실시예는 예컨대, 수직으로 간격을 둔 4열의 다수 리이드들(103a,103b,103c,103d)이 2열 또는 3열 대신에 사용되는 것을 제외하고는, 도 3 및 15에 도시된 실시예들에 실제적으로 대응된다. 이러한 형상은 반도체 다이 캐리어의 배선능력을 더욱 증진시킨다. 도 29(a)는 본 발명의 모든 실시예들에서, 각 리이드(103)의 고정 단면(1032)이 원한다면 그에 대응되는 측벽(102b)의 내면과오버랩되거나 그것을 넘어 신장될 수 있음을 도시한다. 이에 대체적으로, 본 발명의 모든 실시예들에서, 도 10에서 묘사된 것과 같은 장해물(stop)이 리이드의 과도삽입을 방지하기 위해 사용될 수 있다.
도 29(a)의 반도체 다이 캐리어는 도 3 및 15에 도시된 다이 캐리어들이 제조된 것과 동일한 방법으로 제조된다. 더 구체적으로, 도 29(a)의 실시예에 있어서, 리이드(103)는 삽입 또는 삽입몰딩 공정을 거쳐 측벽(102b) 내에 형성되고, 반도체 다이(101)는 플로어(102a)에 부착되며; 상기 다이의 본딩 패드(104)들은 각각 리이드(103)의 본명 단자(105)들에 연결되고; 캐리어의 캐비티는 VECTRA (상표)와 같은 고온물질로 매립되며 그리고/또는 캡이 캐리어의 상부에 밀봉될 수 있다. 도 29(a)의 실시예에 대한 전형적인 치수는 3.4mm의 높이; 28.0mm의 폭; 그리고 16.2mm의 리이드 열 길이이다. 본 형상에서는, 도 29(a)의 반도체 다이 캐리어가 종래의 304-핀 QFP에 비해 57% 정도 작은 면적으로 제조될 수 있다.
도 30은 리이드(103)를 리이드 통로(107) 속으로 삽입하기 전의, 도 29(a)의 반도체 다이 캐리어의 측면도이고, 도 31은 리이드(103) 삽입 후의, 도 29(a)의 반도체 다이 캐리어의 측면도이다. 도 30 및 31에서 점선에 의해 격리된 패턴들은 각 측벽(102b)의 길이를 따라 반복되어질 수 있다.
상술한 실시예들에서와 같이, 측벽(102b) 내 리이드(103)의 배열은 리이드의 본딩 신장 단면이 리이드의 본딩 단자(105)를 반도체 다이(101) 상의 본딩 패드(104)에 연결시키는 것을 용이하게 하도록 놓여지게 한다. 또한, 상술한 실시예들에서와 같이, 본 발명에 의한 4열 실시예는 그 엣지부들 각각을 따라 배열되는2열 또는 그 이상의 열의 본딩 패드(104) 들을 갖는 반도체 다이(101)에 관련하여 패키징하는데 사용될 수 있다. 이에 대체적으로, 반도체 다이(101)는 그 엣지부들 각각을 따라 정렬되는 단일 열의 본딩 패드(104)들을 가질 수 있다.
도 32는 리이드들이 PCB 또는 다른 접촉면과 접촉될 수 있는 방식의 세부를 설명하는 도 29(a)의 실시예의 부분 투시도이다. 도 33(a)는 도 29(a)에서 설명된 반도체 다이 캐리어의 실시예에 의한 다벽(multiple-wall) 형상의 부분 투시도이다. 상기 다벽 형상에 있어서, 측벽(102b)들 각각은 내벽(102b1)과 외벽(102b2) 및 상기 내벽과 외벽을 격리하는 캐비티를 구비한다. 도 33(a)에는 도시되지 않았으나, 다벽 형상에서 각 측벽(102b)은 내벽, 외벽 및 상기 내벽과 외벽 사이의 적어도 하나의 벽을 구비할 수도 있다. 상기 다벽 형상은 측벽 속으로 리이드(103)의 삽입을 용이하게 한다. 리이드의 삽입 후, 내벽과 외벽 사이의 캐비티 또는 캐비티들은 에폭시나 다른 접착제로 매립되어, 리이드들을 유지시키고 고정시키며 캐리어를 밀봉시키고 오염을 방지한다.
도 33(a)의 다벽 형상에 관하여, 각 리이드(103)에서 내부 리이드 통로(1071)와 외부 리이드 통로(1072)는 동일한 횡단면 치수를 가질 수 있다. 이에 대체적으로, 각 리이드(103)에서 내부 및 외부 리이드 통로들(1071,1072)은 각각 다른 횡단면 치수를 가질 수도 있다. 예컨대, 각 리이드(103)에서 대응되는 외부 리이드통로(1072)보다 좁은 내부 리이드 통로(1071)를 사용하면, 리이드가 반도체 다이 캐리어 내에 더욱 견고하게 유지되는 경합을 갖는다.
도 33(b)는 도 33(a)에 도시된 것과 같은 다벽 형상을 갖고 사용하도록 형상화된 리이드(103)의 투시도이다. 도 33(b)로부터 알 수 있듯이, 각 리이드의 고정단면(1032)은 비새김눈(unnotched) 부위(1032a), 새김눈(notched) 부(1032b) 및 비새김분 부위(1032c)를 포함할 수 있다. 본 발명의 반도체 다이 캐리어가 완전히 조립될 때, 상기 비새김눈 부위들(1032a,1032c)은 각각 다벽 형상의 내벽 및 외벽내에 배치될 수 있으며, 상기 새김눈 부위는 이러한 벽들 사이의 캐비티 내에 위치할 수 있다. 고정 단면의 새김눈은 내벽과 외벽 간의 캐비티를 메우는 에폭시 또는 다른 접착제와 접촉하기 위한 부가적인 표면면적을 제공한다.
도 33(c)는 도 33(a)에 도시된 것과 같은 다벽 형상을 갖고 사용하도록 형상화된 또다른 리이드(103)의 투시도이다. 도 33(c)로부터 알 수 있듯이, 고정 단면(1032)은 내벽과 외벽 간의 캐비티를 메우는 에폭시 또는 다른 접착제와 접촉하기 위한 부가적인 표면면적을 제공함과 동시에, 예컨대 리이드(103)의 과도삽입을 방지하기 위해 내벽에 대한 장해물로서 작용할 수 있는 부조부(raised portion)(1032d)를 포함할 수 있다.
도 33(d)는 부조부가 그를 관통하여 통과하지 못하도록 하는 내벽(102b1)을 통해 상기 부조부가 통과되도록 허용하는 외벽(102b2)에 관련하여 사용될 때 장해물로 작용하는 부조부(1032d)를 설명하기 위한 부분 투시도이다.
도 34는 도 29(a)의 실시예를 갖고 사용하기에 적절한 전형적인 발자국의 부분 윗면도이다. 도 35는 PCB 또는 다른 접촉면의 본딩 패드(109)들 상에 실장시키기 위해 리이드(103)들이 측벽(102b)들의 외면으로부터 신장되는 방식을 도시한 부분 윗면도이다. 도 34 및 35에서 점선에 의해 격리된 패턴들은 각 측벽(102b)의 길이를 따라 반복되어질 수 있다.
상술한 실시예들에서와 같이, PCB 또는 다른 접촉면에 대한 리이드(103)들의 배열은, 예컨대 SMT 기술을 사용하면 그 위에 반도체 다이 캐리어가 실장되어질 다른 접촉면이나 PCB 상에서, 또는 예컨대 PTH 기술을 사용하면 그 내부에 반도체 다이 케리어가 실장될 다른 접촉면이나 PCB 상에서 트레이스의 루팅을 용이하게 한다. 도 32 내지 35로부터 알 수 있듯이, 예컨대 도 29(a)의 반도체 다이 캐리어의 발자국은 4열로 배열된다. 캐리어의 측벽(102b)에 가장 가까운 발자국의 제1 열"a"는 하부 리이드(103a)의 최저부 단면에 의해 정의된다. 캐리어의 측벽(102b)으로부터 좀더 떨어진 발자국의 제2 열"b"는 하부 중간 리이드(103b)의 최저부 단부에 의해 정의된다. 캐리어의 측벽(102b)으로부터 더욱 멀리 떨어진 발자국의 제3열 "c"는 상부 중간 리이드(103c)의 최저부 단면에 의해 정의된다. 캐리어의 측벽(102b)으로부터 가장 멀리 떨어진 발자국의 제4열 "d"는 상부 리이드(103d)의 최저부 단면에 의해 정의된다.
도 36은 참조부호 116 및 117에 의해 표시된 부가적인 구성물들을 포함하는 도 29(a)의 반도체 다이 패리어의 실시예의 부분 투시도이다.
도 36에서, 참조부호 116은 폴리에스테르 필름 또는 얇은 시트의 MYLAR(E.I DuPont de Nemours and Complany의 상표)와 같은 절연성 물질로 형성된 절연 격리판을 나타내고, 참조부호 117은 에컨대 VECTRA (상표)와 같은 액정폴리머로 형성된버팀대(support column)를 나타낸다. 상기 절연 격리판(116) 및/또는 버팀대(117)는 기판(102)의 구성물들과 집적하여 몰딩될 수 있고, 또는 이에 대체적으로 기판의 몰딩이 완료된 후 상기 기판(102)에 부착될 수도 있다. 도 36은 수직으로 간격을 둔 4열들 각각으로부터의 하나 또는 둘의 리이드만을 도시하고 있지만, 도 36의 형상에 있어서, 리이드(103)들이 상술한 실시예들에서와 같이 반도체 다이 캐리어의 측벽(102b)들 각각의 전체 길이를 따라 실제적으로 신장된다는 것을 명심하여야 한다. 상기 절연 격리판(116) 또한 실제적으로 각 측벽(102b)의 전체 길이를 따라 신장된다. 또한, 도 36에는 도시하지 않았지만, 몇 개의 버팀대(117)들이 반도체 다이 캐리어의 측벽(102b)들 각각을 따라 규칙적 또는 비규칙적으르 간격지워짐으로써, 그 길이를 따라 상기 절연 격리판(116)의 균형잡힌 지지대를 제공한다.
도 36의 형상에 있어서, 반도체 다이 캐리어의 각 측벽(102b)을 따라 규칙적 또는 비규칙적 간격으로 배열되는 버팀대(117)들은 그 측벽에 대해 절연 격리판(116)을 지지한다. 교대로, 상기 절연 격리판(116)은 본딩 와이어(106)에 대한 지지대를 제공하며, 다열의 리이드들 간을 절연시킴으로써 본딩 와이어의 단락을 방지한다. 이러한 형상은 대응되는 다이(101) 상의 본딩 패드(104)와 본딩 단자(105)의 쌍들 사이에서 본딩 와이어의 부착을 용이하게 하며, 이에 더하여, 반도체 다이상의 선형 인치 당 증가된 수의 본딩 패드(104)들을 사용하는 것을 용인하게 한다. 이에 관하여, 절연 격리판(116)은 그 엣지부들 각각을 따라 배열되는 2열 또는 그이상의 본딩 패드들을 갖는 반도체 다이에 본딩 와이어들을 더욱 신뢰성있게 연결하는 것을 용이하게 만든다. 그러나, 도 36의 형상은 예컨대, 그 엣지부들 각각을 따라 배열되는 단일 열의 본딩 패드(104)들을 갖는 반도체 다이(101)와 함께 사용할 수도 있음을 주목하여야 한다.
도 36의 형상의 부분 측면도가 도 37에 도시되어 있다. 도 37은 플로어(102a) 상에 다이(101)를 실장시키기 위한 다이 본드 접착제(111), 봉지공정 동안 캐리어의 플로어(102a)와 측벽(102b)들에 의해 정의되는 캐비티를 매립시키는데 사용되는 캐비티 매립물(112); 및 플라스틱 또는 금속이나 VECTRA (상표)와 같은 다른 열적 도전성 물질로 이루어지고 반도체 다이 캐리어에 커버를 제공하기 위한 열 싱크의 기능을 할 수 있는 밀봉캡(113)을 포함하는 반도체 다이 캐리어의 특징들을 설명한다.
본 발명에 의한 상술한 실시예들과 형상들은 1열의 다수 리이드들이나 수직으로 간격을 둔 2, 3, 또는 4열의 다수 리이드들을 갖는 조립식 반도체 다이 캐리어를 예기한다. 첨부도면에는 도시되지 않았지만, 본 발명에 의하면 수직으로 간격을 둔 5열 또는 그 이상의 열의 다수 리이드들을 갖는 조립식 반도체 다이 캐리어들이 또한 예기될 수 있다. 이러한 조립식 반도체 다이 캐리어들은 본 발명의 기술적 사상 및 범위 내에 있는 것으로 고려된다.
도 38은 상술한 실시예들 모두에 적용가능한 본 발명의 태양을 설명하는 부분 측면도이다. 도 38은 그 측면들을 따라 형성된 계단(step)들을 갖는 다층 세라믹 구성물(118)을 도시하며, 리이드(103)들의 각 열에 대해 하나의 계단은 리이드와 본딩 와이어(106) 간에 전기적 배선을 얻는데 사용되어질 수 있다. 다층 세라믹 구성물(118)은 그 안의 계단들을 따라 다레벨의 전기적 도전성 물질과 패드들을 가짐으로써, 리이드(103)와 다이(101)에 연결된 본딩 와이어(106) 간에 신호전달을 허용한다. 상기 리이드(103)와 세라믹 구성물(118) 간의 연결은, 예컨대 납땜(soldering)에 의해 얻어질 수 있다. 도 38의 형상은 더 큰 I/O 요구를 갖는 더 작은 다이들에 특히 유용한 것으로 밝혀지고 있다. 세라믹 구성물의 사용은 또한 하기할 다중다이 모듈들 및 예컨대 C4와 TAB와 같은 본딩 기술을 합체하는 형상들에 적용가능하다. 특히, 도 38에 도시된 바와 같은 계단식 세라믹 구성들의 사용은 본 발명의 다양한 실시예들 내에 C4 및 TAB 본드들의 합체를 용이하게 한다.
도 39(a)는 상술한 실시예들 모두에 적용할 수 있는 본 발명의 또다른 태양을 설명하는 부분 측면도이다. 도 39(a)에서, 리이드들(103a,103b,103c,103d) 각각에 대한 최저부(1033d)는 SMT-양립가능하다. 그러나, 이러한 최저부들은 동일평면에 있지 않다. 도 39(a)로부터 알 수 있듯이, 중간 리이드(103b)의 최저부는 하부 리이드(103a)의 최저부보다 낮으며, 상부 리이드(103c)의 최저부는 중간 리이드(103b)의 최저부보다 낮다. 이러한 비동일평면성은 본 발명의 반도체 다이 캐리어가 SMT-양립가능한 표면이나 그 다양항 층들에 형성된 (예컨대, 상부층(119a), 중간층(119b) 및 하부층(119c)에 형성된) 본딩 패드들(109a,109b,109c)을 갖는 PCB(119) 또는 다층기판을 갖고 사용하기에 적절하게 한다. "표면실장 구성물들을 지지하는 내부층들을 갖는 장치(APPARATUS HAVING INNER LAYERS SUPPORTING SURFACE-MOUNT COMPONENTS"의 제목으로 에스.크레인 등(S.Crane et al)이 이것에 덧붙여 동일자로 출원되고 여기에 참조문헌으로 명확히 합체된 동시계속중의 출원인 미합중국 특허출원에는, 본 발명에 관련하여 사용하기에 적절한 다층기판 및 PCB, 특히 도 39(a)에서 설명된 본 발명의 형상이 개시되어 있다. 이러한 기판들은 각각이 내부층 본딩 패드들에 대해 통로를 제공하는 도금 또는 비도금 우물들(120b,120c)을 갖춘다. 상기 우물들은 솔더(121b,121c)로 메워져서 대응되는 본딩 패드와 리이드의 쌍들 간에 전기적 콘택을 유지하게 하며, 물리적 안정성을 제공한다.
도 39(b)는 도 39(a)에 도시된 것과 유사한 구조를 도사하는데, 도 39(b)에서는 리이드(103c)가 다층기판의 내부층보다는 외부층에 대해 SMT-실장된다. 도 39(b)에서, 다른 열들로부터의 리이드들은 서로에 대해 엇갈리게 배열되기 보다는 직선으로 정렬되어, 다층기판 위와 캐리어의 측벽을 따르는 리이드 형상이 트레이스의 루팅을 위해 어떠한 갭도 필요로 하지 않는다. 이것은 밀도측면에서 매우 높은 3열 리이드 형상을 허용한다.
도 40은 상술한 실시예들 모두에 적용할 수 있는 본 발명의 또다른 태양을 설명하는 부분 투시도이다. 도 40으로부터 알 수 있듯이, 적어도 하나의 (예컨대, 모든) 측벽(102b)에서의 리이드 통로(107)들 각각은 초기에 둥글린 모서리 (즉, "개뼈" 형상)을 가진 직사각형 형상을 갖도록 몰딩될 수 있다. 상기 둥글린 모서리는 리이드(103)(도 40에는 도시되지 않음)들이 삽입될 때 측벽의 플라스틱 상에 가해질 수 있는 다소의 스트레스들을 완화시키는 역할을 한다.
도 41은 상술한 실시예들 모두에 적용할 수 있는 본 발명의 또다른 태양의 투시도이다. 도 41으로부터 알 수 있듯이, 다수의 (예컨대 4개의) 반도체 다이(101)들이 본 발명에 의한 조립식 반도체 다이 캐리어 내에 합체될 수 있으며,이로써 재료들 및 보드 공간의 사용을 더욱 효율적으로 만든다. 도 41에서, 그 안에 다레벨의 전기적 도전성 물질을 갖는 다층 세라믹 구성물(122)은 플로어(102a)에 점착(glue)되거나 부착(adhere)되며, 다수의 반도체 다이(101)들은 상기 다층 세라믹 구성물에 점착되거나 부착된다. 상기 다이들은 C4, 와이어 본드, TAB 또는 다른 본딩 기술들을 사용하여 상기 다층 세라믹 구성물에 전기적으로 연결될 수도 있고 연결되지 않을 수도 있다. C4, TAB 또는 그와 유사한 본딩이 사용되는 경우, 상기 다이들의 저면 상의 도전성 랜드(land)들이 다이와 세라믹 구성물(122) 간에 전기적 배선을 제공하기 위해 사용된다. 와이어 본딩이 사용되는 경우, 본딩 패드(104)에 그 일단부가, 세라믹 구성물(122)에 다른 단부가 연결된 본딩 와이어(도시되지 않음)들이 다이와 세라믹 구성물 간에 전기적 배선을 제공하기 위해 사용된다.
리이드(103)들은 세라믹 구성물(122)에 납땜되거나 본딩 와이어(도시되지 않음)를 이용하여 세라믹 구성물에 전기적으로 연결된다. 각 반도체 다이(101)의 외향(outwardly-facing) 엣지부를 따른 본딩 패드(104)에 있어서, 다층 세라믹 구성물(122)을 거쳐 리이드(103)와 본딩 패드(104) 간에 신호를 전달하기 보다는, 이러한 신호들이 그 일단부가 리이드(103)에 직접 연결되고 다른 단부가 본딩 패드(104)에 직접 연결된 본딩 와이어(도시되지 않음)를 거쳐 본딩 패드와 리이드 간에 직접 전달된다.
도 41이 본 발명에 의한 단일 조립식 반도체 다이 캐리어 내에 합체된 4개의 반도체 다이를 도시하고 있지만, 반도체 다이 캐리어당 그보다 많거나 적은 다이들이 예기될 수 있다. 전술한 바와 같이, 단일 다이 캐리어 내의 다수 반도체 다이의 합체는 재료 및 보드 공간의 더욱 효율적인 사용을 허용한다.
도 42는 상술한 실시예들 모두에 적용할 수 있는 본 발명의 또다른 태양의 부분 투시도이다. 도 42로부터 알 수 있듯이, 어떤 리이드(103)들은 위쪽 방향으로 향해지는 반면, 다른 리이드들은 아래쪽 방향으로 향해질 수 있다. 상향 및 하향 리이드들의 수는 도 42에 도시된 바와 같이 동일할 수도 있고, 상향 리이드의 수가 하향 리이드의 수보다 많거나 적을 수 있다. 도 42의 형상은 반도체 다이 캐리어 위에 위치한 적어도 하나의 기판에 대해, 또한 반도체 다이 캐리어의 아래에 위치한 적어도 하나의 PCB에 대해 리이드를 실장하게 하며, 이에 따라, 다수의 PCB 또는 다른 기판들을 만들려는 목적에 특히 유용하다.
도 43은 상술한 실시예들 모두에 적용할 수 있는 본 발명의 또다른 태양의 부분 투시도이다. 도 43에서, 그 측벽(102b)으로부터 수평방향으로 측면으로 신장되는 리이드(103)들을 갖는데 더하여, 조립식 반도체 캐리어는 그 플로어(102a)로부터 수직방향으로 하향 신장되는 리이드(123)들을 갖는다. 본 형상은 단일 반도체 다이 캐리어 상에 더 많은 리이드들을 허용하며, 증가된 설계 유연성 및 융통성을 제공한다. 상기 리이드(123)의 상부는 도금된 (예컨대, 금박의) 팁(tip)(124)을 가짐으로써 본딩 와이어(106)와의 본딩을 용이하게 한다.
도 43의 형상에 의하면, 하향신장된 리이드(123)는 반도체 다이 영역의 주변부 주위에 위치할 수 있다. 게다가, 또는 이에 대체적으로, 하향신장된 리이드(123)들이 반도체 다이 영역 바로 아래의 플로어(102a) 부위로부터 신장될수도 있다. 이것은 예컨대, 각 반도체 다이(101)와 플로어(102a) 사이에 다층 세라믹 구성물(도시되지 않음)을 놓음으로써 성취될 수 있다. 각 반도체 다이(101)는 와이어 본딩, 테이프 자동화 본딩(TAB) 또는 조절된 콜랩스 다이 연결((controlled collapse die connection: C4) 배선법 등에 의해 개재된 다층 세라믹 구성물에 전기적으로 연결될 수 있으며, 개재된 다층 세라믹 구성물은 볼 그리드 어레이(ball grid array; BGA) 기술을 이용하여 리이드(123)에 전기적으로 연결될 수 있다. 하향신장된 리이드(123)의 사용은 또한 개재된 다층 세라믹 구성물없이 성취될 수도있다. 이에 관하여, 각 반도체 다이(101)는 예컨대 C4 배선 기술을 이용하여 하향 신장된 리이드(123)의 팁 부위에 직접 전기적으로 연결될 수 있다.
도 44는 다수의 그룹(125)으로 배열된 리이드들과 함께, 하향신장된 리이드에 대한 둥지식 배열(nested arrangement)을 도시한 부분 밑면도이다. 도 44의 둥지식 배열에 있어서, 그룹(125)들은 플로어(102a) 상에 열 및 행으로 배열된다 (도 44에서 점선들은 각각 열 및 행을 나타낸다). 인접한 열의 배열의 전기적 배선 구 성물들은 인접한 행의 배열로부터의 그룹들에 엇갈리게 배치된다. 그리고, 그룹들은 콘택의 각 그룹 부위가 인접한 열의 콘택 그룹 또는 인접한 행의 콘택 그룹 속에 오버랩되도록 둥지식 형상으로 서로들 속에 끼워 넣어진다. 도 44의 배열에 있어서, 행의 그룹들 간의 중앙선 대 중앙선의 거리 X는 0.9mm이고; 열의 콘택 그룹들 간의 중앙선 대 중앙선의 거리 Y는 1.25mm이며; 배열의 전체 밀도는 평방 인치당 1,028 콘택들이다.
도 44의 둥지식 형상은 더 큰 밀도를 제공하도록 변경될 수 있다. 하나의 고찰된 변경의 예가 도 45에 도시되어 있다. 도 45의 배열에 있어서, 콘택 그룹(125)들은 플로어 표면(102a) 상에 열 및 행으로 배열되며, 각 그룹(125)의 리이드(123)는 적어도 초기에 또다른 콘택 그룹으로부터의 리이드 측면(127)에 교차되는 라인을 따르는 그룹에서 떨어져서 아랫쪽으로 향하는 앞면(126)을 포함한다. 또한, 도 45의 배열에 있어서, 인접한 콘택 그룹들은 그 그룹에 대한 콘택 중앙을 통해 한 그룹의 중앙으로부터 그려진 선이 그 그룹에 바로 인접한 임의의 그룹들의 중앙과 교차되지 않도록 오프셋된다. 더욱이, 도 45의 배열에서는, 리이드 123의 표면들 사이의 거리 d가 1.5mm이고: 배열의 전체 밀도가 평방 인치당 1,156 콘택들이다.
도 44 및 45의 배열들은 그 중앙부에서 공간(128)을 포함하도록 변경되어 와이어 본딩, TAB 등을 사용하도록 할 수 있다. 도 46 및 47(a)는 각각, 도 44 및 45의 배열들이 공간(128)을 포함하도록 변경될 수 있는 방식의 예들이다.
도 44 내지 47(a)의 배열들이 교차 형태의 콘택 그룹(125)들을 사용하지만, 다른 형태들도 생각할 수 있음을 주목하여야 한다. 예컨대, 도 47(b)에 도시된 바와 같이, 각각이 그 콘택들 사이에 H형 공간을 갖는 콘택 그룹(125)들의 어레이가 사용될 수 있다. 도 47(b)의 어레이는 예컨대, 평방 인치당 636 콘택들의 밀도를 제공할 수 있다.
여기서, 스탠포드 더블유.크레인, 쥬니어(Stanford W. Crane, Jr)가 "고밀도 전기적 배선 시스템(HIGH-DENSITY ELECTRICAL INTERCONNECT SYSTEM"의 제목으로 1992년 12월 1일자로 출원한 대응되는 미합중국 특허출원 일련번호 07/983,083; 스탠포드 더블유.크레인, 쥬니어가 "고밀도 전기적 배선 시스템"의 제목으로 이것과동일자로 출원한 대응되는 미합중국 특허출원, 및 스탠포드 더블유.크레인, 쥬니어가 "고밀도 외부접촉면을 산출하는 반도체 칩 캐리어(SEMICONDUCTOR CHIP CARRIER AFFORDING A NIGH-DENSITY ENTERNAL INTERFACE"의 제목으로 동일자로 출원한 대응되는 미합중국 특허출원들을 참조할 수 있다. 이 출원들은 본 발명에 의해 사용되는 하향신장된 콘택 그룹들에 관련된 배열 및 또다른 태양들을 개시하고 있으며, 이러한 출원들은 본원에 참조문헌으로 명확히 합체되어 있다.
도 48은 두 개의 플로우차트를 포함한다. 왼쪽의 플로우차트는 종래의 성형플라스틱 반도체 패키지를 제조하는데 실시되어지는 단계들을 나타낸다. 오른쪽의 플로우차트는 본 발명에 의한 조립식 반도체 캐리어를 생산하기 위한 제조공정에서 실시되는 단계들을 나타낸다. 도 48로부터 알 수 있듯이, 본 발명은 종래의 제조공정에 비해 다이 본딩 공정에 잇따라 더 적은 단계들을 수반한다.
도 48의 오른쪽 플로우차트에 묘사된 본 발명에 의하면, S1 단계에서 플로어(102a) 및 측벽(102b)들을 포함하는 기판(102)과, 원한다면, 리이드 통로(107) 및 돌출부(108)들이 몰딩공정에 의해 집적하여 형성된다. 몰딩공정 동안 리이드 통로(107)와 돌출부(108)들을 형성하는 것의 대안으로서, 리이드 통로들 및/또는 돌출부들은 몰딩 후 예컨대, 통로들을 형성하기 위해 기판물질을 제거하고(하거나) 돌출부들을 형성하기 위해 (예컨대, 접착제 또는 에폭시를 사용하여) 절연성 물질을 적용함으로써 첨가될 수 있다. 부조 플랫폼(115), 절연 격리판(116) 및/또는 버팀대(117)와 같은 구성물들 또한, 몰딩공정 동안 집적하여 형성될 수도 있으며, 또는 이러한 요소들은 몰딩 후에 첨가되어질 수도 있다. 더욱이,도 7로부터 알 수 있듯이, 단일 몰딩공정에서 집적하여 형성되기 보다는, 플로어(102a) 및 측벽(102b)을 따로따로 몰딩한 후 에폭시 또는 다른 접착제를 사용하여 함께 고정시키는 것을 상상할 수도 있다. 기판재료로서 VECTRA (상표)를 사용하는 것은 반도체 다이 캐리어의 부분들이 높은 정확도를 가지고 몰딩 및 조립되도록 한다. 기판(102)을 형성한후 리이드들을 기판 속에 삽입하는 것의 대안으로서, 기판을 삽입몰딩 공정에서 리이드들 주위에 형성할 수도 있다.
S2 단계에서는, 리이드(103)들이 형성된다. 리이드 형성단계 S2는 스트립(strip)들 또는, 예컨대 다이를 사용하여 끌어내진 와이어로부터 개개의 리이드들을 펀칭(punching)하거나 압형하는 것을 수반한다. 본 출원인들은 리이드 프레임을 사용하여 리이드를 제조하기 보다는, 각 리이드(103)를 개별적으로 제조하는 것이 공정원가를 절감시키고 동시에 수율을 증가시킨다는 것을 밝혀냈다.
상술한 리이드 제조방법들은 선택적 도금 및 자동화된 삽입을 허용한다. 압향을 위한 리이드는, 비대칭적 형태가 그 자체를 자동화 조립설비에서 일관된 방위에 적합하도록 하기 때문에, 멜빵(bandolier) 캐리어(129) (예컨대, 도 49 참조)위나 스트립 위에서 느슨해질 있다. 다른 길이의 외부 리이드 단면들은 자동화 조립과정 동안, 방위 및 진동 공(bowl) 급송(feeding)을 가지고 조력한다. 본 발명은 스티칭(stitching) 및 집단적-삽입 조립설비들 모두와 양립한다. 절연성 구성물들은 PCB 위로의 자동화 및 기계적(robotic) 삽입 또는 접속자에 대한 와이어의 종료를 용이하게 하도록 설계되어진다.
도 49(a) 및 49(b) (이하, 총체적으로 "도 49"라 한다)는 반도체 다이 캐리어를 형성하는 동안 멜빵 또는 다른 고정물(129) 상에 리이드(103)를 배치하는 것을 도시한다. 상기 리이드는 도시된 바와 같이 L형 판(version)으로 압형될 수도 있고, 직선 판으로 압형될 수도 있으며, 그 후 L형 형상을 얻기 위해 절곡되어진다. 즉, 본 발명에 의하면, 멜빵의 사용은 리이드(103)를 직선 및 L형 판들 모두로 형성하는 것에 적용할 수 있다.
도 48의 S3 단계는 리이드(103)를 기판(102)의 측벽(102b) 속에 삽입하는 것을 포함한다. 플로어(102a)와 측벽(102b)이 따로따로 형성된 후 나중에 한께 고정되는 상황에서는, 상기 리이드들이 서로에 대해 또는 플로어에 대해 고정되기 전에 측벽들 속에 삽입된다. 리이드(103)들 각각은 측벽(102b) 내의 대응되는 하나의 리이드 통로(107)속으로 삽입된다. 리이드(103) 및 리이드 통로(107)의 치수들은 각 리이드가 그에 대응되는 리이드 통로(107) 내에 정확히 끼워질 수 있을 정도이다. 그러나, 원한다면, 각 리이드(103)는 에폭시나 다른 접착재료를 사용하여 대응되는 리이드 통로(107) 내에, 또는 대응되는 돌출부(108)들 위에 더욱 단단히 고정될 수 있다.
기판을 형성한 후 리이드들을 상기 기판의 측벽 속에 삽입하기 보다는, 기판의 측벽(102b)들과 함께 리이드(103)들의 배치를 삽입몰딩 공정을 이용하여 실현할수도 있음을 명심하여야 한다. 삽입몰딩은 본 발명의 모든 실시예들에 적용할 수 있다.
S4 단계에서는, 상기 리이드(103)들이 기판(102) 내에 정확히 고정되었는지를 보증하고, 리이드(103)들의 동일평면성이 만족스러운 범위 내에 있는지를 보증하며, 각 리이드가 그에 대응되는 리이드 통로 내에 적절히 정렬되어 있는지 등을 보증하기 위해 물리적(mechanical) 검사를 실시한다. 또한, 신호들이 캐리어의 리 이드들을 통해 캐리어의 외부로 적절히 전달되고 또한 그 반대로도 적절히 전달될 수 있는지를 보증하고, 반도체 다이 캐리어를 제조하고 사용하는 연속적인 단계들동안에 어떠한 리이드들도 단락되지 않거나 단락될 가능성이 없음을 보증하기 위해 전기적 검사를 실시한다.
S5 단계에 의하면, 그 안에 배치된 리이드(103)들을 갖는 기판(102)을 패키지한 후 S6 단계에서 제조되는 반도체 다이가 기판에 본딩될 영역으로 상기 기판을 수송한다. 바람직하게는, 도 50 내지 55에 도시된 바와 같은 운송 패키징이 상기한 수송을 실현하기 위해 사용된다. 도 50 내지 55에 도시된 패키징은 반도체 다이 캐리어를 다이 본딩이 일어날 장소로 운송하고, 상기 다이 본딩에 잇따라 그 장소로부터 고객에게로 운송하는데 사용될 수 있다.
제1 타입의 운송 패키징이 도 50에 도시되어 있다. 도 50에 도시된 타입의 패키징은 여기서 캐리어 트레이(tray)로 언급하기로 한다. 상기 캐리어 트레이는 상부 단면(130)과 하부 단면(131)을 포함한다. 이 단면들 각각은, 각각이 그와 결합된 한 세트의 대응되는 지지 단편(support segment)(134)들을 갖는 적어도 하나의 (예컨대, 20개의) 지지 플랫폼(133)이 형성되어 있는 베이스(132)를 구비한다.
도 51 내지 53은 도 50에 도시된 바와 같은 캐리어 트레이 내에 위치하는 반도체 다이 캐리어를 도시하는 도면들이다. 도 51 및 52의 반도체 다이 캐리어는 아랫쪽으로 향하고 있는 리이드(103)들을 갖는 반면에, 도 53의 반도체 다이 캐리어의 리이드들은 위쪽으로 향하고 있다.
도 51 내지 53으로부터 알 수 있듯이, 지지 플랫폼(133)은 반도체 다이 캐리어의 리이드(103)들이 베이스(132)와 접촉되지 않음을 보증하는 기능을 수행한다. 이러한 방지책은 파괴의 발생 및 다른 잠재된 복잡요소들을 감소시킨다.
상부 단면(130)의 지지 단편들은 하부 단면(131)의 지지 단편들보다 서로에 대해 약간 더 근접하게 위치하고 있으며, 또는 그 반대일 수 있다. 이에 따라, 상구 및 하부 단면들은 반도체 다이 캐리어를 보호하기 위해 수송하기 전에, 함께 합치되거나 플러깅되기도 한다. 도 51 내지 53으로부터 알 수 있듯이, 다이 캐리어 트레이의 하부 단면(131)은 위로 향하고 있는 다이 캐리어의 주표면을 갖는 반도체 다이 캐리어를 지탱함으로써, 상부 단면(130)이 다이 조립 장소와 같은 목적지에서 제거될 때, 다이 캐리어를 다이 조립, 자동화 합치 또는 플러깅 등을 허용하도록(예컨대, 흡입관을 거쳐) 제거할 수 있다. 반도체 다이 캐리어가 캐리어 트레이 내에 주재하면서 다이 조립 또는 다른 공정들이 상기 반도체 다이 캐리어에 수행되는 얼마간은 상기 캐리어 트레이가 견고해야 함을 주목하여야 한다. 이것은 제조공정 동안, 반도체 다이 캐리어를 제거하고 이를 캐리어 트레이로 반송하는 단계들을 제거하게 한다.
제2 타입의 운송 패키징이 도 54(a)에 도시되어 있다. 도 54(a)에 도시된 타입의 패키징은 개구된 단부와 밀폐된 단부를 갖는 플라스틱 튜브 또는 슬리브(135a)이다. 이 타입의 패키징을 사용함에 있어서, 다수의 반도체 다이 캐리어들이 연속적인 방식으로 플라스틱 튜브(135a) 내의 개구단부를 통해 삽입된다.삽입되어질 첫 번째 반도체 다이 캐리어는 플라스틱 튜브(135a)의 밀폐된 단부 또는 상기 밀폐된 단부에 인접하게 위치한 장해물에 기대어져 있으며, 삽입되어질 두 번째 반도체 다이 캐리어는 상기 첫 번째에 기대어져 있는 식이다. 각 반도체 다이 캐리어는 그 위에 몰딩되거나 다른 식으로 형성된 막대형 격리판(135b)을 가질 수 있다. 상기 막대형 격리판은, 캐리어들이 튜브 내에 패키징될 때, 인접한 반도체 다이 캐리어로부터 상기 리이드들이 서로 얽히거나 접촉되는 것을 방지한다. 다이 조립 등을 실시하기 위해 반도체 다이 캐리어들을 제거하고자 할 때, 상기 다이 캐리어들은 플라스틱 튜브 속으로 삽입되는 순서에 대해 반대 순서로써 플라스틱 튜브로부터 제거된다.
도 54(b)는 그 위에 형성된 네 개의 막대형 격리판(135b)들을 갖는 완성된 반도체 다이 캐리어를 도시한다. 네 개의 막대형 격리판들을 갖는 각 반도체 다이 캐리어를 제공하는데 대한 대안으로서, 각 캐리어가 도 54(b)에 도시된 최상부 및 최하부 막대형 격리판들과 같은 두 개의 막대형 격리판들 (예컨대, 캐리어의 동일한 측벽 상에 위치하는 두 개의 막대형 격리판들 또는 마주보는 모서리들에서 다이캐리어의 마주보는 측벽들 상에 위치하는 두 개의 막대형 격리판들) 또는 다른 개수의 막대형 격리판들을 제공할 수도 있다.
제3 타입의 운송 패키징이 도 55에 도시되어 있다. 도 55에 도시된 타입의 패키징은 여기서 피크-플레이스(pick-and-place) 기계를 위한 테이프-릴(tape-and-reel) 패키징으로 언급하기로 한다. 이 타입의 패키징에 의하면, 도전성 플라스틱 테이프(136)가 그 안에 형성된 다수의 스프로켓(sprocket)(137) 및 다수의캐비티(138)를 갖는다. 각 캐비티는 각 반도체 다이 캐리어의 리이드들을 캐비티의 저면으로부터 절연시키기 위한 지지 플랫폼(139)을 포함한다. 사용법에 있어서, 반도체 다이 캐리어가 각 캐비티(138) 내에 놓여진 후 테이프 구조물 (예컨대, 마스킹 또는 셀로판 테이프)이 상기 도전성 테이프(136)에 부착되어 수송과정 동안 반도체 다이 캐리어를 캐비티 내에 유지시킨다. 그 다음에, 테이프를 지탱시키기 위해 상기 도전성 테이프(136)를 릴 또는 다른 매거진(magazine)에 감은 후, 수송한다. 운송 목적지에서, 피크-플레이스 기계가 스프로켓(137)을 사용하는 릴을 자동적으로 공급하고, 상기 테이프 구조물을 벗긴 후 다이 조립, 실장 등을 위해 흡입공정을 이용하여 다이 캐리어들을 제거한다. 상술한 제1 및 제2 타입의 패키징들과 마찬가지로, 제3 타입의 패키징은 반도체 다이 캐리어를 다이 본딩이 일어날 장소로 운송하고, 상기 다이 본딩에 잇따라 그 장소로부터 고객에게로 운송하는데 동일한 패키지가 사용될 수 있도록 재사용될 수 있다.
도 48의 S7 단계는 반도체 다이(101)를 반도체 다이 캐리어 내의 플로어(102a)나 또다른 지지표면 (예컨대, 부조 플랫폼(115))에 부착시키는 것을 포함한다. 상기 부착은 접착제, 에폭시 등을 사용하여 실시될 수 있다.
S8 단계는 본딩 와이어(106)를 다이(101) 상의 본딩 패드(104)와 리이드(103)들 중의 어느 하나 위의 본딩 단자(105)를 포함하는 한 쌍의 구성물들 사이에 연결하는 본딩과정을 수반한다. 상기 본딩 와이어(106)들은 다이(101)와 다양한 리이드(103)들 간에 전기적 연결을 허용한다.
S9 단계에서는, 만족스러운 생산품이 제조되었는지에 대한 부가적인 보증을제공하기 위해 더 한층의 전기적 검사를 실시한다. S10 단계에서는, 기판(102)의 플로어(102a)와 측벽(102b)에 의해 정의된 캐비티를 에폭시, VECTRA (상표)와 같은 액정폴리머 또는 다른 고온물질로써 매립시킴으로써 봉지공정을 실시한다. 그 다음에, 반도체 다이 캐리어를 열 싱크의 역할을 하는 플라스틱 구성물이나 열적 도전성 캡으로 덮은 후 밀봉하는데, 이때 상기 캡의 사용은 선택적이다. 캡이 사용될 때, 상술한 봉지과정이 선택적이 됨을 주목하여야 한다. 봉지 및 밀봉에 사용되는 열 싱크 및 고온물질은 반도체 다이 캐리어의 열 분산 능력을 용이하게 한다. S11 단계에서는, 더 한층의 물리적 및 전기적 품질 검사가 반도체 다이 캐리어가 기대하는 것처럼 작동되는 지의 가능성을 증가시키기 위해 실시된다.
S12 단계에 의하면, 완성된 반도체 다이 캐리어가 포장되고 고객에게로 수송된다. 바람직하게는, 반도체 다이 캐리어를 수용된 동일한 운송 패키지를 사용하여 포장하고 고객에게로 수송한다. 전술한 바와 같이, 도 50 내지 55에 도시된 운송 패키징은 특히 본 타입의 이중운송 기능을 수행하는데 적절하다.
S13 단계는 완성된 반도체 다이 캐리어를 PCB 표면과 같은 접촉면의 위 또는 내부에 실장하는 것에 관련된다. S13 단계에서는, PCB 접촉을 실현하기 위해 PTH 기술 또는 SMT 방법이 사용될 수 있으며, 또한 이에 대체적으로, 캐리어가 PCB나 다른 접촉면 상에 실장된 접속가능한 소켓 속으로 플러깅될 수도 있다.
도 56은 접속가능한 소켓 속으로의 플러깅에 특히 적절한 리이드(103)를 도시한다. 확장된 폭을 갖는 외부 리이드 단면(1033)을 사용함으로써, 부가적인 물리적 힘이 공급된다. 이러한 물리적 힘은 반도체 다이 캐리어를 접속가능한 소켓 속으로 플러깅시키는 것을 용이하게 한다.
도 57은 접속가능한 소켓 내에 플러깅된 본 발명에 의한 반도체 다이 캐리어를 도시한다. 본 발명에 의한 접속가능한 소켓은 절연선 기판(140)과 다수의 전기적 도전성 빔(141)들을 포함한다.
도전성 빔(141)들 각각은 그 일단부에서 반도체 다이 캐리어로부터의 대응되는 리이드(103)에 접촉하며, 다른 단부에서는 PCB나 다른 접촉면에 부착된다. 상기 빔(141)들은 도 57에 도시된 바와 같이 SMT 방법을 사용하여 접촉면에 부착될 수도 있고, PTH 기술을 사용할 수도 있다. 접촉면 상의 도전성 빔(141)들의 발자국 패턴은 상술한 리이드 발자국들의 어느 것과도 동일할 수 있으며, 도 57에 도시된 바와 같이, 예컨대 바람직하게는 소켓이 합치된 반도체 다이 캐리어의 리이드들에 대응되는 발자국에 조화될 수 있다. 리이드(103) 발자국과 빔(141) 발자국의 이러한 조화는 동일한 도전성 PCB 패턴이 접속가능하고 SMT-양립가능한 다이 캐리어를 수용할 수 있도록 함으로써 루팅 및 트레이스 설계를 단순화시킨다.
기판(140) 위로 신장된 빔(141) 부위들 (도 58 및 59에도 도시됨) 각각은 반도체 다이 캐리어의 내부에서 떨어진 방향으로 (즉, 도 57에 도시된 것의 좌측으로) 리이드(103)들 중의 대응되는 하나에 힘을 가한다. 이 힘은 반도체 다이 캐리어를 소켓에 매우 근접하게 유지시키기에 충분하며, 동시에, 반도체 다이 캐리어의선택적인 플러깅 또는 비플러깅을 허용한다. 기판(140) 위로 신장된 빔(141) 부위들은 유동적이고 탄력적이어서, 반도체 다이 캐리어로부터의 리이드들과 합치시키기 전에 상기 리이드들이 반도체 다이 캐리어의 내부에서 떨어진 방향으로 (도 57에 도시된 것의 좌측으로) 절곡되며, 합치 후에는 도 57에 도시된 바와 같이 직립된다.
도 58 및 59는 SMT 방법을 사용하여 PCB 또는 다른 접촉면에 부착된 소켓 내에 실장된 본 발명에 의한 반도체 다이 캐리어의 부분 투시도를 나타내는 점에 있어서 도 57과 유사하다. 그러나, 도 58 및 59에서 리이드(103)에 대해 빔(141)에 의해 가해지는 힘은 리이드의 길이에 대해 수직인 방향이 된다. 이 힘은 도 57의 소켓과 결부된 힘과 마찬가지로, 반도체 다이 캐리어를 소켓에 매우 근접하게 유지시키기에 충분하며, 동시에, 반도체 다이 케리어의 선택적인 플러깅 또는 비플러깅을 허용한다. 도 58 및 59의 소켓에 있어서, 기판(140) 위로 신장된 빔(141) 부위들은 유동적이고 탄력적이서, 반도체 다이 캐리어로부터의 리이드들과 합치시키기 전에는 상기 리이드들이 리이드의 길이에 대해 수직인 방향으로 절곡되며, 합치 후에는 도 58 및 59에 도시된 바와 같이 직립된다.
반도체 다이 캐리어의 (또는, 만약 하나가 사용된다면 접속가능한 소켓의)발자국들의 형상들은 그 위 또는 그 내부에 반도체 다이 캐리어가 실장되어질 PCB 또는 다른 접촉면 위에서 트레이스의 루팅을 용이하게 한다. 더 한층의 물리적 및 전기적 검사가 실장공정이 완료된 후에 실시될 수 있다.
종래방법들에 비하여, 본 발명에 의한 반도체 다이 캐리어를 생산하는데 포함되는 생산단계들은 주목할 정도로 적어진다. 본 발명의 반도체 다이 캐리어는 다이가 삽입되어지는 기 형성된(pre-formed) 플랫폼으로 시작된다. 그 다음에, 검사후 상기 플랫폼을 캡핑 및 밀봉시킴으로써 봉지공정을 수행한다. 이것은 결과적으로, 전체적인 몰딩, 절곡 및 세정 공정들과 캐리어의 관련된 본딩을 제거하게 한다. 본 발명의 리이드들이 미리 형성되어 플라스틱 플팻폼 속에 삽입되기 때문에, 이들은 다이를 반도체 패키지에 도입한 후 종래에 실시되었던 부가적인 과정들에 방해받지 않는다. 종래공정에서는, 제조공정의 가장 민감함 태양들, 다이를 봉지하는 것과 리이드들을 전기도금하고 형성하는 것들이 다이와 반도체 패키지를 합치시킨 후에 실시된다. 이것은 결과적으로, 리이드들 중의 동일평면성의 결여, 파손, 고압몰딩에 의한 와이어 본딩 실패 또는 다른 문제들에 기인하는 비교적 비용이 많이 드는 쓰레기를 초래한다. 이 문제들 모두는 결과적으로 패키지뿐만 아니라 다이를 희생시킨다. 그러나, 본 발명의 반도체 다이 캐리어는 도금, 물리적 집적 및 치수 특성들이 완전히 검사된 다이 부착 영역에 배달될 수 있으며, 다이의 의무는 만족스러운 품질 표준규격을 충족시키는 패키지 속으로 삽입되는 것뿐이다. 중간 공정들의 제거는 또한 노동 원가를 절감시킨다.
본 발명의 반도체 다이 캐리어는 그 실장품의 프로그램가능한 성질로 인하여 현재의 설계보다 완화된 정확한 수의 리이드들로써 형상화될 수 있다. 설계자는 설계에 대한 요구 및 새로운 리이드 프레임 형상의 제조없이, 다양한 수의 리이드들 을 지정하거나 패키지 크기를 변경시킬 수 있다. 본 발명으로써, 패키지 측벽 상의 리이드 개수와 리이드 열의 개수 모두를, 조립식 플랫폼에 대한 새로운 몰드를 생산하고 리이드 개수 또는 리이드 형상을 변경시키기 위해 리이드 삽입 설비를 재프로그래밍함으로써 간단히 변경시킬 수 있다.
도 60 내지 65는 본 발명의 반도체 다이 캐리어에 관련되 또다른 태양들을도시한다.
도 60은, 예컨대 리이드(103)들이 수직 또는 하향 방향으로 절곡 또는 회전되지 않고, 반도체 다이 캐리어의 적어도 하나의 측벽으로부터 직선으로 신장되는 것을 도시한다. 이러한 직선형 리이드들은 소켓 내에 플러깅하는 것과 양립가능하며, 또는 이에 대체적으로, PCB와 같은 기판에의 SMT-실장을 위한 버트 조인트 리이드들로 작용할 수 있다. 도 60의 구조를 사용함에 있어서, 예컨대 반도체 다이 캐리어의 리이드들이 SMT-실장되는 PCB 또는 다른 기판은 캐리어의 플로어에 대해 수직이 될 수 있다.
도 61은 순차적인 최저부 형상을 갖는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도이다. 도 61에서, 리이드(103)들의 최저부들은 하부 열(103a)에서의 최저부들이 반도체 다이 캐리어 쪽을 향하고, 상부 열(103b)의 최저부들이 캐리어의 반대쪽을 향하도록 방향이 정해진다. 본 타입의 형상은 반도체 다이 캐리어가 실장되는 기판 (예컨대, PCB) 위에 차지되는 전체 표면면적을 감소시킨다. 순차적으로 반도체 다이 캐리어 쪽과 그 반대쪽으로 향하는 최저부들의 개별은 2열 또는 그 이상의 열의 리이드들을 사용하는 본 발명의 실시예들 모두에 적용할 수 있다.
도 62는 본 발명에 의한 반도체 다이 캐리어의 단층 실시예를 나타내는 윗면도이다. 본 발명의 다층 실시예들에서와 같이, 도 62의 단층 실시예는 리이드 프레임으로부터의 리이드 대신에 개별적으로 제조된 리이드들을 사용하여 형성된다.
도 63은 적어도 1열의 리이드들 (예컨대, 중간열의 리이드(103b)들)이 반도체 다이 캐리어가 실장되어지는 기판 속으로 신장된 바이어스(142)와 서로 엇갈리는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도이다. 즉, 그림의 중간열에 있는 모든 리이드(103b)들은 그것의 양 측면 상에 위치하는 비아(via)를 갖는다. 각 비아는 그 리이드의 열 및/또는 그 이외의 리이드 열들로부터 인접한 적어도 1열의 리이드에 루팅된다. 엇갈리게 배열되기 보다, 도 63의 리이드들 (또한 바이어스들)은 서로에 대해 직선으로 정렬된다. 도 63의 배열은 반도체 다이 캐리어의 측면을 따라 위치하는 리이드의 개수를 증가시킨다.
도 64는 캐리어 내부에서의 본딩 신장의 배열을 나타내는 본 발명에 의한 반도체 다이 캐리어의 부분 투시도이다. 특히, 도 64의 구조에 의하면, 상부열 또는 중간열로부터 적어도 하나의 리이드들의 본딩 신장은 하부열로부터의 본딩 신장 단면과 동일한 정도로 반도체 다이 캐리어 속으로 신장되어진다. 이 경우에는, 다른 열 위에서 서로에 대해 인접한 본딩 신장은, 그에 대응되는 본딩 면적들이 동일한 평면에 있도록 하면서 동일한 길이를 갖는다. 이 배열은 두 번째층 및 그 이상의 층의 리이드들에 대해 와이어 본드의 길이를 감소시킴으로써 와이어 본딩을 용이하게 한다.
도 65는 둥글린(rounded) 횡단면을 갖는 본 발명의 반도체 다이 캐리어에 관련되어 사용되는 리이드(103)들을 도시한다. 도 65의 둥글린 리이드(103)들은 금이나 다른 도전성 물질로 도금되어지고 본딩 와이어에 리이드를 부착하도록 하는 본딩 패드로서 작용할 수 있는 평탄화된 부위(105)를 포함한다. 둥글린 리이드(103)의 다른 단부는 못대가리 타입의 버트 조인트 형상을 가짐으로써, 결과적으로 최저부(1033d)가 더 작은 면적을 차지하게 한다.
도 66은 본 발명에 의한 둥글게 된 리이드 통로를 도시한다. 도 66의 둥근 리이드 통로는 둥근 리이드를 사용하는데 적용할 수 있을 뿐만 아니라, 사각형, 직사각형 또는 다른 형태의 리이드를 받아들이는데도 적용함으로써, 리이드와 리이드 통로 간에 압력조정 관계를 형성한다.
상술한 바와 같이, 본 발명은 종래의 패키징 기술을 능가하는 많은 잇점들을 제공한다. 이러한 잇점들은 감소된 면적을 차지하고 현존하거나 예기되는 반도체 및 컴퓨터 기술의 요구들을 충족시킬 수 있는 반도체 다이 캐리어의 제공을 포함한다. 도 67은 현재의 QFP 기술들과 대비해서 본 발명의 실시예들에 의해 차지되는 표면면적을 나타내는 차트이다. 종래의 패키징 기술을 능가하여 본 발명에 의해 제공되는 잇점들은, 종래의 패키징 기술과는 달리 본 발명이 현재 반도체 및 컴퓨터 기술들에서 일어나고 있는 급격한 진보들과 보조를 맞출 수 있음을 나타낸다.
다양한 변조 및 변형이 본 발명의 범위나 기술적 사상에서 벗어나지 않는 개시된 공정 및 생산품에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다. 여기에 개시된 본 발명의 명세서와 실시예를 고려하여 본 발명의 다른 실시예들이 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다. 본 명세서 및 실시예는 다음의 청구항들에 의해 나타내어진 본 발명의 실제적인 범위 및 기술적 사상을 갖는 전형적인 것만이 고려되었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 축소된 양의 판 면적을 차지하고 증가된 수의 콘택들을 제공하며 현존하거나 예기되는 반도체 및 컴퓨터 기술의 요구들을 충족시킬 수 있는 조립식 반도체 다이 캐리어를 제공하는데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 리이드 프레임을 사용하지 않고 제조되며 PTH 기술, SMT 방법 또는 접속가능한(pluggable) 실장법을 사용하여 실장하는데 적절한 그 측면 부위들로부터 신장된 리이드들을 갖는 반도체 다이 캐리어를 제공하는데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 반도체 다이가 매우 낮은 프로파일의 패키지를 유지하면서 상기 다이 상의 다열의 패드들로부터 수직으로 간격을 둔 다수 리이드의 열들에 접착되는 반도체 다이 캐리어를 제공하는데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 캐리어 내에 반도체 다이를 배치하기 전에 조립되고 검사됨으로써 최종 패키징 수율을 증가시키고 전체 단가를 감소시킬 수 있는 반도체 다이 캐리어를 제공하는데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 리이드들의 연결을 위해 PCB 트레이스(trace)의 루팅(routing)이 용이하도록 리이드들이 형상화되는 반도체 다이 캐리어를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 기술적 과제는, 상술한 바와 같은 특성들을 갖는 반도체 다이 캐리어를 조립하고 사용하는 방법들을 제공하는데 있다.
상기 과제들을 이루기 위하여 본 발명에 의한 반도체 다이 캐리어는, 다수의 전기적 절연성 측벽들; 적어도 하나의 측벽으로부터 신장되며, 각각의 리이드가 리이드 프레임의 사용없이 개별적으로 제조되는 다수의 전기적 도전성 리이드들; 상기 전기적 도전성 리이드들이 그 주변부 주위에 하나 또는 그 이상의 장소에 배치되도록 놓여진 반도체 다이: 및 상기 반도체 다이와 대응되는 전기적 도전성 리이드들 간에 전기적인 연결을 제공하는 수단을 구비하는 것을 특징으로 한다.
또한, 본 발명에 의한 반도체 다이 캐리어의 제조방법은, 리이드 프레임을 사용하지 않고 다수의 도전성 리이드들을 개별적으로 제조하는 단계; 상기 다수의 전기적 도전성 리이드들을 다수의 전기적 절연성 측벽들 중의 적어도 하나로부터 신장시키는 단계: 상기 전기적 도전성 리이드들이 그 주변부의 주위에서 하나 또는 그 이상의 장소에 배치되도록 반도체 다이를 위치시키는 단계; 및 상기 반도체 다이를 대응되는 전기적 도전성 리이드들에 전기적으로 연결하는 단계를 구비하는 것을 특징으로 한다.
상술한 일반적인 기술과 하기의 상세한 기술 모두는 전형적이고 설명적이며, 특허청구된 본 발명에 한정되지 않음은 명백하다. 명세서 내에 삽입되고 그 일부분을 구성하는 첨부 도면들은 본 발명의 실시예들을 설명하며, 일반적인 기술과 함께 본 발명의 원리를 설명하는 구실을 한다.

Claims (38)

  1. 외측면을 정의하는 복수개의 전기적 절연 측벽을 포함하며, 반도체 다이를 보전하여 유지(holding)하기위한 기판;
    적어도 하나의 측벽에서 마찰에 의해 유지되고 상기 적어도 하나의 측벽으로부터 여러방향으로 신장되는, 미리성형된 L자형인 복수개의 전도성(Conductive) 리이드들을 구비함을 특징으로 하는 반도체 다이 캐리어.
  2. 제 1 항에 있어서
    상기 기판은 반도체 다이를 보전하여 유지하는 캐비티 형성하도록 복수개의 측벽에 결합되는 반도체 다이를 지지하는 절연성 플로어를 더 포함함을 특징으로 하는 반도체 다이 캐리어.
  3. 제 2 항에 있어서,
    상기 절연성 플로어는 다수의 반도체 다이들을 지지하기 위한 것임을 특징으로 하는 반도체 다이 캐리어.
  4. 제 2 항에 있어서,
    상기 전도성 리이드들은 상기 기판의 적어도 2개의 측벽으로부터 연장되고 상기 2개의 측벽내에서 마찰에 의해 유지됨을 특징으로 하는 반도체 다이 캐리어.
  5. 제 4 항에 있어서,
    상기 적어도 2측벽의 각 전도성 리이드들은 수직으로 간격을 둔 열들로서 병렬로 배열됨을 특징으로 하는 반도체 다이 캐리어.
  6. 제 5 항에 있어서,
    상기 적어도 2측벽의 각 전도성 리이드들은 적어도 3개의 수직으로 간격을 둔 열들로 배열됨을 특징으로 하는 반도체 다이 캐리어.
  7. 제 2 항에 있어서,
    상기 기판의 캐비티 내에 수용되는 반도체 다이;
    상기 반도체 다이를 전도성 리이드들에 각각 전기적으로 연결하기 위한 전도성 연결 수단들을 더 포함함을 특징으로 하는 반도체 다이 캐리어.
  8. 제 7 항에 있어서,
    상기 기판은 반도체 다이가 캐비티-다운 형태로 실장되는 열 싱크 캡을 포함함을 특징으로 하는 반도체 다이 캐리어.
  9. 제 7 항에 있어서,
    상기 플로어는 반도체 다이의 홀딩을 위한 반도체 다이와 동일한 치수의 톱니꼴홈을 포함함을 특징으로 하는 반도체 다이 캐리어.
  10. 제 7 항에 있어서,
    상기 반도케 다이를 덮도록 캐비티를 채우는 매립하기 위한 매립물질이 구비됨을 특징으로 하는 반도체 다이 캐리어.
  11. 제 10 항에 있어서,
    상기 매립물질 위에 형성되는 캡을 더 구비함을 특징으로 하는 반도체 다이 캐리어.
  12. 제 4 항에 있어서.
    상기 적어도 두개의 측벽의 각 내면은 전도성 리이드들의 대응하는 열을 각각 지지하는 다수의 돌출부를 포함함을 특징으로 하는 반도체 다이 캐리어.
  13. 제 12 항에 있어서,
    상기 전도성 리이드들의 이웃하는 열들 사이에, 상기 전도성 리이드들의 이웃하는 열들과 결합되는 전기적 연결수단간의 전기적 절연을 확보하기 위해 삽입되는 격리판이 더 구비됨을 특징으로 하는 반도체 다이 캐리어.
  14. 제 13 항에 있어서,
    상기 격리판을 지지하기 위한 지지 버팀대를 더 구비함을 특징으로 하는 반도체 다이 캐리어.
  15. 제 1 항에 있어서,
    상기 전도성 리이드들은 상기 절연성 기판의 적어도 2개의 측벽으로부터 연장되고 마찰에 의해 유지되며, 상기 적어도 2개의 측벽의 각 전도성 리이드들은 수직으로 간격을 둔 열들로서 병렬로 배열됨을 특징으로 하는 반도체 다이 캐리어.
  16. 제 1 항에 있어서,
    상기 전도성 리이드들의 각각은,
    적어도 하나의 측벽의 외면으로부터 신장되며, 모서리 단면과 실장하기 위한 최저부 단면을 포함하는 외부 리이드 단면;
    적어도 하나의 측벽내에 위치하면서 마찰로 맞물리는 고정단면과;
    적어도 하나의 내면으로부터 신장되는 내부 리이드 단면을 포함함을 특징으로 하는 반도체 다이 캐리어.
  17. 제 16 항에 있어서,
    상기 외부 리이드 단면은 상기 외부 리이드 단면의 길이 방향 축에 대해 수직한 직사각형 횡단면이고, 상기 횡단면의 높이는 횡단면의 폭보다 큰 것을 특징으로 하는 반도체 다이 캐리어.
  18. 제 1 항에 있어서,
    상기 L자형 전도성 리이드들의 일부분에는 상기 리이드들의 길이 방향 축에 대해 수직한 직사각형 횡단면이 구비되고, 상기 횡단면의 높이는 횡단면의 폭보다 큰 것을 특징으로 하는 반도체 다이 캐리어.
  19. 제 17 항에 있어서,
    상기 각 리이드의 고정단면은 내부 리이드 단면 보다 큰 것을 특징으로 하는 반도체 다이 캐리어.
  20. L자형인 복수개의 전도성 리이드들을 형성하는 단계;
    외면을 정의하는 복수개의 측벽들을 가지며, 상기 측벽들중의 적어도 하나는 관통되는 복수개의 리이드 통로가 형성되게 반도체 다이를 보전하여 유지하기 위한 캐리어 기판을 형성하는 단계;
    상기 L자형의 전도성 리이드들을 리이드 통로속에서의 마찰에 의한 유지를 위해 적어도 하나의 측벽의 리이드 통로에 삽입하는 단계를 구비함을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  21. 제 20 항에 있어서,
    상기 L자형인 전도성 리이드들을 형성하는 단계가, 금속으로부터 L자형인 전도성 리이드들을 펀칭하는 단계를 포함하는 것을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  22. 제 20 항에 있어서,
    상기 기판 형성 단계는, 기판 플로어와 리이드 통로가 형성된 적어도 하나의 측벽과 같은 측벽들을 일체로 몰딩하는 단계를 포함함을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  23. 제 20 항에 있어서,
    상기 캐리어 기판을 형성하는 단계는,
    기판 플로어와 측벽을 일체로 몰딩하는 단계와;
    측벽 리이드 통로를 형성하기 위하여 적어도 하나의 측벽으로부터 물질을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  24. 제 20 항에 있어서,
    상기 캐리어 기판 형성 단계는 상기 측벽들을 각각 통하는 리이드 통로 형성단계를 포함하며,
    상기 삽입 단계는 리이드 통로속에서 마찰에 의한 유지를 위해 상기 측벽들의 리이드 통로들 중의 대응하는 통로에 각 전도성 리이드를 삽입하는 단계를 포함하여서 됨을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  25. 제 24 항에 있어서,
    상기 리이드 통로들은 각 측벽을 관통하여 수직으로 간격을 둔 열로서, 병렬로 형성됨을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  26. 제 25 항에 있어서,
    상기 리이드 통로들이 적어도 3개의 수직으로 간격을 둔 열내에서 각 측벽을 관통하여 형성됨을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  27. 제 25 항에 있어서,
    상기 리이드 통로들은 적어도 4개의 수직으로 간격을 둔 열내에서 각 측벽을 관통하여 형성됨을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  28. 제 20 항에 있어서,
    상기 캐리어 기판 내에 본딩패드들을 갖는 반도체 다이를 위치시키는 단계와;
    상기 반도체 다이의 본딩패드들을 적어도 하나의 측벽을 관통하여 기판의 내부로 신장되는 전도성 리이드들에 전기적으로 연결시키는 단계가 더 포함됨을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  29. 제 28 항에 있어서,
    상기 리이드 통로들은 각 측벽을 관통하여 수직으로 간격을 둔 열로서, 병렬로 형성됨을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  30. 제 29 항에 있어서,
    상기 캐리어 기판 형성 단계는,
    상기 측벽들의 내면 상에 돌출부들을 형성하는 단계를 포함하며,
    각 돌출부는 리이드 통로의 어느 한 열에 대응함에 따라, 전도성 리이드들이 상기 리이드 통로들 내로 삽입될 때, 돌출부의 대응하는 열의 리이드 통로를 통해 신장되는 각 전도성 리이드의 내부 단면을 돌출부가 지지하게 됨을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  31. 제 29 항에 있어서,
    상기 반도체 다이를 봉지하는 단계를 더 포함하여서 됨을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  32. 제 31 항에 있어서,
    상기 봉지 단계는, 반도체 다이와 측벽을 통해 기판의 내부로 신장되는 전도성 리이드들을 덮도록 폴리머성(polymeric) 재료로서 기판을 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  33. 제 31 항에 있어서,
    상기 봉지 단계는, 상기 반도체 다이를 밀봉하도록 기판의 측벽상에 캡을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  34. 제 28 항에 있어서,
    상기 위치시키는 단계전의 상기 삽입 단계 후에 상기 전도성 리이드의 전기적 및 기계적 시험을 수행하는 단계가 더 포함됨을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  35. 제 20 항에 있어서,
    상기 삽입 단계는, 리이드 통로들 내에 전도성 리이드 들을 개별적으로 삽입하는 단계를 포함하는 것을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  36. 제 20 항에 있어서,
    상기 삽입 단계는, 상기 리이드 통로들 내에 복수개의 전도성 리이드를 동시에 삽입하는 단계를 포함하는 것을 특징으로 하는 반도체 다이 캐리어 제조방법.
  37. 제 21 항에 있어서,
    상기 리이드들은 내부 리이드 단면에 비해 더 두꺼운 고정단면을 가짐을 특징으로 하는 반도체 다이 캐리어 제조 방법.
  38. 제 21 항에 있어서,
    상기 리이드들은 그 폭에 비해 높이가 더 큰 횡단면을 가짐을 특징으로 하는 반도체 다이 캐리어 제조 방법.
KR1019960705041A 1994-03-11 1995-03-09 조립식반도체칩캐리어 KR100363004B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/208,586 US6339191B1 (en) 1994-03-11 1994-03-11 Prefabricated semiconductor chip carrier
US08/208,586 1994-03-11

Publications (1)

Publication Number Publication Date
KR100363004B1 true KR100363004B1 (ko) 2003-02-26

Family

ID=22775142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960705041A KR100363004B1 (ko) 1994-03-11 1995-03-09 조립식반도체칩캐리어

Country Status (8)

Country Link
US (5) US6339191B1 (ko)
EP (1) EP0749633B1 (ko)
JP (2) JPH10504934A (ko)
KR (1) KR100363004B1 (ko)
AU (1) AU2115795A (ko)
DE (1) DE69535712T2 (ko)
TW (1) TW242697B (ko)
WO (1) WO1995024733A1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
AU1310399A (en) * 1997-11-05 1999-05-24 Robert A. Martin Chip housing, methods of making same and methods for mounting chips therein
US6016256A (en) * 1997-11-14 2000-01-18 The Panda Project Multi-chip module having interconnect dies
US6141869A (en) * 1998-10-26 2000-11-07 Silicon Bandwidth, Inc. Apparatus for and method of manufacturing a semiconductor die carrier
US6246566B1 (en) 1999-02-08 2001-06-12 Amkor Technology, Inc. Electrostatic discharge protection package and method
US6305987B1 (en) 1999-02-12 2001-10-23 Silicon Bandwidth, Inc. Integrated connector and semiconductor die package
US6331452B1 (en) 1999-04-12 2001-12-18 Verdicom, Inc. Method of fabricating integrated circuit package with opening allowing access to die
KR20010036142A (ko) * 1999-10-06 2001-05-07 윤종용 다층 리드를 갖는 반도체 칩 패키지
US6809348B1 (en) * 1999-10-08 2004-10-26 Denso Corporation Semiconductor device and method for manufacturing the same
US20090100295A1 (en) * 2000-01-06 2009-04-16 Super Talent Electronics, Inc. Reliable memory module testing and manufacturing method
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6511866B1 (en) * 2001-07-12 2003-01-28 Rjr Polymers, Inc. Use of diverse materials in air-cavity packaging of electronic devices
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US6734546B2 (en) * 2002-02-26 2004-05-11 Silicon Bandwidth, Inc. Micro grid array semiconductor die package
AU2003223783A1 (en) * 2002-04-29 2003-11-17 Silicon Pipe, Inc. Direct-connect signaling system
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
US6907659B2 (en) * 2003-02-05 2005-06-21 Advanced Connection Technology Inc. Method for manufacturing and packaging integrated circuit
US20040188863A1 (en) * 2003-03-24 2004-09-30 Wang Zhong Cheng Substrate for semiconductor package and method of making same
US7744802B2 (en) * 2004-06-25 2010-06-29 Intel Corporation Dielectric film with low coefficient of thermal expansion (CTE) using liquid crystalline resin
US20060011710A1 (en) * 2004-07-13 2006-01-19 Asm Technology Singapore Pte Ltd Formation of a wire bond with enhanced pull
JP4877455B2 (ja) * 2005-03-28 2012-02-15 ミツミ電機株式会社 二次電池保護モジュールおよびリード実装方法
US7280181B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Liquid crystal polymer optical filter carrier
CN100555643C (zh) * 2005-08-12 2009-10-28 鸿富锦精密工业（深圳）有限公司 影像感测芯片封装结构及应用该结构的数码相机模组
JP4965573B2 (ja) 2005-09-08 2012-07-04 カルドラブ・エーピーエス ダイナミックトランザクションカードおよびそれに情報を書込む方法
US7466016B2 (en) * 2007-04-07 2008-12-16 Kevin Yang Bent lead transistor
US8225475B2 (en) * 2008-12-10 2012-07-24 Omnetics Connector Corporation Alignment device for fine pitch connector leads
US8759713B2 (en) * 2009-06-14 2014-06-24 Terepac Corporation Methods for interconnecting bonding pads between components
TWI411139B (zh) 2009-07-16 2013-10-01 Cheng Kung Capital Llc 上下電極ｌｅｄ封裝
JP5574667B2 (ja) * 2009-10-21 2014-08-20 キヤノン株式会社 パッケージ、半導体装置、それらの製造方法及び機器
TWI405313B (zh) * 2010-03-31 2013-08-11 Quanta Comp Inc 具側邊接腳之積體電路封裝元件
US8692366B2 (en) * 2010-09-30 2014-04-08 Analog Device, Inc. Apparatus and method for microelectromechanical systems device packaging
CN102779765B (zh) 2011-05-13 2016-08-17 飞思卡尔半导体公司 具有交错引线的半导体器件
US9007783B2 (en) * 2011-05-31 2015-04-14 Sony Corporation Memory device and receptacle for electronic devices
US20130178080A1 (en) * 2012-01-09 2013-07-11 Kostal Of America, Inc. Soldered electronic components mounted solely on the top surface of a printed circuit board
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
US9475694B2 (en) 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
CN104241238B (zh) 2013-06-09 2018-05-11 恩智浦美国有限公司 基于引线框的半导体管芯封装
US9287200B2 (en) * 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
JP6204088B2 (ja) * 2013-07-02 2017-09-27 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP2015111623A (ja) * 2013-12-06 2015-06-18 株式会社東海理化電機製作所 実装ユニット
EP3035230A1 (en) 2014-12-19 2016-06-22 Cardlab ApS A method and an assembly for generating a magnetic field
CN107209846A (zh) 2014-12-19 2017-09-26 卡德赖博私人有限公司 用于生成磁场的方法和组件及制造组件的方法
JP2016197636A (ja) * 2015-04-02 2016-11-24 株式会社デンソー モールドパッケージ
EP3082071A1 (en) 2015-04-17 2016-10-19 Cardlab ApS Device for and method of outputting a magnetic field
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
US10629574B2 (en) 2016-10-27 2020-04-21 Analog Devices, Inc. Compact integrated device packages
US10697800B2 (en) 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
EP3520695A3 (en) 2018-01-31 2019-11-06 Analog Devices, Inc. Electronic devices
KR20200002194A (ko) * 2018-06-29 2020-01-08 엘지디스플레이 주식회사 집적회로, 집적회로를 갖는 회로보드 및 이를 이용한 표시장치
JP7166874B2 (ja) * 2018-10-25 2022-11-08 古河電気工業株式会社 光モジュール実装基板および容器実装基板
WO2020142656A1 (en) 2019-01-04 2020-07-09 Engent, Inc. Systems and methods for precision placement of components

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931908A (en) * 1988-03-30 1990-06-05 Siemens Aktiengesellschaft Housing for an electronic circuit

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US615549A (en) * 1898-12-06 Mud and scale receptacle for steam-boilers
US472750A (en) * 1892-04-12 Lamp-wick
US123560A (en) * 1872-02-13 Improvement in washing-machines
US2156558A (en) * 1939-05-02 Cover feeding and folding mecha
US1205456A (en) * 1913-11-15 1916-11-21 Cable Co Tracker-board and music-sheet.
US2301182A (en) * 1939-12-01 1942-11-10 Raymond F Schutz Receptacle
US3151686A (en) * 1962-05-14 1964-10-06 Lamphere Jean K Hydraulic weight control and compensating apparatus
BE639646A (ko) * 1962-11-08
US3337838A (en) * 1964-12-16 1967-08-22 Burndy Corp Wiping contact
NL137793B (ko) * 1967-06-05 1900-01-01
US3516156A (en) * 1967-12-11 1970-06-23 Ibm Circuit package assembly process
US3545606A (en) * 1968-06-11 1970-12-08 Benny Morris Bennett Flexible tape terminal assembly
JPS5332233B1 (ko) 1968-12-25 1978-09-07
US3676748A (en) 1970-04-01 1972-07-11 Fuji Electrochemical Co Ltd Frame structures for electronic circuits
US3676993A (en) 1970-08-13 1972-07-18 Hamilton Watch Co Electronic watch
US3875479A (en) * 1973-05-07 1975-04-01 Gilbert R Jaggar Electrical apparatus
US4167647A (en) 1974-10-02 1979-09-11 Santa Barbara Research Center Hybrid microelectronic circuit package
US4147660A (en) * 1976-12-22 1979-04-03 Osaka Gas Company, Ltd. Method for reactivation of platinum group metal catalyst with aqueous alkaline and/or reducing solutions
US4205548A (en) * 1978-07-03 1980-06-03 Plessey, Inc. Stamping tools
US4237154A (en) * 1979-08-16 1980-12-02 Garrison William H Improved galvanizing method [and apparatus]
US4423468A (en) 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
US4331831A (en) 1980-11-28 1982-05-25 Bell Telephone Laboratories, Incorporated Package for semiconductor integrated circuits
GB2091036B (en) * 1981-01-13 1985-06-26 Int Computers Ltd Integrated circuit carrier assembly
JPS5866344A (ja) 1981-10-16 1983-04-20 Hitachi Ltd 集積回路パツケ−ジ
US4433886A (en) * 1981-12-17 1984-02-28 Elco Corporation Connector mounting for integrated circuit chip packages
US4437718A (en) 1981-12-17 1984-03-20 Motorola Inc. Non-hermetically sealed stackable chip carrier package
US4572604A (en) * 1982-08-25 1986-02-25 Elfab Corp. Printed circuit board finger connector
JPS5954249A (ja) 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置
US4487463A (en) 1983-02-22 1984-12-11 Gulf & Western Manufacturing Company Multiple contact header assembly
JPS59174220A (ja) * 1983-03-22 1984-10-02 Fujitsu Ltd 折返し曲げ金型
JPS6016453A (ja) * 1983-07-08 1985-01-28 Fujitsu Ltd 集積回路装置用パツケ−ジ
JPS6028256A (ja) 1983-07-26 1985-02-13 Fujitsu Ltd 半導体装置
DE3337796A1 (de) 1983-10-18 1985-04-25 Metz Apparatewerke Inh. Paul Metz, 8510 Fürth Integrierter baustein
US4660069A (en) 1983-12-08 1987-04-21 Motorola, Inc. Device with captivate chip capacitor devices and method of making the same
LU85135A1 (fr) 1983-12-14 1985-09-12 Bonameau Jean Marie Dispositif de protection contre les perturbations et/ou des parasites au voisinage de circuits integres
US4677526A (en) 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
JPS60254641A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 液体封入型パツケ−ジ
JPS615549A (ja) 1984-06-20 1986-01-11 Hitachi Micro Comput Eng Ltd 半導体装置
DE3430849A1 (de) 1984-08-22 1986-03-06 Gerd 7742 St Georgen Kammerer Verfahren zur raeumlichen ausweitung der elektrischen verbindung zwischen den anschlusskontakten hochintegrierter elektronischer bauelemente und den kontaktstellen einer elektrischen anschlussvorrichtung auf einem bauelementetraeger
US4655526A (en) * 1984-08-31 1987-04-07 Amp Incorporated Limited insertion force contact terminals and connectors
US4616406A (en) 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
GB2174538A (en) 1985-04-24 1986-11-05 Stanley Bracey Semiconductor package
JPS6221249A (ja) * 1985-07-22 1987-01-29 Hitachi Ltd 半導体装置
US4705917A (en) 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
JPH069223B2 (ja) 1985-10-05 1994-02-02 山一電機工業株式会社 Ｉｃパッケ−ジ
JPS62229896A (ja) * 1986-03-29 1987-10-08 株式会社東芝 印刷配線基板
JPS62248243A (ja) 1986-04-21 1987-10-29 Matsushita Electronics Corp 半導体パツケ−ジ
US4675472A (en) * 1986-08-04 1987-06-23 Beta Phase, Inc. Integrated circuit package and seal therefor
JPH0777247B2 (ja) 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
GB2196178B (en) 1986-10-09 1990-04-11 Amp Inc Semiconductor chip carrier system
US4766479A (en) 1986-10-14 1988-08-23 Hughes Aircraft Company Low resistance electrical interconnection for synchronous rectifiers
US4715829A (en) 1986-11-13 1987-12-29 Amp Incorporated High density electrical connector system
US4734042A (en) 1987-02-09 1988-03-29 Augat Inc. Multi row high density connector
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPS6423560A (en) * 1987-07-20 1989-01-26 Olympus Optical Co Semiconductor device and method of mounting same
KR920000829B1 (ko) * 1987-07-21 1992-01-30 스미도모덴기고오교오 가부시가가이샤 반도체 장치
JPH0452997Y2 (ko) * 1987-09-12 1992-12-14
JPS6474795A (en) 1987-09-17 1989-03-20 Matsushita Electronics Corp Method of mounting semiconductor device
JPH01205456A (ja) * 1988-02-10 1989-08-17 Nec Corp Ｌｓｉ用多ピンケース
US4985747A (en) 1988-06-09 1991-01-15 Oki Electric Industry Co., Ltd. Terminal structure and process of fabricating the same
IT1221258B (it) * 1988-06-22 1990-06-27 Sgs Thomson Microelectronics Contenitore plastico a cavita' per dispositivi semiconduttore
JPH0221249A (ja) * 1988-07-08 1990-01-24 Matsushita Electric Ind Co Ltd 電子部品の外観検査方法
US4897055A (en) * 1988-11-28 1990-01-30 International Business Machines Corp. Sequential Connecting device
JPH02156558A (ja) * 1988-12-08 1990-06-15 Sharp Corp 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法
US5022144A (en) 1989-03-02 1991-06-11 Explosive Fabricators, Inc. Method of manufacture power hybrid microcircuit
US5037311A (en) 1989-05-05 1991-08-06 International Business Machines Corporation High density interconnect strip
US5049974A (en) 1989-05-15 1991-09-17 Roger Corporation Interconnect device and method of manufacture thereof
JPH02301182A (ja) 1989-05-16 1990-12-13 Matsushita Electric Ind Co Ltd 薄型実装構造の回路基板
JP2598129B2 (ja) 1989-05-18 1997-04-09 三菱電機株式会社 半導体装置
US4975066A (en) * 1989-06-27 1990-12-04 Amp Incorporated Coaxial contact element
JP2544977B2 (ja) * 1989-10-13 1996-10-16 ケル株式会社 表面実装用電子部品
IT1237135B (it) 1989-10-30 1993-05-24 Pirelli Cavi Spa Gruppo di amplificazione ottico a basso rumore, con riflessione della potenza di pompaggio.
JPH03151686A (ja) 1989-11-08 1991-06-27 Nec Corp プリント配線基板
US4943846A (en) 1989-11-09 1990-07-24 Amp Incorporated Pin grid array having seperate posts and socket contacts
US5123164A (en) 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US5008734A (en) 1989-12-20 1991-04-16 National Semiconductor Corporation Stadium-stepped package for an integrated circuit with air dielectric
US4991291A (en) * 1989-12-29 1991-02-12 Isotronics, Inc. Method for fabricating a fold-up frame
JPH0783080B2 (ja) 1990-01-18 1995-09-06 株式会社東芝 半導体装置用部品
US4997376A (en) * 1990-03-23 1991-03-05 Amp Incorporated Paired contact electrical connector system
JPH03291869A (ja) 1990-04-09 1991-12-24 Hitachi Ltd 電子装置
US5030144A (en) * 1990-04-13 1991-07-09 North American Specialties Corporation Solder-bearing lead
US5071363A (en) 1990-04-18 1991-12-10 Minnesota Mining And Manufacturing Company Miniature multiple conductor electrical connector
US5081563A (en) 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
FR2664097A1 (fr) 1990-06-28 1992-01-03 Sgs Thomson Microelectronics Boitier de circuit integre et son procede de fabrication.
DE4021872C2 (de) 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
JPH0472750A (ja) * 1990-07-13 1992-03-06 Nec Corp ガラス封止型半導体装置
DE4022829A1 (de) * 1990-07-18 1992-01-23 Werner Vogt Tragbare speicherkarte
CA2023361A1 (en) 1990-07-20 1992-01-21 Robert L. Barnhouse Printed circuit boards
JP2866465B2 (ja) 1990-10-09 1999-03-08 三菱電機株式会社 電子部品
JPH0732042B2 (ja) 1990-10-11 1995-04-10 富士通株式会社 スルーホール接続形電子デバイスとその実装方法
JP2876773B2 (ja) 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
JPH04171969A (ja) 1990-11-06 1992-06-19 Fujitsu Ltd 実装ｉｃチップ樹脂封止構造及び樹脂封止方法
JPH04179264A (ja) 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
JPH04237154A (ja) 1991-01-22 1992-08-25 Sumitomo Electric Ind Ltd 半導体パッケージ
JPH04256203A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
US5107328A (en) * 1991-02-13 1992-04-21 Micron Technology, Inc. Packaging means for a semiconductor die having particular shelf structure
US5351393A (en) 1991-05-28 1994-10-04 Dimensonal Circuits Corporation Method of mounting a surface-mountable IC to a converter board
JPH05160292A (ja) 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
JP2966972B2 (ja) 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US5226803A (en) * 1991-07-22 1993-07-13 Martin Thomas B Vane-type fuel pump
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
US5403784A (en) * 1991-09-03 1995-04-04 Microelectronics And Computer Technology Corporation Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template
JPH0595079A (ja) 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
JPH05121142A (ja) * 1991-10-31 1993-05-18 Yazaki Corp 基板用端子の製造方法
US5137456A (en) 1991-11-04 1992-08-11 International Business Machines Corporation High density, separable connector and contact for use therein
JPH05226803A (ja) 1992-02-10 1993-09-03 Matsushita Electric Works Ltd 実装回路基板
JPH0677632A (ja) 1992-02-24 1994-03-18 Matsushita Electric Ind Co Ltd 回路基板
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
JPH05335465A (ja) * 1992-05-27 1993-12-17 Mitsubishi Electric Corp 半導体装置
US5283717A (en) 1992-12-04 1994-02-01 Sgs-Thomson Microelectronics, Inc. Circuit assembly having interposer lead frame
US5342999A (en) 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5371404A (en) 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5327325A (en) 1993-02-08 1994-07-05 Fairchild Space And Defense Corporation Three-dimensional integrated circuit package
US5390412A (en) 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5543586A (en) * 1994-03-11 1996-08-06 The Panda Project Apparatus having inner layers supporting surface-mount components
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
JP3401522B2 (ja) * 1998-07-06 2003-04-28 日本電気株式会社 ヒューズ回路及び冗長デコーダ回路
US6474795B1 (en) * 1999-12-21 2002-11-05 Eastman Kodak Company Continuous ink jet printer with micro-valve deflection mechanism and method of controlling same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931908A (en) * 1988-03-30 1990-06-05 Siemens Aktiengesellschaft Housing for an electronic circuit

Also Published As

Publication number Publication date
AU2115795A (en) 1995-09-25
WO1995024733A1 (en) 1995-09-14
US20020053455A1 (en) 2002-05-09
JPH10504934A (ja) 1998-05-12
US5819403A (en) 1998-10-13
US6977432B2 (en) 2005-12-20
JP2007294993A (ja) 2007-11-08
US20040140542A1 (en) 2004-07-22
US20050280158A1 (en) 2005-12-22
DE69535712T2 (de) 2009-02-12
DE69535712D1 (de) 2008-04-03
EP0749633B1 (en) 2008-02-20
US6339191B1 (en) 2002-01-15
EP0749633A1 (en) 1996-12-27
TW242697B (en) 1995-03-11
US6828511B2 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
KR100363004B1 (ko) 조립식반도체칩캐리어
US5821457A (en) Semiconductor die carrier having a dielectric epoxy between adjacent leads
US5696027A (en) Method of manufacturing a semiconductor chip carrier affording a high-density external interface
US7408255B2 (en) Assembly for stacked BGA packages
US6486546B2 (en) Low profile multi-IC chip package connector
US5824950A (en) Low profile semiconductor die carrier
WO1999057765A1 (en) Chip stack and method of making same
KR19990029932A (ko) 집적 회로용 와이어 본드 패키지를 위한 방법 및 장치
US20020066949A1 (en) BGA package and method of manufacturing the same
JP3366062B2 (ja) オーバモールド形半導体装置及びその製造方法
WO1996041377A1 (en) High performance semiconductor die carrier
WO1996041378A1 (en) Semiconductor die carrier having double-sided die attach plate
JPS6132558A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081212

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee