JPS6132558A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6132558A
JPS6132558A JP15299784A JP15299784A JPS6132558A JP S6132558 A JPS6132558 A JP S6132558A JP 15299784 A JP15299784 A JP 15299784A JP 15299784 A JP15299784 A JP 15299784A JP S6132558 A JPS6132558 A JP S6132558A
Authority
JP
Japan
Prior art keywords
resin
outer lead
pins
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15299784A
Other languages
English (en)
Inventor
Michiaki Furukawa
古川　道明
Takayuki Okinaga
隆幸 沖永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP15299784A priority Critical patent/JPS6132558A/ja
Publication of JPS6132558A publication Critical patent/JPS6132558A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、ピングリッドアレイタイプの樹脂封止型半導
体装置に関し、樹脂封止の半導体装置であって、パッケ
ージ裏面にピンが立設されている半導体装置に関する。
〔背景技術〕
ピングリッドアレイセラミックパッケージは、セラミッ
ク基板（ベース）にピンを立設して成るもので、ピンを
多数外部に配出することができ、したがって、多ビン化
の要請に答えることができ、かつピンピッチがプリント
基板と合っているため実装し易いという長所がある。し
かし、一方で、このパッケージは、その製造工程が複雑
で、その為高価なものとなっている。
他方、プラスチックパッケージの一つにフラットパック
プラスチックパッケージがある。このパッケージは、構
造が簡単で安価ではあるが、端子が四方向に樹脂封止部
と平行に出ているため、一般用のプリント基板が使用で
きず、このパンケージ実装用に特別の実装基板を作らな
ければならないという欠点がある。なお、プラスチック
のピングリッドアレイ型牛導体装置は、たとえば、日経
マグロウヒル社発行、日経エレクトロニクス別冊マイク
ロデバイセズｌ’！１２．１９８４年６月１１日発行Ｐ
１６０−Ｐ１６８に示されている。
〔発明の目的〕　　　゛ 本発明は前記した両パッケージの長所を兼ね備えた半導
体装置を提供することを目的としたもので、構造が簡単
で、安価であり、多ピン化が可能で、実装し易い、ビン
グツトアレイタイプの樹脂封止型半導体装置を提供する
ことを目的としたものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
′　　　すなわち、リードフレームに外部リードピン立
設用の孔を設け、該孔にアウターリードビンな立設して
これらをレジンモールドし、当該レジンモールドにより
形成された樹脂封止体の底からアウターリードビンを多
数突出するようにするものである、 〔実施例〕 第１図はリードフレームの一部（全体の１／４）を示す
平面図である。第１図において、線分ＡＢおよびＣＢに
ついて線対称のもの、点Ｂについて点対称のものを合せ
れば、リードフレームの全体図を得る。８１図にて、１
は半導体素子を搭載するためのタブ、２はリード、３は
リードに穿設された、アウターリードビンを立設するた
めの孔、４はリードを固定するためのタイバーであり、
このリードフレームは一部を図示したもので、いわゆる
多連のリードフレームとなっている。
上記孔３は、第１図に示すように、各リード２に一個ず
つ穿設され、リードフレーム全体に一定間隔をおいて縦
方向、横方向（行列）に複数穿設されている。本実施例
では、パンケージの４辺にそうように、各辺に２列づつ
複数のアウターリードが配置されることになる。また、
この孔３の周囲には、多層配線基板のスルホール形成技
術忙使用されるような例えばメッキ導体より成るラウン
ド５が設けられている一 本発明のピングリッドアレイタイプの樹脂封止型半導体
装置はかかるリードフレームを使用することにより得る
ことができる。そのプロセスを以下説明する。
先ず、第２図に示すように、リードフレームのタブ１の
上に、半導体素子（ベレット）６をＡｇペーストなどの
接合材料７により固着する。次いで、同第２図に示すよ
うに、半導体素子６とり−ド２とをＡｕ線やＡ、　ｌ線
などのボンディングワイヤ８によりボンディングする。
次いで、リードフレームの孔３に、第３図に示すように
、アウターリードビン９の端部を挿着する。次いで、第
４図に示すように、例えばエポキシ樹脂などのレジンを
モールドして、半導体素子６、リードフレームの一部、
及びアウターリードビン９の一部を樹脂封止１．、樹脂
封止体１０を形成する。
この時点では、未だ、タイバー４を有しており、多連の
リードフレームの各リードフレームは連なっている。次
いで、このタイバー４を切断し、各リードフレームを切
断、分離し、第５図に示す半導体装置を得る。
この半導体装置は、第５図に示すように、リードフレー
ムのタブ１上に接合材料７により半導体素子６がマウン
トされ、この半導体素子６とリード２とがボンディング
ワイヤ８により接続され、さらに、リード２に立設され
たアウターリードビン９と接続され、樹脂封止体１０の
底面（裏面）から多数突出されたアウターリードビン９
と導りがとれるようになっている。
アウターリードビン９には上記切断、分離後に、表面処
理例えば半田ディップ等圧よる半田コートが施される。
本発明半導体装置を構成する半導体素子（半導体チップ
）は、例えばシリコン単結晶基板より成り、周知の技術
によってこのチップ内には多数の回路素子が形成され、
１つの回路機能が与えられている。
リードフレームは、例えば鉄系合金、銅系合金またはコ
ーパルにより構成される。
樹脂封止体の形成は、トランスファーモールド方式又は
マルチプランジャ方式により行うことが好まし℃・。
リードにアウターリードビンを立設する方法としては、
各種の方法を適用することができ、例えば、熱圧着によ
る方法、半田付けによる方法などを採用することができ
る。
〔効果〕
（１）　　ビンが立設されたピングリッドアレイタイプ
のパッケージが得られるので、実装し易く、特別の実装
基板を要せず、通常ユーザーが使用しているような実装
基板を使用できる。
即ち、フラットプラスチックパッケージのように特殊の
半田付用のパッドを有する実装基板を必要としない。
（２）　　リードに孔を穿設し、そこにアウターリード
ピンを立設するよう忙したので四辺に当該ビンを立設す
ることができ、かつ、１列以上に当該ビンを立設するこ
とができ、半導体装置の高集積度化に伴ないより一層の
多ビン化が要求されているが、この要請に答えることが
できる。
（３）本発明半導体装置はピングリッドアレイパッケー
ジに比して構造的にも簡単なものであり、また、プロセ
スも簡略化できる。
（４）樹脂封止の半導体装置であって、かつ、外部忙配
列された接続端子をピングリッドアレイタイプと同様の
ものとすることができ、ピングリッドアレイタイプのパ
ッケージの長所とフラットパックプラスチックパッケー
ジの長所を兼ね備えた半導体装置とすることができる。
（５）レジンで封止し、その構成物には安価なものを使
用できるので、コストの低減された半導体装置を得るこ
とができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例処おけるプロセスでは、ペレツト材
、ワイヤボンディング後にアウターリードピンを取付け
する例を示したが、ベレット付前に付けても良く、この
実施例のプロセスは一例にしか過ぎない。また、前記実
施例ではリードフレームを使用して、それにアウターリ
ードピンを立設する例を示したが、多層セラミックより
成る配線基板やプリント配線を施した樹脂基板などを用
い、これにアウターリードピンを取付けておき、このも
のにレジンモールドを施してもよい。さらに、アウター
リードピンは前記実施例では２列に立設する例を示した
が、１列↑もまた２列以上でもよい。
さらに、必要に応じて信頼性の向上の目的にてワイヤボ
ンディング後Ｋ、半導体素子上にシリコン系ゲルより成
るゲルコートなどを施してもよい。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体パッケージに
適用した場合について説明したが、それに限定されるも
のではなく、電子部品のパ・／ケージについても適用す
ることができる。
【図面の簡単な説明】
第１図は本発明に使用されるリードフレームの要部平面
図、 第２図〜第５図は本発明半導体装置のプロセスを説明す
る断面図で、第２図はプレット付、ワイヤボンディング
工程の説明断面図、 第３図はアウターリードビン取付ユニ程の説明断面図、 第４図はレジンモールド工程の説明断面図、第５図はタ
イバー切断後の本発明半導体装置の実施の一例を示す断
面図である。 １・・・タブ、２・・・リード、３・・・孔、４・・・
タイバー、５・・・ラウンド、６・・・半導体素子、７
・・・接合材料、８・・・ボンディングワイヤ、９・・
・アウターリードピン、１０・・・樹脂封止体。

Claims (1)

  1. 【特許請求の範囲】 １、導電部材に半導体素子を搭載し、該導電部材に孔を
    穿設し、該孔にアウターリードピンを立設し、前記半導
    体素子と前記導電部材とを電気的に接続し、当該半導体
    素子と当該導電部材の一部と前記アウターリードピンの
    一部とを樹脂により封止し、当該樹脂封止により形成さ
    れた樹脂封止体の底面から前記アウターリードピンの一
    部を突出して成ることを特徴とするピングリッドアレイ
    タイプの樹脂封止型半導体装置。 ２、特許請求の範囲第１項記載のピングリッドアレイタ
    イプの樹脂封止型半導体装置において、アウターリード
    ピンが樹脂封止体の４辺に立設されており、かつ、１列
    以上に立設されていることを特徴とする、特許請求の範
    囲第１項記載の半導体装置。
JP15299784A 1984-07-25 1984-07-25 半導体装置 Pending JPS6132558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15299784A JPS6132558A (ja) 1984-07-25 1984-07-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15299784A JPS6132558A (ja) 1984-07-25 1984-07-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS6132558A true JPS6132558A (ja) 1986-02-15

Family

ID=15552693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15299784A Pending JPS6132558A (ja) 1984-07-25 1984-07-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS6132558A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508556A (en) * 1994-09-02 1996-04-16 Motorola, Inc. Leaded semiconductor device having accessible power supply pad terminals
EP3933896A1 (en) * 2020-06-29 2022-01-05 Infineon Technologies Austria AG Power module with metal substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508556A (en) * 1994-09-02 1996-04-16 Motorola, Inc. Leaded semiconductor device having accessible power supply pad terminals
EP3933896A1 (en) * 2020-06-29 2022-01-05 Infineon Technologies Austria AG Power module with metal substrate
US11404336B2 (en) 2020-06-29 2022-08-02 Infineon Technologies Austria Ag Power module with metal substrate
US12002724B2 (en) 2020-06-29 2024-06-04 Infineon Technologies Austria Ag Power module with metal substrate

Similar Documents

Publication Publication Date Title
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US5777345A (en) Multi-chip integrated circuit package
US6835599B2 (en) Method for fabricating semiconductor component with multi layered leadframe
US6563217B2 (en) Module assembly for stacked BGA packages
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
US5262927A (en) Partially-molded, PCB chip carrier package
US20020030259A1 (en) Semiconductor chip package having a semiconductor chip with center and edge bonding pads and manufacturing method thereof
JPS6290953A (ja) 樹脂封止型半導体装置
US20020031865A1 (en) Method for fabricating a dual-chip package and package formed
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP2001156251A (ja) 半導体装置
JPS6132558A (ja) 半導体装置
JPS61168926A (ja) 樹脂基板
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP2000277677A (ja) リードフレーム、半導体パッケージ及びその製造方法
KR20000026099A (ko) 칩크기 반도체 패키지와 그 제조방법
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
JPH02180061A (ja) リードフレームおよび半導体装置
JPS59188949A (ja) 半導体装置
KR19990057570A (ko) 비지에이 패키지 및 그 제조방법
KR20020057516A (ko) 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법
JPH02249260A (ja) 半導体パッケージとこれを実装した回路装置
JPS6173353A (ja) 半導体装置