KR100290993B1 - 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 - Google Patents

반도체장치,반도체탑재용배선기판및반도체장치의제조방법 Download PDF

Info

Publication number
KR100290993B1
KR100290993B1 KR1019970709350A KR19970709350A KR100290993B1 KR 100290993 B1 KR100290993 B1 KR 100290993B1 KR 1019970709350 A KR1019970709350 A KR 1019970709350A KR 19970709350 A KR19970709350 A KR 19970709350A KR 100290993 B1 KR100290993 B1 KR 100290993B1
Authority
KR
South Korea
Prior art keywords
chip
wiring board
semiconductor chip
organic
anisotropic conductive
Prior art date
Application number
KR1019970709350A
Other languages
English (en)
Other versions
KR19990022881A (ko
Inventor
아이조우 가네다
마사아끼 야스다
이쯔오 와따나베
도모히사 오따
후미오 이노우에
요시아끼 쯔보마쯔
도시오 야마자끼
히로히또 오아따
겐조 다께무라
아끼라 나가이
오사무 와따나베
나오유끼 시오자와
가즈요시 고지마
도시아끼 다나까
가즈노리 야마모또
Original Assignee
이사오 우치가사키
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이사오 우치가사키, 히다치 가세고교 가부시끼가이샤 filed Critical 이사오 우치가사키
Publication of KR19990022881A publication Critical patent/KR19990022881A/ko
Application granted granted Critical
Publication of KR100290993B1 publication Critical patent/KR100290993B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29384—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29469—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

칩을 포함하는 패키지의 제조 비용을 저감하면서, 긴 시간 동안의 분위기 시험중에 접속 저항의 변화를 덜 받는 신뢰성 있는 반도체 소자의 반도체 소자 구조. 페이스다운 반도체 칩을 이용한 반도체 소자의 제조시에는, 금속 범프는 칩의 접속 패드상의 것들 대신에 기판상에 형성되고, 전체 칩 표면은 유기 이방성 도전성 유기 접착제로 본딩되고, 최소한의 단부를 포함하는 칩의 이면의 전체 또는 일부가 밀봉재로 커버된다.

Description

반도체 장치, 반도체 탑재용 배선 기판 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE, WIRING BOARD FOR MOUNTING SEMICONDUCTOR AND METHOD OF PRODUCTION OF SEMICONDUCTOR DEVICE}
최근, 접속 단자를 다수개 갖는 반도체 소자를 배선 회로 기판(마더 보드)에 고밀도로 접속 실장하는 방법으로서, 유기 배선 기판 상에 칩을 탑재하고, 칩상의 패드와 유기 배선판측 접속 단자를 금선 와이어 본딩하여 접속한 후, 반도체 칩 전체를 유기 절연성 밀봉재로 피복하고, 유기 배선 회로 기판 이면에 땜납볼을 어레이형으로 배치한 외부 단자를 갖는, OMPAC 방식(오버몰딩)의 BGA(볼그리드 어레이 패키지)가 개발되어 실용화가 진행되고 있다.
이 구조는, 종래의 금속 리드 프레임에 칩을 탑재하여 금선 와이어 본딩한 후에 전체를 밀봉하고, 외부 단자 리드를 절단·성형하여 밀봉부 측면으로부터 나오게 하는 구조를 갖는 QFP보다, 단위 면적당 외부 단자수를 많게 할 수 있어, 마더 보드 상으로의 땜납 리플로우 방식에 의한 표면 실장이 용이하다고 하는 특징을 갖는다. 그러나, 금선 와이어 본딩에 의하기 때문에 접속하여야 할 반도체 패드부의 크기는 약 80㎛로 한정됨과 동시에 패드부와 배선 단자부와의 거리를 어느 정도 취할 필요가 있어, 500핀 이상의 I/O(단자)를 갖는 BGA를 형성하기 위해서는 그 외형 치수가 40㎜각 이상으로 커지지 않을 수가 없었다. 이 구조에서는 보다 다핀화, 및 보다 고밀도로 마더 보드에 실장하고자 하는 필요성에 대해서는 한계가 있었다.
한편, 500핀 이상의 반도체 칩을 보다 고밀도로 실장하고 싶다고 하는 필요성에 응답하기 위해 반도체 칩의 접속 패드부에 각종 배리어용 금속 도금을 실시한 후 땜납 범프를 형성하고, 이 범프를 통해 배선 기판측의 단자부를 페이스다운으로 가열·용융 접합하는 플립 칩 본딩 방식이 제안되고(C4), 일부 세라믹스 기판에는 적용이 진행되고 있다. 그러나, 반도체 칩의 패드부에 땜납 범프를 형성할 때까지의 공정이 많아 반도체 칩의 비용을 대폭 올리는 것, 칩 표면과 배선 기판의 간극에 수지를 충전하지 않으면 온도 사이클에 의한 스트레스가 땜납 범프에 집중하여 파손되기 쉬운 것, 그 수지 충전 공정과 관리가 번잡한 것, 유기 기판으로의 접속에 이용한다고 하면 칩과의 선팽창 계수의 차가 보다 넓어져서 상기 스트레스가 확대되는 것이 예상되고, 유기 기판으로의 500핀 I/O 이상의 플립 칩 본딩은 현 시점에서는 실현되지 않고 있다.
한편, 반도체 칩의 접속 패드부에 금선을 와이어 본딩하여 네크(neck) 근처에서 절단함으로써, 보다 염가로 칩에 금 범프를 형성하는 방법이 제안되어 있다 (스터드 범프). 그러나, 이 칩을 페이스다운으로 배선 기판에 접속 실장하기 위해서는, 상기 스터드 범프 상에 유기 도전성 접착제를 도포하여 접속 경화한 후, 칩 표면과 배선 기판의 간극에 수지를 충전하는 공정이 필수이고, 칩마다 금와이어 본딩 공정을 거치므로 가공 공정수가 많고, 또한 칩의 패드부의 크기는 80㎛ 각이 한계이기 때문에, 그보다 작게 할 수 없다고 하는 문제가 남아 있었다.
〈발명의 개시〉
본 발명이 해결하고자 하는 과제는, 상기한 종래 기술의 문제점을 해결하는 데에 있고, 범프 형성 공정을 거치지 않는 보다 염가인 칩과 비교적 염가인 유기 고밀도 배선 기판을 이용하여 구성하고, 보다 간소한 공정에 의해 고밀도 실장이 가능하고, 또한 신뢰성이 높은 반도체 장치 및 그 제조법을 제공하는 것에 있다.
그래서, 본 발명에서는 다음의 (1) 내지 (3)의 반도체 장치와, (4)의 배선 기판과, (5) 내지 (7)의 제조 방법이 제공된다.
(1) 반도체 칩을 페이스다운으로 배선 기판에 접속 탑재하여 이루어지는 반도체 장치에 있어서, 상기 반도체 칩의 접속 패드부가 칩의 패시베이션막 표면보다 낮고 오목하며, 상기 배선 기판의 접속 단자부에는 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있고, 또한, 상기 반도체 칩의 접속 패드부와 상기 배선 기판 접속 단자부의 금속 범프부, 및 상기 반도체 칩 표면의 전면 또는 일부와 대향하는 배선 기판 표면이 유기 이방성 도전 접착 재료에 의해 접합 및 접착 고정되어 있는 것을 특징으로 하는 반도체 장치.
(2) 상기 (1) 기재의 반도체 장치에 있어서, 상기 반도체 칩의 접속 패드부가 칩의 패시베이션막 표면보다 낮고 오목하며, 상기 배선 기판의 접속 단자부에는 적어도 상기 반도체 칩의 접속 패드부보다 작은 직경이고, 또한 패드부의 깊이와 동일하거나 또는 그 이상의 높이의 돌기형의 금속 범프가 설치되어 있고, 또한, 상기 반도체 칩의 접속 패드부와 상기 배선 기판 접속 단자부의 금속 범프부, 및 상기 반도체 칩 표면의 전면과 대향하는 배선 기판 표면이 유기 이방성 도전 접착 재료에 의해 접합 및 접착 고정되어 있고, 또한, 상기 반도체 칩 이면 전면 또는 적어도 단부가 절연성 유기 밀봉재로 피복되어 있고, 외부 단자를 상기 배선 기판의 이면에 매트릭스형으로 배치하여 이루어지는 것을 특징으로 하는 반도체 장치.
(3) 상기 (1) 기재의 반도체 장치에 있어서, 유기 이방성 도전 접착 재료가 유기 매트릭스만인지 또는 유기 매트릭스에 무기 충전재 입자가 분산된 층과 유기매트릭스에 도전성 입자가 분산된 층의 2층 구조의 이방성 도전 접착 필름이고, 반도체 칩면에 접하는 면측에는 유기 매트릭스만인지 또는 유기 매트릭스에 무기 충전재 입자가 분산된 층을, 배선 기판의 접속 단자측의 면측에는 유기 매트릭스에 도전성 입자가 분산된 층을 배치시킨 것을 특징으로 하는 반도체 장치.
(4) 배선 기판 표면의 접속 단자부에는 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있고, 적어도 상기 금속 범프부를 포함하여 반도체 칩 표면과 대향하는 부분에 반도체 칩을 페이스다운으로 접합 및 접착 고정하기 위한 유기 이방성 도전 접착 재료가 설치되어 있고, 배선 기판의 또 한쪽의 표면에는 상기 접속 단자부와 도통한 외부 단자가 설치된, 본 발명의 반도체 장치에 사용되는 반도체 탑재용 배선 기판.
이 반도체 탑재용 배선 기판의 돌기형 금속 범프부는, Cu, Cr, Ni, Pd, Au 또는 PbSn 땜납에 의해 선택되는 금속 또는 합금의 단체 또는 다층 구성으로 형성되어 있는 것이 바람직하다.
(5) 배선 기판 표면의 접속 단자부에 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있는 기판의 칩 탑재부에 유기 이방성 도전 접착 재료를 형성하는 공정과, 미리 접속 패드부 상의 금속 산화막이 제거된 반도체 칩을 표면을 하측으로 하여 가열 압착하는 공정에 의해 제조하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
(6) 배선 기판 표면의 접속 단자부에 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있는 기판상에서, 상기 (3) 기재의 이방성 도전 접착 필름을 반도체 칩의 외형에 맞추거나 또는 약간 작게 절단하는 공정과, 상기 필름을 상기 기판에 가열 압착하는 공정과, 미리 표면을 플라즈마 애싱 내지는 이온 밀링 등에 의해서 처리하여 접속 패드 상의 금속 산화막이 제거된 반도체 칩을 표면을 하측으로 하여 가열 압착하는 공정에 의해 제조하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(7) 배선 기판 표면의 접속 단자부에 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있는 기판상에서, 상기 (3) 기재의 이방성 도전 접착 필름을 반도체 칩의 외형에 맞추거나 또는 절단하는 공정과, 상기 필름을 상기 기판에 가열 압착하는 공정과, 미리 표면을 플라즈마 애싱 내지는 이온 밀링 등에 의해 처리되고 접속 패드 상의 금속 산화막이 제거된 반도체 칩을 표면을 하측으로 하여 가열 압착하는 공정과, 상기 반도체 칩의 이면의 전면 또는 적어도 단부면을 포함하는 일부를 유기 절연성 밀봉재로 피복하는 공정과, 배선 기판 이면에 땜납볼을 매트릭스형으로 형성하는 공정에 의해 제조하는 것을 특징으로 하는 반도체 장치의 제조 방법.
본 발명의 반도체 장치는 반도체 칩을 페이스다운으로 배선 기판에 접속 탑재하여 이루어지는 반도체 장치에 있어서, 반도체 칩의 접속 패드부가 칩의 패시베이션막 표면보다 낮고 오목하며, 배선 기판의 접속 단자부에는 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있고, 또한, 반도체 칩의 접속 패드부와 배선 기판 접속 단자부의 금속 범프부, 및 반도체 칩 표면의 전면 또는 일부와 대향하는 배선 기판 표면이 유기 이방성 도전 접착 재료에 의해 접합 및 접착 고정되어 있는 것을 특징으로 한다.
본 발명의 반도체 탑재용 배선 기판은 배선 기판 표면의 접속 단자부에는 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있고, 적어도 상기 금속 범프부를 포함하며 반도체 칩 표면과 대향하는 부분에 도체칩을 페이스다운으로 접합 및 접착 고정하기 위한 유기 이방성 도전 접착 재료가 설치되어 있고, 배선 기판의 또 한쪽 표면에는 상기 접속 단자부와 도통한 외부 단자가 설치된 것이다.
본 발명의 반도체 장치의 제조법은 배선 기판 표면의 접속 단자부에 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있는 기판의 칩 탑재부에 유기 이방성 도전 접착 재료를 형성하는 공정과, 미리 접속 패드부 상의 금속 산화막이제거된 반도체 칩을 표면을 하측으로 하여 가열 압착하는 공정에 의해 제조하는 것을 특징으로 한다.
본 발명에서는 본딩 패드부(접속 패드부)에 범프를 형성하고 있지 않는 범프가 없는 반도체 칩을 배선 기판 단자부에 접속 실장하기 위해서, 배선 기판 단자부에 돌기형의 금속 범프를 형성하고, 칩을 페이스다운으로 유기 이방성 도전 접착 재료에 의해 접합한다. 배선 기판 단자부의 돌기형의 금속 범프는 반도체 칩의 패드부보다 작은 면적이고, 또한 함몰량(패시베이션막 두께)과 동일하거나, 또는 그 이상으로 도포하는 유기 이방성 도전 접착 재료의 막 두께 이내의 높이의 돌기를 형성한다. 유기 이방성 도전 접착 재료는 칩 표면의 전면을 피복하고, 대향하는 기판 표면을 접착함과 동시에, 반도체 칩의 접속 패드부와 배선 기판 단자의 금속 돌기 범프는 유기 이방성 도전 접착 재료 내에 분산된 도전성 입자로 전기적인 도통을 이룬다. 또한, 상기 접합부의 접속 신뢰성을 확보하기 위해서 칩의 기판 방향으로의 가압력을 보강하도록 칩 이면의 전면 또는 적어도 단부면을 포함하는 일부를 다른 유기 절연성 밀봉재로 피복하는 구조로 한다. 또한, 반도체 칩의 본딩 패드 표면에 존재하는 금속 산화막을 제거하기 위해서 칩을 기판에 유기 이방성 도전 접착 재료에 의해 접착하기 직전에 플라즈마 애싱 또는 이온 밀링 처리를 실시한다.
칩의 본딩 패드부(접속 패드부)와 돌기형의 금속 범프를 갖는 배선 기판 단자부는 유기 이방성 도전 접착 재료에 의해 접합되고, 이방성 도전 접착 재료에 함유되는 미세한 도전 입자(수 내지 20수개/범프)를 통해 전기적인 도통성이 확보되지만, 이웃하는 단자부에의 도통은 입자간에 존재하는 절연성 매트릭스 수지에 의해 전기 도전성은 없고, 압착 방향만의 이방 도전성이 확보된다. 절연성을 갖는 매트릭스 수지는 에폭시 수지, 페녹시 수지 외에, 반도체 칩 및 기판에 접착성을 갖는 절연 저항이 뛰어난 수지로 구성되고, 가열 압착 온도(통상은 120 내지 250℃의 범위)에서 용융·유동하고, 단시간(20초 이내)에 경화되는 열경화성 수지인 것이 바람직하다. 단, 폴리에스테르, 폴리비닐브티랄, 폴리이미드 수지 등의 접착성을 갖는 열가소성 수지, 또는 열가소성 수지와 열경화성 수지의 혼합 복합체이어도 지장은 없다. 또한, 반도체 칩과의 열팽창 계수의 차에 의한 응력을 저감시키기 위해서 매트릭스 수지의 선팽창 계수 및 탄성율을 내릴 목적을 갖고, 이방성 도전성에 지장이 없는 분량만 매트릭스 수지에 석영 등 무기 충전재나 엘라스토머 등의 탄성체 미립자를 배합·분산시켜도 좋다. 상온에서 액상의 것이어도 지장은 없지만, 미리 필름형으로 성형된 이방성 도전 필름 쪽이 취급하기 쉽고, 접착시에 보이드가 생기기 어려워 신뢰성이 뛰어나다.
유기 이방성 도전 접착 재료의 매트릭스 수지는 가압 방향의 전극간을 전기적으로 접속하는 접착(접합) 후 40℃에서의 탄성율이 100 내지 1500㎫인 것이 바람직하다. 접착 후의 40℃에서의 탄성율이 100 내지 1500㎫이고, 접속시의 양호한 유동성이나 고접속 신뢰성을 얻을 수 있는 것으로서, 에폭시 수지와 이미다졸계, 히드라지드계, 3불화 붕소-아민착체, 술포늄염, 아민이미드, 폴리아민염, 디시안디아미드 등의 잠재성 경화제의 혼합물에, 접착 후 40℃에서의 탄성율이 100 내지 1500㎫가 되도록 아크릴 고무를 배합한 것을 사용할 수 있다. 접착 필름 경화물의탄성율은 예를 들면, 레오러디(주)제 레오스펙트라 DVE-4(인장 모드, 주파수 10㎐, 5℃/min에서 승온)를 사용하여 측정할 수 있다.
상기 아크릴 고무로서는, 아크릴산, 아크릴산에스테르, 메타크릴산에스테르 또는 아크릴로니트릴 중 적어도 하나를 모노머 성분으로 한 중합체 또는 공중합체을 예로 들 수 있어, 그 중에서도 글리시딜에테르기를 함유하는 글리시딜아크릴레이트나 글리시딜메타크릴레이트를 포함하는 공중합체계 아크릴 고무가 적절하게 이용된다. 이들 아크릴 고무의 분자량(중량 평균)은 접착 재료의 응집력을 높이는 점에서 20만 이상이 바람직하다. 아크릴 고무의 접착 재료 중의 배합량은 15중량 % 미만이면 접착 후의 40℃에서의 탄성율이 1500㎫을 넘는 경우가 있고, 또한 40중량%을 넘으면 저탄성율화는 꾀할 수 있지만 접속시의 용융 점도가 높아져서 접속 전극간, 또는 접속 전극과 도전 입자 계면의 용융 접착제의 배제성이 저하하기 때문에, 접속 전극간 또는 접속 전극과 도전 입자간의 전기적 도통을 확보할 수 없게 되는 경우가 있다. 이 때문에, 아크릴 고무 배합량으로서는 15 내지 40중량%가 바람직하다. 접착 재료에는 필름 형성을 보다 쉽게 하기 위해서 페녹시 수지 등의 열가소성 수지를 배합하는 것도 가능하다. 특히, 페녹시 수지는 에폭시 수지와 구조가 유사하기 때문에, 에폭시 수지와의 상용성(相溶性), 접착성이 뛰어난 등의 특징을 갖기 때문에 바람직하다.
필름 형성은, 이들 적어도 에폭시 수지, 아크릴 고무, 페녹시 수지, 잠재성 경화제로 이루어지는 접착 조성물과 도전 입자를 유기 용제에 용해 또는 분산에 의해 액상화하여 박리성 기재 상에 도포하고, 경화제의 활성 온도 이하로 용제를 제거함으로써 행해진다. 이 때 이용하는 용제는 방향족 탄화 수소계와 산소 함유계의 혼합 용제가 재료의 용해성을 향상시키기 때문에 바람직하다.
이상과 같이 유기 이방성 도전 접착 재료의 매트릭스 수지로서, 접속 후의 40℃에서의 탄성율이 100 내지 1500㎫의 수지를 사용하면, 열 충격, PCT나 땜납 버스 침지 시험 등의 신뢰성 시험시에 발생되는 내부 응력을 흡수할 수 있기 때문에, 칩과 기판의 열팽창 계수차가 큰 경우의 접속 후의 칩 및 기판의 휘어짐이 작고, 신뢰성 시험 후에도 접속부에서의 접속 저항의 증대나 접착제의 박리가 없어 접속 신뢰성이 향상한다. 따라서, IC 칩과 프린트 기판을 접속시의 가압방향으로만 전기적으로 접속하는 경우에 가장 적절하다.
또한, 매트릭스 수지에 분산되는 도전성 입자는 Ni, Ag, Au, Cu 등 도전성이 뛰어난 금속이면 좋고, 폴리머 입자를 핵으로 하여 이들 중 어느 하나이든지, 또는 복수의 금속을 도금하여 형성하여도 좋고, 또한 금속 입자의 가로 방향의 절연성을 높이기 위해서 금속 입자 또는 금속 피복 입자 자체에 최소 두께의 유기 절연막을 형성한 것을 이용하여도 좋다. 또한, Ni, Cu, Ag, W에 Au나 Pt 등의 귀금속을 도금한 금속 입자를 이용할 수 있다. 상기한 도전성 입자는 이방성 도전성을 확보하기위해서는 적어도 평균 입자 직경으로 하여 0.5 내지 20㎛(보다 바람직하게는 1 내지 20㎛), 유기 매트릭스에 대해 체적비 0.1 내지 30vol%(보다 바람직하게는 0.2 내지 15vol%)의 범위 내에서 배합·분산하는 것이 바람직하다.
단, 유기 이방성 도전 접착 재료가 가열 압착될 때에 도전 입자가 매트릭스수지와 동시에 칩 표면을 유동하므로, 칩 표면의 손상을 피하기 위해서는 2층 구조의 이방성 도전 필름을 사용하는 것이 바람직하다. 칩 면측은 매트릭스 수지만인지, 또는 입자 단면이 구형에 가까운 미세 석영 등의 무기 충전제를 분산시킨 층이고, 기판측의 층은 상기한 금속 입자, 수지 입자에 금속을 도금한 입자, 또는 금속 입자에 최소 두께의 유기 절연막을 피복한 입자 중 어느 하나를 분산시킨 층으로 이루어지는 2층 구조의 이방성 도전 필름을 이용하는 것이 좋다는 사실을 발견하였다.
매트릭스 수지에 접속 후의 40℃에서의 탄성율이 100 내지 1500㎫의 수지를 사용한 유기 이방성 도전 접착 재료로서는, 매트릭스 수지에 도전성 입자를 분산시킨 단층 구조여도, 매트릭스 수지만으로 이루어지는 매트릭스 수지에 무기 충전재 입자를 분산시킨 층과 매트릭스 수지에 도전성 입자를 분산시킨 층과의 2층 구조의 것이어도 좋다.
배선 기판측의 단자부에 돌기형의 금속 범프를 형성하기 위해서는, Cu 회로형성 공정, 및 솔더 레지스트 도공 공정을 마친 기판에 포토레지스트를 도포하고, 노광, 현상 공정을 거쳐 기판 단자부에 원주형 또는 각주형의 구멍을 형성한다. 이 포토레지스트를 마스크로 하여, Cu 도금 공정에 의해 돌기형의 금속 기둥을 형성한다. 그 후 Ni, Au 도금 공정을 거쳐서 형성한다. 사용하는 포토레지스트는 내도금액 특성이 뛰어난 필름 타입이 바람직하다.
또한, 회로 배선 재료인 Cu의 열 확산을 방지하기 위한 Cr, Pd 등의 도금 가능한 금속 상에 Au 도금을 실시하여도 좋다. 또한 높은 L/D를 얻기 위해서는 접착제가 도포된 폴리이미드 필름을 진공 라미네이트하여 기판 상에 부착시키고, CO2가스레이저 가공 등에 의해 기판 단자부에 구멍을 형성하고, 상기한 금속 도금 공정을 거친 후, 폴리이미드 필름을 박리하여 기판 단자부에 돌기형의 금속 범프를 형성한다. 통상의 에칭 공정에 의해 Cu의 돌기부를 형성하고, 그러한 후에 Ni/Au 도금에 의해 범프를 형성하여도 좋다. 본 발명은, 상기한 어느 하나의 방법 또는 사용하는 금속의 종류를 한정하는 것은 아니다.
본 발명에서는 기판 단자부에 돌기형의 금속 범프를 반도체 칩의 패드부의 면적보다 작은 직경으로, 또한 함몰량(패시페이션막 두께)과 동일한지, 또는 그 이상으로 이방성 도전 접착 재료의 막 두께 이내의 높이의 돌기를 형성한다. 또, 기판 단자부에 형성되어 있는 금속 범프의 배열은 반도체 칩의 본딩 패드 위치의 배열에 맞춰서 설계한다. 전해 도금으로 기판 단자부에 돌기형 금속 범프를 형성하면, 단자 위치의 차이에 의해 전계 분포의 오차가 생겨서 형성된 범프의 높이에 오차가 생긴다. 그러나, 이방성 도전 필름으로 접속하기 때문에 각 단자간에서의 접속 저항의 오차는 매우 미소하여 근본적인 문제로는 되지 않는다. 그러나, 무전해 Cu 도금 또는 전해 도금 공정 후에 연마 공정을 거쳐 금속 범프의 높이 오차를 교정시킨 후에, Au 도금을 행하여 금속 범프를 형성하여도 좋다.
반도체 칩의 본딩 패드부(접속 패드부)는 Al 배선 재료가 노출되어 있어, 그 표면은 산화막으로 피복되어 있다. 기판 단자부에 설치한 금속 범프와 상기 패드부를 그대로 유기 이방성 도전 접착 재료로 접합하여도 산화막을 파괴하지 않는 한초기의 접속 저항이 높아진다. 따라서, 이방성 도전 접착 재료로 접속하기 직전에 칩 표면을 플라즈마 애싱 내지는 Ar 스퍼터링 등 이온 밀링 처리를 실시하여 산화막을 제거하면 보다 안정된 낮은 접속 저항이 얻어지는 것을 발견하였다.
또한, 유기 이방성 도전 접착 재료는 칩과 기판을 전면 접착시키도록 하면, 이방성 도전 접착 재료 자체가 기초 충전재 (under fill)로서 작용하고, 접속부의 국부 응력은 분산되어 기본적으로 내온도 사이클성이 뛰어난 구조로 된다. 그러나, 칩 사이즈가 7㎜각 이상으로 큰 경우, 접착 후 칩이 휘어지기 쉽다. 칩의 휘어짐을 저감시키기 위해 액정 표시용 TCP의 접속에 이용되는 범용의 이방성 도전 접착 재료보다 낮은 탄성율을 갖는 것을 사용할 필요가 있다. 이 때문에, 이방성 도전 접착 재료에 의한 칩 접속만으로는, 내온도 사이클 시험이나 내습 신뢰성 시험 등 장기간의 내환경 시험에 있어서, 접착한 이방성 도전 필름에 의한 조임 응력이 완화하여 접속 저항이 서서히 커지는 현상을 볼 수 있다. 이 문제에 대해 적어도 이방성 도전 재료보다 탄성율이 높은 밀봉재로 칩 이면 전체를 피복하는 구조로 하거나, 방열용의 히트 싱크판을 장착할 필요가 있는 디바이스에 대해서도 적어도 칩 단부면의 일부를 피복함으로써 이방성 도전 접착 재료의 세로 방향으로의 완화를 방지하는 구조로 함으로써 장기간의 내환경 시험에 의한 접속 저항의 변화를 방지할 수 있는 것을 발견하였다. 단, 칩의 크기가 7㎜각 이하로 작은 것이든지, 장기간의 신뢰성을 보증하지 않아도 되는 디바이스에 대해서는, 밀봉하는 일은 더 필요하지 않아, 본 발명의 구조는 밀봉 구조인 것만으로 한정하는 것은 아니다.
본 발명의 배선 기판에 사용되는 기판으로서는, 폴리이미드, 에폭시 등의 내열성 수지를 글래스 크로스 등의 기재에 함침, 건조시켜서, 동박을 접합시키고 경화시킨 적층판, 또는, 폴리이미드 등의 내열성 수지의 필름에, 접착재로 동박을 접합시킨 것, 또는 동박에 폴리이미드 등의 내열성 수지를 도포하여, 건조, 경화시킨 플렉시블 기판이 사용된다. 기판으로서 폴리이미드 등의 플렉시블 기판을 사용한 경우, 기판의 두께를 얇게 할 수 있어 (0.1㎜ 이하, 예를 들면 0.025㎜ 정도), 반도체 패키지의 박형화가 가능하게 된다.
이들 배선 기판은 칩의 탑재나 밀봉 공정에 있어서, 그 작업성을 효율적으로 하기 위해서 복수의 캐비티(칩 탑재부)를 연결시킨, 프레임형으로 가공하는 것이 일반적이다. 프레임의 제작 방법으로서는, 배선을 실시한 기판을 금형 등으로 펀칭하고, 프레임과 배선 기판을 동일한 기판에서 일체로 제작하는 방법이 있다.
이상 기술한 본 발명에 의한 반도체 장치는, 구현적으로는 다음 방법으로 제조할 수 있다.
유기 이방성 접착 재료를 배선 기판의 IC 탑재부에 도포, 경우에 따라서는 건조하든지, 또는 이방성 도전 필름을 반도체 칩의 사이즈와 동일하거나 약간 작은 XY 치수로 절단하고(절단 공정), 접속 단자부에 돌기형의 금속 범프를 설치한 배선 기판의 반도체 칩 탑재부에 싣고, 열 프레스를 이용하여 열 압착한다(가압착 공정). 반도체 칩의 표면을 플라즈마 애싱 처리한 후, 연속적 내지는 1일 이내에, 플립 칩 본더를 이용하여 각각의 단자부를 자동 정렬시키고, 이방성 도전 필름 상에 칩 표면을 하측으로 하여 열 압착한다(본압착 공정). 이 단계에서, 반도체 디바이스로서의 고온 동작 시험[번인(burn in) 시험]을 실시하여, 칩의 양품과 불량품을 선별한다. 그 후, 양품만에 대해 통상의 트랜스퍼 몰드 설비·금형을 이용하여 칩 이면의 전면을 밀봉한다.
액상 밀봉재를 이용하여 주형에 의해 밀봉하여도 좋다(밀봉 공정). 그 후, 기판 이면에 땜납볼을 형성한다(땜납볼 형성 공정). 방열 구조가 필요한 디바이스에 대해서는 칩 주변의 일부만을 몰드하여 그 캐비티부에 고열 전도 접착제에 의해방열용 히트 싱크판을 접착 고정한다.
본 발명에 의한 반도체 장치의 제1 실시예의 전체 구조 종단면도를 도 1에 도시한다.
도 1에 있어서, 1-1은 반도체 칩(범프가 없는 IC칩), 1-2는 유기 이방성 도전 접착 재료, 1-3은 미세 금속 범프부 유기 배선 기판, 1-4는 미세 금속 범프 부착 기판 단자부, 1-5는 밀봉재(몰드 수지), 1-6은 땜납볼, 1-7은 관통 구멍, 1-8은 솔더레지스트이다.
유기 이방성 도전 접착 재료에 의한, 기판 단자부의 미세 금속 범프와 범프가 없는 반도체 칩의 본딩 패드부(접속 패드부)와의 접합부의 단면도를 도 2에 도시한다.
도 2에 있어서, 2-1은 반도체 칩(범프가 없는 IC칩), 2-2는 본딩 패드부, 2-3은 패시베이션막, 2-4는 이방성 도전 필름 1층째(도전 입자 무분산층), 2-5는 이방성 도전 필름 2층째(도전 입자 분산층), 2-6은 도전성 입자, 2-7은 금속 돌기 범프 부착 기판 단자부, 2-8은 배선 기판, 2-9는 땜납볼, 2-10은 밀봉재이다.
본 발명에 의한 제조법의 제1 실시예를 도 3에 도시한다.
도 3에 있어서, 3-1은 이방성 도전 필름, 3-2는 금속 돌기 범프 부착 유기 기판, 3-3은 플라즈마, 3-4는 반도체 칩(범프 없는 IC), 3-5는 본딩 패드, 3-6은 밀봉재(에폭시 몰딩 컴파운드), 3-7은 땜납볼이다.
이방성 도전 필름의 지지 필름을 박리하고, 이방성 도전 필름을 소정의 크기로 절단하고, 정렬시켜서 금속 돌기 범프 부착 유기 기판에 탑재하고, 단자부를 제외한 중앙부에 열 압착 프레스를 행한다(도 3a).
반도체 칩 상면을 플라즈마 조사하고, 본딩 패드면의 산화막을 제거한다(도 3b).
칩을 반전하고, 기판을 예열하고, 칩의 정렬을 행하고, 칩을 가열·가압·접착한다(플립칩 본딩, 도 3c).
칩을 선별하고, 불량칩을 제거하고, 에폭시 몰딩 컴파운드로 트랜스퍼 몰딩을 행한 후 애프터 경화를 행한다(도 3d).
세라믹 지그를 사용하여 땜납볼을 정렬하고, 가열하고, 기판 이면 단자로의전사를 행하고, 땜납볼을 형성한다 (도 3e).
본 발명에 의한 반도체 장치의 제2 실시예의 전체 구조 종단면도를 도 4에 도시한다.
도 4에 있어서, 4-1은 히트 싱크판, 4-2는 고열 전도 접착제, 4-3은 밀봉재, 4-4는 돌기형 금속 범프, 4-5는 반도체 칩, 4-6은 유기 이방성 도전 접착 재료, 4-7은 기판, 4-8은 솔더레지스트, 4-9는 땜납볼이다.
본 발명에 의한 반도체 장치의 제3 실시예의 전체 구조 종단면도를 도 5에도시한다.
도 5에 있어서, 5-1은 반도체 칩(IC 칩), 5-2는 유기 이방성 도전 접착 재료, 5-3은 돌기형 금속 범프 부착 기판, 5-4는 밀봉재, 5-5는 리드프레임, 5-6은 표면 실장 전자 부품, 5-7은 금속 공정 접합, 5-8은 리플로우 땜납이다.
본 발명에 의한 반도체 장치의 제4 실시예의 전체 구조 종단면도를 도 6에 도시한다.
도 6에 있어서, 6-1은 반도체 칩(IC칩), 6-2는 유기 이방성 도전 접착 재료, 6-3은 돌기형 금속 범프 부착 기판, 6-4는 밀봉재(액상 밀봉재), 6-5는 외부 단자 리드, 6-6은 표면 실장 전자 부품이다.
배선 기판 단자부에 돌기형 금속 범프를 형성하는 방법의 제1 실시예를 도 7에 도시한다.
도 7에 있어서, 7-1은 레지스트 필름, 7-2는 유기 배선 기판(Cu 배선 공정·솔더레지스트 공정 완품), 7-3은 기판 단자부, 7-4는 솔더레지스트, 7-5는 레지스트개구부, 7-6은 Cu 돌기부, 7-7은 Ni/Au 도금이다.
유기 배선 기판(Cu 배선 공정·솔더레지스트 공정 완품)에 레지스트 필름을 절단하고, 라미네이터 의한 도공·접착을 행한다(도 7a).
레지스트 노광·현상을 행하고(도 7b), Cu 도금을 25㎛ 이상 행하여 Cu 돌기부를 형성한다(도 7c).
레지스트 박리하고, Ni 도금을 5㎛ 이상, Au 도금을 0. 5㎛ 이상 행하여 돌기형 금속 범프를 형성한다(도 7d).
도 8은, 본 발명의 제5 실시예의 반도체 장치의 제조 공정을 도시한 종단면도이다. 도 8에 있어서, 8-1은 폴리이미드 필름, 8-2는 범프, 8-3은 배선, 8-4는 유기 이방 도전 접착 재료, 8-5는 반도체 칩, 8-6은 밀봉재, 8-7은 땜납볼이다.
본 발명에 의하면, IC칩측에 범프를 접착하지 않아도 되므로, IC를 만드는 웨이퍼 공정에서의 각종 금속 배리어층을 형성하는 공정 및 미세 땜납 범프 형성 공정이 불필요해져서, 칩의 수율이 향상하고, 공정수가 저감할 수 있고, 칩의 비용이 염가로 된다. 또한, 기판 단자부에 금속 범프를 형성하는 공정은 비교적 간소하여, 대폭적인 비용 증가로 이어지지 않는다. IC칩과 기판 단자부와의 접합은 유기 이방성 도전 접착 재료로 일괄적으로 접합하므로, 종래의 와이어 본딩 방식과 비교하여 다핀이 될수록 공정수가 짧아 유리하다. 또한, 유기 이방성 도전 접착 재료가 기초 충전 재료를 겸하고 있으므로 C4 공정에 의한 땜납 범프에 의한 접합에 비해 기초 충전재의 함침 공정 등의 공정 및 관리가 불필요하다. 이상의 효과에 의해, 토탈 공정으로서의 패키징 비용의 저감이 가능해졌다.
또한, 본 발명에 의하면, 유기 이방성 접착 재료의 응력 완화에 대한 구조적인 대책을 취하고 있으므로, 종래의 액정용 디바이스 분야에서의 신뢰성보다 높은 신뢰성이 요구되는 분야에의 적용이 가능하다. 또한, 종래의 와이어 본딩 방식과 비교하여 패키지의 사이즈를 작게 할 수 있다.
본 발명은, 반도체 소자를 접속 부재를 통해 배선 회로 기판(마더 보드)에 접속실장하는데 적합한 반도체 장치, 그 반도체 장치의 제조에 사용되는 반도체 탑재용 배선 기판 및 반도체 장치의 제조 방법에 관한 것이다.
자세하게는, 고밀도의 실장이 가능하고, 또한 염가이고 신뢰성에 뛰어난 반도체 장치 및 그 제조 방법을 제공한다.
도 1은 본 발명에 의한 반도체 장치의 제1 실시예의 전체 구조를 도시한 종단면도.
도 2는 본 발명에 의한 반도체 장치의 제1 실시예의 주요부를 도시한 종단면도.
도 3은 본 발명에 의한 반도체 장치의 제조 공정을 도시한 종단면도.
도 4는 본 발명에 의한 반도체 장치의 제2 실시예의 전체 구조를 도시한 종단면도.
도 5는 본 발명에 의한 반도체 장치의 제3 실시예의 전체 구조를 도시한 종단면도.
도 6은 본 발명에 의한 반도체 장치의 제4 실시예의 전체 구조를 도시한 종단면도.
도 7은 본 발명에 의한 배선 기판 단자부에 돌기형 금속 범프를 형성하는 방법을 도시한 종단면도.
도 8은 본 발명의 제5 실시예의 반도체 장치의 제조 공정을 도시한 종단면도.
〈실시예 1〉
도 1에 도시한 BGA 패키지를 도3 및 도 7에 도시한 제조법에 의해 제작하였다. 히타치 화성 공업(주)에서 제조한 E - 679기재(FR - 5 상당품)를 기초로 하여, Cu 배선공정, 관통 구멍 도금, 및 솔더레지스트 공정을 마친 기판(4층판)에, 히타치 화성 공업(주)에서 제조한 필름형 포토레지스트(포텍 HN340 ; 30㎛ 두께)를 라미네이트하였다. 소정의 노광, 현상 공정을 거쳐 기판 단자부의 중앙에 레지스트 개구부(직경 100㎛)를 형성하고, 전해 Cu도금, 레지스트 박리 공정을 거쳐 각 기판 단자부에 약 25㎛ 높이의 Cu 돌기부를 형성하였다. 다음에, 전해 Ni 도금, 전해 Au 도금 공정을 거쳐 기판 각 단자부 전면에 Ni 약 5㎛, Au 약 0.5㎛로 피복된 금속 돌기 범프 부착 기판을 얻었다(도 7참조).
이렇게 해서 제작된 범프 부착 기판의 칩 탑재부에, 10㎜각으로 프레스 절단한 히타치 화성 공업(주)에서 제조한 2층 구조의 이방성 도전 접착 필름(AC8301)을 탑재하고, 온도 100℃, 압력 3㎏/칩, 가압 시간 5s의 조건으로 압착하였다. 이방성 도전 접착 필름의 가압착 기판, 및 플라즈마 애싱으로 표면을 세정하여 본딩 패드부의 Al 산화막을 제거한 범프가 없는 IC칩을 플립 칩 본더에 설치하고, 상기 칩을 반전, 이방성 도전 접착 필름 가압착부에 위치 조정, 탑재한 후에, 온도 180℃, 압력 15㎏/칩 가압 시간 20s의 조건에서 본압착을 행하였다.
통상의 번인 시험으로 양질의 칩을 선별한 다음에, 양질품에 대해 성형 온도 180℃, 성형 압력 150㎏/㎠의 조건에서 히타치 화성 공업(주)에서 제조한 밀봉재(에폭시 몰드 컴파운드; CEL9200)를 트랜스퍼 몰드하여 밀봉품을 얻었다. 그 후, 통상의 땜납볼 형성설비를 이용하여, 땜납볼을 기판 이면에 어레이형으로 형성하여 제품을 얻었다(도 3참조).
이방성 도전 접착 필름에 의한 접합부의 접속 저항을 평가한 결과, 각 접속부의 접속 저항은 10mΩ 이하로 낮고, - 65℃ 내지 150℃의 습도 사이클 시험 1000사이클의 샘플에 있어서도 접속 저항의 변화는 인정되지 않았다. 또한, PCT 시험(121℃, 2atm) 100hr의 샘플에 있어서도 접속 저항은 10mΩ 이하를 유지하였다. 제품을 절단하여 단면을 SEM으로 관찰한 결과, 도 2에 도시한 바와 같이, 도전성 입자는 기판측에 주로 분산되어 있어 칩 표면의 손상은 인식되지 않았다.
또한, 칩의 본딩 패드와 기판 내부 단자부의 금속 범프와의 간극에 도전 입자가 충전되어 상호 밀착되어 있지만, 각 단자간에는 도전 입자는 산재할 뿐으로 연통하는 것은 인식되지 않았다.
〈실시예 2〉
실시예 1에 기재한 것과 동일한 제법으로, 금속 범프 부착 기판을 얻는다. 또한, 동일한 방법으로 범프가 없는 IC칩을 페이스다운으로 하여 이방성 도전 접착 필름(AC8301)으로 대향하는 기판과 접착·접합하였다.
번인 시험에 의해 칩을 선별한 다음, 각 캐비티에 돌기하는 상형을 갖는 금형으로 밀봉재(CEL-9200)를 트랜스퍼 몰드하여 칩 상면의 중앙부가 캐비티형의 밀봉 성형품을 얻었다. 이 캐비티부에 히트 싱크판을 고열·전도 접착제로 접착 고정하여 제품을 얻었다.
〈실시예 3〉
실시예 1에 기재한 것과 동일한 제법으로 금속 범프 부착 기판을 얻는다. Sn 도금이 부가된 리드 프레임의 내측 리드부에 상기 기판의 외부 단자부를 Au/Sn 접합으로 접속 탑재하였다. 그 후, 실시예 1에 기재한 동일한 방법으로 2개의 범프가 없는 IC칩을 페이스다운으로 이방성 도전 접착 필름으로 순차적으로 상기 금속 범프부 기판에 접착·접합하였다. 칩 컨덴사, 표면 저항 부품 등을 기판 이면에 IR 리플로우 방식으로 접속하고, 검사한 후, 밀봉재로 트랜스퍼몰드하여 제품을얻었다.
〈실시예 4〉
실시예 3에 기재한 것과 동일한 제법으로 금속 범프 부착 기판에 이방성 도전 필름을 이용하여 2개의 범프가 없는 IC칩을 페이스다운으로 접속하였다. 그 후에, 표면 실장 부품을 기판의 이면에 IR 리플로우 방식으로 실장하고, 그 후, 히타치 화성 공업(주)에서 제조한 액상 에폭시 밀봉재 (CEC1900)로 2개의 칩 이면 전면을 피복하고, 소정의 경화 온도 프로파일로 경화시켜서 제품을 얻었다.
〈비교예 1〉
기판 단자에 금속 범프가 부착되어 있지 않는 기판을 이용하여, 실시예 1에 기재한 방법을 이용하여 범프가 없는 IC칩을 이방성 도전 필름으로 접속하였다. 이방성 도전 필름에 의한 접합부의 접속 저항을 평가한 결과, 각 접속부의 접속 저항은 1 내지 5Ω으로 높고, PCT 시험(120℃ 2atom) 24hr에 전체가 불량이 되었다.
〈실시예 5〉
히타치 화성 공업(주)에서 제조한 5000I 기재(두께 25㎛)를 기초로 하여, Cu 배선 공정, 레이저 구멍 가공, 및 솔더레지스트 공정을 마친 기판에, 히타치 화성 공업(주)에서 제조한 필름형 포토레지스트(포텍 HN340; 30㎛ 두께)를 라미네이트하였다. 소정의 노광, 현상 공정을 거쳐서 기판 단자부의 중앙에 레지스트 개구부(직경 100㎛)를 형성하고, 전해 Cu 도금, 레지스트 박리 공정을 거쳐서 각 기판 단자부에 약 25㎛ 높이의 Cu 돌기부를 형성하였다. 다음에, 전해 Ni 도금, 전해 Au 도금 공정을 거쳐서 기판 각 단자부 전면에 Ni 약 5㎛, Au 약 0.5㎛로 피복된 금속돌기 범프 부착 기판을 얻었다. 이 기판을 금형을 이용하여 펀칭하고, 복수의 캐비티가 연결된 프레임을 얻었다.
이렇게 해서 제작된 프레임의 칩 탑재부(범프 부착 배선 기판)에, 10㎜ 각으로 프레스 절단한 히타치 화성 공업(주)에서 제조한 2층 구조의 이방성 도전 접착 필름(AC8301)을 탑재하고, 온도 100℃, 압력 3㎏/칩, 가압 시간 5s의 조건으로 가압착하였다. 이방성 도전 접착 필름이 가압착된 프레임, 및 플라즈마 애셔로 표면을 세정하여 본딩 패드부의 Al 산화막을 제거한 범프가 없는 IC칩을, 플립 칩 본더에 설치하고, 상기 칩을 반전, 이방성 도전 접착 필름 가압착부에 위치 조정, 탑재하고, 온도 180℃, 압력 15㎏/칩 가압 시간 20s의 조건으로 본압착하였다. 통상의 번인 시험으로 양질의 칩을 선별한 다음, 양질품에 대해 성형 온도 180℃, 성형 압력 150㎏/㎠의 조건으로 히타치 화성 공업(주)에서 제조한 밀봉재(에폭시 몰드 컴파운드; CEL9200)를 트랜스퍼몰드하여 밀봉품을 얻었다. 그 후, 통상의 땜납볼 형성 설비를 이용하여, 땜납볼을 배선 기판 이면에 어레이형으로 형성한 후, 프레임으로부터 절단하여 제품을 얻었다.
〈실시예 6〉
페녹시 수지 50g과, 부틸아크릴레이트(40중량부), 에틸아크릴레이트(30중량부), 아크릴로니트릴(30중량부) 및 글리시딜메타크릴레이트(3중량부)를 공중합한 아크릴 고무(중량 평균 분자량: 85만) 125g을 아세트산에틸 400g에 용해하여 30중량% 용액을 얻었다. 이어서 마이크로 캡슐형 잠재성 경화제를 함유하는 액상 에폭시(에폭시 당량 185) 325g을 이 용액에 가해 교반하고, 또한 니켈 입자 (직경: 5㎛)에 금 도금(두께 600옹스트롱)을 실시한 금속 입자를 2용량% 분산하여 필름 도공용 용액을 얻었다. 이 용액을 세퍼레이터(실리콘 처리한 폴리에틸렌테레프탈레이트 필름, 두께 40㎛)에 롤코터로 도포하고, 100℃ 10분 건조하여 두께 25㎛의 접착 필름을 제작하였다. 이 접착막의 동적 점탄성 측정기로 측정한 40℃의 탄성율은 800㎫였다.
다음에 제작한 접착 필름을 이용하여 범프가 없는 칩(세로, 가로: 10㎜, 두께: 0.5㎜, 패드 전극: Al, 패드 직경: 120㎛)과 회로 상에 Ni/Au 도금 Cu 범프(직경: 100㎛, 스페이스 50㎛, 높이: 15㎛, 범프수 200)를 형성한 Ni/Au 도금 Cu 회로 프린트 기판의 접속을 이하에 도시한 바와 같이 행하였다.
접착 필름(세로, 가로: 12㎜)을 Ni/Au 도금 Cu 회로 프린트 기판(전극 높이: 20㎛, 두께: 0. 8㎜)에 80℃, 10kgf/㎠로 접합시킨 후, 세퍼레이터를 박리하고, 칩의 Al 패드와 Ni/Au 도금 Cu 범프 부착 Ni/Au 도금 Cu 회로 프린트 기판(두께: 0.8㎜)의 위치 정렬을 행하였다. 이어서, 180℃, 30g/범프, 20초의 조건으로 칩상측으로부터 가열, 가압을 행하여 본 접속을 행하였다. 본 접속 후의 칩의 휘어짐은, 4.8㎛(칩측에 볼록형의 휘어짐)였다.
본 접속 후의 접속 저항은 1범프당 최고 8mΩ, 평균 4mΩ, 절연 저항은 108Ω 이상이고, 이들 값은 -55 내지 125℃의 열충격 시험 1000 사이클 처리, PCT 시험(121℃, 2기압) 200시간, 260℃의 땜납 버스 침지 10초 후에 있어서도 변화가 없이, 양호한 접속 신뢰성을 나타내었다.

Claims (10)

  1. 반도체 칩을 칩 표면을 하측으로 하여 배선 기판에 접속 탑재하여 이루어지는 반도체 장치에 있어서,
    상기 반도체 칩의 접속 패드부가 상기 칩의 패시베이션막 표면보다 낮고 오목하며,
    상기 배선 기판의 접속 단자부에는 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있고,
    상기 접속 패드부와 상기 돌기형 금속 범프부의 사이, 및 상기 반도체 칩의 표면의 전면 또는 일부와 배선 기판의 상기 반도체 칩에 대향하는 부위의 표면의 사이가, 유기 이방성 도전 접착 재료에 의해 접합 및 접착 고정되어 있고,
    상기 유기 이방성 도전 접착 재료는 접합 및 접착 후의 40℃에서의 탄성률이 100∼1500㎫인 것을 특징으로 하는 반도체 장치.
  2. 반도체 칩을 칩 표면을 하측으로 하여 배선 기판에 접속 탑재하여 이루어지는 반도체 장치에 있어서,
    상기 반도체 칩의 접속 패드부가 상기 칩의 패시베이션막 표면보다 낮고 오목하며,
    상기 배선 기판의 접속 단자부에는 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있고,
    상기 접속 패드부와 상기 돌기형 금속 범프부의 사이, 및 상기 반도체 칩의 표면의 전면과 배선 기판의 상기 반도체 칩에 대향하는 부위의 표면의 사이가, 유기 이방성 도전 접착 재료로 접합 및 접착 고정되어 있고,
    상기 돌기형의 금속 범프부는 적어도 상기 접속 패드부보다 작은 직경을 지니고, 상기 접속 패드부의 깊이와 동일하거나 또는 그 이상의 높이이며,
    상기 반도체 칩의 이면은 전면 또는 적어도 단부가 절연성 유기 밀봉재로 피복되어 있고,
    상기 배선 기판의 이면에 매트릭스형으로 배치된 외부 단자를 구비하고,
    상기 유기 이방성 도전 접착 재료는 접합 및 접착 후의 40℃에서의 탄성률이 100∼1500㎫인 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 유기 이방성 도전 접착 재료는,
    상기 반도체 칩 면에 접하는 면측에 배치되고, 유기 매트릭스만으로 이루어지거나, 또는 유기 매트릭스에 무기 충전재 입자가 분산된 조성물로 이루어지는 제1층과,
    상기 배선 기판의 상기 접속 단자측에 배치되고, 유기 매트릭스에 도전성 입자가 분산된 조성물로 이루어지는 제2층으로 이루어지는 2층 구조의 이방성 도전 접착 필름인 것을 특징으로 하는 반도체 장치.
  4. 반도체 장치에 사용되는 반도체 탑재용 배선 기판에 있어서,
    상기 배선 기판의 한쪽 표면의 접속 단자부에는 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있고,
    표면을 하측으로 하여 반도체 칩을 접합 및 접착 고정시키기 위한 유기 이방성 도전 접착 재료는 상기 한쪽 표면의 적어도 상기 금속 범프부를 포함하며, 상기 반도체 칩 표면과 대향하는 부분에 설치되어 있고,
    배선 기판의 또 한쪽 표면에는 상기 접속 단자부와 도통한 외부 단자가 설치되어 있는 것을 특징으로 하는 반도체 탑재용 배선 기판.
  5. 제4항에 있어서,
    상기 돌기형의 금속 범프부가, 단층 또는 다층의 Cu, Cr, Ni, Pd, Au 및 PbSn 땜납 중에서 선택되는 일종 이상의 금속 또는 합금으로 이루어지는 층에 의해 형성되어 있는 것을 특징으로 하는 반도체 탑재용 배선 기판.
  6. 배선 기판 표면의 접속 단자부에 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있는 기판의 반도체 칩 탑재부에 유기 이방성 도전 접착 재료를 형성하는 공정과,
    미리 접속 패드부 상의 금속 산화막이 제거된 반도체 칩을, 표면을 하측으로 하여 가열 압착하는 공정을 구비하는 반도체 장치의 제조 방법.
  7. 표면의 접속 단자부에 적어도 배선부보다 높은 돌기형의 금속 범프부가 설치되어 있는 배선 기판 상에서, 청구항 3에 기재된 이방성 도전 접착 필름을 반도체 칩의 외형에 따라 미리 정해진 사이즈로 절단하는 공정과,
    상기 필름을 상기 기판에 가열 압착하는 공정과,
    미리 표면 처리에 의해 접속 패드 상의 금속 산화막이 제거된 반도체 칩을, 표면을 하측으로 하여 가열 압착하는 공정을 구비하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 반도체 칩의 이면의 전면, 또는 적어도 단부를 포함하는 일부를, 절연성 유기 밀봉재로 피복하는 공정과,
    상기 배선 기판의 이면에 땜납볼을 매트릭스형으로 형성하는 공정을, 더 구비하는 반도체 장치의 제조 방법.
  9. 제4항에 있어서,
    상기 유기 이방성 도전 접착 재료는 접합 및 접착 후의 40℃에서의 탄성률이 100∼1500㎫인 것을 특징으로 하는 탑재용 배선 기판.
  10. 제6항에 있어서,
    상기 유기 이방성 도전 접착 재료는 접합 및 접착 후의 40℃에서의 탄성률이 100∼1500㎫인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019970709350A 1995-06-13 1996-06-13 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 KR100290993B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP14636395 1995-06-13
JP95-146363 1995-06-13
JP34009695 1995-12-27
JP95-340096 1995-12-27
PCT/JP1996/001608 WO1996042107A1 (en) 1995-06-13 1996-06-13 Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device

Publications (2)

Publication Number Publication Date
KR19990022881A KR19990022881A (ko) 1999-03-25
KR100290993B1 true KR100290993B1 (ko) 2001-08-07

Family

ID=26477237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970709350A KR100290993B1 (ko) 1995-06-13 1996-06-13 반도체장치,반도체탑재용배선기판및반도체장치의제조방법

Country Status (4)

Country Link
US (1) US6223429B1 (ko)
KR (1) KR100290993B1 (ko)
AU (1) AU6015596A (ko)
WO (1) WO1996042107A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942772B1 (ko) * 2007-12-27 2010-02-18 대덕전자 주식회사 솔더 레지스트와 언더필 잉크 주입 공정이 생략된 플립 칩실장 기술

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272837C (zh) 1996-10-17 2006-08-30 精工爱普生株式会社 半导体器件和电路基板
JP5378261B2 (ja) * 1997-02-14 2013-12-25 日立化成株式会社 回路部材接続用接着剤
JPH10289927A (ja) * 1997-02-14 1998-10-27 Hitachi Chem Co Ltd 回路板
JP3695890B2 (ja) * 1997-02-19 2005-09-14 ジャパンゴアテックス株式会社 Ｉｃチップ実装用インターポーザ及びｉｃチップパッケージ
JP3911088B2 (ja) * 1997-04-28 2007-05-09 日東電工株式会社 半導体装置
JPH10313072A (ja) * 1997-05-12 1998-11-24 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置
JPH1117045A (ja) * 1997-06-26 1999-01-22 Hitachi Chem Co Ltd 半導体チップ搭載用基板
US6833180B1 (en) * 1997-07-04 2004-12-21 Nippon Zeon Company, Ltd. Adhesive for semiconductor part
DE19730118B4 (de) 1997-07-14 2006-01-12 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung
KR100253363B1 (ko) 1997-12-02 2000-04-15 김영환 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
SG74729A1 (en) 1998-05-29 2000-08-22 Hitachi Ltd Method of forming bumps
US6402014B1 (en) 1998-05-29 2002-06-11 Hitachi, Ltd. Method of forming bumps
US6869008B2 (en) 1998-05-29 2005-03-22 Hitachi, Ltd. Method of forming bumps
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
US7247381B1 (en) 1998-08-13 2007-07-24 Hitachi Chemical Company, Ltd. Adhesive for bonding circuit members, circuit board, and method of producing the same
US6215649B1 (en) * 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
WO2000033375A1 (en) * 1998-12-02 2000-06-08 Seiko Epson Corporation Anisotropic conductor film, semiconductor chip, and method of packaging
US6926796B1 (en) * 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
US6210339B1 (en) * 1999-03-03 2001-04-03 Endosonics Corporation Flexible elongate member having one or more electrical contacts
JP3866880B2 (ja) * 1999-06-28 2007-01-10 株式会社日立製作所 樹脂封止型電子装置
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP4499329B2 (ja) * 1999-08-25 2010-07-07 日立化成工業株式会社 接着剤、配線端子の接続方法及び配線構造体
KR100940764B1 (ko) * 1999-09-14 2010-02-10 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 이방성 도전접속체 및 제조방법
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US6521982B1 (en) 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
TW465122B (en) 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
US6656765B1 (en) 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
JP3506233B2 (ja) 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
US6380487B1 (en) * 2000-07-26 2002-04-30 General Electric Company Circuit board protection system and method
US6518097B1 (en) * 2000-08-29 2003-02-11 Korea Advanced Institute Of Science And Technology Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
JP3851767B2 (ja) * 2000-10-16 2006-11-29 ソニーケミカル＆インフォメーションデバイス株式会社 接着フィルム、及び接着フィルムの製造方法
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
JP3711873B2 (ja) * 2001-02-19 2005-11-02 ソニーケミカル株式会社 バンプレスｉｃチップの製造方法
JP2002299810A (ja) * 2001-04-02 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品の実装方法
KR100868419B1 (ko) * 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
JP4811756B2 (ja) * 2001-09-28 2011-11-09 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合回路基板の製造方法
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
JP4238124B2 (ja) * 2003-01-07 2009-03-11 積水化学工業株式会社 硬化性樹脂組成物、接着性エポキシ樹脂ペースト、接着性エポキシ樹脂シート、導電接続ペースト、導電接続シート及び電子部品接合体
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
AU2003901931A0 (en) * 2003-04-23 2003-05-15 Thiss Pty Ltd Radio network assignment and access system
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP4144436B2 (ja) * 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP3994923B2 (ja) * 2003-06-02 2007-10-24 セイコーエプソン株式会社 半導体装置の製造方法
CN100514580C (zh) * 2003-08-26 2009-07-15 宇芯（毛里求斯）控股有限公司 可颠倒无引线封装及其堆叠
JP2005109068A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
KR100640335B1 (ko) * 2004-10-28 2006-10-30 삼성전자주식회사 랜드 그리드 어레이 모듈
TWI393226B (zh) * 2004-11-04 2013-04-11 Taiwan Semiconductor Mfg 基於奈米管之填充物
JP5034206B2 (ja) * 2005-10-03 2012-09-26 株式会社デンソー 導電性接着剤
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
WO2007074351A1 (en) * 2005-12-29 2007-07-05 Infineon Technologies Ag Substrate with contact studs of improved quality
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
JP2007107008A (ja) * 2006-11-13 2007-04-26 Hitachi Chem Co Ltd フィルム状接着剤及び積層体の製造方法
JP2007113012A (ja) * 2006-11-13 2007-05-10 Hitachi Chem Co Ltd 回路部材接続用接着剤
JP5018117B2 (ja) * 2007-02-15 2012-09-05 富士通セミコンダクター株式会社 電子部品の実装方法
JP2008235556A (ja) * 2007-03-20 2008-10-02 Sumitomo Electric Ind Ltd 配線板モジュール及び該配線板モジュールの製造方法
JP2007305994A (ja) * 2007-05-07 2007-11-22 Hitachi Chem Co Ltd 回路用接続部材及び回路板
JP5311772B2 (ja) * 2007-06-27 2013-10-09 デクセリアルズ株式会社 接着フィルム
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
KR100886712B1 (ko) * 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP4928378B2 (ja) * 2007-08-06 2012-05-09 日立化成工業株式会社 回路部材接続用接着剤
JP4725568B2 (ja) * 2007-10-02 2011-07-13 日立化成工業株式会社 回路接続用フィルム状接着剤
JP4492692B2 (ja) * 2007-12-17 2010-06-30 日立化成工業株式会社 回路部材接続用接着フィルム
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP4631979B2 (ja) * 2009-02-16 2011-02-16 日立化成工業株式会社 回路部材接続用接着剤並びに回路板及びその製造方法
KR20100104911A (ko) * 2009-03-19 2010-09-29 삼성전자주식회사 반도체 패키지
JP5396335B2 (ja) 2009-05-28 2014-01-22 株式会社半導体エネルギー研究所 タッチパネル
JP4631984B2 (ja) * 2009-07-03 2011-02-16 日立化成工業株式会社 回路部材接続用接着剤、回路板、及びその製造方法
KR20110052880A (ko) * 2009-11-13 2011-05-19 삼성전자주식회사 플립 칩 패키지 및 그의 제조 방법
JP4631998B1 (ja) * 2010-09-21 2011-02-23 日立化成工業株式会社 回路部材接続用接着剤、回路板、及びその製造方法
KR101362868B1 (ko) * 2010-12-29 2014-02-14 제일모직주식회사 이중층 이방성 도전성 필름
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US9159649B2 (en) * 2011-12-20 2015-10-13 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
EP2783849B1 (en) * 2012-01-06 2021-09-22 LG Chem, Ltd. Encapsulation film
JP2012209558A (ja) * 2012-04-24 2012-10-25 Hitachi Chem Co Ltd 回路部材接続用異方導電性接着剤
JP6173758B2 (ja) * 2013-04-24 2017-08-02 日本電波工業株式会社 接合型水晶発振器
JP2015088508A (ja) * 2013-10-28 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
WO2016015188A1 (en) * 2014-07-28 2016-02-04 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
US9646950B2 (en) * 2014-12-18 2017-05-09 Texas Instruments Incorporated Corrosion-resistant copper bonds to aluminum
US9754914B1 (en) * 2016-05-10 2017-09-05 Rosemount Aerospace Inc. Method to provide die attach stress relief using gold stud bumps
JP7160302B2 (ja) 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994441A (ja) * 1982-11-19 1984-05-31 Nippon Denso Co Ltd 半導体装置の製造方法
JPS63160350A (ja) * 1986-12-24 1988-07-04 Seikosha Co Ltd Ｉｃチップのボンディング構造
JPH0513119A (ja) * 1991-07-04 1993-01-22 Sharp Corp 電子部品接続用テープコネクタ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237939U (ko) 1985-08-27 1987-03-06
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
JPH01129431A (ja) * 1987-11-16 1989-05-22 Sharp Corp 半導体チップ実装方式
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
JP2657429B2 (ja) * 1990-04-09 1997-09-24 株式会社ミクロ技術研究所 基板の回路実装方法及びその方法に使用する回路基板
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JPH06349973A (ja) 1993-06-14 1994-12-22 Sony Corp 樹脂封止型半導体装置
WO1995004387A1 (en) * 1993-07-27 1995-02-09 Citizen Watch Co., Ltd. An electrical connecting structure and a method for electrically connecting terminals to each other
JP2737647B2 (ja) * 1994-03-10 1998-04-08 カシオ計算機株式会社 異方導電性接着剤およびそれを用いた導電接続構造
JPH07297560A (ja) * 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
FR2740935B1 (fr) * 1995-11-03 1997-12-05 Schlumberger Ind Sa Procede de fabrication d'un ensemble de modules electroniques pour cartes a memoire electronique
JP2830852B2 (ja) * 1996-08-08 1998-12-02 松下電器産業株式会社 電子部品実装方法
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
KR100352865B1 (ko) * 1998-04-07 2002-09-16 신꼬오덴기 고교 가부시키가이샤 반도체 장치 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994441A (ja) * 1982-11-19 1984-05-31 Nippon Denso Co Ltd 半導体装置の製造方法
JPS63160350A (ja) * 1986-12-24 1988-07-04 Seikosha Co Ltd Ｉｃチップのボンディング構造
JPH0513119A (ja) * 1991-07-04 1993-01-22 Sharp Corp 電子部品接続用テープコネクタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942772B1 (ko) * 2007-12-27 2010-02-18 대덕전자 주식회사 솔더 레지스트와 언더필 잉크 주입 공정이 생략된 플립 칩실장 기술

Also Published As

Publication number Publication date
US6223429B1 (en) 2001-05-01
WO1996042107A1 (en) 1996-12-27
KR19990022881A (ko) 1999-03-25
AU6015596A (en) 1997-01-09

Similar Documents

Publication Publication Date Title
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US6270363B1 (en) Z-axis compressible polymer with fine metal matrix suspension
JP4145730B2 (ja) 半導体内蔵モジュール
JP2769491B2 (ja) 電気的装置
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6409866B1 (en) Process for mounting semiconductor device
JPH11251368A (ja) 樹脂フィルムおよびこれを用いた電子部品の接続方法
KR20010090354A (ko) 반도체 모듈 및 그 실장 방법
JP3450236B2 (ja) 半導体装置及びその製造方法
US6835274B2 (en) Electrical connecting device and electrical connecting method
KR20000063759A (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
JP4206631B2 (ja) 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
US20040061240A1 (en) Semiconductor device and fabrication process thereof
Aschenbrenner et al. Adhesive flip chip bonding on flexible substrates
JP3464826B2 (ja) 半導体装置
JP3183272B2 (ja) 半導体装置およびその製造方法
JP3552701B2 (ja) 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器
JP2919976B2 (ja) 半導体装置、半導体搭載用配線基板および半導体装置の製造方法
JPH09153516A (ja) 半導体装置及びｉｃチップの検査方法
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP3422243B2 (ja) 樹脂フィルム
JPH0951018A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee