JP2002299810A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JP2002299810A JP2002299810A JP2001103239A JP2001103239A JP2002299810A JP 2002299810 A JP2002299810 A JP 2002299810A JP 2001103239 A JP2001103239 A JP 2001103239A JP 2001103239 A JP2001103239 A JP 2001103239A JP 2002299810 A JP2002299810 A JP 2002299810A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic component
- mounting
- semiconductor element
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は、狭ピッチ電極の半導体素子等をフ
リップチップ実装し、かつ回路基板両面に電子部品を実
装する方法を提供することを目的とする。 【解決手段】 回路基板の一表面に、突起状の接続電極
を有する半導体素子等を熱硬化性接着剤によりフリップ
チップ実装する第１の工程と、工程基板他表面にはんだ
リフロー法により電子部品を実装する第２の工程からな
り、第１の工程を第２の工程より前に行うことを特徴と
するものである。
リップチップ実装し、かつ回路基板両面に電子部品を実
装する方法を提供することを目的とする。 【解決手段】 回路基板の一表面に、突起状の接続電極
を有する半導体素子等を熱硬化性接着剤によりフリップ
チップ実装する第１の工程と、工程基板他表面にはんだ
リフロー法により電子部品を実装する第２の工程からな
り、第１の工程を第２の工程より前に行うことを特徴と
するものである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子やチップ
部品等を回路基板に接続する電子部品の実装方法に関す
るものである。
部品等を回路基板に接続する電子部品の実装方法に関す
るものである。
【０００２】
【従来の技術】近年電子機器には、携帯機器等に代表さ
れる薄型化、小型化の要求が高まっており、半導体素子
のパッケージに対しても薄型化要求が強く、金属リード
フレームに半導体素子を固定し金線等で配線後樹脂封止
する従来のパッケージ方法に対し、半導体素子単体を回
路基板にアクティブ面を向けてフェースダウン実装す
る、いわゆるフリップチップ実装方法の使用が増大して
いる。
れる薄型化、小型化の要求が高まっており、半導体素子
のパッケージに対しても薄型化要求が強く、金属リード
フレームに半導体素子を固定し金線等で配線後樹脂封止
する従来のパッケージ方法に対し、半導体素子単体を回
路基板にアクティブ面を向けてフェースダウン実装す
る、いわゆるフリップチップ実装方法の使用が増大して
いる。
【０００３】フリップチップ実装方法の代表的なもの
は、半導体素子上の接続パッドに金属薄膜を形成後はん
だボールを形成し、はんだボール面を前記ハンダペース
ト印刷転写部に対向させて位置合わせ後設置し、その後
加熱炉にてはんだリフローを行い接続完了するものであ
る。さらに信頼性を向上させるために、回路基板と半導
体素子の隙間に樹脂を充填し硬化することも行われる。
は、半導体素子上の接続パッドに金属薄膜を形成後はん
だボールを形成し、はんだボール面を前記ハンダペース
ト印刷転写部に対向させて位置合わせ後設置し、その後
加熱炉にてはんだリフローを行い接続完了するものであ
る。さらに信頼性を向上させるために、回路基板と半導
体素子の隙間に樹脂を充填し硬化することも行われる。
【０００４】前記はんだによるフリップチップ実装方法
は、端子ピッチの狭いものはショートが発生しやすく、
最も狭ピッチのものでも２５０μｍ程度である点と、高
信頼性を得るためには樹脂充填硬化の追加工程が必要と
いう問題がある。
は、端子ピッチの狭いものはショートが発生しやすく、
最も狭ピッチのものでも２５０μｍ程度である点と、高
信頼性を得るためには樹脂充填硬化の追加工程が必要と
いう問題がある。
【０００５】この問題を解決するために、異方導電性接
着剤を用いたフリップチップ実装方法が最近導入されて
いる。この工程を図を用いて説明する。
着剤を用いたフリップチップ実装方法が最近導入されて
いる。この工程を図を用いて説明する。
【０００６】図６（ａ）に示すように、半導体素子１５
上の接続パッドに金線ボールボンディング法やメッキ法
を用い高さ数十μｍの突起状電極１６を形成する。次に
図６（ｂ）に示すように異方導電性接着剤１９を回路基
板１７上に軽い圧力と硬化反応が開始しない程度の加熱
を行い仮固定する、次に図６（ｃ）に示すように前記半
導体素子１５の突起状電極１６を形成した面を回路基板
面に対向させ、接続用ランド１８と位置合わせ後圧着ツ
ール６にて加圧及び加熱を行い、突起状電極１６と回路
基板上のランド１８との電気的導通を得ると同時に接着
剤を硬化させ接続を完了する（図６（ｄ））。
上の接続パッドに金線ボールボンディング法やメッキ法
を用い高さ数十μｍの突起状電極１６を形成する。次に
図６（ｂ）に示すように異方導電性接着剤１９を回路基
板１７上に軽い圧力と硬化反応が開始しない程度の加熱
を行い仮固定する、次に図６（ｃ）に示すように前記半
導体素子１５の突起状電極１６を形成した面を回路基板
面に対向させ、接続用ランド１８と位置合わせ後圧着ツ
ール６にて加圧及び加熱を行い、突起状電極１６と回路
基板上のランド１８との電気的導通を得ると同時に接着
剤を硬化させ接続を完了する（図６（ｄ））。
【０００７】
【発明が解決しようとする課題】前記のように、異方導
電性接着剤を用いたフリップチップ実装方法は、はんだ
接続方法に比べ接続パッドのピッチが狭いものに対応で
きるという特長があるが、装着される電子部品を回路基
板に対し加圧及び加熱する必要がある。そのため、回路
基板裏面の同位置に他の部品がある場合は実施できない
という問題がある。
電性接着剤を用いたフリップチップ実装方法は、はんだ
接続方法に比べ接続パッドのピッチが狭いものに対応で
きるという特長があるが、装着される電子部品を回路基
板に対し加圧及び加熱する必要がある。そのため、回路
基板裏面の同位置に他の部品がある場合は実施できない
という問題がある。
【０００８】本発明はこのような問題に対し、異方導電
性接着剤を用いたフリップチップ実装方法を採り、狭ピ
ッチ電極に対応可能でありかつ回路基板両面に電子部品
を実装する方法を提供することを目的とする。
性接着剤を用いたフリップチップ実装方法を採り、狭ピ
ッチ電極に対応可能でありかつ回路基板両面に電子部品
を実装する方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この課題を解決するため
に、本発明の電子部品の実装方法は、複数の配線層を有
する回路基板の一表面に、突起状の接続電極を有する電
子部品を前記接続電極面と回路基板の配線面を対向さ
せ、熱硬化性接着剤を介して加圧及び加熱硬化すること
により実装する第１の工程と、前記回路基板上に他表面
にハンダペーストを所定位置に配置し、前記ハンダペー
ストが配置された所定位置に電子部品を装着し、前記ハ
ンダペーストをリフローすることにより電子部品を実装
する第２の工程からなり、第１の工程を第２の工程より
前に行うことを特徴とするものである。
に、本発明の電子部品の実装方法は、複数の配線層を有
する回路基板の一表面に、突起状の接続電極を有する電
子部品を前記接続電極面と回路基板の配線面を対向さ
せ、熱硬化性接着剤を介して加圧及び加熱硬化すること
により実装する第１の工程と、前記回路基板上に他表面
にハンダペーストを所定位置に配置し、前記ハンダペー
ストが配置された所定位置に電子部品を装着し、前記ハ
ンダペーストをリフローすることにより電子部品を実装
する第２の工程からなり、第１の工程を第２の工程より
前に行うことを特徴とするものである。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、接続パッド上に突起状電極を形成した半導体素子等
の電子部品を熱硬化性接着剤を介してフリップチップ実
装を行う第１の工程と、チップ型抵抗等のはんだ実装の
部品をはんだペーストを用いて回路基板に装着する第２
の工程とからなり、まず第１の工程を行い、引き続き第
２の工程を行う実装方法である。
は、接続パッド上に突起状電極を形成した半導体素子等
の電子部品を熱硬化性接着剤を介してフリップチップ実
装を行う第１の工程と、チップ型抵抗等のはんだ実装の
部品をはんだペーストを用いて回路基板に装着する第２
の工程とからなり、まず第１の工程を行い、引き続き第
２の工程を行う実装方法である。
【００１１】第１の工程を行う場合は、回路基板裏面に
は部品が装着されていないため、装着される電子部品を
回路基板に対し加圧及び加熱しても問題は生じない。第
２の工程は、はんだリフローを行って電子部品を装着す
るため、基板裏面に他の部品が装着されていても問題な
く実施できる。
は部品が装着されていないため、装着される電子部品を
回路基板に対し加圧及び加熱しても問題は生じない。第
２の工程は、はんだリフローを行って電子部品を装着す
るため、基板裏面に他の部品が装着されていても問題な
く実施できる。
【００１２】さらに、熱硬化性接着剤を異方導電性接着
剤にすると、メッキ法による突起のように高さが低くか
つ表面積が広い突起状電極の場合でも接着剤に分散され
た導電粒子によって、より安定した電気的接続が得られ
る。
剤にすると、メッキ法による突起のように高さが低くか
つ表面積が広い突起状電極の場合でも接着剤に分散され
た導電粒子によって、より安定した電気的接続が得られ
る。
【００１３】請求項３に記載の発明は、請求項１記載の
第２の工程において、はんだリフロー法より接着剤を用
いたフリップチップ実装が適した部品、たとえば接続電
極ピッチが狭くはんだリフローでは対応できない半導体
素子等をはんだ実装する方法を提供するものである。
第２の工程において、はんだリフロー法より接着剤を用
いたフリップチップ実装が適した部品、たとえば接続電
極ピッチが狭くはんだリフローでは対応できない半導体
素子等をはんだ実装する方法を提供するものである。
【００１４】本発明の実施の形態を図を用いて説明す
る。
る。
【００１５】（実施の形態１）図１は本実施の形態の一
例であり、回路基板片面に半導体素子がフリップチップ
実装され、他面に受動部品が実装された回路モジュール
を作成する工程を、順を追って図示したものである。
例であり、回路基板片面に半導体素子がフリップチップ
実装され、他面に受動部品が実装された回路モジュール
を作成する工程を、順を追って図示したものである。
【００１６】図１（ａ）は回路基板１上の半導体素子接
続用ランド３部分に熱硬化性接着剤シート２を仮止めし
た状態を示す。熱硬化性接着剤シートはエポキシ樹脂基
材と硬化剤の混合物を厚さ５０μｍのシート状に成形し
たものであり、架橋開始温度は約１００℃である。この
シートを表面温度８０℃に保った圧着ツールを使用し、
加圧時間２秒、圧力９８ｋＰａの条件で加圧加熱し仮止
めした。
続用ランド３部分に熱硬化性接着剤シート２を仮止めし
た状態を示す。熱硬化性接着剤シートはエポキシ樹脂基
材と硬化剤の混合物を厚さ５０μｍのシート状に成形し
たものであり、架橋開始温度は約１００℃である。この
シートを表面温度８０℃に保った圧着ツールを使用し、
加圧時間２秒、圧力９８ｋＰａの条件で加圧加熱し仮止
めした。
【００１７】図１（ｂ）は接続パッド上に金線ボールボ
ンディング法を用いて、高さ約７０μｍの突起状電極５
を形成した半導体素子４を、圧着ツール６に吸着し、回
路基板のランド３に対して位置合わせを行った状態であ
る。圧着ツールはヒーターが内蔵してあり、通電するこ
とによって急速に昇温でき、また、回路基板との平行度
は半導体素子面内で±５μｍ以内に調整している。使用
した半導体素子は、周囲配置型で各辺に０．１ｍｍピッ
チ、各５０パッド、計２００パッドを設けたテストチッ
プである。
ンディング法を用いて、高さ約７０μｍの突起状電極５
を形成した半導体素子４を、圧着ツール６に吸着し、回
路基板のランド３に対して位置合わせを行った状態であ
る。圧着ツールはヒーターが内蔵してあり、通電するこ
とによって急速に昇温でき、また、回路基板との平行度
は半導体素子面内で±５μｍ以内に調整している。使用
した半導体素子は、周囲配置型で各辺に０．１ｍｍピッ
チ、各５０パッド、計２００パッドを設けたテストチッ
プである。
【００１８】次に、図１（ｃ）に示すように、圧着ツー
ルを下ろし、半導体素子に各突起状電極当たり０．６８
６Ｎ（７０ｇ）、２００個の電極全体で計１３７．２Ｎ
（１４．０ｋｇ）の荷重を加えながら、ヒーターに通電
して１８０℃まで昇温し、１５秒間保持した。その結
果、圧力により突起電極と回路基板ランド間の余分な接
着剤は排除され、さらに突起状電極が変形することによ
り、突起高さのばらつき等を吸収し、電気的導通が得ら
れた。また、接着剤の硬化は終了し、架橋密度はほぼ１
００％になった。
ルを下ろし、半導体素子に各突起状電極当たり０．６８
６Ｎ（７０ｇ）、２００個の電極全体で計１３７．２Ｎ
（１４．０ｋｇ）の荷重を加えながら、ヒーターに通電
して１８０℃まで昇温し、１５秒間保持した。その結
果、圧力により突起電極と回路基板ランド間の余分な接
着剤は排除され、さらに突起状電極が変形することによ
り、突起高さのばらつき等を吸収し、電気的導通が得ら
れた。また、接着剤の硬化は終了し、架橋密度はほぼ１
００％になった。
【００１９】次に、図１（ｄ）に示すように、回路基板
裏面のチップ型部品接続用ランド７部分にはんだペース
ト８を設置した状態である。はんだペースト８はメタル
マスクを用いて所定の位置にスクリーン印刷法で設置し
た。
裏面のチップ型部品接続用ランド７部分にはんだペース
ト８を設置した状態である。はんだペースト８はメタル
マスクを用いて所定の位置にスクリーン印刷法で設置し
た。
【００２０】次に、図１（ｅ）に示すように、チップ型
抵抗９ａを前記はんだペーストを印刷したランド部にマ
ウントした。
抵抗９ａを前記はんだペーストを印刷したランド部にマ
ウントした。
【００２１】この後、基板全体をピーク温度２４０℃に
設定した、はんだリフロー炉に通した。
設定した、はんだリフロー炉に通した。
【００２２】その結果、図２（ｆ）に示すように、はん
だペースト８はリフロー後チップ型抵抗９ａの電極部９
ｂ部でフィレットを形成し、良好な接続が得られた。
だペースト８はリフロー後チップ型抵抗９ａの電極部９
ｂ部でフィレットを形成し、良好な接続が得られた。
【００２３】前記実装が終了した回路基板を−４０℃／
＋１５０℃ 各３０分の熱衝撃試験を行ったところ、不
良発生は２５００サイクル以上という高信頼性が得られ
た。
＋１５０℃ 各３０分の熱衝撃試験を行ったところ、不
良発生は２５００サイクル以上という高信頼性が得られ
た。
【００２４】本実施の形態では接着剤実装する電子部品
に半導体素子を使用したが、これに限定するものではな
い。また、熱硬化性接着剤はシート状に限るものではな
く、ペースト状のものをディスペンサ装着しても同様の
効果を得ることができる。
に半導体素子を使用したが、これに限定するものではな
い。また、熱硬化性接着剤はシート状に限るものではな
く、ペースト状のものをディスペンサ装着しても同様の
効果を得ることができる。
【００２５】本実施の形態では、熱硬化性接着剤は導電
性粒子を含まないものであるが、微小な導電性粒子を含
む、異方導電性接着剤を用いることができる。この場
合、特に前記突起状電極がメッキ法によって形成された
ものに有効である。すなわち、メッキ法による突起状電
極は一般に高さが２０μｍ程度と低くかつ平板状である
ため、前記図１（ｃ）工程における圧力による突起状電
極と回路基板ランド間の余分な接着剤の排除、および、
突起状電極が変形することによる突起高さのばらつきの
吸収が十分行われないが、導電性粒子を含む異方導電性
接着剤を使用することによって、安定した電気的接続を
得ることができる。
性粒子を含まないものであるが、微小な導電性粒子を含
む、異方導電性接着剤を用いることができる。この場
合、特に前記突起状電極がメッキ法によって形成された
ものに有効である。すなわち、メッキ法による突起状電
極は一般に高さが２０μｍ程度と低くかつ平板状である
ため、前記図１（ｃ）工程における圧力による突起状電
極と回路基板ランド間の余分な接着剤の排除、および、
突起状電極が変形することによる突起高さのばらつきの
吸収が十分行われないが、導電性粒子を含む異方導電性
接着剤を使用することによって、安定した電気的接続を
得ることができる。
【００２６】（実施の形態２）図３〜図５は本実施の形
態の他の例であり、回路基板片面に半導体素子を接着剤
を用いてフリップチップ実装し、他面に電子部品をはん
だ実装した回路モジュールを作成する工程を、順を追っ
て図示したものであり、特に接続電極ピッチが狭くはん
だリフローでは対応できない半導体素子を基板裏面のは
んだ実装面に装着したものである。
態の他の例であり、回路基板片面に半導体素子を接着剤
を用いてフリップチップ実装し、他面に電子部品をはん
だ実装した回路モジュールを作成する工程を、順を追っ
て図示したものであり、特に接続電極ピッチが狭くはん
だリフローでは対応できない半導体素子を基板裏面のは
んだ実装面に装着したものである。
【００２７】図３（ａ）〜（ｃ）は主回路基板とは異な
る小型回路基板１０に半導体素子をフリップチップ実装
する工程である。
る小型回路基板１０に半導体素子をフリップチップ実装
する工程である。
【００２８】図３（ａ）は小型基板１０上の半導体素子
接続用ランド１１ａ部分に熱硬化性接着剤シート１２を
仮止めした状態を示す。熱硬化性接着剤シートはエポキ
シ樹脂基材と硬化剤の混合物を厚さ５０μｍのシート状
に成形したものであり、架橋開始温度は約１００℃であ
る。このシートを表面温度８０℃に保った圧着ツールを
使用し、加圧時間２秒、圧力９８ｋＰａの条件で加圧加
熱し仮止めした。
接続用ランド１１ａ部分に熱硬化性接着剤シート１２を
仮止めした状態を示す。熱硬化性接着剤シートはエポキ
シ樹脂基材と硬化剤の混合物を厚さ５０μｍのシート状
に成形したものであり、架橋開始温度は約１００℃であ
る。このシートを表面温度８０℃に保った圧着ツールを
使用し、加圧時間２秒、圧力９８ｋＰａの条件で加圧加
熱し仮止めした。
【００２９】図３（ｂ）は接続パッド上に金線ボールボ
ンディング法を用いて、高さ約７０μｍの突起状電極１
３を形成した半導体素子１４を、圧着ツール６に吸着
し、回路基板のランド１１ａに対して位置合わせを行っ
た状態である。圧着ツールはヒーターが内蔵してあり、
通電することによって急速に昇温でき、また、回路基板
との平行度は半導体素子面内で±５μｍ以内に調整して
いる。使用した半導体素子は、周囲配置型で各辺に０．
１ｍｍピッチ、各５０パッド、計２００パッドを設けた
テストチップである。
ンディング法を用いて、高さ約７０μｍの突起状電極１
３を形成した半導体素子１４を、圧着ツール６に吸着
し、回路基板のランド１１ａに対して位置合わせを行っ
た状態である。圧着ツールはヒーターが内蔵してあり、
通電することによって急速に昇温でき、また、回路基板
との平行度は半導体素子面内で±５μｍ以内に調整して
いる。使用した半導体素子は、周囲配置型で各辺に０．
１ｍｍピッチ、各５０パッド、計２００パッドを設けた
テストチップである。
【００３０】次に、図３（ｃ）に示すように、圧着ツー
ルを下ろし、半導体素子に各突起状電極当たり０．６８
６Ｎ（７０ｇ）、２００個の電極全体で計１３７．２Ｎ
（１４．０ｋｇ）の荷重を加えながら、ヒーターに通電
して１８０℃まで昇温し、１５秒間保持した。その結
果、圧力により突起状電極と回路基板ランド間の余分な
接着剤は排除され、さらに突起状電極が変形することに
より、突起高さのばらつき等を吸収し、電気的導通が得
られた。また、接着剤の硬化は終了し、架橋密度はほぼ
１００％になった。この結果、小基板１０に半導体素子
１４を実装した回路モジュールが得られた。
ルを下ろし、半導体素子に各突起状電極当たり０．６８
６Ｎ（７０ｇ）、２００個の電極全体で計１３７．２Ｎ
（１４．０ｋｇ）の荷重を加えながら、ヒーターに通電
して１８０℃まで昇温し、１５秒間保持した。その結
果、圧力により突起状電極と回路基板ランド間の余分な
接着剤は排除され、さらに突起状電極が変形することに
より、突起高さのばらつき等を吸収し、電気的導通が得
られた。また、接着剤の硬化は終了し、架橋密度はほぼ
１００％になった。この結果、小基板１０に半導体素子
１４を実装した回路モジュールが得られた。
【００３１】次に、図４（ａ）〜図５（ｆ）に主回路基
板片面に半導体素子を接着剤フリップチップ実装を行
い、他面に前記回路モジュールを含む電子部品をはんだ
実装する工程を示す。
板片面に半導体素子を接着剤フリップチップ実装を行
い、他面に前記回路モジュールを含む電子部品をはんだ
実装する工程を示す。
【００３２】図４（ａ）は回路基板１上の半導体素子接
続用ランド３部分に熱硬化性接着剤シート２を仮止めし
た状態を示す。熱硬化性接着剤シートはエポキシ樹脂基
材と硬化剤の混合物を厚さ５０μｍのシート状に成形し
たものであり、架橋開始温度は約１００℃である。この
シートを表面温度８０℃に保った圧着ツールを使用し、
加圧時間２秒、圧力９８ｋＰａの条件で加圧加熱し仮止
めした。
続用ランド３部分に熱硬化性接着剤シート２を仮止めし
た状態を示す。熱硬化性接着剤シートはエポキシ樹脂基
材と硬化剤の混合物を厚さ５０μｍのシート状に成形し
たものであり、架橋開始温度は約１００℃である。この
シートを表面温度８０℃に保った圧着ツールを使用し、
加圧時間２秒、圧力９８ｋＰａの条件で加圧加熱し仮止
めした。
【００３３】図４（ｂ）は接続パッド上に金線ボールボ
ンディング法を用いて、高さ約７０μｍの突起状電極５
を形成した半導体素子４を、圧着ツール６に吸着し、回
路基板のランド３に対して位置合わせを行った状態であ
る。圧着ツールはヒーターが内蔵してあり、通電するこ
とによって急速に昇温でき、また、回路基板との平行度
は半導体素子面内で±５μｍ以内に調整している。使用
した半導体素子は、周囲配置型で各辺に０．１ｍｍピッ
チ、各５０パッド、計２００パッドを設けたテストチッ
プである。
ンディング法を用いて、高さ約７０μｍの突起状電極５
を形成した半導体素子４を、圧着ツール６に吸着し、回
路基板のランド３に対して位置合わせを行った状態であ
る。圧着ツールはヒーターが内蔵してあり、通電するこ
とによって急速に昇温でき、また、回路基板との平行度
は半導体素子面内で±５μｍ以内に調整している。使用
した半導体素子は、周囲配置型で各辺に０．１ｍｍピッ
チ、各５０パッド、計２００パッドを設けたテストチッ
プである。
【００３４】次に、図４（ｃ）に示すように、圧着ツー
ルを下ろし、半導体素子に各突起状電極当たり０．６８
６Ｎ（７０ｇ）、２００個の電極全体で計１３７．２Ｎ
（１４．０ｋｇ）の荷重を加えながら、ヒーターに通電
して１８０℃まで昇温し、１５秒間保持した。その結
果、圧力により突起電極と回路基板ランド間の余分な接
着剤は排除され、さらに突起状電極が変形することによ
り、突起高さのばらつき等を吸収し、電気的導通が得ら
れた。また、接着剤の硬化は終了し、架橋密度はほぼ１
００％になった。
ルを下ろし、半導体素子に各突起状電極当たり０．６８
６Ｎ（７０ｇ）、２００個の電極全体で計１３７．２Ｎ
（１４．０ｋｇ）の荷重を加えながら、ヒーターに通電
して１８０℃まで昇温し、１５秒間保持した。その結
果、圧力により突起電極と回路基板ランド間の余分な接
着剤は排除され、さらに突起状電極が変形することによ
り、突起高さのばらつき等を吸収し、電気的導通が得ら
れた。また、接着剤の硬化は終了し、架橋密度はほぼ１
００％になった。
【００３５】図４（ｄ）は、回路基板裏面のチップ型部
品接続用ランド７部分にはんだペースト８を設置した状
態である。はんだペースト８はメタルマスクを用いて所
定の位置にスクリーン印刷法で設置した。
品接続用ランド７部分にはんだペースト８を設置した状
態である。はんだペースト８はメタルマスクを用いて所
定の位置にスクリーン印刷法で設置した。
【００３６】次に、図４（ｅ）に示すように、前記はん
だペーストを設置した回路基板面に、チップ型抵抗９
ａ、および前記工程で小基板に半導体素子を実装した回
路モジュールをマウントした。この後、基板全体をピー
ク温度２４０℃に設定した、はんだリフロー炉に通し
た。
だペーストを設置した回路基板面に、チップ型抵抗９
ａ、および前記工程で小基板に半導体素子を実装した回
路モジュールをマウントした。この後、基板全体をピー
ク温度２４０℃に設定した、はんだリフロー炉に通し
た。
【００３７】その結果、図５（ｆ）に示すように、はん
だペースト８はリフロー後チップ型抵抗９ａの電極部９
ｂ部でフィレットを形成、また、回路モジュールの電極
１１ｂと回路基板のランド７間は良好なはんだ接続が得
られた。
だペースト８はリフロー後チップ型抵抗９ａの電極部９
ｂ部でフィレットを形成、また、回路モジュールの電極
１１ｂと回路基板のランド７間は良好なはんだ接続が得
られた。
【００３８】実装が終了した回路基板を−４０℃／＋１
５０℃ 各３０分の熱衝撃試験を行ったところ、不良発
生は２５００サイクル以上という高信頼性が得られた。
５０℃ 各３０分の熱衝撃試験を行ったところ、不良発
生は２５００サイクル以上という高信頼性が得られた。
【００３９】本実施の形態では接着剤実装する電子部品
に半導体素子を使用したが、これに限定するものではな
い。また、熱硬化性接着剤はシート状に限るものではな
く、ペースト状のものをディスペンサ装着しても同様の
効果を得ることができる。さらに、前記実施の形態１と
同様に、接着剤に異方導電性接着剤を用いれば、突起状
電極の形状によらずより高信頼性の電気的接続が得られ
る。
に半導体素子を使用したが、これに限定するものではな
い。また、熱硬化性接着剤はシート状に限るものではな
く、ペースト状のものをディスペンサ装着しても同様の
効果を得ることができる。さらに、前記実施の形態１と
同様に、接着剤に異方導電性接着剤を用いれば、突起状
電極の形状によらずより高信頼性の電気的接続が得られ
る。
【００４０】
【発明の効果】以上の説明から明らかなように、本発明
の電子部品の実装方法によれば、狭ピッチ電極の半導体
素子等の電子部品をフリップチップ実装を行い、かつ基
板両面に電子部品を装着できるという効果が得られる。
また、回路基板両面に狭ピッチ電極の半導体素子等の電
子部品を実装できるという効果が得られる。
の電子部品の実装方法によれば、狭ピッチ電極の半導体
素子等の電子部品をフリップチップ実装を行い、かつ基
板両面に電子部品を装着できるという効果が得られる。
また、回路基板両面に狭ピッチ電極の半導体素子等の電
子部品を実装できるという効果が得られる。
【００４１】さらに、熱硬化性接着剤を異方導電性接着
剤にすると、メッキ法による突起のように高さが低くか
つ表面積が広い突起状電極の場合でも接着剤に分散され
た導電性粒子によって、より安定した電気的接続が得ら
れる。
剤にすると、メッキ法による突起のように高さが低くか
つ表面積が広い突起状電極の場合でも接着剤に分散され
た導電性粒子によって、より安定した電気的接続が得ら
れる。
【００４２】その結果、従来に比べ高密度に集積された
狭ピッチ電極の半導体素子を基板両面に実装でき、電子
機器の一層の小型化、薄型化が達成できる工業的価値の
大なるものである。
狭ピッチ電極の半導体素子を基板両面に実装でき、電子
機器の一層の小型化、薄型化が達成できる工業的価値の
大なるものである。
【図１】本発明の一実施の形態を説明するための工程断
面図
面図
【図２】同工程断面図
【図３】本発明の他の実施の形態を説明するための工程
断面図
断面図
【図４】本発明の他の実施の形態を説明するための工程
断面図
断面図
【図５】同工程断面図
【図６】従来のフリップチップ実装方法を説明するため
の工程断面図
の工程断面図
１ 回路基板 ２ 熱硬化性接着剤シート ３ 回路基板上のランド ４ 半導体素子 ５ 突起状電極 ６ 圧着ツール ８ ハンダペースト ９ チップ型電子部品 １０ 回路基板 １１ 回路基板上のランド １２ 熱硬化性接着剤シート １３ 突起状電極 １４ 半導体素子 １５ 半導体素子 １６ 突起状電極 １７ 回路基板 １８ 回路基板上のランド １９ 異方導電性接着剤
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E319 AA03 AA08 AB05 BB05 BB16 CC33 GG01 5F044 LL01 LL04 LL09
Claims (4)
- 【請求項１】 複数の配線層を有する回路基板の一表面
に、突起状の接続電極を有する電子部品を前記接続電極
面と回路基板の配線面を対向させ、熱硬化性接着剤を介
して加圧及び加熱硬化することにより実装する第１の工
程と、前記回路基板上の他表面にハンダペーストを所定
位置に配置し、前記ハンダペーストが配置された所定位
置に電子部品を装着し、前記ハンダペーストをリフロー
することにより電子部品を実装する第２の工程からな
り、第１の工程を第２の工程より前に行うことを特徴と
する電子部品の実装方法。 - 【請求項２】 前記熱硬化性接着剤が異方導電性接着剤
であることを特徴とする請求項１記載の電子部品の実装
方法。 - 【請求項３】 主たる回路基板Ａとは異なる別の回路基
板Ｂに対し、突起状の接続電極を有する電子部品を前記
接続電極面と回路基板の配線面を対向させ、熱硬化性接
着剤を介して加圧及び加熱硬化することにより実装する
予備工程と、主たる回路基板Ａの一表面に、突起状の接
続電極を有する電子部品を前記接続電極面と回路基板Ａ
の配線面を対向させ、熱硬化性接着剤を介して加圧及び
加熱硬化することにより実装する第１の工程と、前記主
たる回路基板Ａ上の他表面にハンダペーストを所定位置
に配置し、前記ハンダペーストが配置された所定位置に
電子部品及び予備工程が終了した回路基板Ｂを装着し、
前記ハンダペーストをリフローすることにより電子部品
を実装する第２の工程からなり、第１の工程を第２の工
程より前に行うことを特徴とする電子部品の実装方法。 - 【請求項４】 前記予備工程および第１の工程の少なく
とも一方の工程における熱硬化性接着剤が異方導電性接
着剤であることを特徴とする請求項３記載の電子部品の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103239A JP2002299810A (ja) | 2001-04-02 | 2001-04-02 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001103239A JP2002299810A (ja) | 2001-04-02 | 2001-04-02 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299810A true JP2002299810A (ja) | 2002-10-11 |
Family
ID=18956324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001103239A Pending JP2002299810A (ja) | 2001-04-02 | 2001-04-02 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299810A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007004563A1 (ja) | 2005-07-06 | 2007-01-11 | Idemitsu Kosan Co., Ltd. | 有機エレクトロルミネッセンス素子 |
| WO2007029426A1 (ja) | 2005-09-05 | 2007-03-15 | Idemitsu Kosan Co., Ltd. | 青色発光有機エレクトロルミネッセンス素子 |
| EP2169028A2 (en) | 2002-03-22 | 2010-03-31 | Idemitsu Kosan Co., Ltd. | Material for organic electroluminescent devices and organic electroluminescent devices made by using the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200393A (ja) * | 1989-12-27 | 1991-09-02 | Fujitsu Ltd | 印刷配線板及びその製造方法 |
| JPH04273131A (ja) * | 1991-02-28 | 1992-09-29 | Stanley Electric Co Ltd | 半導体チップのボンディング実装方法 |
| WO1996042107A1 (en) * | 1995-06-13 | 1996-12-27 | Hitachi Chemical Company, Ltd. | Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device |
| JPH11354582A (ja) * | 1998-04-07 | 1999-12-24 | Shinko Electric Ind Co Ltd | 半導体チップの実装構造 |
| JP2000219864A (ja) * | 1998-11-25 | 2000-08-08 | Seiko Epson Corp | 導電接着剤、実装構造体、液晶装置、電子機器、並びに実装構造体、液晶装置、及び電子機器の製造方法 |
| JP2001068604A (ja) * | 1999-06-22 | 2001-03-16 | Seiko Epson Corp | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2001
- 2001-04-02 JP JP2001103239A patent/JP2002299810A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200393A (ja) * | 1989-12-27 | 1991-09-02 | Fujitsu Ltd | 印刷配線板及びその製造方法 |
| JPH04273131A (ja) * | 1991-02-28 | 1992-09-29 | Stanley Electric Co Ltd | 半導体チップのボンディング実装方法 |
| WO1996042107A1 (en) * | 1995-06-13 | 1996-12-27 | Hitachi Chemical Company, Ltd. | Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device |
| JPH11354582A (ja) * | 1998-04-07 | 1999-12-24 | Shinko Electric Ind Co Ltd | 半導体チップの実装構造 |
| JP2000219864A (ja) * | 1998-11-25 | 2000-08-08 | Seiko Epson Corp | 導電接着剤、実装構造体、液晶装置、電子機器、並びに実装構造体、液晶装置、及び電子機器の製造方法 |
| JP2001068604A (ja) * | 1999-06-22 | 2001-03-16 | Seiko Epson Corp | 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2169028A2 (en) | 2002-03-22 | 2010-03-31 | Idemitsu Kosan Co., Ltd. | Material for organic electroluminescent devices and organic electroluminescent devices made by using the same |
| WO2007004563A1 (ja) | 2005-07-06 | 2007-01-11 | Idemitsu Kosan Co., Ltd. | 有機エレクトロルミネッセンス素子 |
| WO2007029426A1 (ja) | 2005-09-05 | 2007-03-15 | Idemitsu Kosan Co., Ltd. | 青色発光有機エレクトロルミネッセンス素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
| KR20020018133A (ko) | 전자 장치 및 그 제조 방법 | |
| JP2002076589A5 (ja) | ||
| KR100563890B1 (ko) | 전기적 접속 장치 및 전기적 접속 방법 | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JP3871634B2 (ja) | Ｃｏｆ半導体装置の製造方法 | |
| JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| US6881612B2 (en) | Method of bonding a semiconductor element to a substrate | |
| JP2002299810A (ja) | 電子部品の実装方法 | |
| JP5100715B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| JP4436588B2 (ja) | 半導体実装モジュール | |
| JPH05166884A (ja) | 半導体電子部品 | |
| JP3845079B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH09326412A (ja) | ハンダボールの取り付け方法 | |
| JP2002368026A (ja) | 半導体装置の製造方法および製造設備 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 | |
| JPH10256306A (ja) | 回路板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080414 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |