JP3506233B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3506233B2 JP3506233B2 JP2000194780A JP2000194780A JP3506233B2 JP 3506233 B2 JP3506233 B2 JP 3506233B2 JP 2000194780 A JP2000194780 A JP 2000194780A JP 2000194780 A JP2000194780 A JP 2000194780A JP 3506233 B2 JP3506233 B2 JP 3506233B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- metal pattern
- semiconductor device
- substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1605—Shape
- H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
を利用して半導体のベアチップをフリップチップ実装す
る半導体装置及びその製造方法に関するものであり、特
に、フリップチップボンディング(FCB:Frip Chip B
onding)を用いるものに関する。
Circuit) を使用せずに、ベア(裸)のチップを基板に
直接実装するフリップチップ実装方法に関して、従来技
術では、例えば、特開平11−284022号公報や特
開平11−345302号公報に開示されているよう
に、バンプと基板上の金属パターン(「ランド」と称さ
れることもある)との接続は、平面状の金属パターンに
対して突起状又は半球状のバンプを、チップのバンプに
対する反対面から押しつけることによって行われてい
る。
半導体装置70を製造する際には、ベアチップ71の入
出力パッド72上にワイヤーボンド方式及び金メッキ方
式にて金バンプ73を形成する。次いで、この金バンプ
73を形成したベアチップ71をフェイスダウンしてプ
リント配線基板74に搭載する。
板74にパターンニングされたプリント基板パッド75
に熱硬化性樹脂76を介在させ、上記金バンプ73が形
成されたベアチップ71をプリント基板パッド75にフ
ェイスダウンして載せる。そして、ベアチップ71に対
して上側から熱と圧力とを加え、ベアチップ71とプリ
ント配線基板74との間にある熱硬化性樹脂76を硬化
させる。
硬化性樹脂76及びプリント基板パッド75が金バンプ
73を形成したベアチップ71に押さえられたときの圧
力によって、詳細には、プリント基板パッド75が例え
ば凹みの深さdだけ凹んだ状態で接続される。
(b)にも示すように、金バンプ73のプリント基板パ
ッド75への接触面の面積は、プリント基板パッド75
の面積に比べて必ず小さい。すなわち、従来の半導体装
置では、面積の広い平板状の金属パターンに対して小さ
な突起状のバンプを押圧することによって接続を行って
いる。
プと基板との間に樹脂を満たしてから、熱を加えて押さ
えても良いし、又は同じく樹脂の代わりに熱硬化性樹脂
フィルムを両者間に敷いてから、熱を加えて押さえても
良い。また、バンプの形状にも特にこだわりはない。
来の半導体装置及びその製造方法では、チップを押圧し
て固定してもバンプの下で金属パターンが丸く窪んだ形
になるだけであり、接続状態は必ずしも満足できる状態
ではない。したがって、このままチップと基板との間に
熱硬化性樹脂を介して固定しても、後の実装工程で熱を
加える必要があり、その際、それぞれの材料間の熱膨張
係数の違いによるストレス歪みの影響によって、バンプ
と金属パターンとの接続が不十分となるおそれがあると
いう問題点を有している。
導体装置70においては、プリント配線基板74に搭載
されたベアチップ71を、その後に、固定治具等により
固定しないでプリント配線基板74に熱を加えると、ベ
アチップ71とプリント配線基板74との間にある硬化
した熱硬化性樹脂76が熱膨張することによってベアチ
ップ71の金バンプ73とプリント配線基板74のプリ
ント基板パッド75とは容易にオープン状態となる。つ
まり、上記の熱硬化性樹脂76の熱膨張に対しての抗力
は金バンプ73とプリント配線基板74との平面的な接
触抵抗のみであるため、この熱膨張に抗し切れずに金バ
ンプ73とプリント基板パッド75とは剥がれた状態と
なる。
却して行くことによって、再度、金バンプ73とプリン
ト基板パッド75とは固着されることになるが、元の位
置では固着されない。この結果、金バンプ73とプリン
ト基板パッド75との固着は、初期における固着強度よ
りも劣るとともに、電気的接続も不十分なものとなり易
い。
数が大きいので、冷却時の収縮により、プリント基板パ
ッド75と金バンプ73との間の位置関係が、上下方向
つまり厚さ方向及び横方向つまり平面方向で相対的にず
れる。そして、熱を加え終わって冷却して行くと、熱硬
化性樹脂76やプリント基板パッド75が収縮するので
上記位置関係は元に戻ろうとするものの、初期の位置に
は必ずしも戻らない。
ド75と金バンプ73とが断線するおそれがある。
たものであって、その目的は、バンプと金属パターンと
の間の電気的接続を、確実に行い得る半導体装置及びそ
の製造方法を提供することにある。
上記課題を解決するために、電極部を形成した半導体チ
ップが各電極部にて各バンプによって基板上の金属パタ
ーンにフリップチップ実装されているとともに、上記半
導体チップと基板とは樹脂にて固着されている半導体装
置において、上記各バンプが金属パターンの外側をも覆
うようにこの金属パターンと基板との両方に接合されて
いることで、上記金属パターンにおける各バンプへの接
触面内には段差部が形成されているとともに、上記各バ
ンプは上記金属パターンの段差部における側面にも接合
部分を有していることを特徴としている。
部を形成した半導体チップが各電極部にて各バンプによ
って基板上の金属パターンにフリップチップ実装されて
いるとともに、上記半導体チップと基板とは樹脂にて固
着されている。
は平面状の金属パターンに対して押圧接合されているだ
けであり、フリップチップ実装した後に、後の工程で熱
を加えた場合に、樹脂が軟化することによってバンプと
金属パターンとの接続面が初期に対して移動し、その結
果、バンプと金属パターンとの電気的接続が不十分とな
るおそれがあった。
ターンにおける各バンプへの接触面内には段差部が形成
されているとともに、上記各バンプは上記金属パターン
の段差部における側面にも接合部分を有している。
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの段差部における側
面にて横方向の移動が規制される。
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
るために、電極部を形成した半導体チップが各電極部に
て各バンプによって基板上の金属パターンにフリップチ
ップ実装されているとともに、上記半導体チップと基板
とは樹脂にて固着されている半導体装置において、上記
半導体チップ側から基板を見た場合に、上記バンプの基
板方向への全接触面積に対して、上記バンプと金属パタ
ーンとの接触面積の方が小さいことを特徴としている。
ターンの方がバンプよりも大きく形成されていた。
プ側から基板を見た場合に、上記バンプの基板方向への
全接触面積に対して、上記バンプと金属パターンとの接
触面積の方が小さい。つまり、従来とは、逆に、金属パ
ターンの方がバンプよりも小さい。
うにして、この金属パターンと基板との両方に接合され
る。また、これによって、バンプは金属パターンの側面
にも接合部分を有することになる。
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの側面にて横方向の
移動が規制される。
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
りも柔らかい材料で形成されるので、本発明のように、
金属パターンの方がバンプよりも小さいことによって、
従来と同程度の押圧力に対してバンプの金属パターンへ
の食い込みが大きくなり、それだけ接続が良好となる。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンの先端形状が、中心に孔を有
する半円状に形成されていることを特徴としている。
いる金属パターンの先端形状が、中心に孔を有する半円
状に形成されている。
円形に形成されるバンプに沿うようにすることができ
る。また、金属パターンの側面にバンプの接合部分を確
保することができる。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンの形状が、各バンプとの接触
面を横切る長方形に形成されていることを特徴としてい
る。
いる金属パターンの形状が、各バンプとの接触面を横切
る長方形に形成されている。
横切る金属パターンをバンプにて覆うことができる。ま
た、金属パターンの側面にバンプの接合部分を確保する
ことができる。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンの形状が、各バンプとの接触
面内において多角形に形成されていることを特徴として
いる。
いる金属パターンの形状が、各バンプとの接触面内にお
いて多角形に形成されている。
対してその領域内で、多角形に形成された金属パターン
をバンプにて覆うことができる。また、金属パターンの
側面にバンプの接合部分を確保することができる。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンが、基板のスルーホール用の
ランドからなっていることを特徴としている。
いる金属パターンが、基板のスルーホール用のランドか
らなっている。
ールの技術及び材料をそのまま使用することができるの
で、コストの低減を図るとともに、スルーホールの段差
を利用してスルーホールとバンプとの間の電気的接続
を、確実に行い得る半導体装置を提供することができ
る。
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンが、基板のビアホール用のラ
ンドからなっていることを特徴としている。
いる金属パターンが、基板のビアホール用のランドから
なっている。
ルの技術及び材料をそのまま使用することができるの
で、コストの低減を図るとともに、ビアホールの段差を
利用してビアホールとバンプとの間の電気的接続を、確
実に行い得る半導体装置を提供することができる。
課題を解決するために、各電極部に各バンプをそれぞれ
付けた半導体チップを、基板上の金属パターンに押圧す
ることによってフリップチップ実装を行い、かつ上記半
導体チップと基板とを樹脂にて固着する半導体装置の製
造方法において、上記各バンプを、金属パターンの外側
をも覆うようにこの金属パターンと基板との両方に接合
することで、上記金属パターンにおける各バンプへの接
触面内に段差部を形成するとともに、上記各バンプを上
記金属パターンの段差部における側面にも接合させるこ
とを特徴としている。
るときには、各電極部に各バンプをそれぞれ付けた半導
体チップを、基板上の金属パターンに押圧することによ
ってフリップチップ実装を行い、かつ上記半導体チップ
と基板とを樹脂にて固着する。
は、金属パターンにおける各バンプへの接触面内に段差
部を形成するとともに、上記各バンプを上記金属パター
ンの段差部における側面にも接合させる。
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの段差部における側
面にて横方向の移動が規制される。
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができる。
題を解決するために、上記記載の半導体装置の製造方法
において、樹脂として異方性導電膜形状の樹脂を用いる
とともに、上記半導体チップと基板とを上記異方性導電
膜形状の樹脂にて固着する際には、各電極部に各バンプ
をそれぞれ付けた半導体チップを、上記異方性導電膜形
状の樹脂を介して基板に加熱押圧することを特徴として
いる。
電膜形状の樹脂を用いるとともに、上記半導体チップと
基板とを上記異方性導電膜形状の樹脂にて固着する際に
は、各電極部に各バンプをそれぞれ付けた半導体チップ
を、上記異方性導電膜形状の樹脂を介して基板に加熱押
圧する。
方性導電膜形状の樹脂にて固着する際に、異方性導電膜
形状の樹脂を用いた方が、一般的な樹脂を用いた場合よ
りも、熱膨張の問題に対して影響が少なくなる。
に、後の工程で熱を加えた場合において、樹脂が軟化す
ることによってバンプと金属パターンとの間に横方向の
力が作用するときに、そのバンプと金属パターンとの間
の横方向の力の作用が低減される。
にも、バンプと金属パターンとは確実に同じ位置にて変
形されることなく初期の接合状態を保持する。
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができる。
題を解決するために、上記記載の半導体装置の製造方法
において、超音波振動を利用して半導体チップの各バン
プと基板の金属パターンとを接合した後、上記半導体チ
ップと基板との間を樹脂封止することを特徴としてい
る。
て半導体チップの各バンプと基板の金属パターンとを接
合した後、上記半導体チップと基板との間を樹脂封止す
る。
合するときに、超音波振動を利用して接合するので、各
バンプと金属パターンとの接合が確実となる。
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができる。
一形態について図1及び図2に基づいて説明すれば、以
下の通りである。
示すように、各電極部2…を形成した半導体チップ1
と、プリント基板パッド(金属パターン)5…を形成し
たプリント配線基板(基板)4とが、上記各電極部2…
とプリント基板パッド5…との間に介在される各金バン
プ(バンプ)3…によってフリップチップ実装されてい
る。また、半導体チップ1とプリント配線基板4とは熱
硬化性樹脂(樹脂)6にて固着されている。
いて説明する。
に各電極部2…を形成する。また、これら各電極部2…
には各金バンプ3…をそれぞれ設ける。この金バンプ3
…は、ワイヤーボンド方式又は金メッキ方式にて突起状
又は半球状に形成される。なの、この金バンプ3…は後
述するプリント基板パッド5…よりも柔らかい材料から
なっているが、必ずしも金でなく、プリント基板パッド
5…よりも柔らかい例えば半田等の材料であっても良
い。
ングされたプリント基板パッド5…に熱硬化性樹脂6を
介在させ、上記金バンプ3…が形成された半導体チップ
1をプリント配線基板4にフェイスダウンして載せる。
そして、半導体チップ1に対して上側から熱と圧力とを
加え、半導体チップ1とプリント配線基板4との間に介
在されている熱硬化性樹脂6を硬化させる。
配線基板4にフリップチップ実装される。
に、半導体チップ1とプリント配線基板4との間に熱硬
化性樹脂6を使用するのは、金バンプ3…とプリント基
板パッド5…との接続だけでは力学的に強度が維持でき
ないので、熱硬化性樹脂6にて半導体チップ1とプリン
ト配線基板4との強度を確保するためである。
条件は、例えば、1バンプ当たり10〜150グラムで
ある。ただし、実験結果によれば、75グラム以上が望
ましい。
は、使う樹脂の種類にもよるが、例えば、190°Cを
5〜10秒間加えることが好ましい。
性樹脂フィルムを使用することが可能である。ここで、
特に、熱硬化性樹脂フィルムを使用する場合には、異方
性導電膜形状の樹脂としての異方導電性接着剤(以下、
「ACF(Anisotropic Conductive Film)」という)を
使用することが好ましい。
ものである。これによって、バンプ3…とプリント基板
パッド5…との間にACFを介在して押圧することによ
り、バンプ3…とプリント基板パッド5…との押圧方向
においては導電粒子を介して電気的接続が確保される一
方、プリント基板パッド5…の横方向では、樹脂によっ
て各プリント基板パッド5…間の絶縁性が保持されるも
のとなっている。
て、導電粒子の無い通常の樹脂に比べて、熱膨張の問題
点はやや改善される。つまり、ACFの方が導電粒子の
無い通常の樹脂に比べて、導電粒子が存在する分だけ、
熱膨張に関わる問題に対しては、より効果的であるため
である。
造方法においては、プリント配線基板4に形成されるプ
リント基板パッド5…には、上記各金バンプ3…の接触
面に貫通孔7…(段差部)が形成されている。すなわ
ち、この貫通孔7は、プリント基板パッド5における金
バンプ3の水平接触面内において、このプリント基板パ
ッド5…を貫通する孔として形成されている。
を形成したことによって、金バンプ3…がプリント基板
パッド5…に接合される際に、金バンプ3…は金にてな
っているためプリント基板パッド5…よりも柔らかく、
金バンプ3…がこの貫通孔7…に食い込む。その結果、
金バンプ3…が貫通孔7…の少なくとも側面7aに接合
されるものとなる。つまり、金バンプ3…がプリント基
板パッド5…の貫通孔7…という段差部分にて押圧され
ることによって金バンプ3…が変形し、これによって、
両者間の接続が確実なものとなる。
チップ実装した半導体装置10を次工程において熱を付
与しても金バンプ3…とプリント基板パッド5…との位
置がずれるということがない。
は、半導体チップ1をプリント基板パッド5…に実装し
た後の工程において、再度、温度上昇させる工程が存在
する。
と半導体チップ1との間で硬化させた熱硬化性樹脂6に
再度熱が加わると、この熱硬化性樹脂6が熱膨張し、半
導体チップ1とプリント配線基板4との隙間は熱硬化性
樹脂6の膨張係数分だけ広がり、金バンプ3…とプリン
ト基板パッド5…とが離れる。具体的には、温度加熱
は、通常では、上述のように、例えば、190°C、1
0秒間以下であるが、最高で280°Cまで温度上昇さ
れる場合があり、その場合には熱硬化性樹脂6は熱膨張
する。このとき、プリント配線基板4自体も熱膨張す
る。ただし、半導体チップ1の膨張は無視できる範囲で
ある。具体的には、線膨張係数で100倍以上の差があ
る。したがって、金バンプ3…とプリント基板パッド5
…との位置関係が、対向方向(厚さ方向)及び横方向
(平面方向)で相対的にずれる。そして、熱を加え終わ
って冷却していくと、熱硬化性樹脂6やプリント配線基
板4が収縮するので、上記の位置関係は戻ろうとするも
のの、従来では、初期の位置には必ず戻らない。
ド5…との接触抵抗を、温度に対して変化させたときの
変化状況を確認しているが、高温程抵抗は高く、低温程
抵抗は低い。ただし、従来構造の場合は、低温に戻した
ときに、以前よりもさらに高い抵抗値となる場合があ
る。これは断線しているためと考えられる。
ト基板パッド5…には、貫通孔7…が形成されており、
金バンプ3…はこの貫通孔7…に食い込んだ状態となっ
ている。
パッド5…とがこの金バンプ3…とプリント基板パッド
5…との対向方向に一時的に離れても、プリント基板パ
ッド5…の横方向に対しては金バンプ3…は貫通孔7…
に拘束されており、横移動しない。このため、この状態
にて温度が低下する際に、熱硬化性樹脂6がプリント配
線基板4と半導体チップ1との間の押圧応力に左右され
たとしても、貫通孔7…に存在する金バンプ13…及び
熱硬化性樹脂6はそのまま硬化するので、金バンプ3…
は最初に搭載されたプリント基板パッド5…の位置を保
持することができる。
ント基板パッド5…との接続状況を見ると、プリント基
板パッド5…の貫通孔7…における端部で金バンプ3…
が接合していると考えられる。より詳しくは、貫通孔7
…の側面7aでも金バンプ3…との接合があると考えら
れる、この側面接合の効果によって、半導体チップ1の
移動が抑制されていると考えられる。
うに、段差部は貫通孔7として形成されており、金バン
プ3…がプリント基板パッド5…に食い込んでかつこの
金バンプ3…がプリント配線基板4に接触するようにな
っているが、必ずしもこれに限らない。
段差を有する貫通しない穴として形成されていても良
い。すなわち、金バンプ3…がプリント基板パッド5…
に食い込んでかつこの金バンプ3…が穴の側面に少なく
とも接合されるようになっていれば良い。これによって
も、再度、温度上昇させた後常温に戻ったとときに、金
バンプ3…とプリント基板パッド5…との初期の接合位
置を保持することができる。
すように、金バンプ3…は、略円形に形成されており、
かつその金バンプ3…の略円形の直径は、平面形状にお
いてプリント基板パッド5…の直径よりも小さいものと
なっている。この点、後述する実施の形態2とは異なっ
ている。なお、このプリント基板パッド5…は、図示し
ないが、一端からプリント配線基板4の上面に沿って、
このプリント配線基板4の端部へその配線が延びてい
る。
プリント基板パッド5…は、略円形に形成されている
が、必ずしもこれに限らず、例えば、図2(b)に示す
ように、略四角形とすることが可能であるとともに、こ
のときには、貫通孔7…は、十字状に穿設することが可
能である。つまり、この貫通孔7…は貫通溝からなって
いる。なお、この場合にも、プリント基板パッド5…の
略四角形は、金バンプ3…の略円形よりも大きいものと
して形成する。
法では、フリップチップ実装工法により、プリント配線
基板4のチップ搭載ランドであるプリント基板パッド1
5…とバンプ接続端子を持った半導体チップ1をACF
又は導電性粒子を含まない樹脂を使用して固定する際、
プリント基板パッド15…の形状に特徴を持たせること
により、半導体チップ1の各電極部2…に形成した金バ
ンプ3…が、上記特徴的なパターン形状を持ったチップ
搭載ランドであるプリント基板パッド15…に食い込み
接続後の接続信頼性を維持、向上及び安定化するものと
なっている。
0及びその製造方法は、電極部2…を形成した半導体チ
ップ1が各電極部2…にて各金バンプ3…によってプリ
ント配線基板4上のプリント基板パッド5…にフリップ
チップ実装されているとともに、半導体チップ1とプリ
ント配線基板4とは熱硬化性樹脂6にて固着されてい
る。
は平面状の金属パターンに対して押圧接合されているだ
けであり、フリップチップ実装した後に、後の工程で熱
を加えた場合に、樹脂が軟化することによってバンプと
金属パターンとの接続面が初期に対して移動し、その結
果、バンプと金属パターンとの電気的接続が不十分とな
るおそれがあった。
は、金属パターンとしてのプリント基板パッド5…にお
ける各金バンプ3…への接触面内には貫通孔7…が形成
されているとともに、各金バンプ3…はプリント基板パ
ッド5…の貫通孔7…における側面7aにも接合部分を
有している。
後の工程で熱を加えた場合において、熱硬化性樹脂6が
軟化することによって金バンプ3…とプリント基板パッ
ド5…との間に横方向の力が作用しても、金バンプ3…
はプリント基板パッド5…の貫通孔7…における側面7
aにて横方向の移動が規制される。
にも、金バンプ3…はプリント基板パッド5…とは同じ
位置にて変形されることなく初期の接合状態を保持す
る。
パッド5…との間の電気的接続を、確実に行い得る半導
体装置10及びその製造方法を提供することができる。
は、各金バンプ3…と接触しているプリント基板パッド
5…の先端形状が、中心に貫通孔7…を有する半円状に
形成されている。
先端形状を円形に形成される金バンプ3…に沿うように
することができる。また、プリント基板パッド5…にお
ける貫通孔7…の側面7aに金バンプ3…の接合部分を
確保することができる。
パッド5…との間の電気的接続を、確実に行い得る半導
体装置10を提供することができる。
造方法では、熱硬化性樹脂6としてACFを用いるとと
もに、半導体チップ1とプリント配線基板4とを上記A
CFにて固着する際には、各電極部2…に各金バンプ3
…をそれぞれ付けた半導体チップ1を、上記ACFを介
してプリント配線基板4に加熱押圧する。
基板4とを上記ACFにて固着する際に、ACFを用い
た方が、一般的な樹脂を用いた場合よりも、熱膨張の問
題に対して影響が少なくなる。
に、後の工程で熱を加えた場合において、ACFからな
る熱硬化性樹脂6が軟化することによって金バンプ3…
とプリント基板パッド5…との間に横方向の力が作用す
るときに、その金バンプ3…とプリント基板パッド5…
との間の横方向の力の作用が低減される。
にも、金バンプ3…とプリント基板パッド5…とは確実
に同じ位置にて変形されることなく初期の接合状態を保
持する。
パッド5…との間の電気的接続を、確実に行い得る半導
体装置10の製造方法を提供することができる。
について図3ないし図5に基づいて説明すれば、以下の
通りである。なお、説明の便宜上、前記の実施の形態1
の図面に示した部材と同一の機能を有する部材について
は、同一の符号を付し、その説明を省略する。
徴点については、本実施の形態についても組み合わせて
適用し得るものとする。
…の大きさは、平面形状においてプリント基板パッド5
…よりも小さいものとなっていた。
は、図3(a)(b)に示すように、プリント配線基板
4を上方向から見た場合に、各金バンプ13…の大きさ
はプリント基板パッド15…よりも大きいものとなって
いる。
基板パッド15…には前記貫通孔7…は形成されておら
ず、プリント基板パッド15…の外側の側面15aが段
差部としての機能を有している。ただし、図3(c)に
示すように、このプリント基板パッド15にも、貫通孔
17を形成することが可能であり、これによって、プリ
ント基板パッド15…における金バンプ3…の接触領域
の内部においても、前記実施の形態1の段差部としての
貫通孔7…と同様の作用効果を得ることができる。
3…がプリント基板パッド15…の外側を覆うように食
い込んでおり、その結果、プリント基板パッド15…の
外側の側面15aに少なくとも金バンプ13…が接合さ
れたものとなっている。
ト基板パッド15…とが、再度の温度上昇により、金バ
ンプ13…とプリント基板パッド15…とがその対向方
向に一時的に離れても、金バンプ13…はプリント基板
パッド15…の横方向に対しては側面15aに拘束され
ており、横移動しない。このため、対向方向に一旦離れ
た状態から温度が低下する際に、熱硬化性樹脂6が半導
体チップ1とプリント配線基板4との押圧応力に左右さ
れても、金バンプ3…は側面15aによって横方向の移
動が拘束されているので、最初に搭載されたプリント基
板パッド15…の位置を保持することができる。
15…に押圧して接続する際、本実施の形態では、プリ
ント基板パッド15…の方が金バンプ3…よりも小さく
形成されている。
のプリント基板パッド15…に食い込み易い。
らかなように、金バンプ3…をプリント基板パッド15
…に押圧するときに、従来よりも低圧にて押圧すること
が可能となる。
15…は、円形状の先端を有しかつその先端の全体が金
バンプ13…に覆われた状態となっているが、必ずしも
これに限らず、例えば、図4に示すように、プリント基
板パッド16…が細長い長方形に形成されかつその先端
が金バンプ13…から突出して状態となっていても良
い。勿論、その先端が金バンプ13…から突出していな
くても良い。
プリント基板パッド18…がL字状に形成され、プリン
ト基板パッド18…の概ね片方の側面18aのみが金バ
ンプ13…に接合されている状態であっても良い。ま
た、上記L字状に限らず、その他、一般的に、各金バン
プ3…との接触面内において多角形に形成されていれば
よい。これによって、段差部ができるので、段差部の側
面に接合部分を設けることができる。
0では、半導体チップ1側からプリント配線基板4を見
た場合に、金バンプ13…のプリント配線基板4方向へ
の全接触面積に対して、金バンプ13…とプリント基板
パッド15…との接触面積の方が小さい。
ト基板パッド15…の方が金バンプ13…よりも大きく
形成されていた。
は、逆に、プリント基板パッド15…の方が金バンプ1
3…よりも小さい。
パッド15…を覆うようにして、このプリント基板パッ
ド15…とプリント配線基板4との両方に接合される。
また、これによって、金バンプ13…はプリント基板パ
ッド15…の側面15aにも接合部分を有することにな
る。
後の工程で熱を加えた場合において、熱硬化性樹脂6が
軟化することによって金バンプ13…とプリント基板パ
ッド15…との間に横方向の力が作用しても、金バンプ
13…はプリント基板パッド15…の側面15aにて横
方向の移動が規制される。
にも、金バンプ13…とプリント基板パッド15…とは
同じ位置にて変形されることなく初期の接合状態を保持
する。
ト基板パッド15…よりも柔らかい材料で形成されるの
で、本実施の形態のように、プリント基板パッド15…
の方が金バンプ13…よりも小さいことによって、従来
と同程度の押圧力に対して金バンプ13…のプリント基
板パッド15…への食い込みが大きくなり、それだけ接
続が良好となる。
板パッド15…との間の電気的接続を、確実に行い得る
半導体装置20を提供することができる。
は、各金バンプ13…と接触しているプリント基板パッ
ド15…の先端形状が、中心に貫通孔17を有する半円
状に形成されている。
13…に沿うように、プリント基板パッド15…を金バ
ンプ13…にて覆うことができる。また、プリント基板
パッド15…の側面つまり貫通孔17の側面にて金バン
プ13…の接合部分を確保することができる。
板パッド15…との間の電気的接続を、確実に行い得る
半導体装置20を提供することができる。
は、各金バンプ13…と接触しているプリント基板パッ
ド16…の形状が、各金バンプ13…との接触面を横切
る長方形に形成することが可能となっている。
13…を横切るプリント基板パッド16…を金バンプ1
3…にて覆うことができる。また、プリント基板パッド
16…の側面に金バンプ13…の接合部分を確保するこ
とができる。
板パッド16…との間の電気的接続を、確実に行い得る
半導体装置20を提供することができる。
は、各金バンプ13…と接触しているプリント基板パッ
ド18…の形状が、各金バンプ13…との接触面内にお
いて多角形に形成されている。
13…に対してその領域内で、多角形に形成されたプリ
ント基板パッド18…を金バンプ13…にて覆うことが
できる。また、プリント基板パッド18…の側面に金バ
ンプ13…の接合部分を確保することができる。
板パッド18…との間の電気的接続を、確実に行い得る
半導体装置20を提供することができる。
されるものではなく、本発明の範囲内で種々の変更が可
能である。例えば、上記実施の形態では、各電極部2…
を形成した半導体チップ1と、プリント基板パッド15
…を形成したプリント配線基板4とは単に押圧によって
フリップチップ実装されたものとなっている。
金バンプ3…はプリント基板パッド15…に接合する際
に、超音波を用いることが可能である。所謂、超音波溶
着工法である。
ッド15…との接続をより安定なものにするために、超
音波にて固定する。具体的には、金バンプ3…に一定の
加圧と同時に超音波振動を加えると、金バンプ3…は高
温下と同様の塑性流動を生じる。このため、金バンプ3
…とプリント基板パッド15…との両金属界面の酸化膜
が破壊され、新生面の接触による接合が生じる。したが
って、接合が確実に行われる。
の接続状態であれば、大きな効果が期待できる。したが
って、金バンプ3…とプリント基板パッド15…との接
触部は、尖った突起形状となるようにプリント基板パッ
ド15…を形成しておくことが好ましい。
の接触領域内において、プリント基板パッド15…が金
バンプ3…よりも小さく形成されている。このため、従
来に比べて構造的にも接触部が小さいので、超音波パワ
ーが集中するという超音波の効果をより一層活かすこと
ができる。すなわち、金バンプ3…とプリント基板パッ
ド15…との関係は、プリント基板パッド15…が金バ
ンプ3…への突起パターンの関係となり、金バンプ3…
と従来の平坦なプリント基板パッドとの関係よりも接触
面積が減少し、低圧力、低パワーにて容易に超音波溶着
することができる。
音波振動を利用して、金バンプ3…とプリント基板パッ
ド5…とを接続することは可能であり、超音波振動を利
用した方が、確実な接合が得られる。
プ3…の接続が終わった時点で、樹脂にて封止するのが
好ましい。
た時点で樹脂にて封止するのは、樹脂にて封止した後に
超音波を使用したのでは、樹脂の硬化を妨げられ、金バ
ンプ3…とプリント基板パッド15…との横ずれを促進
することにもなるため、悪影響となるためである。
0の製造方法では、超音波振動を利用して半導体チップ
1の各金バンプ13…とプリント配線基板4のプリント
基板パッド15…とを接合した後、半導体チップ1とプ
リント配線基板4との間を樹脂封止する。
板パッド15…とを接合するときに、超音波振動を利用
して接合するので、各金バンプ13…とプリント基板パ
ッド15…との接合が確実となる。
板パッド15…との間の電気的接続を、確実に行い得る
半導体装置20の製造方法を提供することができる。
について図6及び図7に基づいて説明すれば、以下の通
りである。なお、説明の便宜上、前記の実施の形態1及
び実施の形態2の図面に示した部材と同一の機能を有す
る部材については、同一の符号を付し、その説明を省略
する。また、前記実施の形態1及び実施の形態2で述べ
た各種の特徴点については、本実施の形態についても組
み合わせて適用し得るものとする。
に示すように、プリント配線基板4にスルーホール31
…が形成されている。なお、同図のプリント配線基板4
は、単層であるが、多層にして、上から下まで貫通した
孔を設けたスルーホール31…であっても良い。
リント配線基板4の裏面から外部装置へ出力するように
なっている。
では、プリント配線基板4にビアホール41…が形成さ
れている。また、プリント配線基板4の下部には、別の
プリント配線基板44が形成されるとともに、プリント
配線基板44には、プリント基板パッド45…が設けら
れている。したがって、この半導体装置40では、プリ
ント配線基板4とプリント配線基板44との所謂ビルド
アップ多層プリント配線基板となっている。すなわち、
上記のビアホール41…は、多層の各プリント配線基板
の配線を接続するビアのためのホールである。なお、こ
のスルーホール31…とビアホール41…との違いは、
スルーホール31…が上から下までの貫通孔であるのに
対して、ビアホール41…の場合は、多層配線基板にお
いて少なくとも一層に孔が貫通しているが、全ての層に
ついては貫通していないものをいう。
ホール41…が形成されている場合にも、同図に示すよ
うに、金バンプ33・43…をこのスルーホール31…
又はビアホール41…における孔の内部にまで注入する
ことによって、金バンプ33・43…がスルーホール3
1…又はビアホール41…の側面31a・41aに拘束
される。
低下する際に、熱硬化性樹脂6が半導体チップ1とプリ
ント配線基板4との押圧応力に左右されても、金バンプ
33・43…は、スルーホール31…又はビアホール4
1…の側面31a・41aに拘束されているので、最初
に搭載されたスルーホール31…又はビアホール41…
位置を保持することができる。
ビアホール41…を有するプリント配線基板4を、金バ
ンプ33・43…との接合に使用する場合には、従来か
らあるスルーホール31…又はビアホール41…の技術
をそのまま採用できるので、特別に設計し直すことがな
く、その結果、設計上からも材料面からも効果的であ
り、トータルでのコストを削減することが可能となる。
0では、各金バンプ33と接触している金属パターン
が、プリント配線基板4のスルーホール用のランド、つ
まりスルーホール31…からなっている。
ているスルーホール31…の技術及び材料をそのまま使
用することができるので、コストの低減を図るととも
に、スルーホール31…の段差を利用してスルーホール
31…と金バンプ33との間の電気的接続を、確実に行
い得る半導体装置30を提供することができる。
は、各金バンプ43…と接触している金属パターンが、
プリント配線基板4のビアホール用のランドつまりビア
ホール41…からなっている。
ているビアホール41…の技術及び材料をそのまま使用
することができるので、コストの低減を図るとともに、
ビアホール41…の段差を利用してビアホール41…と
金バンプ43との間の電気的接続を、確実に行い得る半
導体装置40を提供することができる。
体装置20について、金バンプ13…の押圧接続に関し
て、圧力を変えて実験した結果についてを従来構造の場
合も含めて示す。
プ1に形成した金バンプ13…よりもプリント基板パッ
ド15…の方が面積的に小さい場合において、一定温度
に昇温した状態で、半導体チップ1の上面から0.49
N/バンプ(50gf/バンプ)、0.98N/バンプ
(100gf/バンプ)、2.94N/バンプ(300
gf/バンプ)の各接続圧力をかけることによって、金
バンプ13…がプリント基板パッド15…に対して凹み
深さがどのようになるかについて検討した。
た後、金バンプ13…をプリント基板パッド15…から
剥がし、プリント基板パッド15…に形成された凹みの
深さdを測定した。
金バンプ3…をプリント配線基板4から剥がした後の状
態は、金バンプ3…にプリント基板パッド15…の形が
残る状態で凹んだ状態となっていた。
に示すように、金バンプ13…の直径を80μmとし、
プリント基板パッド15…の幅を20μmとした半導体
装置20において、接続圧力を1.47N/バンプ(1
50gf/バンプ)以上かけたときには、同図に示すよ
うに、金バンプ13…の凹部についてプリント基板パッ
ド15…との間に楔状の割れ溝16が発生することがわ
かった。
5…と金バンプ13…とのサイズによって変わると思わ
れるが、ある値以上の押圧で割れ溝16が生じることが
分かっている。
の信頼性で問題が生じるか否かに関しては、確認はして
いないが、実用上は今のところ特に問題はない。
0(a)(b)に示すように、半導体チップ71に形成
した金バンプ73…よりもプリント基板パッド75…の
方が面積的に大きい従来の半導体装置70について、一
定温度に昇温した状態で、半導体チップ71の上面から
0.98N/バンプ(100gf/バンプ)、1.47
N/バンプ(150gf/バンプ)、2.94N/バン
プ(300gf/バンプ)の各接続圧力をかけることに
よって、金バンプ73…がプリント基板パッド75…に
対して凹み深さがどのようになるかについて検討した。
けた後、金バンプ73…をプリント基板パッド75…か
ら剥がし、プリント基板パッド75…に形成された凹み
の深さdを測定した。
金バンプ73…をプリント基板パッド75…から剥がし
た後の状態は、プリント基板パッド75は金バンプ73
の形が残る状態で凹んだ状態となっていた。
チップ1に形成する金バンプ13…よりもプリント基板
パッド15…の方を面積的に小さくする方が、小さい圧
力にて大きい凹みの深さdを得ることができることが確
認できた。
側面15aと金バンプ13…との係合について同じ接合
圧力に対して、金バンプ13…のプリント基板パッド1
5…への大きい沈み込みを得ることができ、その結果、
それだけ接続が良好であることを示すものと考えられ
る。
上記各バンプが金属パターンの外側をも覆うようにこの
金属パターンと基板との両方に接合されていることで、
金属パターンにおける各バンプへの接触面内には段差部
が形成されているとともに、上記各バンプは上記金属パ
ターンの段差部における側面にも接合部分を有している
ものである。
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの段差部における側
面にて横方向の移動が規制される。
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
導体チップ側から基板を見た場合に、上記バンプの基板
方向への全接触面積に対して、上記バンプと金属パター
ンとの接触面積の方が小さいものである。
の方がバンプよりも小さいので、バンプが金属パターン
を覆うようにして、この金属パターンと基板との両方に
接合される。また、これによって、バンプは金属パター
ンの側面にも接合部分を有することになる。
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
りも柔らかい材料で形成されるので、本発明のように、
金属パターンの方がバンプよりも小さいことによって、
従来と同程度の押圧力に対してバンプの金属パターンへ
の食い込みが大きくなり、それだけ接続が良好となる。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
記記載の半導体装置において、各バンプと接触している
金属パターンの先端形状が、中心に孔を有する半円状に
形成されているものである。
に形成されるバンプに沿うようにすることができる。ま
た、金属パターンの側面にバンプの接合部分を確保する
ことができる。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
記記載の半導体装置において、各バンプと接触している
金属パターンの形状が、各バンプとの接触面を横切る長
方形に形成されているものである。
る金属パターンをバンプにて覆うことができる。また、
金属パターンの側面にバンプの接合部分を確保すること
ができる。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
記記載の半導体装置において、各バンプと接触している
金属パターンの形状が、各バンプとの接触面内において
多角形に形成されているものである。
てその領域内で、多角形に形成された金属パターンをバ
ンプにて覆うことができる。また、金属パターンの側面
にバンプの接合部分を確保することができる。
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
記記載の半導体装置において、各バンプと接触している
金属パターンが、基板のスルーホール用のランドからな
っているものである。
ールの技術及び材料をそのまま使用することができるの
で、コストの低減を図るとともに、スルーホールの段差
を利用してスルーホールとバンプとの間の電気的接続
を、確実に行い得る半導体装置を提供することができる
という効果を奏する。
記記載の半導体装置において、各バンプと接触している
金属パターンが、基板のビアホール用のランドからなっ
ているものである。
ルの技術及び材料をそのまま使用することができるの
で、コストの低減を図るとともに、ビアホールの段差を
利用してビアホールとバンプとの間の電気的接続を、確
実に行い得る半導体装置を提供することができるという
効果を奏する。
のように、上記各バンプを、金属パターンの外側をも覆
うようにこの金属パターンと基板との両方に接合するこ
とで、金属パターンにおける各バンプへの接触面内に段
差部を形成するとともに、上記各バンプを上記金属パタ
ーンの段差部における側面にも接合させる方法である。
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの段差部における側
面にて横方向の移動が規制される。
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができるという効果を奏する。
ように、上記記載の半導体装置の製造方法において、樹
脂として異方性導電膜形状の樹脂を用いるとともに、上
記半導体チップと基板とを上記異方性導電膜形状の樹脂
にて固着する際には、各電極部に各バンプをそれぞれ付
けた半導体チップを、上記異方性導電膜形状の樹脂を介
して基板に加熱押圧する方法である。
方性導電膜形状の樹脂にて固着する際に、異方性導電膜
形状の樹脂を用いた方が、一般的な樹脂を用いた場合よ
りも、熱膨張の問題に対して影響が少なくなる。
に、後の工程で熱を加えた場合において、樹脂が軟化す
ることによってバンプと金属パターンとの間に横方向の
力が作用するときに、そのバンプと金属パターンとの間
の横方向の力の作用が低減される。
にも、バンプと金属パターンとは確実に同じ位置にて変
形されることなく初期の接合状態を保持する。
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができるという効果を奏する。
ように、上記記載の半導体装置の製造方法において、超
音波振動を利用して半導体チップの各バンプと基板の金
属パターンとを接合した後、上記半導体チップと基板と
の間を樹脂封止する方法である。
合するときに、超音波振動を利用して接合するので、各
バンプと金属パターンとの接合が確実となる。
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができるという効果を奏する。
実施の一形態を示すものであり、半導体装置を示す断面
図である。
ドとの位置関係を示す平面図であり、(a)はプリント
基板パッドが貫通孔を有して円形に形成されるもの、
(b)は、プリント基板パッドが貫通溝を有して四角形
に形成されるものである。
他の実施の形態を示すものであり、(a)は半導体装置
を示す断面図、(b)は金バンプと貫通孔を有しないプ
リント基板パッドとの位置関係を示す平面図、(c)は
金バンプと貫通孔を有するプリント基板パッドとの位置
関係を示す平面図である。
金バンプとプリント基板パッドとの位置関係を示す平面
図である。
おけるさらに他の実施の形態を示すものであり、(a)
は半導体装置を示すものであり(b)におけるX−X線
にて切断した部分を含む断面図、(b)は金バンプとプ
リント基板パッドとの位置関係を示す平面図である。
さらに他の実施の形態を示すものであり、スルーホール
を有する半導体装置を示す断面図である。
さらに他の実施の形態を示すものであり、ビアホールを
有する半導体装置を示す断面図である。
て実験を行ったときの、実験状態の半導体装置を示す断
面図である。
て実験を行ったときの、他の実験状態の半導体装置を示
す断面図である。
は断面図、(b)は金バンプとプリント基板パッドとの
位置関係を示す平面図である。
Claims (10)
- 【請求項1】電極部を形成した半導体チップが各電極部
にて各バンプによって基板上の金属パターンにフリップ
チップ実装されているとともに、上記半導体チップと基
板とは樹脂にて固着されている半導体装置において、 上記各バンプが金属パターンの外側をも覆うようにこの
金属パターンと基板との両方に接合されていることで、
上記金属パターンにおける各バンプへの接触面内に段差
部が形成されているとともに、上記各バンプは上記金属
パターンの段差部における側面にも接合部分を有してい
ることを特徴とする半導体装置。 - 【請求項2】各バンプと接触している金属パターンの先
端形状が、中心に孔を有する半円状に形成されているこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項3】各バンプと接触している金属パターンの形
状が、各バンプとの接触面を横切る長方形に形成されて
いることを特徴とする請求項1記載の半導体装置。 - 【請求項4】各バンプと接触している金属パターンの形
状が、各バンプとの接触面内において多角形に形成され
ていることを特徴とする請求項1記載の半導体装置。 - 【請求項5】各バンプと接触している金属パターンが、
基板のスルーホール用のランドからなっていることを特
徴とする請求項1記載の半導体装置。 - 【請求項6】電極部を形成した半導体チップが各電極部
にて各バンプによって基板上の金属パターンにフリップ
チップ実装されているとともに、上記半導体チップと基
板とは樹脂にて固着されている半導体装置において、上
記金属パターンにおける各バンプへの接触面内には段差
部が形成されているとともに、上記各バンプは上記金属
パターンの段差部における側面にも接合部分を有してお
り、上記各バンプと接触している金属パターンが、基板
のビアホール用のランドからなっていることを特徴とす
る半導体装置。 - 【請求項7】電極部を形成した半導体チップが各電極部
にて各バンプによって基板上の金属パターンにフリップ
チップ実装されているとともに、上記半導体チップと基
板とは樹脂にて固着されている半導体装置において、上
記半導体チップ側から基板を見た場合に、上記バンプの
基板方向への全接触面積に対して、上記バンプと金属パ
ターンとの接触面積の方が小さく、各バンプと接触して
いる金属パターンが、基板のビアホール用のランドから
なっていることを特徴とする半導体装置。 - 【請求項8】各電極部に各バンプをそれぞれ付けた半導
体チップを、基板上の金属パターンに押圧することによ
ってフリップチップ実装を行い、かつ上記半導体チップ
と基板とを樹脂にて固着する半導体装置の製造方法にお
いて、上記各バンプを、金属パターンの外側をも覆うよ
うにこの金属パターンと基板との両方に接合すること
で、上記金属パターンにおける各バンプへの接触面内に
段差部を形成するとともに、上記各バンプを上記金属パ
ターンの段差部における側面にも接合させることを特徴
とする半導体装置の製造方法。 - 【請求項9】樹脂として異方性導電膜形状の樹脂を用い
るとともに、上記半導体チップと基板とを上記異方性導
電膜形状の樹脂にて固着する際には、各電極部に各バン
プをそれぞれ付けた半導体チップを、上記異方性導電膜
形状の樹脂を介して基板に加熱押圧することを特徴とす
る請求項8記載の半導体装置の製造方法。 - 【請求項10】超音波振動を利用して半導体チップの各
バンプと基板の金属パターンとを接合した後、上記半導
体チップと基板との間を樹脂封止することを特徴とする
請求項8記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000194780A JP3506233B2 (ja) | 2000-06-28 | 2000-06-28 | 半導体装置及びその製造方法 |
US09/886,035 US20020016022A1 (en) | 2000-06-28 | 2001-06-22 | Semiconductor device and manufacturing method thereof |
US10/293,441 US6887738B2 (en) | 2000-06-28 | 2002-11-14 | Method of making semiconductor device with flip chip mounting |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000194780A JP3506233B2 (ja) | 2000-06-28 | 2000-06-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002016101A JP2002016101A (ja) | 2002-01-18 |
JP3506233B2 true JP3506233B2 (ja) | 2004-03-15 |
Family
ID=18693549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000194780A Expired - Fee Related JP3506233B2 (ja) | 2000-06-28 | 2000-06-28 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20020016022A1 (ja) |
JP (1) | JP3506233B2 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4520052B2 (ja) * | 2001-01-17 | 2010-08-04 | パナソニック株式会社 | 半導体装置およびその製造方法 |
US6897566B2 (en) * | 2002-06-24 | 2005-05-24 | Ultra Tera Corporation | Encapsulated semiconductor package free of chip carrier |
US7659633B2 (en) | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
US8350384B2 (en) * | 2009-11-24 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
US20070105277A1 (en) | 2004-11-10 | 2007-05-10 | Stats Chippac Ltd. | Solder joint flip chip interconnection |
US9029196B2 (en) * | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
US8674500B2 (en) * | 2003-12-31 | 2014-03-18 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
WO2005048311A2 (en) | 2003-11-10 | 2005-05-26 | Chippac, Inc. | Bump-on-lead flip chip interconnection |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
FR2875995B1 (fr) * | 2004-09-24 | 2014-10-24 | Oberthur Card Syst Sa | Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport |
WO2006052763A2 (en) | 2004-11-04 | 2006-05-18 | Microchips, Inc. | Compression and cold weld sealing methods and devices |
JP4875844B2 (ja) * | 2004-11-25 | 2012-02-15 | ローム株式会社 | 半導体装置の製造方法 |
JP2006189484A (ja) * | 2004-12-28 | 2006-07-20 | Toshiba Matsushita Display Technology Co Ltd | 配線構造及び部品実装構造 |
JP4573657B2 (ja) * | 2005-01-27 | 2010-11-04 | パナソニック株式会社 | 半導体装置及びその製造方法 |
DE102005005749A1 (de) * | 2005-02-07 | 2006-08-17 | Infineon Technologies Ag | Halbleiterbauteil mit oberflächenmontierbaren Aussenkontakten und Verfahren zur Herstellung desselben |
WO2006105015A2 (en) * | 2005-03-25 | 2006-10-05 | Stats Chippac Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
JP4551255B2 (ja) | 2005-03-31 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7456493B2 (en) * | 2005-04-15 | 2008-11-25 | Alps Electric Co., Ltd. | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein |
CA2640646C (en) † | 2006-01-30 | 2011-07-26 | Nippon Steel Corporation | High strength hot-dip galvanized steel sheet and high strength hot-dip galvannealed steel sheet and methods of production and apparatuses for production of the same |
JP2007305799A (ja) * | 2006-05-11 | 2007-11-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007324386A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 半導体装置、およびその製造方法 |
RU2441298C2 (ru) * | 2006-06-26 | 2012-01-27 | Конинклейке Филипс Электроникс, Н.В. | Межсоединение методом перевернутого кристалла на основе сформированных соединений |
JP2009231597A (ja) * | 2008-03-24 | 2009-10-08 | Fujitsu Ltd | 電子装置 |
US8952529B2 (en) | 2011-11-22 | 2015-02-10 | Stats Chippac, Ltd. | Semiconductor device with conductive layer over substrate with vents to channel bump material and reduce interconnect voids |
US8816390B2 (en) * | 2012-01-30 | 2014-08-26 | Infineon Technologies Ag | System and method for an electronic package with a fail-open mechanism |
FR2996053A1 (fr) * | 2012-09-27 | 2014-03-28 | Commissariat Energie Atomique | Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede. |
WO2014064837A1 (ja) * | 2012-10-26 | 2014-05-01 | オリンパス株式会社 | 固体撮像装置、撮像装置および信号読み出し方法 |
FR3003688B1 (fr) | 2013-03-22 | 2016-07-01 | Commissariat Energie Atomique | Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion |
CN104080270A (zh) * | 2013-03-25 | 2014-10-01 | 飞思卡尔半导体公司 | 用于电路板的分离垫 |
TWI636533B (zh) | 2017-09-15 | 2018-09-21 | Industrial Technology Research Institute | 半導體封裝結構 |
KR20220000294A (ko) * | 2020-06-25 | 2022-01-03 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6223429B1 (en) | 1995-06-13 | 2001-05-01 | Hitachi Chemical Company, Ltd. | Method of production of semiconductor device |
JPH10189655A (ja) | 1996-12-20 | 1998-07-21 | Sony Corp | 配線基板、半導体装置及び電子部品の実装方法 |
JPH10233413A (ja) | 1997-02-21 | 1998-09-02 | Nec Kansai Ltd | 半導体装置およびその製造方法並びに配線基板 |
JPH10303252A (ja) | 1997-04-28 | 1998-11-13 | Nec Kansai Ltd | 半導体装置 |
JP3424526B2 (ja) | 1997-10-23 | 2003-07-07 | 松下電器産業株式会社 | 電子部品の実装方法 |
US6107109A (en) | 1997-12-18 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate |
JPH11204913A (ja) | 1998-01-09 | 1999-07-30 | Sony Corp | 回路基板及び実装方法並びにプリント配線板 |
JPH11233562A (ja) | 1998-02-13 | 1999-08-27 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置検査装置 |
JPH11284022A (ja) | 1998-03-31 | 1999-10-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3176580B2 (ja) * | 1998-04-09 | 2001-06-18 | 太陽誘電株式会社 | 電子部品の実装方法及び実装装置 |
JP2000036520A (ja) * | 1998-05-15 | 2000-02-02 | Nec Corp | フリップチップ実装方法及び装置 |
JPH11345302A (ja) | 1998-06-02 | 1999-12-14 | Toppan Printing Co Ltd | Icチップの実装方法、icモジュール、インレットおよびicカード |
-
2000
- 2000-06-28 JP JP2000194780A patent/JP3506233B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-22 US US09/886,035 patent/US20020016022A1/en not_active Abandoned
-
2002
- 2002-11-14 US US10/293,441 patent/US6887738B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020016022A1 (en) | 2002-02-07 |
US20030067084A1 (en) | 2003-04-10 |
JP2002016101A (ja) | 2002-01-18 |
US6887738B2 (en) | 2005-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3506233B2 (ja) | 半導体装置及びその製造方法 | |
JP4175197B2 (ja) | フリップチップ実装構造 | |
JP4610031B2 (ja) | フリップチップパッケージ用の応力減少 | |
US6070321A (en) | Solder disc connection | |
JPH10294423A (ja) | 半導体装置 | |
TW417232B (en) | Semiconductor device and process for producing the same | |
KR20020030116A (ko) | 반도체장치 및 그 제조방법 | |
KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
JP4492233B2 (ja) | 半導体チップの実装構造および半導体チップの実装方法 | |
JP3509507B2 (ja) | バンプ付電子部品の実装構造および実装方法 | |
JP3421548B2 (ja) | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 | |
KR100379823B1 (ko) | 반도체집적회로장치의제조방법 | |
JP2000022300A (ja) | 配線基板および電子ユニット | |
JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004247621A (ja) | 半導体装置およびその製造方法 | |
JP3489113B2 (ja) | 半導体装置 | |
KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
JP4030220B2 (ja) | 半導体チップの実装構造 | |
JP5065657B2 (ja) | 電子装置およびその製造方法 | |
JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
JP2001127102A (ja) | 半導体装置およびその製造方法 | |
JP4342577B2 (ja) | 半導体チップの実装構造 | |
JP4090906B2 (ja) | 半導体装置及びその製造方法 | |
TWI228305B (en) | Structure of stacked chip packaging structure and manufacture method of the same | |
KR100877264B1 (ko) | 저압 본딩용 전극을 구비한 반도체 디바이스 및 이를이용한 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |