JPH09153516A - 半導体装置及びｉｃチップの検査方法 - Google Patents
半導体装置及びｉｃチップの検査方法Info
- Publication number
- JPH09153516A JPH09153516A JP7311793A JP31179395A JPH09153516A JP H09153516 A JPH09153516 A JP H09153516A JP 7311793 A JP7311793 A JP 7311793A JP 31179395 A JP31179395 A JP 31179395A JP H09153516 A JPH09153516 A JP H09153516A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- metal
- anisotropic conductive
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 ＩＣチップを容易に検査する方法と、検査後
の良品をそのままパッケージ化することができる高密度
実装が可能な半導体装置を提供すること。 【構成】 その中心核が高分子核材であり表面に金属被
覆を有し、金属の更に外層に該金属膜よりも低融点の金
属膜を有するもの、または、中心核が金属核材で表面に
該金属核材よりも低融点の金属膜を有する導電粒子を絶
縁性接着剤樹脂中を分散させた異方導電フィルムを介し
て、絶縁性基板の表面に回路を形成した回路基板とＩＣ
チップとのを電気的に接続してなることを特徴とする半
導体装置。
の良品をそのままパッケージ化することができる高密度
実装が可能な半導体装置を提供すること。 【構成】 その中心核が高分子核材であり表面に金属被
覆を有し、金属の更に外層に該金属膜よりも低融点の金
属膜を有するもの、または、中心核が金属核材で表面に
該金属核材よりも低融点の金属膜を有する導電粒子を絶
縁性接着剤樹脂中を分散させた異方導電フィルムを介し
て、絶縁性基板の表面に回路を形成した回路基板とＩＣ
チップとのを電気的に接続してなることを特徴とする半
導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、異方導電フィルム
を用いた、半導体ＩＣチップの検査方法とＩＣチップを
搭載した半導体装置に関するものである。
を用いた、半導体ＩＣチップの検査方法とＩＣチップを
搭載した半導体装置に関するものである。
【０００２】
【従来の技術】最近の電子機器の小型化・薄型化に伴
い、ＩＣチップの電極とリードフレームをワイヤーボン
ディングで接続しエポキシ樹脂組成物で封止した一般の
半導体パッケージでは実装密度に限界が見えてきたた
め、ベアチップをそのまま各種基板に実装し実装密度の
向上を図る、いわゆるフリップチップ実装の検討が急速
に進み実用化されつつある。一般のパッケージでは、封
止樹脂で封止されパッケージ化された状態で良否判定検
査を行い、良品のみを他の電子部品が実装された基板に
実装するのが一般的である。これに対し、フリップチッ
プ実装の場合、一般的には、ＩＣチップの電極端子（ア
ルミパッド）の上に半田バンプを形成し、基板と半田融
着によって接続を行う。最近では、導電粒子を使った実
装も検討されている。しかしいずれの方法も、ウェハー
プロセスの安定したＩＣチップでは無検査で実装するこ
とも可能であるが、通常のベアチップでは、ＩＣチップ
の電極端子間のピッチが小さく、電極端子自体も微細な
ことから、ベアチップの状態で良否の判定を確認する検
査が非常に困難であり、方法も確立されていないのが現
状である。しかも、この場合には、他の全ての部品を実
装した後で基板全体の機能検査でしかチップの不良を発
見することができないため、チップ不良が発生した場合
にも、リペアして再度新しいチップを実装する工数がか
かると共に、リペア自体が非常に困難であるために、基
板ごと不良にしてしまわなければならないという欠点が
あった。
い、ＩＣチップの電極とリードフレームをワイヤーボン
ディングで接続しエポキシ樹脂組成物で封止した一般の
半導体パッケージでは実装密度に限界が見えてきたた
め、ベアチップをそのまま各種基板に実装し実装密度の
向上を図る、いわゆるフリップチップ実装の検討が急速
に進み実用化されつつある。一般のパッケージでは、封
止樹脂で封止されパッケージ化された状態で良否判定検
査を行い、良品のみを他の電子部品が実装された基板に
実装するのが一般的である。これに対し、フリップチッ
プ実装の場合、一般的には、ＩＣチップの電極端子（ア
ルミパッド）の上に半田バンプを形成し、基板と半田融
着によって接続を行う。最近では、導電粒子を使った実
装も検討されている。しかしいずれの方法も、ウェハー
プロセスの安定したＩＣチップでは無検査で実装するこ
とも可能であるが、通常のベアチップでは、ＩＣチップ
の電極端子間のピッチが小さく、電極端子自体も微細な
ことから、ベアチップの状態で良否の判定を確認する検
査が非常に困難であり、方法も確立されていないのが現
状である。しかも、この場合には、他の全ての部品を実
装した後で基板全体の機能検査でしかチップの不良を発
見することができないため、チップ不良が発生した場合
にも、リペアして再度新しいチップを実装する工数がか
かると共に、リペア自体が非常に困難であるために、基
板ごと不良にしてしまわなければならないという欠点が
あった。
【０００３】
【発明が解決しようとする課題】本発明は、このような
従来の欠点に鑑みて種々の検討の結果なされたものであ
り、その目的とするところは、ＩＣチップを容易に検査
する方法と、検査後の良品をそのままパッケージ化する
ことができる高密度実装が可能な半導体装置を提供する
ことにある。
従来の欠点に鑑みて種々の検討の結果なされたものであ
り、その目的とするところは、ＩＣチップを容易に検査
する方法と、検査後の良品をそのままパッケージ化する
ことができる高密度実装が可能な半導体装置を提供する
ことにある。
【０００４】
【課題を解決するための手段】すなわち、本発明は、絶
縁性接着剤樹脂中に導電性粒子を分散させた異方導電フ
ィルムを介して、絶縁性フィルムの表面に回路を形成し
た回路基板とＩＣチップとを電気的に接続してなること
を特徴とする半導体装置、及び該異方導電フィルムを用
いて、ＩＣチップを該回路基板に電気的に接続すること
により良否判定を行うこと特徴とするＩＣチップの検査
方法に関するものである。
縁性接着剤樹脂中に導電性粒子を分散させた異方導電フ
ィルムを介して、絶縁性フィルムの表面に回路を形成し
た回路基板とＩＣチップとを電気的に接続してなること
を特徴とする半導体装置、及び該異方導電フィルムを用
いて、ＩＣチップを該回路基板に電気的に接続すること
により良否判定を行うこと特徴とするＩＣチップの検査
方法に関するものである。
【０００５】以下、図面により本発明を詳細に説明す
る。図１は、本発明によるＩＣチップと回路基板を接続
する工程を説明するための模式断面図であり、図２は、
本発明による半導体装置を示す断面模式図であり、図３
は、本発明における異方導電フィルムに用いられる導電
性粒子の断面模式図である。
る。図１は、本発明によるＩＣチップと回路基板を接続
する工程を説明するための模式断面図であり、図２は、
本発明による半導体装置を示す断面模式図であり、図３
は、本発明における異方導電フィルムに用いられる導電
性粒子の断面模式図である。
【０００６】本発明では、異方導電フィルムを用いるこ
とにより、ＩＣチップの検査を容易に行えることが一つ
の特徴である。図１に示すように、絶縁性接着剤樹脂
（４）中に導電性粒子（３）を分散させた異方導電フィ
ルム（２）を加圧、あるいは加熱加圧することにより、
ＩＣチップ（１）の電極（１０）と回路基板（９）の電
極回路（６）を電気的に接続することにより、微細なピ
ッチで並んでいるＩＣチップの電極に直接測定用プロー
ブをあてることなく、回路基板側の電極端子を用いて容
易にＩＣチップの良否判定検査を行うことが可能とな
る。ここで、回路基板の下にクッションゴム（７）をお
き、これを上下間で固定すれば、より確実に安定した接
続が得られるようになる。
とにより、ＩＣチップの検査を容易に行えることが一つ
の特徴である。図１に示すように、絶縁性接着剤樹脂
（４）中に導電性粒子（３）を分散させた異方導電フィ
ルム（２）を加圧、あるいは加熱加圧することにより、
ＩＣチップ（１）の電極（１０）と回路基板（９）の電
極回路（６）を電気的に接続することにより、微細なピ
ッチで並んでいるＩＣチップの電極に直接測定用プロー
ブをあてることなく、回路基板側の電極端子を用いて容
易にＩＣチップの良否判定検査を行うことが可能とな
る。ここで、回路基板の下にクッションゴム（７）をお
き、これを上下間で固定すれば、より確実に安定した接
続が得られるようになる。
【０００７】また、ここで使用する異方導電フィルム
は、異方導電フィルムを構成する接着剤樹脂から導電性
粒子の頭をのぞくようにすることにより、より低圧・低
温での加圧、あるいは加圧加熱により容易かつチップを
破損することなく安全にＩＣチップの良否判定を行うこ
とが可能となる。この構成により、ＩＣチップの電極端
子にバンプが形成されていない場合にも、安定した接続
を得ることができるようになる。ＩＣチップが不良の場
合には、検査時の加圧あるいは加熱の条件を選択するこ
とにより、異方導電フィルムの接着剤樹脂は、接続を取
るためだけの仮固定状態とすることができ、容易にＩＣ
チップを回路基板から取り除くことが可能となり、残っ
た樹脂も溶剤等で容易に除去することが可能である。一
方、ＩＣチップが良品の場合、ＩＣチップ検査後、より
高圧・高温で異方導電フィルムの接着剤樹脂を硬化させ
ることにより、そのまま基板にＩＣチップを実装するこ
とができる。このとき、基板を通常のＰＣＢ（プリント
配線板）やＦＰＣ（フレキシブル回路基板）、ＴＣＰ
（テープキャリアパッケージ）などの形態にしておくこ
とにより、図２に示すように、エポキシ樹脂などの封止
樹脂（８）で封止し、実装面積の小さいパッケージにす
ることが可能となる。
は、異方導電フィルムを構成する接着剤樹脂から導電性
粒子の頭をのぞくようにすることにより、より低圧・低
温での加圧、あるいは加圧加熱により容易かつチップを
破損することなく安全にＩＣチップの良否判定を行うこ
とが可能となる。この構成により、ＩＣチップの電極端
子にバンプが形成されていない場合にも、安定した接続
を得ることができるようになる。ＩＣチップが不良の場
合には、検査時の加圧あるいは加熱の条件を選択するこ
とにより、異方導電フィルムの接着剤樹脂は、接続を取
るためだけの仮固定状態とすることができ、容易にＩＣ
チップを回路基板から取り除くことが可能となり、残っ
た樹脂も溶剤等で容易に除去することが可能である。一
方、ＩＣチップが良品の場合、ＩＣチップ検査後、より
高圧・高温で異方導電フィルムの接着剤樹脂を硬化させ
ることにより、そのまま基板にＩＣチップを実装するこ
とができる。このとき、基板を通常のＰＣＢ（プリント
配線板）やＦＰＣ（フレキシブル回路基板）、ＴＣＰ
（テープキャリアパッケージ）などの形態にしておくこ
とにより、図２に示すように、エポキシ樹脂などの封止
樹脂（８）で封止し、実装面積の小さいパッケージにす
ることが可能となる。
【０００８】ここで使用する異方導電フィルム（２）
は、図３に示すように、高分子核材（１１）の表面に金
属被覆（１２）を施した粒子の表面に、さらに低融点の
金属膜（１３）を被覆した粒子が絶縁性接着剤に分散さ
れたもの、あるいは、中心核が金属核材（１４）で表面
に該金属核材よりも低融点の金属膜（１３）を有するも
のを用いれば、更に信頼性の高い接続が可能となる。一
般的に、異方導電フィルムに含まれている導電粒子に
は、金属粒子や高分子核材に金属被覆を施したものが用
いられている。
は、図３に示すように、高分子核材（１１）の表面に金
属被覆（１２）を施した粒子の表面に、さらに低融点の
金属膜（１３）を被覆した粒子が絶縁性接着剤に分散さ
れたもの、あるいは、中心核が金属核材（１４）で表面
に該金属核材よりも低融点の金属膜（１３）を有するも
のを用いれば、更に信頼性の高い接続が可能となる。一
般的に、異方導電フィルムに含まれている導電粒子に
は、金属粒子や高分子核材に金属被覆を施したものが用
いられている。
【０００９】金属粒子の場合、半田粒子などの柔らかい
ものが用いられる場合が多く、相対する回路端子間の間
隔ばらつきを吸収して回路端子間の接触面積を大きくと
ることができ、安定した導通性が得られるという長所が
あった。また、接続温度を金属粒子の溶融温度よりも高
くすることにより、導電粒子と電極端子の接続を強固に
することが可能となり、より接続信頼性を高めることが
できるものであった。しかしながら、反面、微細な回路
同士の接続をするために導電粒子の粒度分布を揃え隣接
端子間の電気的短絡を防ぐことが困難であり、金属粒子
を溶融させると端子間短絡が発生したり、高温高湿度放
置試験や高温放置試験などの処理を施した場合に金属粒
子の酸化などの変化が生じ接続が不安定になるなどの問
題があった。
ものが用いられる場合が多く、相対する回路端子間の間
隔ばらつきを吸収して回路端子間の接触面積を大きくと
ることができ、安定した導通性が得られるという長所が
あった。また、接続温度を金属粒子の溶融温度よりも高
くすることにより、導電粒子と電極端子の接続を強固に
することが可能となり、より接続信頼性を高めることが
できるものであった。しかしながら、反面、微細な回路
同士の接続をするために導電粒子の粒度分布を揃え隣接
端子間の電気的短絡を防ぐことが困難であり、金属粒子
を溶融させると端子間短絡が発生したり、高温高湿度放
置試験や高温放置試験などの処理を施した場合に金属粒
子の酸化などの変化が生じ接続が不安定になるなどの問
題があった。
【００１０】これに対し、高分子核材に金属被覆を施し
た粒子の場合、作製方法によっては高分子核材粒子の粒
度分布を極めてシャープにできるため、微細な回路接続
にも対応でき、さらに、金被覆が用いられる場合が多い
こともあり、前述のような長期環境処理による粒子表面
の酸化などの変化は少ないという長所があった。しかし
ながら、反面、電極端子と導電粒子の接触は機械的な接
触だけであるため、周辺の接着剤樹脂が長期環境試験の
湿度や温度によって劣化し、導電粒子と電極端子の接触
が不安定になるという欠点もあった。また、相対する回
路端子間の間隔ばらつきが大きい場合には、接続直後で
も導電粒子の端子への接触が不安定になり、安定した接
続性が得られないという問題もあった。
た粒子の場合、作製方法によっては高分子核材粒子の粒
度分布を極めてシャープにできるため、微細な回路接続
にも対応でき、さらに、金被覆が用いられる場合が多い
こともあり、前述のような長期環境処理による粒子表面
の酸化などの変化は少ないという長所があった。しかし
ながら、反面、電極端子と導電粒子の接触は機械的な接
触だけであるため、周辺の接着剤樹脂が長期環境試験の
湿度や温度によって劣化し、導電粒子と電極端子の接触
が不安定になるという欠点もあった。また、相対する回
路端子間の間隔ばらつきが大きい場合には、接続直後で
も導電粒子の端子への接触が不安定になり、安定した接
続性が得られないという問題もあった。
【００１１】このような問題に対し、本発明による図３
に示すような導電粒子を適用することにより、加熱加圧
により導電性粒子の最外層の低融点金属膜（１３）が溶
融し、ＩＣチップの電極（１０）と回路基板の電極回路
（６）を導電粒子を介して強固に接続することができ、
上下間の安定した電気的接続を得ることが可能となる。
に示すような導電粒子を適用することにより、加熱加圧
により導電性粒子の最外層の低融点金属膜（１３）が溶
融し、ＩＣチップの電極（１０）と回路基板の電極回路
（６）を導電粒子を介して強固に接続することができ、
上下間の安定した電気的接続を得ることが可能となる。
【００１２】ここで用いられる高分子核材（１１）は特
に組成など制限はなく、例えば、エポキシ樹脂、ウレタ
ン樹脂、メラミン樹脂、フェノール樹脂、アクリル樹
脂、ポリエステル樹脂、スチレン樹脂、スチレンブタジ
エン共重合体等のポリマー中から１種あるいは２種以上
組み合わせて使用すれば良い。いずれの粒子でも、接続
する被着体にあわせ、最適な粒子径・粒度分布・配合量
を選択した方がよいことは言うまでもない。例えば、一
般的には、粒子径は０．５〜５０μｍ程度で、特に０．
２ｍｍピッチ程度以下のファインピッチ回路の接続にお
いては、３〜１０μｍ程度が望ましい。もちろん、粒度
分布がシャープな方が好ましいことは言うまでもなく、
平均粒径±２０％以内であればなお好ましい。絶縁性接
着剤に対する配合量は、０．１〜１０体積％であるほう
が好ましい。これよりも粒子径が小さい場合や配合量が
少ない場合には接続面積が少なくなるため接続信頼性が
低下し、逆に粒子径が大きい場合や配合量が多い場合に
は隣接端子間の絶縁性が低下し短絡の発生にもつなが
る。
に組成など制限はなく、例えば、エポキシ樹脂、ウレタ
ン樹脂、メラミン樹脂、フェノール樹脂、アクリル樹
脂、ポリエステル樹脂、スチレン樹脂、スチレンブタジ
エン共重合体等のポリマー中から１種あるいは２種以上
組み合わせて使用すれば良い。いずれの粒子でも、接続
する被着体にあわせ、最適な粒子径・粒度分布・配合量
を選択した方がよいことは言うまでもない。例えば、一
般的には、粒子径は０．５〜５０μｍ程度で、特に０．
２ｍｍピッチ程度以下のファインピッチ回路の接続にお
いては、３〜１０μｍ程度が望ましい。もちろん、粒度
分布がシャープな方が好ましいことは言うまでもなく、
平均粒径±２０％以内であればなお好ましい。絶縁性接
着剤に対する配合量は、０．１〜１０体積％であるほう
が好ましい。これよりも粒子径が小さい場合や配合量が
少ない場合には接続面積が少なくなるため接続信頼性が
低下し、逆に粒子径が大きい場合や配合量が多い場合に
は隣接端子間の絶縁性が低下し短絡の発生にもつなが
る。
【００１３】本発明で用いられる、表面の金属被覆（１
２）は、最外層の金属膜（１３）よりも融点が高いもの
であれば、特にその種類を制限するものではない。組成
としては従来よりこの分野において使用されている、例
えば、金、銀、銅、亜鉛、すず、鉛、インジウム、パラ
ジウム、ニッケルなどが挙げられ、これらを１種あるい
は２種以上組み合わせてもよい。もちろん、この金属被
覆の選択には、中心核となる高分子核材との密着力など
を考慮して組合せた方がよいことはいうまでもない。ま
た、金属被覆の厚さには特に制限はないが、薄すぎると
導電性が不安定になり、厚すぎると粒子変形が困難にな
ったり凝集などが生じるため、０．０１〜１μm程度が
好ましい。無電解メッキなどにより均一に被覆されてい
る方が望ましいことはいうまでもない。
２）は、最外層の金属膜（１３）よりも融点が高いもの
であれば、特にその種類を制限するものではない。組成
としては従来よりこの分野において使用されている、例
えば、金、銀、銅、亜鉛、すず、鉛、インジウム、パラ
ジウム、ニッケルなどが挙げられ、これらを１種あるい
は２種以上組み合わせてもよい。もちろん、この金属被
覆の選択には、中心核となる高分子核材との密着力など
を考慮して組合せた方がよいことはいうまでもない。ま
た、金属被覆の厚さには特に制限はないが、薄すぎると
導電性が不安定になり、厚すぎると粒子変形が困難にな
ったり凝集などが生じるため、０．０１〜１μm程度が
好ましい。無電解メッキなどにより均一に被覆されてい
る方が望ましいことはいうまでもない。
【００１４】本発明に用いられる最外層の金属膜（１
３）は、高分子核材の表面に施された金属被覆よりも融
点が低いものであれば特にその組成に制限はないが、例
えば、銀、銅、亜鉛、すず、鉛、インジウム、パラジウ
ム、アルミニウム、ニッケルなどが挙げられ、これらを
組み合わせてもよい。もちろん、これらの金属膜の選択
には、金属膜や被着体の回路端子との密着力などを考慮
して組合せた方がよいことはいうまでもない。また、通
常のＩＣチップとＦＰＣとの接続の場合などでは、接続
時の被着体の熱膨張や接着剤樹脂の硬化を考慮して１２
０℃から２００℃程度の融点を持つものが好ましい。金
属膜の厚さには特に制限はないが、薄すぎると溶融した
場合に、電極端子側に溶融物がとられてしまい導電性が
不安定になり、逆に厚すぎると粒子変形が困難になった
り端子間ショートの恐れなどが生じるため、０．１〜５
μｍ程度が好ましい。また、無電解メッキなどにより均
一に被覆されている方が望ましいことはいうまでもな
い。
３）は、高分子核材の表面に施された金属被覆よりも融
点が低いものであれば特にその組成に制限はないが、例
えば、銀、銅、亜鉛、すず、鉛、インジウム、パラジウ
ム、アルミニウム、ニッケルなどが挙げられ、これらを
組み合わせてもよい。もちろん、これらの金属膜の選択
には、金属膜や被着体の回路端子との密着力などを考慮
して組合せた方がよいことはいうまでもない。また、通
常のＩＣチップとＦＰＣとの接続の場合などでは、接続
時の被着体の熱膨張や接着剤樹脂の硬化を考慮して１２
０℃から２００℃程度の融点を持つものが好ましい。金
属膜の厚さには特に制限はないが、薄すぎると溶融した
場合に、電極端子側に溶融物がとられてしまい導電性が
不安定になり、逆に厚すぎると粒子変形が困難になった
り端子間ショートの恐れなどが生じるため、０．１〜５
μｍ程度が好ましい。また、無電解メッキなどにより均
一に被覆されている方が望ましいことはいうまでもな
い。
【００１５】本発明で用いられる、金属核（１４）は、
外層の金属膜よりも融点が高いものであれば、特にその
種類を制限するものではない。組成としては従来よりこ
の分野において使用されている、例えば、金、銀、銅、
亜鉛、すず、鉛、インジウム、パラジウム、ニッケルな
どが挙げられ、これらを１種あるいは２種以上組み合わ
せてもよい。もちろん、この金属核の選択には、外層の
金属膜との密着力などを考慮して組合せた方がよいこと
はいうまでもない。また、金属核の粒度分布は、高分子
核材の場合と同様に、接続する被着体にあわせ、最適な
粒子径・粒度分布・配合量を選択した方がよいことは言
うまでもない。例えば、一般的には、粒子径は０．５〜
５０μｍ程度で、特に０．２ｍｍピッチ程度以下のファ
インピッチ回路の接続においては、３〜１０μｍ程度が
望ましい。もちろん、粒度分布がシャープな方が好まし
いことは言うまでもなく、平均粒径±２０％以内であれ
ばなお好ましい。絶縁性接着剤に対する配合量は、０．
１〜１０体積％であるほうが好ましい。これよりも粒子
径が小さい場合や配合量が少ない場合には接続面積が少
なくなるため接続信頼性が低下し、逆に粒子径が大きい
場合や配合量が多い場合には隣接端子間の絶縁性が低下
し短絡の発生にもつながる。
外層の金属膜よりも融点が高いものであれば、特にその
種類を制限するものではない。組成としては従来よりこ
の分野において使用されている、例えば、金、銀、銅、
亜鉛、すず、鉛、インジウム、パラジウム、ニッケルな
どが挙げられ、これらを１種あるいは２種以上組み合わ
せてもよい。もちろん、この金属核の選択には、外層の
金属膜との密着力などを考慮して組合せた方がよいこと
はいうまでもない。また、金属核の粒度分布は、高分子
核材の場合と同様に、接続する被着体にあわせ、最適な
粒子径・粒度分布・配合量を選択した方がよいことは言
うまでもない。例えば、一般的には、粒子径は０．５〜
５０μｍ程度で、特に０．２ｍｍピッチ程度以下のファ
インピッチ回路の接続においては、３〜１０μｍ程度が
望ましい。もちろん、粒度分布がシャープな方が好まし
いことは言うまでもなく、平均粒径±２０％以内であれ
ばなお好ましい。絶縁性接着剤に対する配合量は、０．
１〜１０体積％であるほうが好ましい。これよりも粒子
径が小さい場合や配合量が少ない場合には接続面積が少
なくなるため接続信頼性が低下し、逆に粒子径が大きい
場合や配合量が多い場合には隣接端子間の絶縁性が低下
し短絡の発生にもつながる。
【００１６】本発明に用いられる異方導電フィルムの接
着剤樹脂（４）は、絶縁性を示すものであれば、熱可塑
性、熱硬化性、光硬化性など特に制限はない。例えば、
スチレンブタジエン樹脂、スチレン樹脂、エチレン酢酸
ビニル樹脂、アクリルニトリルブタジエンゴム、シリコ
ーン樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹
脂、フェノール樹脂、アミド樹脂、エポキシメタクリレ
ート系をはじめとするアクリレート系樹脂などが挙げら
れ、必要に応じて２種以上の樹脂を組み合わせればよ
い。また、必要に応じて、粘着付与剤、架橋剤、老化防
止剤、カップリング剤等を併用してもよい。
着剤樹脂（４）は、絶縁性を示すものであれば、熱可塑
性、熱硬化性、光硬化性など特に制限はない。例えば、
スチレンブタジエン樹脂、スチレン樹脂、エチレン酢酸
ビニル樹脂、アクリルニトリルブタジエンゴム、シリコ
ーン樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹
脂、フェノール樹脂、アミド樹脂、エポキシメタクリレ
ート系をはじめとするアクリレート系樹脂などが挙げら
れ、必要に応じて２種以上の樹脂を組み合わせればよ
い。また、必要に応じて、粘着付与剤、架橋剤、老化防
止剤、カップリング剤等を併用してもよい。
【００１７】本発明に用いられる回路基板（９）は、表
面に導電性の回路を形成したものであれば特に限定する
ものではない。取り扱いの容易さ、検査後のパッケージ
化などの点からは、一般的な硬質のガラスエポキシ基板
や絶縁性のポリイミド基材などに銅箔で回路を形成した
ＦＰＣなどが望ましく、回路は基板の片面、あるいは両
面に形成してもよい。本発明におけるＩＣチップ（１）
は、特に限定するものではなく、シリコンウェハーにア
ルミ配線を形成した一般的なＩＣチップ全てに適用でき
るものである。チップの電極端子には、バンプがなくて
も特に問題はないが、接続の確実性を向上させるため
に、半田や金で形成され、高さの揃ったバンプがあった
方が望ましい。
面に導電性の回路を形成したものであれば特に限定する
ものではない。取り扱いの容易さ、検査後のパッケージ
化などの点からは、一般的な硬質のガラスエポキシ基板
や絶縁性のポリイミド基材などに銅箔で回路を形成した
ＦＰＣなどが望ましく、回路は基板の片面、あるいは両
面に形成してもよい。本発明におけるＩＣチップ（１）
は、特に限定するものではなく、シリコンウェハーにア
ルミ配線を形成した一般的なＩＣチップ全てに適用でき
るものである。チップの電極端子には、バンプがなくて
も特に問題はないが、接続の確実性を向上させるため
に、半田や金で形成され、高さの揃ったバンプがあった
方が望ましい。
【００１８】
【実施例】以下、本発明による実施例および従来方法に
よる比較例を示す。 《実施例１》エポキシ樹脂［エピコート１００７、油化
シェルエポキシ(株)製］５０重量部、ポリビニルブチラ
ール樹脂［ＢＨ−Ｓ、積水化学工業(株)製］１５重量
部、マイクロカプセル化イミダゾール誘導体エポキシ化
合物［ノバキュアＨＸ−３７４８、旭化成工業(株)製］
５０重量部を混合した接着剤に、スチレン樹脂を核材と
し、厚さ０．３μｍのニッケルをメッキし、さらに最外
層として半田（６３／３７＝すず／鉛）被覆を０．５μ
ｍ形成した、平均粒子径１５μｍの金属被覆粒子を２体
積％を分散させ、厚さ１５μｍの異方導電フィルムを作
製した。
よる比較例を示す。 《実施例１》エポキシ樹脂［エピコート１００７、油化
シェルエポキシ(株)製］５０重量部、ポリビニルブチラ
ール樹脂［ＢＨ−Ｓ、積水化学工業(株)製］１５重量
部、マイクロカプセル化イミダゾール誘導体エポキシ化
合物［ノバキュアＨＸ−３７４８、旭化成工業(株)製］
５０重量部を混合した接着剤に、スチレン樹脂を核材と
し、厚さ０．３μｍのニッケルをメッキし、さらに最外
層として半田（６３／３７＝すず／鉛）被覆を０．５μ
ｍ形成した、平均粒子径１５μｍの金属被覆粒子を２体
積％を分散させ、厚さ１５μｍの異方導電フィルムを作
製した。
【００１９】この異方導電フィルムを、金バンプを形成
したＩＣチップ（２×２０ｍｍ）と回路を形成したＦＰ
Ｃとの間に挟み、８０℃、３０ｋｇ／ｃｍ2 、３ｓｅｃ
の条件で熱圧着により仮接続した。ここで用いたＦＰＣ
は、７５μｍのポリイミド基材と３５μｍの銅箔からで
きたものであり、回路加工後表面をすずメッキしたもの
である。この接続体を用いて、ＦＰＣの隣接端子間の接
続抵抗値を測定した結果、２バンプ間で１Ω以下と良好
であった。その後、このサンプルを２００℃、１００ｋ
ｇ／ｃｍ2 、３０ｓｅｃの条件で熱圧着し、異方導電フ
ィルムの接着剤樹脂を硬化させた。このサンプルを高温
高湿度試験（８５℃、８５％ＲＨ）に投入し、隣接端子
間の接続抵抗値を観察した結果、１０００時間処理後も
初期からの接続抵抗上昇は全端子で２Ω以下と良好な接
続性が得られた。また、仮接続後、アセトンを使用して
ＩＣチップと基板を剥離した結果、容易に樹脂を除去す
ることができ、ＩＣチップ・基板とも再利用が可能なも
のが得られた。
したＩＣチップ（２×２０ｍｍ）と回路を形成したＦＰ
Ｃとの間に挟み、８０℃、３０ｋｇ／ｃｍ2 、３ｓｅｃ
の条件で熱圧着により仮接続した。ここで用いたＦＰＣ
は、７５μｍのポリイミド基材と３５μｍの銅箔からで
きたものであり、回路加工後表面をすずメッキしたもの
である。この接続体を用いて、ＦＰＣの隣接端子間の接
続抵抗値を測定した結果、２バンプ間で１Ω以下と良好
であった。その後、このサンプルを２００℃、１００ｋ
ｇ／ｃｍ2 、３０ｓｅｃの条件で熱圧着し、異方導電フ
ィルムの接着剤樹脂を硬化させた。このサンプルを高温
高湿度試験（８５℃、８５％ＲＨ）に投入し、隣接端子
間の接続抵抗値を観察した結果、１０００時間処理後も
初期からの接続抵抗上昇は全端子で２Ω以下と良好な接
続性が得られた。また、仮接続後、アセトンを使用して
ＩＣチップと基板を剥離した結果、容易に樹脂を除去す
ることができ、ＩＣチップ・基板とも再利用が可能なも
のが得られた。
【００２０】《実施例２》実施例１と同じ接着剤にニッ
ケル粒子を核材とし、厚さ１．０μｍの半田（６３／３
７＝すず／鉛）を外層に被覆した、平均粒子径２０μｍ
の金属粒子を３体積％を分散させ、厚さ１５μｍの異方
導電フィルムを作製した。この異方導電フィルムを、金
バンプを形成したＩＣチップ（２×２０ｍｍ）と回路を
形成したＰＣＢとの間に挟み、８０℃、３０ｋｇ／ｃｍ
2、３ｓｅｃの条件で熱圧着により仮接続した。ここで
用いたＰＣＢは、１８μｍの銅箔で両面に回路を形成し
たガラスエポキシ基板で、回路加工後表面を半田メッキ
したものである。
ケル粒子を核材とし、厚さ１．０μｍの半田（６３／３
７＝すず／鉛）を外層に被覆した、平均粒子径２０μｍ
の金属粒子を３体積％を分散させ、厚さ１５μｍの異方
導電フィルムを作製した。この異方導電フィルムを、金
バンプを形成したＩＣチップ（２×２０ｍｍ）と回路を
形成したＰＣＢとの間に挟み、８０℃、３０ｋｇ／ｃｍ
2、３ｓｅｃの条件で熱圧着により仮接続した。ここで
用いたＰＣＢは、１８μｍの銅箔で両面に回路を形成し
たガラスエポキシ基板で、回路加工後表面を半田メッキ
したものである。
【００２１】この接続体を用いて、ＰＣＢの隣接端子間
の接続抵抗値を測定した結果、２バンプ間で１Ω以下と
良好であった。その後、このサンプルを２１０℃、１５
０ｋｇ／ｃｍ2 、２０ｓｅｃの条件で熱圧着し、異方導
電フィルムの接着剤樹脂を硬化させた。更にエポキシ樹
脂［スミレジンエクセルＣＲ−２０００、住友ベークラ
イト(株)製］でチップを封止した。このサンプルをプレ
ッシャークッカー試験（１２５℃、２．３ ａｔｍ）に
投入し、隣接端子間の接続抵抗値を観察した結果、２５
０時間処理後も初期からの接続抵抗上昇は全端子で３Ω
以下と良好な接続性が得られた。
の接続抵抗値を測定した結果、２バンプ間で１Ω以下と
良好であった。その後、このサンプルを２１０℃、１５
０ｋｇ／ｃｍ2 、２０ｓｅｃの条件で熱圧着し、異方導
電フィルムの接着剤樹脂を硬化させた。更にエポキシ樹
脂［スミレジンエクセルＣＲ−２０００、住友ベークラ
イト(株)製］でチップを封止した。このサンプルをプレ
ッシャークッカー試験（１２５℃、２．３ ａｔｍ）に
投入し、隣接端子間の接続抵抗値を観察した結果、２５
０時間処理後も初期からの接続抵抗上昇は全端子で３Ω
以下と良好な接続性が得られた。
【００２２】《比較例》実施例１と同じ接着剤に、同じ
導電粒子を分散させた厚さ２５μｍの異方導電フィルム
を作製し、同様の熱圧着条件で仮接続したが、約６０％
の端子で隣接端子間の接続抵抗が１００Ω以上となっ
た。更に温度を１３０℃まで上昇させて仮接続を行った
結果、接続抵抗値は全端子で１Ω以下と良好であった
が、接着剤樹脂を溶剤で剥離しようとした際に、樹脂の
硬化が進んでいるために樹脂の除去が困難であり、ＩＣ
チップ・基板上の残存樹脂の除去も難しく、再利用は不
可能であった。
導電粒子を分散させた厚さ２５μｍの異方導電フィルム
を作製し、同様の熱圧着条件で仮接続したが、約６０％
の端子で隣接端子間の接続抵抗が１００Ω以上となっ
た。更に温度を１３０℃まで上昇させて仮接続を行った
結果、接続抵抗値は全端子で１Ω以下と良好であった
が、接着剤樹脂を溶剤で剥離しようとした際に、樹脂の
硬化が進んでいるために樹脂の除去が困難であり、ＩＣ
チップ・基板上の残存樹脂の除去も難しく、再利用は不
可能であった。
【００２３】
【発明の効果】本発明のように、異方導電フィルムを用
いることにより、従来困難であったＩＣチップの検査が
容易になり、更に導電粒子・樹脂厚さの工夫により、Ｉ
Ｃチップと回路基板の接続信頼性を向上することがで
き、そのまま半導体パッケージとして使用し、高密度の
実装が可能となる。
いることにより、従来困難であったＩＣチップの検査が
容易になり、更に導電粒子・樹脂厚さの工夫により、Ｉ
Ｃチップと回路基板の接続信頼性を向上することがで
き、そのまま半導体パッケージとして使用し、高密度の
実装が可能となる。
【図１】本発明によるＩＣチップと回路基板を接続する
方法を説明するための断面模式図。
方法を説明するための断面模式図。
【図２】本発明によるＩＣチップと回路基板を接続した
半導体装置を説明するための断面模式図。
半導体装置を説明するための断面模式図。
【図３】本発明における異方導電フィルムを構成する導
電粒子を説明するための模式断面図。
電粒子を説明するための模式断面図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/321 Ｈ０１Ｌ 21/92 ６０２Ｄ
Claims (3)
- 【請求項１】 絶縁性接着剤樹脂中に導電性粒子を分散
させた異方導電フィルムを介して、絶縁性基板の表面に
回路を形成した回路基板とＩＣチップとを電気的に接続
してなることを特徴とする半導体装置。 - 【請求項２】 導電性粒子が、その中心核が高分子核材
であり表面に金属被覆を有し、該金属被覆の更に外層に
該金属膜よりも低融点の金属膜を有するもの、または、
中心核が金属核材で表面に該金属核材よりも低融点の金
属膜を有するものである請求項１記載の半導体装置。 - 【請求項３】 絶縁性接着剤樹脂中に導電性粒子を分散
させた異方導電フィルムを介して、絶縁性基板の表面に
回路を形成した回路基板とＩＣチップと該回路基板に電
気的に接続することにより良否判定を行うことを特徴と
するＩＣチップの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7311793A JPH09153516A (ja) | 1995-11-30 | 1995-11-30 | 半導体装置及びｉｃチップの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7311793A JPH09153516A (ja) | 1995-11-30 | 1995-11-30 | 半導体装置及びｉｃチップの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153516A true JPH09153516A (ja) | 1997-06-10 |
Family
ID=18021524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7311793A Pending JPH09153516A (ja) | 1995-11-30 | 1995-11-30 | 半導体装置及びｉｃチップの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09153516A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284005A (ja) * | 2000-03-28 | 2001-10-12 | Hitachi Chem Co Ltd | 異方導電材テープ |
| US6682948B2 (en) * | 2000-06-27 | 2004-01-27 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| US6786385B1 (en) | 1997-09-08 | 2004-09-07 | Fujitsu Limited | Semiconductor device with gold bumps, and method and apparatus of producing the same |
| KR100476525B1 (ko) * | 1997-10-15 | 2005-08-29 | 삼성전자주식회사 | 탭아이.시와이를채용한액정표시소자모듈및그제조방법 |
| US7943859B2 (en) | 2004-03-31 | 2011-05-17 | Mitsubishi Cable Industries, Ltd. | Circuit board, its manufacturing method, and joint box using circuit board |
| CN113555473A (zh) * | 2021-07-27 | 2021-10-26 | 深圳市思坦科技有限公司 | Micro-LED芯片巨量转移方法与***、以及显示装置 |
| JP2023024205A (ja) * | 2021-08-06 | 2023-02-16 | パナック株式会社 | 接続体の製造方法及び接続体 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02239578A (ja) * | 1989-03-10 | 1990-09-21 | Nippon Steel Corp | 異方性導電シートおよびそれを用いた電子部品の接続方法 |
| JPH0536306A (ja) * | 1991-07-26 | 1993-02-12 | Sekisui Fine Chem Kk | 導電性微粒子、電極接続構造体及びその製造方法 |
| JPH05218137A (ja) * | 1992-02-05 | 1993-08-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06181084A (ja) * | 1992-12-14 | 1994-06-28 | Japan Aviation Electron Ind Ltd | 電気接続用コネクタ |
| JPH06203640A (ja) * | 1992-12-29 | 1994-07-22 | Casio Comput Co Ltd | 異方導電性接着剤および導電接続構造 |
| JPH07245327A (ja) * | 1994-03-07 | 1995-09-19 | Fujitsu Ltd | 薄膜コネクタとそれを用いた半導体チップの実装方法 |
-
1995
- 1995-11-30 JP JP7311793A patent/JPH09153516A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02239578A (ja) * | 1989-03-10 | 1990-09-21 | Nippon Steel Corp | 異方性導電シートおよびそれを用いた電子部品の接続方法 |
| JPH0536306A (ja) * | 1991-07-26 | 1993-02-12 | Sekisui Fine Chem Kk | 導電性微粒子、電極接続構造体及びその製造方法 |
| JPH05218137A (ja) * | 1992-02-05 | 1993-08-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06181084A (ja) * | 1992-12-14 | 1994-06-28 | Japan Aviation Electron Ind Ltd | 電気接続用コネクタ |
| JPH06203640A (ja) * | 1992-12-29 | 1994-07-22 | Casio Comput Co Ltd | 異方導電性接着剤および導電接続構造 |
| JPH07245327A (ja) * | 1994-03-07 | 1995-09-19 | Fujitsu Ltd | 薄膜コネクタとそれを用いた半導体チップの実装方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6786385B1 (en) | 1997-09-08 | 2004-09-07 | Fujitsu Limited | Semiconductor device with gold bumps, and method and apparatus of producing the same |
| KR100476525B1 (ko) * | 1997-10-15 | 2005-08-29 | 삼성전자주식회사 | 탭아이.시와이를채용한액정표시소자모듈및그제조방법 |
| JP2001284005A (ja) * | 2000-03-28 | 2001-10-12 | Hitachi Chem Co Ltd | 異方導電材テープ |
| US6682948B2 (en) * | 2000-06-27 | 2004-01-27 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| US7033935B2 (en) | 2000-06-27 | 2006-04-25 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| US7943859B2 (en) | 2004-03-31 | 2011-05-17 | Mitsubishi Cable Industries, Ltd. | Circuit board, its manufacturing method, and joint box using circuit board |
| US8362366B2 (en) | 2004-03-31 | 2013-01-29 | Mitsubishi Cable Industries, Ltd. | Circuit board, its manufacturing method, and joint box using circuit board |
| CN113555473A (zh) * | 2021-07-27 | 2021-10-26 | 深圳市思坦科技有限公司 | Micro-LED芯片巨量转移方法与***、以及显示装置 |
| CN113555473B (zh) * | 2021-07-27 | 2022-10-11 | 深圳市思坦科技有限公司 | Micro-LED芯片巨量转移方法与***、以及显示装置 |
| JP2023024205A (ja) * | 2021-08-06 | 2023-02-16 | パナック株式会社 | 接続体の製造方法及び接続体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2586154B2 (ja) | 回路接続用組成物及びこれを用いた接続方法並びに半導体チップの接続構造 | |
| KR100290993B1 (ko) | 반도체장치,반도체탑재용배선기판및반도체장치의제조방법 | |
| US6034331A (en) | Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet | |
| EP0303256B1 (en) | A method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby | |
| JP4032439B2 (ja) | 接続部材および該接続部材を用いた電極の接続構造並びに接続方法 | |
| US6409866B1 (en) | Process for mounting semiconductor device | |
| JP3656768B2 (ja) | 接続部材および該接続部材を用いた電極の接続構造並びに接続方法 | |
| Yin et al. | The effect of reflow process on the contact resistance and reliability of anisotropic conductive film interconnection for flip chip on flex applications | |
| JP2001144140A (ja) | 半導体装置の製造方法 | |
| KR101464807B1 (ko) | 접착 필름 | |
| JPH07157720A (ja) | 異方導電フィルム | |
| JPH09153516A (ja) | 半導体装置及びｉｃチップの検査方法 | |
| JP2006339160A (ja) | 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法 | |
| JPH1050930A (ja) | マルチチップ実装法 | |
| JP4661914B2 (ja) | 電極の接続方法 | |
| JPH09198916A (ja) | 導電性微粒子 | |
| JPH08167328A (ja) | 異方導電フィルム | |
| JPH11121892A (ja) | 可撓性回路基板 | |
| JP4780023B2 (ja) | マルチチップモジュールの実装方法 | |
| KR100251674B1 (ko) | 서로 마주보는 전극들을 상호접속하기 위한 접속시트, 및이 접속시트를 사용하는 전극접속구조 및 접속방법 | |
| JPS63110506A (ja) | 異方性導電シ−ト | |
| JP4595981B2 (ja) | 接続部材および該接続部材を用いた電極の接続構造並びに接続方法 | |
| JP2010010142A (ja) | 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法 | |
| JP2919976B2 (ja) | 半導体装置、半導体搭載用配線基板および半導体装置の製造方法 | |
| JP4378788B2 (ja) | Ｉｃチップの接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050311 |