KR100247642B1 - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100247642B1
KR100247642B1 KR1019970030364A KR19970030364A KR100247642B1 KR 100247642 B1 KR100247642 B1 KR 100247642B1 KR 1019970030364 A KR1019970030364 A KR 1019970030364A KR 19970030364 A KR19970030364 A KR 19970030364A KR 100247642 B1 KR100247642 B1 KR 100247642B1
Authority
KR
South Korea
Prior art keywords
film
contact hole
insulating film
insulating
forming
Prior art date
Application number
KR1019970030364A
Other languages
English (en)
Other versions
KR19990006142A (ko
Inventor
조경수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030364A priority Critical patent/KR100247642B1/ko
Publication of KR19990006142A publication Critical patent/KR19990006142A/ko
Application granted granted Critical
Publication of KR100247642B1 publication Critical patent/KR100247642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 보다 구체적으로는 입구부의 폭이 접촉부에 비하여 넓은 콘택홀 형성방법에 관한 것이다.
본 발명은, 도전 영역을 포함하는 반도체 기판 상에 제 1 절연막을 증착하는 단계; 상기 제 1 절연막 상부에, 제 1 절연막보다 식각 속도가 느린 제 2 절연막을 증착하는 단계; 상기 도전 영역 부분이 노출되도록 제 2 및 제 1 절연막의 소정 부분을 식각하여, 접촉부 홀을 형성하는 단계; 상기 접촉부 홀내에 제 2 절연막 보다 식각속도가 느린 막을 매립하는 단계; 상기 반도체 기판 구조물 상에 제 1 절연막과 동일한 식각 속도를 갖는 제 3 절연막을 증착하는 단계; 상기 제 3 절연막을 상기 접촉부 홀에 매립된 막 및 그 양측의 제 2 절연막이 노출되도록 패터닝하여, 입구부홀을 형성하는 단계; 및 상기 접촉부 홀에 매립된막을 제거하여, 콘택홀을 형성하는 단계를 포함한다.

Description

반도체 소자의 콘택홀 형성방법
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 보다 구체적으로는 입구부의 폭이 접촉부에 비하여 넓은 콘택홀 형성방법에 관한 것이다.
반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 또한 패턴의 칫수도 고정밀화가 요구되고 있다.
종래에는 콘택되는 부분 즉 접촉부의 폭은 좁고, 입구부의 폭은 넓게 형성되어, 콘택을 용이하게 할 수 있는 T자형 콘택홀이 제안되었다.
상기 T자형 콘택홀 구조를 첨부 도면 도 1a 및 도 1b를 참조하여 설명한다.
도 1a을 참조하여, 도전 영역(도시되지 않음)을 포함하는 반도체 기판(11) 상에 제 1 산화막(12)이 형성된다. 이 제 1 산화막(12) 상부에 제 1 산화막(12)과 식각률이 상이한 절연막 예를들어, 실리콘 질화막(13)이 비교적 얇은 박막으로 형성된 후, 실리콘 질화막(13)은 콘택홀 예정 부분이 노출되도록 패터닝된다. 이어, 결과물 상부에는 제 2 산화막(12)이 형성되고, 제 2 산화막(12) 상부에 콘택용 마스크 패턴(15)이 공지의 포토리소그라피 방식에 의하여 형성된다.
그리고나서, 도 1b에 도시된 바와 같이, 콘택 마스크 패턴(15)의 형태로 제 2 산화막(14)이 식각되어, 입구부 홀이 형성된다. 이어서, 노출된 실리콘 질화막(13)을 마스크로 하여, 하부의 제 1 산화막(12)을 식각하여 접촉부 홀을 형성하므로서, 입구부에 비하여 접촉부 홀이 좁은 콘택홀(H)이 형성된다. 그후, 마스크 패턴(15)은 공지의 방식으로 제거된다.
그러나, 상술한 바와 같이, 입구부의 홀을 형성한다음, 산화막들 사이에 형성된 질화막을 마스크로 하여 접촉부의 홀을 형성하게 되면, 실리콘 질화막(13)과 제 1 산화막(12)의 식각 속도차에 의하여, 콘택홀(H) 측벽이 일부 식각된다. 이를 레터럴(lateral) 식각이라 한다.
이로 인하여, 콘택 영역의 디파인(define)이 어렵게 되는 문제점이 발생된다.
따라서, 본 발명은 콘택홀 형성시, 측벽의 레터럴 식각을 방지하여, 콘택홀 디파인을 용이하게 할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는 것을 목적으로 한다.
제1a도 및 제1b도는 종래의 반도체 소자의 콘택홀 형성방법을 설명하기 위한 도면.
제2a도 내지 제2h도는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 각 공정별 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체 기판 2 : 제 1 산화막
3 : 실리콘 질화막 4, 7 : 마스크 패턴
5 : 포토레지스트막 6 : 제 2 산화막
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 도전 영역을 포함하는 반도체 기판 상에 제 1 절연막을 증착하는 단계; 상기 제 1 절연막 상부에, 제 1 절연막보다 식각 속도가 느린 제2 절연막을 증착하는 단계; 상기 도전 영역 부분이 노출되도록 제 2 및 제 1 절연막의 소정 부분을 식각하여, 접촉부 홀을 형성하는 단계; 상기 접촉부 홀내에 제 2 절연막 보다 식각속도가 느린 막을 매립하는 단계; 상기 반도체 기판 구조물 상에 제 1 절연막과 동일한 식각 속도를 갖는 제 3 절연막을 증착하는 단계; 상기 제 3 절연막을 상기 접촉부 홀에 매립된 막 및 그 양측의 제 2 절연막이 노출되도록 패터닝하여, 입구부 홀을 형성하는 단계; 및 상기 접촉부 홀에 매립된막을 제거하여, 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 입구부가 접촉부 보다 넓은 콘택홀을 형성하는 공정에서, 접촉부의 콘택홀을 먼저 형성하고, 이부분을 포토레지스트막으로 매립한다음, 입구부의 홀을 형성하고, 레지스트 막을 제거하므로서, 콘택홀의 측벽이 레터럴 식각되는 현상이 방지된다.
[실시예]
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2h는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a를 참조하여, 반도체 기판(1)상에 제 1 산화막(2)과, 실리콘 질화막(3)이 순차적으로 형성된다. 이때, 반도체 기판(1)은 도전 영역을 포함하는 실리콘 기판일 수 있다. 또한, 실리콘 질화막(3) 대신에 산화막(2)보다 식각 속도가 매우 느린 금속 산화막 또는 실리콘 질산화막등이 이용될 수 있다. 이어, 실리콘 질화막(3) 상부에는 콘택 영역을 한정하기 위한 즉, 도전 영역이 노출될 수 있는 제 1 마스크 패턴(4)이 형성된다.
그후, 도 2b에 도시된 바와 같이, 이 제 1 마스크 패턴(4)의 형태로 실리콘 질화막(3)이 식각된다.
이어서, 도 2c에서와 같이, 소정 부분 식각이 이루어진 실리콘 질화막(3)을 마스크로 하여, 제 1 산화막(2)을 식각한후, 상기 제 1 마스크 패턴(4)을 제거하여, 접촉부의 홀(100)이 형성된다.
그런다음, 도 2d에 도시된 바와 같이, 반도체 기판(1) 상부에는 결과물이 충분히 매립되도록 실리콘 질화막보다 식각 속도가 현저히 느린막 예를들어, 포토레지스트막(5)이 도포된다.
그후, 도 2e를 참조하여, 포토레지스트막(5)은 실리콘 질화막(3) 표면이 노출되도록 화학적 기계적 연마되어, 접촉부 홀내에 매립된다.
도 2f에 도시된 바와 같이, 구조물 상부에는 제 2 산화막(6)이 소정 두께로 증착된후, 제 2 산화막(6) 상부에 접촉부홀 부분이 포함되도록 제 2 마스크 패턴(7)이 형성된다.
그리고 나서, 도 2g에 도시된 바와 같이, 제 2 마스크 패턴(7)의 형태로 제 2 산화막(6)이 식각되어, 입구부 홀이 형성된다.
이어, 도 2h에 도시된 바와 같이, 제 2 마스크 패턴(7) 및 접촉부 홀내에에 매립된 포토레지스트막(5)은 공지의 플라즈마 에슁 방식에 의하여 제거되어, 레터럴식각이 발생되지 않는 콘택홀(H)이 형성된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 입구부가 접촉부 보다 넓은 콘택홀을 형성하는 공정에서, 접촉부의 콘택홀을 먼저 형성하고, 이부분을 포토레지스트막으로 매립한다음, 입구부의 홀을 형성하고, 레지스트 막을 제거하므로서, 콘택홀의 측벽이 레터럴 식각되는 현상이 방지된다.
따라서, 반도체 소자의 콘택홀 디파인이 용이하여 진다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 도전 영역을 포함하는 반도체 기판 상에 제 1 절연막을 증착하는 단계; 상기 제 1 절연막 상부에, 제 1 절연막보다 식각 속도가 느린 제2 절연막을 증착하는 단계; 상기 도전 영역 부분이 노출되도록 제 2 및 제 1 절연막의 소정 부분을 식각하여, 접촉부 홀을 형성하는 단계; 상기 접촉부 홀내에 제 2 절연막 보다 식각속도가 느린 막을 매립하는 단계; 상기 반도체 기판 구조물 상에 제 1 절연막과 동일한 식각 속도를 갖는 제 3 절연막을 증착하는 단계; 상기 제 3 절연막을 상기 접촉부 홀에 매립된 막 및 그 양측의 제 2 절연막이 노출되도록 패터닝하여, 입구부 홀을 형성하는 단계; 및 상기 접촉부 홀에 매립된막을 제거하여, 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 제 1 절연막과 제 3 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 제 2 절연막은 실리콘 질화막, 실리콘 질산화막, 금속산화막 중 선택되는 하나의 막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제1항에 있어서, 상기 접촉부 홀을 형성하는 단계, 상기 제 2 절연막 상부에 도전영역을 포함하는 부분이 노출되도록 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 형태로 제 2 절연막을 식각하는 단계; 상기 마스크 패턴 및 제 2 절연막을 마스크로 하여 제 1 절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  5. 제1항에 있어서, 상기 접촉부 홀내에 매립되는 막은 포토레지스트막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  6. 제5항에 있어서, 상기 접촉부 홀내에 제 2 절연막 보다 식각속도가 느린막을 매립하는 단계는, 반도체 기판 상에 상기 접촉부 홀이 충분히 매립되도록 포토레지스트막을 도포하는 단계; 상기 포토레지스트막을 상기 제 2 절연막 표면이 노출되도록 화학적 기계적 연마하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1019970030364A 1997-06-30 1997-06-30 반도체 소자의 콘택홀 형성방법 KR100247642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030364A KR100247642B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030364A KR100247642B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR19990006142A KR19990006142A (ko) 1999-01-25
KR100247642B1 true KR100247642B1 (ko) 2000-03-15

Family

ID=19513053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030364A KR100247642B1 (ko) 1997-06-30 1997-06-30 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100247642B1 (ko)

Also Published As

Publication number Publication date
KR19990006142A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US5294296A (en) Method for manufacturing a contact hole of a semiconductor device
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR100247642B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990003538A (ko) 반도체 소자의 제조방법
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH1174174A (ja) 半導体装置の製造方法
KR0144229B1 (ko) 반도체 소자의 미세 콘택 형성 방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR100598308B1 (ko) 반도체 소자의 다마신 패턴 형성방법
KR0144227B1 (ko) 반도체 소자의 콘택 형성 방법
KR0122508B1 (ko) 미세콘택홀 형성방법
JP2597424B2 (ja) 半導体装置の製造方法
KR910006544B1 (ko) 접속창 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100382548B1 (ko) 반도체 소자의 제조방법
KR100281147B1 (ko) 콘택홀 형성방법
KR100406582B1 (ko) 도전 플러그 형성 방법
KR100370159B1 (ko) 반도체 소자의 제조방법
KR920007823B1 (ko) 다층금속 박막사이의 산화막 평탄화방법
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
JPH05109719A (ja) 半導体装置の製造方法
KR950009293B1 (ko) 식각선택비가 향상된 단층레지스트 패턴 형성방법
KR100956596B1 (ko) 반도체 소자의 미세 게이트 형성방법
JP3191769B2 (ja) 半導体装置の製造方法
KR100818404B1 (ko) 반도체 포토공정을 위한 ｅｇａ 마크 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee