KR100956596B1 - 반도체 소자의 미세 게이트 형성방법 - Google Patents
반도체 소자의 미세 게이트 형성방법 Download PDFInfo
- Publication number
- KR100956596B1 KR100956596B1 KR1020030043096A KR20030043096A KR100956596B1 KR 100956596 B1 KR100956596 B1 KR 100956596B1 KR 1020030043096 A KR1020030043096 A KR 1020030043096A KR 20030043096 A KR20030043096 A KR 20030043096A KR 100956596 B1 KR100956596 B1 KR 100956596B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- capping layer
- forming
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 42
- 150000004767 nitrides Chemical class 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 ArF 광원을 이용한 미세 게이트 형성시 하드 마스크 두께를 감소시켜 ArF 포토레지스트막의 두께를 높이는 것 없이 포토레지스트 패턴의 충분한 공정마진을 확보하여 게이트를 용이하게 형성함과 동시에 포토레지스트 패턴의 붕괴를 방지한다.
본 발명은 반도체 기판 상에 게이트 산화막, 게이트 물질막, 비교적 낮은 두께의 질화막 및 캡핑층을 순차적으로 증착하는 단계; 캡핑층 상부에 미세 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 마스크로하여 캡핑층 및 질화막을 식각하여 캡핑층 패턴 및 하드 마스크를 형성하는 단계; 포토레지스트 패턴을 제거하는 단계; 및 하드 마스크를 이용하여 게이트 물질막을 식각하여 미세 게이트를 형성하는 단계를 포함하는 반도체 소자의 미세 게이트 형성방법에 의해 달성될 수 있다. 바람직하게, 질화막은 약 1500Å 이하의 두께로 증착하고, 캡핑층은 산화막으로 약 100Å 이하의 두께로 증착한다.
캡핑층, 게이트, 하드 마스크, ArF, 포토레지스트, 붕괴
Description
도 1은 종래의 반도체 소자의 미세 게이트 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 미세 게이트 형성방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 필드산화막
22 : 게이트 산화막 23 : 폴리실리콘막
24 : 텅스텐막 25 : 질화막
25A : 하드 마스크 26 : 캡핑층
26A : 캡핑층 패턴 27 : 포토레지스트 패턴
100 : 게이트
본 발명은 반도체 소자의 게이트 형성방법에 관한 것으로, ArF 광원을 이용한 반도체 소자의 미세 게이트 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따른 패턴의 미세화로 인하여, 예컨대 100㎚ 이하 기술의 소자에서는 기존의 I-라인이나 KrF 광원대신 193㎚의 ArF 광원을 이용하여 노광을 수행하고 있으나, ArF 포토레지스트가 비교적 약한 분자구조를 가짐에 따라 패턴의 변형 가능성이 높고 내식각성이 열악한 단점이 있다.
도 1은 이러한 ArF 광원을 이용한 종래의 미세 게이트 형성방법을 설명하기 위한 단면도로서, 도 1에 나타낸 바와 같이, 필드산화막(11)이 형성된 반도체 기판(10) 상에 게이트 산화막(12)을 형성하고, 게이트 산화막(12) 상부에 게이트 물질막으로서 폴리실리콘막(13)과 텅스텐막(14)을 순차적으로 형성한 후, 텅스텐막 (14) 상부에 하드 마스크 물질막으로서 실리콘질화(SiN)막과 같은 질화막(15)을 증착한다. 여기서, 질화막(15)은 이후 게이트 형성을 위한 텅스텐막(14)과 폴리실리콘막(13)의 식각시 손실되는 양을 감안하여 약 3000Å 이상의 비교적 두꺼운 두께로 증착하여야 한다. 그 다음, 질화막(15) 상부에 ArF 포토레지스트막을 도포하고, ArF 광원을 이용한 노광 및 현상에 의해 게이트 형태로 질화막(15)을 마스킹하는 미세 포토레지스트 패턴(16)을 형성한다. 그 후, 도시되지는 않았지만, 포토레지스트 패턴(16)을 마스크로하여 질화막(15)을 패터닝하여 하드 마스크를 형성하고, 공지된 방법에 의해 포토레지스트 패턴(16)을 제거한 후, 하드 마스크를 이용하여 텅스텐막(14) 및 폴리실리콘막(13)을 식각하여 미세 게이트를 형성한다.
그러나, 상술한 바와 같이 식각시 손실을 감안하여 하드 마스크 물질인 질화막(15)을 두껍게 형성하게 되면, ArF 포토레지스트막의 열악한 내식각성 및 변형 등으로 인하여 포토레지스트 패턴의 공정마진이 부족해지면서, 질화막(15)의 정상적인 패터닝이 이루어지지 않게 되어 하드 마스크 형성이 어렵고, 그 결과 게이트 형성이 어려워지게 된다. 또한, 이를 해결하기 위하여 ArF 포토레지스트막의 두께를 증가시키게 되면, 높은 어스펙트비(aspect ratio)로 인하여 포토레지스트 패턴(16)의 형성시 붕괴(collapse)가 발생하는 등의 또 다른 문제가 야기된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 하드 마스크 두께를 감소시켜 ArF 포토레지스트막의 두께를 높이는 것 없이 포토레지스트 패턴의 충분한 공정마진을 확보하여 게이트를 용이하게 형성함과 동시에 포토레지스트 패턴의 붕괴를 방지할 수 있는 반도체 소자의 미세 게이트 형성방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 게이트 산화막, 게이트 물질막, 비교적 낮은 두께의 질화막 및 캡핑층을 순차적으로 증착하는 단계; 캡핑층 상부에 미세 포토레지스트 패턴을 형성하는 단계; 포토레지스트 패턴을 마스크로하여 캡핑층 및 질화 막을 식각하여 캡핑층 패턴 및 하드 마스크를 혀성하는 단계; 포토레지스트 패턴을 제거하는 단계; 및 하드 마스크를 이용하여 게이트 물질막을 식각하여 미세 게이트를 형성하는 단계를 포함하는 반도체 소자의 미세 게이트 형성방법에 의해 달성될 수 있다.
바람직하게, 질화막은 약 1500Å 이하의 두께로 증착하고, 캡핑층은 산화막으로 약 100Å 이하의 두께로 증착한다.
또한, 미세 포토레지스트 패턴은 캡핑층 상부에 ArF 포토레지스트막을 도포하고, ArF 광원에 의해 노광 및 현상하여 형성한다.
또한, 게이트 물질막은 폴리실리콘막과 텅스텐막이 순차적으로 적층된 막으로 이루어지며, 게이트 물질막의 식각은 Cl2/O2 개스를 이용한 건식식각으로 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 미세 게이트 형성방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 필드산화막(21)이 형성된 반도체 기판(20) 상에 게이트 산화막(22)을 형성하고, 게이트 산화막(22) 상부에 게이트 물질막으로서 폴리실리콘막(23)과 텅스텐막(24)을 순차적으로 증착한다. 그 다음, 텅스텐막(24) 상부에 하드 마스크 물질막으로서 SiN막과 같은 질화막(25)을 증착하고, 질화막(25) 상부에 실리콘산화(SiO2)막과 같은 산화막의 캡핑(capping)층(26)을 증착한다. 여기서, 질화막(25)은 종래와 달리 약 1500Å 이하의 비교적 낮은 두께로 증착하고, 산화막(26)은 약 100Å 이하의 두께로 비교적 얇게 증착한다. 즉, 질화막(25) 상부에 형성된 캡핑층(26)에 의해 이후 식각시 질화막(25)의 손실이 방지되므로 종래에 비해 질화막(25) 두께를 현저하게 감소시킬 수 있다. 그 다음, 캡핑층(26) 상부에 ArF 포토레지스트막을 도포하고, ArF 광원을 이용한 노광 및 현상에 의해 게이트 형태로 캡핑층(26)을 마스킹하는 미세 포토레지스트 패턴(27)을 형성한다. 이때, 감소된 질화막(25) 두께로 인하여 ArF 포토레지스트막의 두께를 증가시킬 필요가 없으므로, 포토레지스트 패턴(27)의 붕괴를 방지할 수 있다.
도 2b를 참조하면, 포토레지스트 패턴(16)을 마스크로하여 캡핑층(26) 및 질화막(25)을 식각하여 캡핑층 패턴(26A) 및 하드 마스크(25A)를 형성한다. 이때, 감소된 하드 마스크(25A) 두께로 인하여 포토레지스트 패턴(16)의 충분한 공정마진 확보가 가능해진다. 그 다음, 공지된 방법에 의해 포토레지스트 패턴(16)을 제거한다.
도 2c를 참조하면, 하드 마스크(25A)를 이용하여 텅스텐막(24)과 폴리실리콘막(23)을 건식식각에 의해 식각하여 미세 게이트(100)를 형성한다. 이때, 캡핑층 패턴(26A)이 식각배리어로서 작용하여 하드 마스크(25A)를 보호함에 따라 하드 마스크(25A)의 손실이 방지된다. 바람직하게, 건식식각은 Cl2/O2 개스를 사용하여 수 행한다.
상기 실시예에 의하면, 질화막의 하드 마스크 상부에 산화막의 캡핑층을 적용하여 게이트 형성을 위한 식각시 하드 마스크를 보호하도록 하여 하드 마스크의 손실을 방지함으로써 하드 마스크의 두께를 종래에 비해 현저하게 감소시킬 수 있게 된다. 이에 따라, 하드 마스크 형성시 포토레지스트 패턴의 충분한 공정마진 확보가 가능하므로 하드 마스크 및 게이트 형성이 용이해질 뿐만 아니라, ArF 포토레지스트막의 두께도 증가시킬 필요가 없으므로 포토레지스트 패턴의 붕괴를 방지할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 ArF 광원을 이용한 미세 게이트 형성시 하드 마스크 두께를 감소시켜 ArF 포토레지스트막의 두께를 높이는 것 없이 포토레지스트 패턴의 충분한 공정마진을 확보하여 게이트를 용이하게 형성할 수 있을 뿐만 아니라 포토레지스트 패턴의 붕괴를 방지할 수 있다.
Claims (7)
- 반도체 기판 상에 게이트 산화막, 게이트 물질막, 비교적 낮은 두께의 질화막 및 캡핑층을 순차적으로 증착하는 단계;상기 캡핑층 상부에 미세 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로하여 캡핑층 및 질화막을 식각하여 캡핑층 패턴 및 하드 마스크를 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계; 및상기 하드 마스크를 이용하여 상기 게이트 물질막을 식각하여 미세 게이트를 형성하는 단계를 포함하는 반도체 소자의 미세 게이트 형성방법.
- 제 1 항에 있어서,상기 질화막은 SiN을 포함하는 반도체 소자의 미세 게이트 형성방법.
- 제 1 항에 있어서,상기 캡핑층은 산화막으로 이루어진 것을 특징으로 하는 반도체 소자의 미세 게이트 형성방법.
- 제 1 항에 있어서,상기 캡핑층은 실리콘산화(SiO2)막을 포함하는 반도체 소자의 미세 게이트 형성방법.
- 제 1 항에 있어서,상기 미세 포토레지스트 패턴을 형성하는 단계는상기 캡핑층 상부에 ArF 포토레지스트막을 도포하는 단계; 및상기 포토레지스트막을 ArF 광원에 의해 노광 및 현상하는 단계를 포함하는 반도체 소자의 미세 게이트 형성방법.
- 제 1 항에 있어서,상기 게이트 물질막은 폴리실리콘막과 텅스텐막이 순차적으로 적층된 막으로 이루어진 것을 특징으로 하는 반도체 소자의 미세 게이트 형성방법.
- 제 1 항 또는 제 6 항에 있어서,상기 게이트 물질막의 식각은 Cl2/O2 개스를 이용한 건식식각으로 수행하는 것을 특징으로 하는 반도체 소자의 미세 게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043096A KR100956596B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체 소자의 미세 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030043096A KR100956596B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체 소자의 미세 게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050002050A KR20050002050A (ko) | 2005-01-07 |
| KR100956596B1 true KR100956596B1 (ko) | 2010-05-11 |
Family
ID=37217610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030043096A KR100956596B1 (ko) | 2003-06-30 | 2003-06-30 | 반도체 소자의 미세 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100956596B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000043212A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 금속 게이트전극 형성방법 |
| KR20020033954A (ko) * | 2000-10-31 | 2002-05-08 | 윤종용 | 알루미늄 산화막을 하드 마스크로 사용하는 반도체 소자의도전 라인 및 그 제조방법 |
| KR20020043961A (ko) * | 2000-12-05 | 2002-06-12 | 박종섭 | 반도체소자의 미세패턴 제조방법 |
-
2003
- 2003-06-30 KR KR1020030043096A patent/KR100956596B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000043212A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 금속 게이트전극 형성방법 |
| KR100303997B1 (ko) * | 1998-12-28 | 2001-11-02 | 박종섭 | 금속 게이트전극 형성방법 |
| KR20020033954A (ko) * | 2000-10-31 | 2002-05-08 | 윤종용 | 알루미늄 산화막을 하드 마스크로 사용하는 반도체 소자의도전 라인 및 그 제조방법 |
| KR20020043961A (ko) * | 2000-12-05 | 2002-06-12 | 박종섭 | 반도체소자의 미세패턴 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050002050A (ko) | 2005-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100472714C (zh) | 用于制造硬掩模的方法 | |
| US6818141B1 (en) | Application of the CVD bilayer ARC as a hard mask for definition of the subresolution trench features between polysilicon wordlines | |
| KR101002928B1 (ko) | 반도체 소자의 미세 라인 형성방법 | |
| KR100956596B1 (ko) | 반도체 소자의 미세 게이트 형성방법 | |
| JP3585039B2 (ja) | ホール形成方法 | |
| KR100602129B1 (ko) | 다단계 노광공정을 이용한 패턴 형성 방법 | |
| US20030096465A1 (en) | Hard mask trimming with thin hard mask layer and top protection layer | |
| KR101026472B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100598169B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| KR100782479B1 (ko) | 질화막을 구비한 마스크 형성방법 | |
| KR910006544B1 (ko) | 접속창 형성방법 | |
| KR100672725B1 (ko) | 반도체 소자의 제조방법 | |
| KR100562290B1 (ko) | 반도체 소자 제조 방법 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR950009293B1 (ko) | 식각선택비가 향상된 단층레지스트 패턴 형성방법 | |
| KR100620173B1 (ko) | 게이트 미세 패턴 형성 방법 | |
| KR100247642B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100853461B1 (ko) | 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법 | |
| KR0172799B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20060017974A (ko) | 반도체소자의 게이트 형성방법 | |
| KR19980026093A (ko) | 반도체 장치의 미세패턴 형성방법 | |
| KR950025886A (ko) | 반도체 소자 제조 방법 | |
| KR20030096669A (ko) | 반도체 메모리 장치의 게이트 제조방법 | |
| KR20050074761A (ko) | 반도체 소자의 미세 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |