KR19990003538A - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 미세한 폭의 트랜치 구조의 필드 산화막을 제조하는 방법에 관한 것이다.

본 발명은, 반도체 기판 상에 소정 간격을 두고 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴 양측에 스페이서를 형성하는 단계와, 상기 마스크 패턴과 스페이서를 마스크로 하여, 노출된 반도치 기판을 식각하여, 트랜치를 형성하는 단계와, 상기 트랜치내에 절연물을 매립하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는, 미세한 폭의 트랜치 구조의 필드 산화막을 제조하는 방법에 관한 것이다.

반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 패턴의 칫수도 고정밀화가 요구되고 있다,

이는 반도체 소자에 있어서, 넓은 영역을 차지하는 소자 분리 영역에도 적용된다.

따라서, 종래에는 토폴로지가 높고, 넓은 면적을 차지하는 로코스(LOCOS) 기술에 의한 필드 산화막 대신 미세한 크기의 트랜치 구조의 필드 산화막이 이용된다.

이러한 종래의 트랜치 구조의 필드 산화막은, 반도체 기판 상에 노광한계의 폭으로 마스크 패턴을 형성하고, 이 마스크 패턴의 형태로 반도체 기판을 식각하여, 트랜치를 형성한다. 이어, 마스크 패턴을 제거한 다음, 이 트랜치내에 산화물을 매립하여, 필드 산화막을 형성한다.

그러나, 상술된 종래 기술에 의하여 트랜치 필드 산화막을 형성하여도, 고집적화된 반도체 소자에서도 상기 필드 산화막은 여전히 넓은 면적을 차지하게 된다.

이로 인하여, 고집적 반도체 소자의 필드 산화막으로는 충분히 높은 절연 특성을 요구하면서도, 미세한 폭을 갖는 필드 산화막이 요구된다.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 트랜치 필드 산화막의 폭을 노광 한계 이하로 형성하여, 고집적 반도체 소자에 적용할 수 있도록 하는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.

도 1a 내지 도 1e는 본 발명의 일실시예를 설명하기 위한 반도체 소자의 공정 단면도

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체 기판 2 : 마스크 패턴

3a : 스페이서 4 : 트랜치

5 : 산화물

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 소정 간격을 두고 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴 양측에 스페이서를 형성하는 단계와, 상기 마스크 패턴과 스페이서를 마스크로 하여, 노출된 반도체 기판을 식각하여, 트랜치를 형성하는 단계와, 상기 트랜치내에 절연물을 매립하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 의하면, 트랜치를 형성하기 위한 마스크의 형성공정시, 마스크간의 간격을 노광한계의 폭으로 형성하고, 마스크의 양측벽에 스페이서를 형성한 다음, 이 마스크와 스페이서를 이용하여 트랜치를 형성하게 된다. 이에 따라, 트랜치의 폭은 노광한계 이하로 형성되어, 고집적화된 반도체 소자의 필드 산화막으로서 적용 가능하다.

[실시예]

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

첨부한 도면 도 1a 내지 도 1e는 본 발명의 일실시예를 설명하기 위한 반도체 소자의 공정 단면도이다.

먼저, 도 1a를 참조하여, 반도체 기판(1) 예를들어, 소정의 웰(well : 도시되지 않음)이 구비된 실리콘 기판 상에 마스크용 제 l 박막이 형성된다, 이때, 제 1 박막으로는 반도체 기판(l)과 식각율이 상이한 막, 예를들어, 실리콘 산화막, 실리콘 질화막 및 포트레지스트막이 형성된다. 그후, 제 l 박막은 소자 분리 예정 영역이 노출되도록 패터닝되어, 마스크 패턴(2)이 형성된다. 여기서, 제 1 박막이 실리콘 산화막 또는 실리콘 질화막인 경우에는 막 상부에 포토리소그라피 공정에 의하여, 레지스트 패턴을 형성한 다음, 소정 부분 식각하여 패턴(2)을 형성한다. 또한, 제 1 박막이 포토레지스트막일 경우에는, 마스크용 박막 자체를 소정 부분 노광 및 현상하여 마스크 패턴(2)을 형성한다.이때, 노출된 마스크 패턴(2)간의 폭(a)은 현재의 노광장비로서 형성할 수 있는 노광 한계 폭이다.

이어, 도 1b에 도시된 바와 같이, 마스크 패턴(2)이 형성된 반도체 기판(1) 상부에 소정의 제 2 박막(3)이 소정 두께로 형성된다. 이 제 2 박막(3)은 제 1 박막과 동일하게 반도체 기판(1)과 식각율이 상이한 막이다.

그후, 제 2 박막(3)은 마스크 패턴(2)의 표면이 노출되도록 전면 식각되어, 도 1c와 같이, 마스코 패턴(2) 양측에 스페이서(3a)가 형성된다. 이때, 마스크 패턴(2)이 양측벽에 소정 폭(b)을 갖는 스페이서(3a)가 형성되어, 실제적으로 기판이 노출되는 폭(c)은 마스크 패턴간의 폭(a)에서 양측외 스페이서의 폭(2×B)만큼을 뺀 값이 된다. 결과적으로, 노광한계 이하의 폭이 노출된다.

그리고 나서, 도 1d에 도시된 바와 같이, 노출된 반도체 기판(1)은 상기 마스크 패턴(2) 및 스페이서(3a)를 마스크로 하여 소정 깊이로 식각되어, 트랜치(4)가 형성된다. 이때, 반도체 기판(1)은 측면 퍼짐 식각이 발생되지 않도록 이방성 건식 식각 공정에 의하여 식각됨이 바람직하다.

그후, 도 le를 참조하여, 반도체 기판(1) 상부에 형성된 마스크 패턴(2) 및 스페이서(3a)는 공지의 방식으로 제거되고, 반도체 기판(1)이 충분히 매립되도록 산화막(5)이 형성된다. 이어, 산화막(5)은 반도체 기판(1) 표면이 노출되도록 산화막이 제거되어, 트랜치(4)내에만 매립된다. 이때, 산화막의 제거 방법으로는 이방성 에치백 또는 화학적 기계적 연마 방식이 이용된다. 또한, 상기 마스크 패턴(2)과 스페이서(3a)가 실리콘 산화막으로 형성되는 경우에는, 별도의 제거 공정없이, 산화막(5)를 매립시키기 위한 산화막 제거 공정과 동시에 제거될 수 있다. 또한, 마스크 패턴(2)과 스페이서(3a)가 실리콘 산화막이 아니더라도, 상기 매립을 위한 산화막 제거에서 동시에 제거될 수 있다.

상기한 본 발명은 본 실시예에 국한되는 것 만은 아니다.

본 발명에서는 미세한 폭을 갖는 트랜치를 예를들어 설명하였지만, 그 밖의 노광한계 이하의 간격을 요구하는 공정이면, 본 발명이 적용될 수 있다.

이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 트랜치를 형성하기 위한 마스크의 형성공정시, 마스크간의 간격을 노광한계의 폭으로 형성하고, 마스크의 양측벽에 스페이서를 형성한 다음, 이 마스크와 스페이서를 이용하여 트랜치를 형성하게 된다. 이에 따라, 트랜치의 폭은 노광한계 이하로 형성되어, 고집적화된 반도체 소자의 필드 산화막으로서 적용 가능하다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

1. 반도체 기판 상에 소정 간격을 두고 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴 양측에 스페이서를 형성하는 단계와, 상기 마스크 패턴과 스페이서를 마스크로, 노출된 반도체 기판을 식각하여, 트랜치를 형성하는 단계와, 상기 트랜치내에 절연물을 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
2. 제 1 항에 있어서, 상기 마스크 패턴과 상기 스페이서는 모두 반도체 기판을 이루는 물질과 식각율이 상이한 물질인 것을 특징으로 하는 반도체 소자의 제조방법.
3. 제 2 항에 있어서, 상기 마스크 패턴과 스페이서를 이루는 물질은 실리콘 산화막, 실리콘 질화막 또는 포토레지스트막인 것을 특징으로 하는 반도체 소자의 제조방법.
4. 제 l 항에 있어서, 상기 트랜치를 형성하는 단졔와, 트랜치내에 절연물을 매립하는 단계 사이에, 상기 마스크 패턴과 스페이서를 제거하는 단계를 부가적으로 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
5. 제 1 항에 있어서, 상기 트랜치내에 절연물을 매립하는 단계는, 상기 반도체 기판의 결과물이 충분히 매립되도록 질연물을 증착하는 단계, 상기 절연물을 상기 반도체 기판 표면이 노출되도록 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
6. 제 5 항에 있어서, 상기 절연물을 제거하는 단계시, 상기 마스크 패턴 및 스페이서가 동시에 제거되는 것을 특징으로 하는 반도체 소자의 제조방법.
7. 제 5 항 또는 제 6 항에 있어서, 상기 절연물의 제거 단계는, 이방성 에치백 방식 또는 화학적 기계적 연마 방식 중 어느 하나를 이용하여 제거되는 것을 특징으로 하는 반도체 소자의 제조방법.