JP3191769B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3191769B2 JP3191769B2 JP20017698A JP20017698A JP3191769B2 JP 3191769 B2 JP3191769 B2 JP 3191769B2 JP 20017698 A JP20017698 A JP 20017698A JP 20017698 A JP20017698 A JP 20017698A JP 3191769 B2 JP3191769 B2 JP 3191769B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- insulating film
- opening
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特にフォトグラフィ技術で形成した微
細化配線パターンを有する半導体装置の製造方法に関す
るものである。
製造方法に関し、特にフォトグラフィ技術で形成した微
細化配線パターンを有する半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】従来の半導体装置のパターン形成方法に
ついて図７及び図８を参照して説明する。図７は従来の
半導体装置の配線パターンの平面図、図８（Ａ）及び図
８（Ｂ）は、それぞれ図７のＡ−Ａ’線及びＢ−Ｂ’線
の断面図である。まず、半導体基板（表示しない）上に
酸化シリコン等の第１の絶縁膜２００を形成し、次いで
第１の絶縁膜２００上にアルミニウム等の金属層をスパ
ッタリング法等で形成し、フォトリソグラフィエッチン
グ技術で第１の配線パターン２０１を形成する。次い
で、酸化シリコン等の第２絶縁膜２０２を半導体基板全
面に形成後、第２の絶縁膜２０２のコンタクト孔形成箇
所に第１の配線パターンの表面に達するコンタクト孔２
０４を形成し、このコンタクト孔２０４を含む第２の絶
縁膜２０２上にアルミニウム等の金属層をスパッタリン
グで形成後、フォトリソグラフィエッチング技術で第２
の配線パターン２０３を形成することにより、第１の配
線パターン２０１、第２の配線パターン２０３およびコ
ンタクト孔２０４で構成される配線構造を形成する。
ついて図７及び図８を参照して説明する。図７は従来の
半導体装置の配線パターンの平面図、図８（Ａ）及び図
８（Ｂ）は、それぞれ図７のＡ−Ａ’線及びＢ−Ｂ’線
の断面図である。まず、半導体基板（表示しない）上に
酸化シリコン等の第１の絶縁膜２００を形成し、次いで
第１の絶縁膜２００上にアルミニウム等の金属層をスパ
ッタリング法等で形成し、フォトリソグラフィエッチン
グ技術で第１の配線パターン２０１を形成する。次い
で、酸化シリコン等の第２絶縁膜２０２を半導体基板全
面に形成後、第２の絶縁膜２０２のコンタクト孔形成箇
所に第１の配線パターンの表面に達するコンタクト孔２
０４を形成し、このコンタクト孔２０４を含む第２の絶
縁膜２０２上にアルミニウム等の金属層をスパッタリン
グで形成後、フォトリソグラフィエッチング技術で第２
の配線パターン２０３を形成することにより、第１の配
線パターン２０１、第２の配線パターン２０３およびコ
ンタクト孔２０４で構成される配線構造を形成する。
【０００３】
【発明が解決しようとする課題】半導体装置の高密度
化、高機能化の進展により、その配線ピッチの微小化が
益々重要になっているが、上記の従来技術では配線ピッ
チの微小化に対応が困難になってきた。即ち、上記の従
来技術では、そのフォトリソグラフィの配線パターン形
成限界をｄ１とすれば、図７に示すように、２本の第１
の配線パターン２０１とその間の１つの間隔の合計は３
ｄ１であり、この値より小さくはできない。
化、高機能化の進展により、その配線ピッチの微小化が
益々重要になっているが、上記の従来技術では配線ピッ
チの微小化に対応が困難になってきた。即ち、上記の従
来技術では、そのフォトリソグラフィの配線パターン形
成限界をｄ１とすれば、図７に示すように、２本の第１
の配線パターン２０１とその間の１つの間隔の合計は３
ｄ１であり、この値より小さくはできない。
【０００４】上記の従来の半導体装置の配線パターン形
成技術の問題点を解決すべく種々の技術が提案されお
り、例えば、特開平１−１８１５４６号公報には次のよ
うな配線パターン形成技術が開示されている。即ち、こ
の技術では、まず半導体基板上に形成された窒化シリコ
ン等の絶縁膜上にアルミニウム層を堆積し、このアルミ
ニウム層を第１のフォトレジストパターンをマスクにド
ライエッチングして所定の配線パターンよりも幅広の配
線パターンを形成する。この幅広の配線パターン間にこ
の配線パターンの一部を被覆するように第２のフォトレ
ジストパターンを形成した後、ドライエッチングし、前
記幅広の配線パターンを微細化するようにしている。
成技術の問題点を解決すべく種々の技術が提案されお
り、例えば、特開平１−１８１５４６号公報には次のよ
うな配線パターン形成技術が開示されている。即ち、こ
の技術では、まず半導体基板上に形成された窒化シリコ
ン等の絶縁膜上にアルミニウム層を堆積し、このアルミ
ニウム層を第１のフォトレジストパターンをマスクにド
ライエッチングして所定の配線パターンよりも幅広の配
線パターンを形成する。この幅広の配線パターン間にこ
の配線パターンの一部を被覆するように第２のフォトレ
ジストパターンを形成した後、ドライエッチングし、前
記幅広の配線パターンを微細化するようにしている。
【０００５】しかしながら、この技術においては、第２
のフォトレジストパターンを形成するため、リソグラフ
ィ技術を用いる回数が増える。一般にリソグラフィー工
程は成膜やエッチング等の他の工程に比べ製造コストが
高いので、この特開平１−１８１５４６号公報における
技術は製造コストが高いという問題がある。
のフォトレジストパターンを形成するため、リソグラフ
ィ技術を用いる回数が増える。一般にリソグラフィー工
程は成膜やエッチング等の他の工程に比べ製造コストが
高いので、この特開平１−１８１５４６号公報における
技術は製造コストが高いという問題がある。
【０００６】半導体装置の配線パターンの微細化技術の
他の例が特開平２−８９３１９号公報に開示されてい
る。この技術では、シリコン基板の酸化シリコン等の絶
縁膜上にタングステン金属のオーバーエッチングパター
ンを窒化シリコンをマスクとして形成し、このオーバー
エッチングパターンの側面にアルミニウム配線を成長さ
せた後、タングステン金属と窒化シリコンを除去して微
細なアルミニウム配線パターンを形成する方法が開示さ
れている。この技術においては、タングステンのオーバ
ーエッチング量を精度よく制御することが難しく、アル
ミニウム配線の幅のバラツキが大きくなる問題があっ
た。
他の例が特開平２−８９３１９号公報に開示されてい
る。この技術では、シリコン基板の酸化シリコン等の絶
縁膜上にタングステン金属のオーバーエッチングパター
ンを窒化シリコンをマスクとして形成し、このオーバー
エッチングパターンの側面にアルミニウム配線を成長さ
せた後、タングステン金属と窒化シリコンを除去して微
細なアルミニウム配線パターンを形成する方法が開示さ
れている。この技術においては、タングステンのオーバ
ーエッチング量を精度よく制御することが難しく、アル
ミニウム配線の幅のバラツキが大きくなる問題があっ
た。
【０００７】本発明は、上記の従来技術の問題点を解決
した、フォトリソグラフィ技術の限界以下の幅の配線パ
ターンを有する半導体装置の製造方法を提供することを
目的とする。
した、フォトリソグラフィ技術の限界以下の幅の配線パ
ターンを有する半導体装置の製造方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】本発明は、半導体基板上
の第１の絶縁膜上に形成された第１の配線パターンと、
前記第１の配線パターンを含む前記第１の絶縁膜上に形
成された第２の絶縁膜と、前記第２の絶縁膜上に形成さ
れた第２の配線パターンと、前記第１の配線パターンと
前記第２の配線パターンを電気的に相互接続するコンタ
クト孔とにより構成される配線構造を有する半導体装置
の製造方法であって、次の構成からなる。
の第１の絶縁膜上に形成された第１の配線パターンと、
前記第１の配線パターンを含む前記第１の絶縁膜上に形
成された第２の絶縁膜と、前記第２の絶縁膜上に形成さ
れた第２の配線パターンと、前記第１の配線パターンと
前記第２の配線パターンを電気的に相互接続するコンタ
クト孔とにより構成される配線構造を有する半導体装置
の製造方法であって、次の構成からなる。
【０００９】即ち、本発明の半導体装置の製造方法は、
半導体基板上に形成された第１の絶縁膜上に第１の配線
層を被覆してパターニングし第１の配線パターンを形成
する工程と、前記第１の配線パターンを含む前記半導体
基板上に第２の絶縁膜を形成する工程と、前記第１の配
線パターン上の前記第２の絶縁膜の所定箇所に前記第１
の配線パターンを貫通する第１の開口を形成すると同時
に、前記第２の絶縁膜の前記第１の開口形成箇所とは別
の箇所に前記第１の配線パターンの所定配線パターンを
分割して微細化する第２の開口を形成する工程と、前記
第２の開口を完全に充填し、前記第１の開口には凹部を
形成するように第３の絶縁膜を形成する工程と、前記第
２の開口部のみに前記第３の絶縁膜を残存させるように
前記第３の絶縁膜を除去して前記第１の開口においての
み前記第１の配線パターンを露出させる工程と、前記第
１の開口を含む前記第２の絶縁膜上に第２の配線層を被
覆した後パターニングし、第２の配線パターンを形成す
る工程とを含むことを特徴とする。
半導体基板上に形成された第１の絶縁膜上に第１の配線
層を被覆してパターニングし第１の配線パターンを形成
する工程と、前記第１の配線パターンを含む前記半導体
基板上に第２の絶縁膜を形成する工程と、前記第１の配
線パターン上の前記第２の絶縁膜の所定箇所に前記第１
の配線パターンを貫通する第１の開口を形成すると同時
に、前記第２の絶縁膜の前記第１の開口形成箇所とは別
の箇所に前記第１の配線パターンの所定配線パターンを
分割して微細化する第２の開口を形成する工程と、前記
第２の開口を完全に充填し、前記第１の開口には凹部を
形成するように第３の絶縁膜を形成する工程と、前記第
２の開口部のみに前記第３の絶縁膜を残存させるように
前記第３の絶縁膜を除去して前記第１の開口においての
み前記第１の配線パターンを露出させる工程と、前記第
１の開口を含む前記第２の絶縁膜上に第２の配線層を被
覆した後パターニングし、第２の配線パターンを形成す
る工程とを含むことを特徴とする。
【００１０】上記本発明の半導体装置の製造方法におい
ては、第１の配線パターンと第２の配線パターンのコン
タクト用の第１の配線パターンを貫通する第１の開口形
成と同時に第２の開口を所定の第１の配線パターン分割
するように形成することにより、フォトリソグラフィの
回数を増やすことなく、微細化配線パターンを形成でき
る。特に、本発明では、前記第２の開口により分割され
る前の前記第１の配線パターンの幅ｄ２と前記第２の開
口の幅ｄ１をｄ１＜ｄ２＜３ｄ１の関係に設計し、ｄ１
がフォトリソグラフィの限界幅とすれば、このｄ１より
も小さい幅に前記第１の配線パターンを分割できる効果
がある。
ては、第１の配線パターンと第２の配線パターンのコン
タクト用の第１の配線パターンを貫通する第１の開口形
成と同時に第２の開口を所定の第１の配線パターン分割
するように形成することにより、フォトリソグラフィの
回数を増やすことなく、微細化配線パターンを形成でき
る。特に、本発明では、前記第２の開口により分割され
る前の前記第１の配線パターンの幅ｄ２と前記第２の開
口の幅ｄ１をｄ１＜ｄ２＜３ｄ１の関係に設計し、ｄ１
がフォトリソグラフィの限界幅とすれば、このｄ１より
も小さい幅に前記第１の配線パターンを分割できる効果
がある。
【００１１】
【発明の実施の形態】本発明の実施の形態について図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１２】図１は本発明の実施の形態の半導体装置の
製造方法で製造された半導体装置要部の配線パターン形
成後の状態を示す平面図である。また、図２乃至図６は
本発明の実施の形態の半導体装置の製造方法における配
線パターン形成工程順を説明するための半導体装置要部
の断面図であり、各図の（Ａ）及び（Ｂ）はそれぞれ図
１のＡ−Ａ’線及びＢ−Ｂ’線に沿った断面図である。
製造方法で製造された半導体装置要部の配線パターン形
成後の状態を示す平面図である。また、図２乃至図６は
本発明の実施の形態の半導体装置の製造方法における配
線パターン形成工程順を説明するための半導体装置要部
の断面図であり、各図の（Ａ）及び（Ｂ）はそれぞれ図
１のＡ−Ａ’線及びＢ−Ｂ’線に沿った断面図である。
【００１３】図１において、符号１０１は第１の配線パ
ターン、符号１０７は第２の配線パターン、符号１０５
は第１と第２の配線パターンを電気的に接続するための
コンタクト孔形成用の第１の開口である。また、符号１
０３は、その第１の開口１０５形成と同時に第１の配線
パターンに形成される第２の開口である。この第２の開
口１０３は第１の配線パターン１０１と第２の配線パタ
ーン１０７を電気的に接続するためではなく、第１の配
線パターンを局所的にフォトリソグラフィ技術の限界以
下の幅にパターニングするためのものである。その第２
の開口１０３は最終的には絶縁膜で埋設されるが、図１
では各配線パターンと各開口の位置関係がわかるように
絶縁膜は全て省略してある。
ターン、符号１０７は第２の配線パターン、符号１０５
は第１と第２の配線パターンを電気的に接続するための
コンタクト孔形成用の第１の開口である。また、符号１
０３は、その第１の開口１０５形成と同時に第１の配線
パターンに形成される第２の開口である。この第２の開
口１０３は第１の配線パターン１０１と第２の配線パタ
ーン１０７を電気的に接続するためではなく、第１の配
線パターンを局所的にフォトリソグラフィ技術の限界以
下の幅にパターニングするためのものである。その第２
の開口１０３は最終的には絶縁膜で埋設されるが、図１
では各配線パターンと各開口の位置関係がわかるように
絶縁膜は全て省略してある。
【００１４】図１において、Ａ−Ａ’部の配線ピッチを
最小にすることを考えた場合、フォトリソグラフィ技術
の限界の寸法をｄ１とすると、第１の開口１０５と同時
に形成される第２の開口１０３の幅はｄ１にし、また、
その第２の開口１０３が形成される前の段階の第１の配
線パターン１０１の幅ｄ２は、ｄ１＜ｄ２＜３ｄ１に設
定できる。従って、本発明においてはフォトリソグラフ
ィ技術の限界以下の幅の配線を形成し、配線ピッチを狭
くすることが可能になる。
最小にすることを考えた場合、フォトリソグラフィ技術
の限界の寸法をｄ１とすると、第１の開口１０５と同時
に形成される第２の開口１０３の幅はｄ１にし、また、
その第２の開口１０３が形成される前の段階の第１の配
線パターン１０１の幅ｄ２は、ｄ１＜ｄ２＜３ｄ１に設
定できる。従って、本発明においてはフォトリソグラフ
ィ技術の限界以下の幅の配線を形成し、配線ピッチを狭
くすることが可能になる。
【００１５】次に、図２乃至図６を参照して、本発明の
実施の形態の半導体装置の製造方法について説明する。
実施の形態の半導体装置の製造方法について説明する。
【００１６】まず、図２のように半導体基板（ここでは
図示せず）主表面に第１の絶縁膜１００が形成され、そ
の上に、例えば厚さ５００ｎｍのアルミニウムを主成分
とする金属層を被覆してフォトリソグラフィ技術および
異方性ドライエッチング技術により、所望のパターンに
パターニングして第１の配線パターン１０１を形成す
る。
図示せず）主表面に第１の絶縁膜１００が形成され、そ
の上に、例えば厚さ５００ｎｍのアルミニウムを主成分
とする金属層を被覆してフォトリソグラフィ技術および
異方性ドライエッチング技術により、所望のパターンに
パターニングして第１の配線パターン１０１を形成す
る。
【００１７】ここで、図２（Ａ）における第１の配線パ
ターンの配線幅ｄ２は、フォトリソグラフィ技術の限界
の寸法をｄ１とすると、ｄ１＜ｄ２＜３ｄ１と設定して
おく。ここでは、便宜的に、本実施の形態ではｄ２＝
２．４ｄ１とする。また、図２では、配線幅ｄ２の２本
の配線がｄ１の間隔で配置してある。
ターンの配線幅ｄ２は、フォトリソグラフィ技術の限界
の寸法をｄ１とすると、ｄ１＜ｄ２＜３ｄ１と設定して
おく。ここでは、便宜的に、本実施の形態ではｄ２＝
２．４ｄ１とする。また、図２では、配線幅ｄ２の２本
の配線がｄ１の間隔で配置してある。
【００１８】次いで、図３に示すように、第２の絶縁膜
１０２を第１の配線パターン１０１を含む第１の絶縁膜
上に形成した後、第２の絶縁膜１０２と第１の配線パタ
ーン１０１を異方性ドライエッチング技術及びフォトリ
ソグラフィ技術により、図１の第２の開口１０３と第１
の開口１０５に対応する部分をパターニングする。ここ
で、図３（Ａ）においては、フォトリソグラフィ技術の
限界の寸法ｄ１の第２の開口１０３によって第１の配線
パターン１０１がパターニングされ、幅ｄ２＝２．４ｄ
１の２本の第１の配線パターン１０１が、ｄ１の間隔で
電気的に分離された４本の幅０．７ｄ１の微細配線パタ
ーン１０４となる。
１０２を第１の配線パターン１０１を含む第１の絶縁膜
上に形成した後、第２の絶縁膜１０２と第１の配線パタ
ーン１０１を異方性ドライエッチング技術及びフォトリ
ソグラフィ技術により、図１の第２の開口１０３と第１
の開口１０５に対応する部分をパターニングする。ここ
で、図３（Ａ）においては、フォトリソグラフィ技術の
限界の寸法ｄ１の第２の開口１０３によって第１の配線
パターン１０１がパターニングされ、幅ｄ２＝２．４ｄ
１の２本の第１の配線パターン１０１が、ｄ１の間隔で
電気的に分離された４本の幅０．７ｄ１の微細配線パタ
ーン１０４となる。
【００１９】一方、図３（Ｂ）に示すように、後に形成
される第２の配線パターンと第１配線パターンを電気的
に接続するためのコンタクト孔形成用の、第１の開口１
０５は、幅がｄ３（ｄ３＞ｄ１）であって、この部分で
は、第１の配線パターン１０１の中央部（第１の開口１
０５の部分）が、くりぬかれた形状を呈している。
される第２の配線パターンと第１配線パターンを電気的
に接続するためのコンタクト孔形成用の、第１の開口１
０５は、幅がｄ３（ｄ３＞ｄ１）であって、この部分で
は、第１の配線パターン１０１の中央部（第１の開口１
０５の部分）が、くりぬかれた形状を呈している。
【００２０】次に、図４のように、例えば厚さがｄ１／
２以上ｄ３／２未満の第３の絶縁膜１０６を成膜する。
ここで、第２の開口１０３は、第３の絶縁膜１０６で完
全に埋設され、かつ、第１の開口１０５は第３の絶縁膜
１０６で完全には埋設されないようにしておく。
２以上ｄ３／２未満の第３の絶縁膜１０６を成膜する。
ここで、第２の開口１０３は、第３の絶縁膜１０６で完
全に埋設され、かつ、第１の開口１０５は第３の絶縁膜
１０６で完全には埋設されないようにしておく。
【００２１】その後、図５の如く、第３絶縁膜１０６を
等方性のウエットエッチバックを施して第２の絶縁膜１
０２を露出させる。ここで第２の開口１０３のくぼみの
部分にのみ第３の絶縁膜１０６が埋設され残存した状態
となる。第１の開口１０５においては、第１の配線パタ
ーン１０１の側壁部を露出させる。なお、第３の絶縁膜
１０６と第２の絶縁膜１０２は、例えばシリコン酸化膜
を主成分とした、同様な膜で形成しておき、上記のウエ
ットエッチバックは時間制御により実施されても良い
し、また、例えば第２の絶縁膜１０２にシリコン酸化
膜、第３の絶縁膜１０６にシリコン窒化膜というよう
に、異種の膜を形成しておき、選択的に第３の絶縁膜１
０６の所望の部分のみをエッチングしても良い。
等方性のウエットエッチバックを施して第２の絶縁膜１
０２を露出させる。ここで第２の開口１０３のくぼみの
部分にのみ第３の絶縁膜１０６が埋設され残存した状態
となる。第１の開口１０５においては、第１の配線パタ
ーン１０１の側壁部を露出させる。なお、第３の絶縁膜
１０６と第２の絶縁膜１０２は、例えばシリコン酸化膜
を主成分とした、同様な膜で形成しておき、上記のウエ
ットエッチバックは時間制御により実施されても良い
し、また、例えば第２の絶縁膜１０２にシリコン酸化
膜、第３の絶縁膜１０６にシリコン窒化膜というよう
に、異種の膜を形成しておき、選択的に第３の絶縁膜１
０６の所望の部分のみをエッチングしても良い。
【００２２】次に、図６に示すように、例えば厚さ３０
０ｎｍのアルミニウムを主成分とする金属層を半導体基
板上に被覆し、所望のパターンにパターニングする事
で、第２の配線パターン１０７を形成し、所望の構成を
有する相互接続された２層の配線構造が形成される。
図６（Ａ）の配線部においては、半導体基板表面の第１
の絶縁膜１００上に、第１の配線パターン１０１が分割
されフォトリソグラフィ技術の限界寸法より細い幅の微
細配線パターン１０４があり、その表面は第２の絶縁膜
１０２で覆われ、さらにその微細配線パターン１０４
は、一部において、第１の開口１０５と同時形成された
第２の開口１０３を埋設している第３の絶縁膜１０６に
より、電気的に互いに分離されている。また、図６
（Ｂ）に示すコンタクト孔１０８部においては、ｄ１よ
りわずかに大きい寸法ｄ３（ｄ３＞ｄ１）の第１の開口
１０５により、第１の配線パターン１０１と第２の配線
パターン１０７が、第１の開口１０５の側壁において電
気的に接続されている。
０ｎｍのアルミニウムを主成分とする金属層を半導体基
板上に被覆し、所望のパターンにパターニングする事
で、第２の配線パターン１０７を形成し、所望の構成を
有する相互接続された２層の配線構造が形成される。
図６（Ａ）の配線部においては、半導体基板表面の第１
の絶縁膜１００上に、第１の配線パターン１０１が分割
されフォトリソグラフィ技術の限界寸法より細い幅の微
細配線パターン１０４があり、その表面は第２の絶縁膜
１０２で覆われ、さらにその微細配線パターン１０４
は、一部において、第１の開口１０５と同時形成された
第２の開口１０３を埋設している第３の絶縁膜１０６に
より、電気的に互いに分離されている。また、図６
（Ｂ）に示すコンタクト孔１０８部においては、ｄ１よ
りわずかに大きい寸法ｄ３（ｄ３＞ｄ１）の第１の開口
１０５により、第１の配線パターン１０１と第２の配線
パターン１０７が、第１の開口１０５の側壁において電
気的に接続されている。
【００２３】
【発明の効果】本発明の効果は、第１の配線パターンの
パターニングの一部を後工程の第１の開口形成時に行う
ようにしたので、付加的なフォトリソグラフィー工程な
しに第１の配線パターンをフォトリソグラフィ技術の限
界以下の幅に分割することが可能となり、配線ピッチの
狭い高密度の半導体装置を提供できることである。
パターニングの一部を後工程の第１の開口形成時に行う
ようにしたので、付加的なフォトリソグラフィー工程な
しに第１の配線パターンをフォトリソグラフィ技術の限
界以下の幅に分割することが可能となり、配線ピッチの
狭い高密度の半導体装置を提供できることである。
【図１】本発明の実施の形態の半導体装置の製造方法で
製造された半導体装置要部の配線パターン形成後の状態
を示す平面図である。
製造された半導体装置要部の配線パターン形成後の状態
を示す平面図である。
【図２】本発明の実施の形態の半導体装置の製造方法に
おける配線パターン形成工程を説明するための半導体装
置要部の断面図であり、（Ａ）及び（Ｂ）はそれぞれ図
１のＡ−Ａ’線及びＢ−Ｂ’線に沿った断面図である。
おける配線パターン形成工程を説明するための半導体装
置要部の断面図であり、（Ａ）及び（Ｂ）はそれぞれ図
１のＡ−Ａ’線及びＢ−Ｂ’線に沿った断面図である。
【図３】図２の配線パターン形成工程に引き続く線パタ
ーン形成工程を説明するための半導体装置要部の断面図
であり、（Ａ）及び（Ｂ）はそれぞれ図１のＡ−Ａ’線
及びＢ−Ｂ’線に沿った断面図である。
ーン形成工程を説明するための半導体装置要部の断面図
であり、（Ａ）及び（Ｂ）はそれぞれ図１のＡ−Ａ’線
及びＢ−Ｂ’線に沿った断面図である。
【図４】図３の配線パターン形成工程に引き続く線パタ
ーン形成工程を説明するための半導体装置要部の断面図
であり、（Ａ）及び（Ｂ）はそれぞれ図１のＡ−Ａ’線
及びＢ−Ｂ’線に沿った断面図である。
ーン形成工程を説明するための半導体装置要部の断面図
であり、（Ａ）及び（Ｂ）はそれぞれ図１のＡ−Ａ’線
及びＢ−Ｂ’線に沿った断面図である。
【図５】図４の配線パターン形成工程に引き続く線パタ
ーン形成工程を説明するための半導体装置要部の断面図
であり、（Ａ）及び（Ｂ）はそれぞれ図１のＡ−Ａ’線
及びＢ−Ｂ’線に沿った断面図である。
ーン形成工程を説明するための半導体装置要部の断面図
であり、（Ａ）及び（Ｂ）はそれぞれ図１のＡ−Ａ’線
及びＢ−Ｂ’線に沿った断面図である。
【図６】図５の配線パターン形成工程に引き続く線パタ
ーン形成工程を説明するための半導体装置要部の断面図
であり、（Ａ）及び（Ｂ）はそれぞれ図１のＡ−Ａ’線
及びＢ−Ｂ’線に沿った断面図である。
ーン形成工程を説明するための半導体装置要部の断面図
であり、（Ａ）及び（Ｂ）はそれぞれ図１のＡ−Ａ’線
及びＢ−Ｂ’線に沿った断面図である。
【図７】従来の半導体装置の配線パターンの平面図であ
る。
る。
【図８】図７の半導体装置の断面図であり、（Ａ）はＡ
−Ａ’線、（Ｂ）は、それぞれＢ−Ｂ’線に沿った断面
図である。
−Ａ’線、（Ｂ）は、それぞれＢ−Ｂ’線に沿った断面
図である。
１００，２００ 第１の絶縁膜 １０１，２０１ 第１の配線パターン １０２，２０２ 第２の絶縁膜 １０３ 第２の開口 １０４ 微細配線パターン １０５ 第１の開口 １０６ 第３の絶縁膜 １０７，２０３ 第２の配線パターン １０８，２０４ コンタクト孔
Claims (7)
- 【請求項１】 半導体基板上に形成された第１の絶縁膜
上に第１の配線層を被覆してパターニングし第１の配線
パターンを形成する工程と、前記第１の配線パターンを
含む前記半導体基板上に第２の絶縁膜を形成する工程
と、前記第１の配線パターン上の前記第２の絶縁膜の所
定箇所に前記第１の配線パターンを貫通する第１の開口
を形成すると同時に、前記第２の絶縁膜の前記第１の開
口形成箇所とは別の箇所に前記第１の配線パターンの所
定配線パターンを分割して微細化する第２の開口を形成
する工程と、前記第２の開口を完全に充填し、前記第１
の開口には凹部を形成するように第３の絶縁膜を形成す
る工程と、前記第２の開口のみに前記第３の絶縁膜を残
存させるように前記第３の絶縁膜を除去して前記第１の
開口においてのみ前記第１の配線パターンを露出させる
工程と、前記第１の開口を含む前記第２の絶縁膜上に第
２の配線層を被覆した後パターニングし、第２の配線パ
ターンを形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】 前記第２の開口により分割される前の前
記第１の配線パターンの幅ｄ２と，前記第２の開口の幅
ｄ１がｄ１＜ｄ２＜３ｄ１の関係である請求項１記載の
半導体装置の製造方法。 - 【請求項３】 前記第１および第２の配線層が同一材料
からなることを特徴とする請求項１または２記載の半導
体装置の製造方法。 - 【請求項４】 前記第２および第３の絶縁膜が同一材料
からなることを特徴とする請求項１乃至請求項３記載の
いずれか一つの半導体装置の製造方法。 - 【請求項５】 前記第２の絶縁膜と前記第３の絶縁膜が
異種材料からなることを特徴とする請求項１乃至請求項
３記載のいずれか一つの半導体装置の製造方法。 - 【請求項６】 前記第２の開口を異方性ドライエッチン
グにより形成した請求項１乃至請求項５記載のいずれか
一つの半導体装置の製造方法。 - 【請求項７】 前記第３の絶縁膜を等方性のウエットエ
ッチングにより除去した請求項１乃至請求項６記載のい
ずれか一つの半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20017698A JP3191769B2 (ja) | 1998-07-15 | 1998-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20017698A JP3191769B2 (ja) | 1998-07-15 | 1998-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031149A JP2000031149A (ja) | 2000-01-28 |
| JP3191769B2 true JP3191769B2 (ja) | 2001-07-23 |
Family
ID=16420067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20017698A Expired - Fee Related JP3191769B2 (ja) | 1998-07-15 | 1998-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191769B2 (ja) |
-
1998
- 1998-07-15 JP JP20017698A patent/JP3191769B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031149A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6063702A (en) | Global planarization method for inter level dielectric layers using IDL blocks | |
| US6093633A (en) | Method of making a semiconductor device | |
| JP3111977B2 (ja) | 半導体装置の製造方法 | |
| KR100244783B1 (ko) | 반도체 장치의 제조방법 | |
| JP2665568B2 (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP3191769B2 (ja) | 半導体装置の製造方法 | |
| JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| JP3504250B2 (ja) | 半導体素子の製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| JP3841345B2 (ja) | 半導体素子の微細パターンの形成方法 | |
| EP0845808A2 (en) | Multilayer wiring structure including via holes | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JPH08107143A (ja) | 多層配線層の形成方法 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JP2001298081A (ja) | 半導体装置及びその製造方法 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| KR100247642B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPH06326198A (ja) | 接続孔の形成方法 | |
| KR950000850B1 (ko) | 반도체 장치의 제조방법 | |
| JP3007112B2 (ja) | ゲート電極形成方法 | |
| JPH0123944B2 (ja) | ||
| JPH0425157A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |