KR100281147B1 - 콘택홀 형성방법 - Google Patents

콘택홀 형성방법 Download PDF

Info

Publication number
KR100281147B1
KR100281147B1 KR1019970050956A KR19970050956A KR100281147B1 KR 100281147 B1 KR100281147 B1 KR 100281147B1 KR 1019970050956 A KR1019970050956 A KR 1019970050956A KR 19970050956 A KR19970050956 A KR 19970050956A KR 100281147 B1 KR100281147 B1 KR 100281147B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
insulating film
nitride film
film
Prior art date
Application number
KR1019970050956A
Other languages
English (en)
Other versions
KR19990030645A (ko
Inventor
이동현
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019970050956A priority Critical patent/KR100281147B1/ko
Publication of KR19990030645A publication Critical patent/KR19990030645A/ko
Application granted granted Critical
Publication of KR100281147B1 publication Critical patent/KR100281147B1/ko

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

고집적 소자에서 미세 콘택홀을 형성하기에 알맞으며, 후속공정시 평탄성이 높은 콘택홀 형성방법에 관한 것으로, 이와 같은 목적을 달성하기 위한 본 발명 콘택홀 형성방법은 기판에 층간절연층을 증착하는 공정과, 상기 층간절연층상에 소정부분이 식각된 절연막을 형성하는 공정과, 소정부분 식각된 상기 절연막의 측면에 상기 측벽절연막을 형성하는 공정과, 상기 절연막과 측벽절연막을 마스크로 하여 상기 층간절연층을 식각하여 상기 기판이 드러나도록 콘택홀을 형성하는 공정과, 상기 절연막과 측벽절연막을 제거하는 공정과, 상기 콘택홀에 플러그를 형성하는 것을 특징으로 한다.

Description

콘택홀 형성방법{METHOD FOR FORMING CONTACT HOLE}
본 발명은 반도체 소자의 콘택홀 형성방법에 대한 것으로 특히, 고집적 소자에 형성하기에 알맞은 콘택홀 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 콘택홀 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 1f는 종래 콘택홀 형성방법을 나타낸 공정단면도이다.
종래 콘택홀 형성방법은 도 1a에 도시한 바와 같이 반도체 기판(1)에 산화막이나 질화막을 증착하여 층간절연막(2)을 형성한다. 그리고 층간절연막(2)상에 제 1 폴리실리콘층(3)을 증착한 후, 제 1 폴리실리콘층(3)상에 감광막(4)을 도포한다. 이후에 제 1 폴리실리콘층(3)의 소정부분이 드러나도록 노광 및 현상공정으로 선택적으로 감광막(4)을 패터닝한다.
도 1b에 도시한 바와 같이 상기 패터닝된 감광막(4)을 마스크로 이용하여 상기 제 1 폴리실리콘층(3)을 이방성 식각하여 층간절연막(2)이 드러나도록 한다. 그리고 감광막(4)을 제거한다.
도 1c에 도시한 바와 같이 반도체 기판(1)에 제 2 폴리실리콘층을 증착한 후 이방성 식각으로 상기 식각된 제 1 폴리실리콘층(3)의 측면에 측벽폴리실리콘(5)을 형성한다. 측벽폴리실리콘(5)으로 콘택홀 사이즈를 조절할 수 있다.
도 1d에 도시한 바와 같이 상기 제 1 폴리실리콘층(3)과 측벽폴리실리콘(5)을 마스크로 층간절연층(2)을 제거한다.
도 1e에 도시한 바와 같이 반도체 기판(1)에 콘택홀을 채우도록 제 3 폴리실리콘층(6)을 증착한다.
도 1f에 도시한 바와 같이 상기 제 3 폴리실리콘층을 에치백하거나 화학적 기계적 연마법으로 평탄화시켜서 폴리플러그(6a)를 형성한다.
상기와 같은 종래 콘택홀 형성방법은 다음과 같은 문제가 있다.
폴리실리콘을 하드마스크로 사용할 경우 폴리실리콘이 1000Å이상 손실되기 때문에 후속공정으로 폴리에치백 공정을 하여 폴리플러그를 형성할 때 폴리실리콘을 평탄하게 증착하기가 어렵다. 이에따라서 후속공정이 어려워진다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 고집적 소자에서 미세 콘택홀을 형성하기에 알맞으며, 후속공정시 평탄성이 높도록 콘택홀을 형성하는 방법을 제공하는 데 그 목적이 있다.
도 1a 내지 1f는 종래 콘택홀 형성방법을 나타낸 공정단면도
도 2a 내지 2f는 본 발명 콘택홀 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
11: 반도체 기판 12: 층간절연막
13: 질화막 14: 감광막
15:측벽질화막 16: 폴리실리콘층
16a: 폴리플러그
상기와 같은 목적을 달성하기 위한 본 발명 콘택홀 형성방법은 기판에 층간절연층을 증착하는 공정과, 상기 층간절연층상에 소정부분이 식각된 절연막을 형성하는 공정과, 소정부분 식각된 상기 절연막의 측면에 측벽절연막을 형성하는 공정과, 상기 절연막과 측벽절연막을 마스크로 하여 상기 층간절연층을 식각하여 상기 기판이 드러나도록 콘택홀을 형성하는 공정과, 상기 절연막과 측벽절연막을 제거하는 공정과, 상기 콘택홀에 플러그를 형성하는 것을 특징으로 한다.
첨부 도면을 참조하여 본 발명 콘택홀 형성방법에 대하여 설명하면 다음과 같다.
도 2a 내지 2f는 본 발명 콘택홀 형성방법을 나타낸 공정단면도이다.
본 발명 콘택홀 형성방법은 도 2a에 도시한 바와 같이 반도체 기판(11)에 산화막이나 질화막으로 증착하여 층간절연막(12)을 형성한다.
도 2b에 도시한 바와 같이 상기 층간절연막(12)상에 질화막을 증착한 후 질화막(13) 상에 감광막(14)을 도포한다. 이후에 콘택홀을 형성시킨 부분의 감광막(14)을 노광 및 현상공정으로 선택적으로 패터닝한다. 이후에 패터닝된 감광막(14)을 마스크로 질화막(13)을 이방성 식각한 후 감광막(14)을 제거한다.
도 2c에 도시한 바와 같이 질화막을 다시 도포한후에 상기 질화막을 이방성 식각하여 식각된 질화막(13)의 측면에 측벽질화막(15)을 형성한다. 측벽질화막(15)을 형성할 때는 형성시킬 콘택홀 사이즈 만큼 층간절연층(12)이 드러나도록 형성한다.
도 2d에 도시한 바와 같이 상기 질화막(13)과 측벽질화막(15)을 하드마스크로 이용하여 층간절연막(12)을 이방성 식각하여 반도체 기판(11)의 소정영역이 드러나도록 한다.
도 2e에 도시한 바와 같이 질화막(13)과 측벽질화막(15)을 인산에 담가 제거한후 콘택홀을 채우고 층간절연층(12)상에 폴리실리콘층(16)을 증착한다.
도 2f에 도시한 바와 같이 상기 폴리실리콘층(16)을 에치백이나 화학적 기계적 연마법으로 평탄화하여 폴리플러그(16a)를 형성한다.
상기와 같은 본 발명 콘택홀 형성방법은 다음과 같은 효과가 있다.
소자가 고집적화 될수록 특히 0.20㎛이하의 콘택홀 사이즈로 패터닝할 필요가 있을 때 질화막을 하드마스크로 사용하므로써 콘택홀을 형성하므로써 미세한 패턴을 형성할 수 있다. 이와 같은 방법에 의해 콘택을 형성하므로써 후속공정을 용이하게 할 수 있다.

Claims (1)

  1. 기판에 층간절연층을 증착하는 공정과,
    상기 층간절연층상에 소정부분이 식각된 질화막을 형성하는 공정과,
    소정부분 식각된 상기 절연막의 측면에 측벽질화막을 형성하는 공정과,
    상기 질화막과 측벽질화막을 마스크로 상기 층간절연층을 식각하여 콘택홀을 형성하는 공정과,
    상기 질화막과 측벽질화막을 제거하는 공정과,
    상기 콘택홀에 플러그를 형성하는 것을 포함함을 특징으로 하는 콘택홀 형성방법.
KR1019970050956A 1997-10-02 1997-10-02 콘택홀 형성방법 KR100281147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050956A KR100281147B1 (ko) 1997-10-02 1997-10-02 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050956A KR100281147B1 (ko) 1997-10-02 1997-10-02 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR19990030645A KR19990030645A (ko) 1999-05-06
KR100281147B1 true KR100281147B1 (ko) 2001-04-02

Family

ID=66045072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050956A KR100281147B1 (ko) 1997-10-02 1997-10-02 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100281147B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148565A (ja) * 1994-11-22 1996-06-07 Hitachi Ltd 半導体集積回路装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148565A (ja) * 1994-11-22 1996-06-07 Hitachi Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
KR19990030645A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
US6420257B2 (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
JPH09181180A (ja) 半導体集積回路及びその製造方法
JP4057083B2 (ja) 半導体集積回路の製造方法
US5854126A (en) Method for forming metallization in semiconductor devices with a self-planarizing material
KR100281147B1 (ko) 콘택홀 형성방법
KR100449319B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100304979B1 (ko) 반도체소자의배선형성방법
KR20000042870A (ko) 반도체 소자의 트렌치 형성방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100306905B1 (ko) 접촉홀형성방법
KR100328449B1 (ko) 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법
JPH11145285A (ja) 配線形成方法
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR0172249B1 (ko) 반도체소자의 콘택홀 형성방법
KR20010047961A (ko) 산화막 마스크를 사용하는 라인 퍼스트 듀얼 다마신 패턴형성방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR100406582B1 (ko) 도전 플러그 형성 방법
KR100247642B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100252873B1 (ko) 반도체 소자의 다층배선 및 그의 형성방법
KR20010003687A (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100318269B1 (ko) 반도체 소자의 게이트 형성방법
KR100413043B1 (ko) 반도체 장치의 게이트 전극 형성 방법
KR20020002932A (ko) 반도체소자의 게이트전극 형성방법
KR19980058461A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee