KR19990081061A - 반도체장치의 미세 콘택홀 형성방법 - Google Patents

Abstract

하드 마스크를 사용하여 절연막에 미세한 콘택홀을 형성하되, 상기 하드 마스크에 바로 상기 미세한 콘택홀을 형성하기 위한 홀을 형성하는 것이 아니라 상기 하드 마스크 상에 소프트 마스크를 형성한 다음 이를 패터닝하여 형성하고자하는 미세 콘택홀의 폭 보다 넓은 홀을 먼저 형성한다. 이어서 상기 홀의 측면에 스페이서를 형성하여 상기 하드 마스크에 형성할 홀의 영역을 한정한 다음 상기 스페이서를 식각마스크로 사용하여 상기 미세 콘택홀 형성을 위한 홀을 포함하는 하드 마스크 패턴을 형성한다. 이와 같이, 미세 콘택홀 형성용 하드 마스크 패턴을 형성함으로써 상기 하드 마스크 패턴의 프로화일이 손상되는, 즉 상기 하드 마스크 패턴에 줄무늬와 같은 결함이 형성되는 것을 방지할 수 있다. 그리고 이러한 하드 마스크 패턴을 이용하여 미세 콘택홀 형성함으로써 폭이 미세하나 폭의 변동이 거의 없은 균일한 콘택홀을 형성할 수 있다.

Description

반도체 장치의 미세 콘택홀 형성방법

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 자세하게는 미세 콘택홀 형성방법에 관한 것이다.

섭-쿼터(sub-quater) 마이크론 이하의 다자인 룰이 적용되는 반도체 장치의 제조공정에서 높은 종횡비(aspect ratio)를 갖는 콘택홀을 형성하기 위해 최근 고밀도 플라즈마(High Density Plasma)가 이용된다. 그런데, 고밀도 플라즈마를 이용하는 경우, 과도한 해리도 및 낮은 공정압력에 의해 산화막식각시 마스크로 사용되는 포토레지스트막에 대한 높은 식각선택비를 얻기 어렵다. 또한, KrF소오스와 심자외선(Deep Ultra Violet)용 포토레지스트막을 이용하는 포토 리소그래피(photo lithograpy) 기술의 한계로 200nm이하의 패턴은 형성하기 어려운 점이 있다.

이에 따라, 포토레지스트막의 낮은 식각선택비에 의해 콘택홀의 폭이 증가되는 것을 해소하기 위해, 하드 마스크(hard mask)를 이용한 폭이 미세한 콘택홀을 형성하는 방법이 연구되고 있다. 그러나, 미세 콘택홀을 형성하는 고정에서 하드 마스크가 침식(erosion)되고 하드 마스크에 줄무늬(striation)가 형성되는등 하드 마스크의 프로화일(profile)이 저하되고 형성되는 미세 콘택홀의 폭도 일정하지 않는 경향을 보이고 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술에서 드러나는 문제점을 해소하기 위한 것으로서, 마스크의 프로화일(profile)이 변형됨이 없이 폭이 미세하고 균일한 콘택홀을 형성할 수 있는 반도체 장치의 미세 콘택홀 형성 방법을 제공함에 있다.

도 1 내지 도 5는 본 발명의 실시예에 의한 반도체 장치의 미세 콘택홀 형성방법을 단계별로 나타낸 도면들이다.

*도면의 주요 부분에 대한 부호설명*

40:반도체 기판. 42, 42a:절연막, 절연막 패턴.

44, 44a:하드 마스크, 하드 마스크 패턴.

46:소프트 마스크. 48, 48a:스페이서 형성용 물질막, 스페이서.

D1, D2:제1 및 제2 폭. H1, H1 및 H3:제1 내지 제3 홀.

이와 같은 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 구성을 갖는 반도체 장치의 미세 콘택홀 형성방법을 제공한다.

즉, (a) 반도체 기판 상에 절연막을 형성한다. (b) 상기 절연막 상에 하드 마스크를 형성한다. (c) 상기 하드 마스크 상에 소프트 마스크를 형성한다. (d) 상기 소프트 마스크에 상기 하드 마스크를 노출시키는 제1 홀을 형성한다. (e) 상기 노출된 하드 마스크에 상기 제1 홀보다 폭이 좁은 제2 홀을 형성한다. (f) 상기 절연막에 상기 반도체기판을 노출시키는 제3 홀을 형성한다.

이 과정에서 상기 하드 마스크는 실리콘층, 바람직하게 폴리실리콘층으로 형성한다.

또한, 상기 소프트 마스크는 포토레지스트막으로 형성한다.

상기 (e) 단계는 다음 단계를 더 포함한다.

즉, (e1) 상기 제1 홀이 형성된 소프트 마스크를 경화시킨다. (e2) 상기 노출된 하드 마스크의 전면과 상기 제1 홀이 형성된 상기 소프트 마스크의 전면에 스페이서 형성용 물질막을 형성한다. (e3) 상기 스페이서 형성용 물질막의 전면을 이방성식각하여 상기 소포트 마스크에 형성된 제1 홀의 측면에 스페이서를 형성한다. (e4) 상기 소프트 마스크와 스페이서를 식각마스크로 사용하여 상기 하드 마스크의 노출된 면을 식각한다.

이때, 상기 스페이서 형성용 물질막으로 산화막(oxide) 또는 실리콘 나이트 라이드막(SiN)을 사용한다.

또한, 상기 스페이서 형성용 물질막을 저온 산화막 증착법으로 형성한다.

본 발명은 하드 마스크를 사용하여 절연막에 미세한 콘택홀을 형성하는 방법을 개시한다. 상기 하드 마스크에 상기 미세한 콘택홀을 형성하기 위한 홀을 형성하기 위해, 상기 하드 마스크 상에 소프트 마스크를 형성하고 패터닝한 다음 경화하는 단계와 경화된 소프트 마스크 측면에 스페이서를 형성하는 단계와 상기 스페이서를 이용하여 상기 하드 마스크를 패터닝하는 단계 및 상기 패터닝된 하드 마스크를 사용하여 상기 절연막에 미세 콘택홀을 형성하는 단계가 개시되어 있다.

이와 같은 방법에 따라 절연막에 미세한 콘택홀을 형성하면, 미세하고 폭이 균일한 콘택홀을 형성할 수 있을 뿐만 아니라 하드 마스크의 프로화일이 손상되는 것도 방지할 수 있다.

이하, 본 발명의 실시예에 의한 반도체 장치의 미세 콘택홀 형성방법을 첨부된 도면들을 참조하여 상세하게 설명한다.

그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고 그 사이에 제 3의 층이 개재되어 질 수도 있다.

첨부된 도면들 중, 도 1 내지 도 5는 본 발명의 실시예에 의한 반도체 장치의 미세 콘택홀 형성방법을 단계별로 나타낸 도면들이다.

구체적으로, 도 1은 소프트 마스크에 하드 마스크를 노출시키는 제1 폭의 제1 홀을 형성하는 단계를 나타내고, 도 2과 도 3은 각각 스페이서 형성용 물질막을 형성하는 단계와 소프트 마스크에 형성된 제1홀의 측면에 스페이서를 형성하는 단계를 나타낸다. 그리고 도 4는 스페이서를 식각 마스크로 사용하여 하드 마스크에 제2 폭의 제2 홀을 형성하는 단계를 나타내고, 도 5는 제2 홀이 형성된 하드 마스크를 사용하여 절연막에 제3 홀, 즉 콘택홀을 형성하는 단계를 나타낸다.

도 1을 참조하면, 반도체 기판(40) 상에 절연막(42)을 형성한다. 도시하지는 않았지만, 상기 절연막(42)을 형성하기 전에 상기 반도체 기판(40) 상에 트랜지스터 또는 커패시터와 같은 기본 반도체 소자들이 형성될 수 있다. 또한, 상기 기본 반도체 소자들을 전기적으로 연결하기 위한 배선들도 형성될 수 있다. 따라서, 상기 절연막(42)은 층간절연막인 것이 바람직하다. 상기 절연막(42) 상에 하드 마스크(44)를 형성한다. 상기 하드 마스크(44)는 실리콘(Si)층, 바람직하게 폴리 실리콘(P-Si)층, 나이트라이드층으로 형성한다. 상기 하드 마스크(44) 상에 상기 하드 마스크(44)보다 소프트한 소프트 마스크(46)를 형성한다. 상기 소프트 마스크(46)는 감광막, 예컨대 포토레지스트막으로 형성한다. 상기 소프트 마스크(46)에 상기 하드 마스크(44)의 일부 영역을 노출시키는 제1 폭(D1)의 제1 홀(H1)을 형성한다. 상기 제1 홀(H1)의 제1 폭(D1)은 후속공정에서 형성되는 콘택홀의 미세한 폭을 결정하는데 기준이 된다.

계속해서, 도 2를 참조하면, 상기 제1 홀(H1)이 형성된 소프트 마스크(46)의 전면과 상기 제1 홀(H1)을 통해서 노출되는 상기 하드 마스크(44) 전면에 스페이서 형성용 물질막(48)을 형성한다. 이에 앞서, 상기 스페이서 형성용 물질막(48)을 형성하는 과정에서 상기 스프트 마스크(46)가 허물어지는 것을 방지하기 위해 상기 소프트 마스크(46)에 상기 제1 홀(H1)을 형성한 직후, 상기 소프트 마스크(46)를 하드 베이크하여 경화시킨다.

상기 스페이서 형성용 물질막(48)은 산화막(oxide) 또는 나이트 라이드(nitride)막, 예컨대 실리콘 나이트 라이드(SiN)막으로 형성한다. 상기 스페이서 형성용 물질막(48)은 이러한 물질막을 사용하여 저온 산화막 증착법으로 형성한다. 상기 스페이서 형성용 물질막(48)의 두께에 의해 상기 소프트 마스크(46)에 형성된 상기 제1 홀(H1)의 측면에 형성될 스페이서의 폭이 결정된다. 따라서, 상기 스페이서 형성용 물질막(48)을 형성할 때, 이점을 고려하는 것이 바람직할 것이다. 상기 스페이서 형성용 물질막(48)의 전면을 상기 하드 마스크(44)의 노출된 면과 상기 소프트 마스크(46)가 노출될 때까지 이방성식각, 예컨대 건식식각한다. 이 결과, 도 3에 도시한 바와 같이, 상기 소프트 마스크(46)의 상기 제1 홀(H1)의 측면에 스페이서(48a)가 형성된다. 상기 제1 홀(H1)의 측면에 상기 스페이서(48a)가 형성됨으로써 상기 제1 홀(H1)의 제1 폭(D1)은 상기 스페이서(48a)의 두께의 2배에 해당하는 폭 만큼 좁아진다. 따라서, 상기 제1 홀(H1)의 측면에 상기 스페이서(48a)가 형성된 후, 상기 제1 홀(H1)의 폭은 상기 제1 폭(D1)에서 제2 폭(D2)으로 좁아진다. 상기 제2 폭(D2)은 실질적으로 상기 절연막(42)에 형성하고자 하는 미세한 콘택홀의 폭이 된다.

도 4를 참조하면, 상기 스페이서(48a)를 식각마스크로 사용하여 상기 하드 마스크(44)의 노출된 부분을 상기 절연막(42)이 노출될 때 까지 식각한다. 이 결과, 상기 제2 폭(D2)의 제2 홀(H2)과 이를 포함하는 하드 마스크 패턴(44a)이 형성된다.

계속해서, 도 5를 참조하면 상기 하드 마스크 패턴(44a)을 식각마스크로 사용하여 상기 절연막(42)의 노출된 전면을 상기 반도체 기판(40)이 노출될 때까지 식각한다. 이 결과, 입구의 폭이 상기 제2 폭(D2)에 해당하고 상기 반도체 기판(40)이 노출되는 제3 홀(H3)과 상기 제3 홀(H3)을 포함하는 절연막 패턴(42a)이 형성된다.

지금까지 미세한 콘택홀을 형성하는 방법에 관하여 상세히 설명하였으나, 이 방법은 콘택홀 형성공정 뿐만 아니라 비어홀 형성공정과 기타 하부막을 노출시키기 위한 홀 형성공정에도 동일하게 적용될 수 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.

상술한 바와 같이, 본 발명은 하드 마스크를 사용하여 절연막에 미세한 콘택홀을 형성하되, 상기 하드 마스크에 바로 상기 미세한 콘택홀을 형성하기 위한 홀을 형성하는 것이 아니라 상기 하드 마스크 상에 소프트 마스크를 형성한 다음 이를 패터닝하여 형성하고자하는 미세 콘택홀의 폭 보다 넓은 홀을 먼저 형성한다. 이어서 상기 홀의 측면에 스페이서를 형성하여 상기 하드 마스크에 형성할 홀의 영역을 한정한 다음 상기 스페이서를 식각마스크로 사용하여 상기 미세 콘택홀 형성을 위한 홀을 포함하는 하드 마스크 패턴을 형성한다. 이와 같이, 미세 콘택홀 형성용 하드 마스크 패턴을 형성함으로써 상기 하드 마스크 패턴의 프로화일이 손상되는, 즉 상기 하드 마스크 패턴에 줄무늬와 같은 결함이 형성되는 것을 방지할 수 있다. 그리고 이러한 하드 마스크 패턴을 이용하여 미세 콘택홀 형성함으로써 폭이 미세하나 폭의 변동이 거의 없은 균일한 콘택홀을 형성할 수 있다.

Claims (7)

1. (a) 반도체 기판 상에 절연막을 형성하는 단계;

   (b) 상기 절연막 상에 하드 마스크를 형성하는 단계;

   (c) 상기 하드 마스크 상에 소프트 마스크를 형성하는 단계;

   (d) 상기 소프트 마스크에 상기 하드 마스크를 노출시키는 제1 홀을 형성하는 단계

   (e) 상기 노출된 하드 마스크에 상기 제1 홀보다 폭이 좁은 제2 홀을 형성하는 단계; 및

   (f) 상기 절연막에 상기 반도체기판을 노출시키는 제3 홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성방법.
2. 제 1 항에 있어서,

   상기 하드 마스크는 실리콘층으로 형성하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성방법.
3. 제 1 항에 있어서,

   상기 소프트 마스크는 포토레지스트막인 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성방법.
4. 제 1 항에 있어서,

   상기 (e) 단계는 (e1) 상기 제1 홀이 형성된 소프트 마스크를 경화시키는 단계;

   (e2) 상기 노출된 하드 마스크의 전면과 상기 제1 홀이 형성된 상기 소프트 마스크의 전면에 스페이서 형성용 물질막을 형성하는 단계;

   (e3) 상기 스페이서 형성용 물질막의 전면을 이방성식각하여 상기 소포트 마스크에 형성된 제1 홀의 측면에 스페이서를 형성하는 단계; 및

   (e4) 상기 소프트 마스크와 스페이서를 식각마스크로 사용하여 상기 하드 마스크의 노출된 면을 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성방법.
5. 제 4 항에 있어서,

   상기 스페이서 형성용 물질막으로 산화막(oxide) 또는 실리콘 나이트 라이드막(SiN)이 사용되는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성방법.
6. 제 4 항에 있어서,

   상기 소프트 마스크를 경화시키기 위해, 상기 제1 홀이 형성된 소프트 마스크를 하드 베이크(hard bake)하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성방법.
7. 제 4 항에 있어서,

   상기 스페이서 형성용 물질막은 저온 산화막 증착방법으로 형성하는 것을 특징으로 하는 반도체 장치의 미세 콘택홀 형성방법.