KR100818404B1 - 반도체 포토공정을 위한 ｅｇａ 마크 형성방법 - Google Patents

반도체 포토공정을 위한 ｅｇａ 마크 형성방법 Download PDF

Info

Publication number
KR100818404B1
KR100818404B1 KR1020060132126A KR20060132126A KR100818404B1 KR 100818404 B1 KR100818404 B1 KR 100818404B1 KR 1020060132126 A KR1020060132126 A KR 1020060132126A KR 20060132126 A KR20060132126 A KR 20060132126A KR 100818404 B1 KR100818404 B1 KR 100818404B1
Authority
KR
South Korea
Prior art keywords
ega
mark
tungsten
oxide film
ega mark
Prior art date
Application number
KR1020060132126A
Other languages
English (en)
Inventor
강명일
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060132126A priority Critical patent/KR100818404B1/ko
Application granted granted Critical
Publication of KR100818404B1 publication Critical patent/KR100818404B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자 제조를 위한 포토공정중 EGA 마크에서의 텅스텐-잔존물(W-residue) 및 디싱(dishing)을 방지하여 인라인(in-line)에서 EGA 정렬 불량으로 인한 웨이퍼 손실을 방지시킬 수 있는 EGA 마크 형성방법에 관한 것이다. 즉, 본 발명에서는 반도체 포토 공정 시 EGA 정렬을 위한 EGA 마크 형성방법에 있어서, EGA 마크상 텅스텐 플러그 증착시키고, EGA 마크상부에만 얇은 산화막을 패터닝 증착시킨 후, 텅스텐 CMP 공정을 진행시킴으로써, 텅스텐 CMP 공정시 위 산화막에 의해 텅스텐 플러그가 채워진 EGA 마크내 텅스텐 플러그는 손실되지 않으면서도 EGA 마크간 산화막 영역에 잔존되는 텅스텐 잔존물이 완전히 식각시킬 수 있어 EGA 마크의 텅스텐 잔존물 및 디싱을 방지시켜 후속 포토 공정시 EGA 정렬 불량으로 인한 웨이퍼 손실을 방지시킬 수 있게 된다.
EGA, 텅스텐, CMP, 포토, 잔존물, 산화막

Description

반도체 포토공정을 위한 ＥＧＡ 마크 형성방법{METHOD FOR FORMING EGA MARK FOR PHOTO PROCESS IN A SEMICONDUCTOR DEVICE}
도 1은 종래 반도체 소자 제조를 위한 포토공정 처리 흐름도,
도 2는 종래 텅스텐 CMP 공정으로 인해 디싱된 EGA 마크와 정상적인 EGA 마크 예시도,
도 3은 본 발명의 실시 예가 적용되는 EGA 마크의 데이터 베이스 이미지 예시도,
도 4는 종래 텅스텐 CMP 공정으로 인해 디싱된 EGA 마크의 공정 단면 예시도,
도 5a 내지 도 5b는 본 발명의 실시 예에 따른 반도체 포토공정을 위한 EGA 마크 형성 공정 단면도.
<도면의 주요 부호에 대한 간략한 설명>
500 : 제1산화막 502 : EGA 마크 영역
504 : 텅스텐 플러그 506 : 제2산화막
508 : 포토레지스트막
본 발명은 반도체 포토공정에 관한 것으로, 특히 반도체 소자 제조를 위한 포토공정 중 EGA 정렬 때 사용되는 EGA 마크에서의 텅스텐-잔존물(W-residue) 및 디싱(dishing)을 방지하여 인라인(in-line)에서 EGA 정렬 불량으로 인한 웨이퍼 손실을 방지시킬 수 있는 EGA 마크 형성방법에 관한 것이다.
통상적으로 반도체 소자를 제조하기 위한 공정은 크게 반도체 웨이퍼 상에 물질막을 형성하는 증착공정과, 상기 물질막에 패턴을 정의하는 포토리소그라피(Photo-lithography) 공정과, 위 포토리소그라피 공정에 의해 형성된 패턴에 따라 위 물질막을 패터닝하는 식각공정 및 위 반도체 기판 또는 물질막에 전도성을 부여하기 위해 불순물을 주입하는 공정으로 구성된다.
도 1은 위와 같은 반도체 소자 제조를 위한 공정 중 특히 포토공정의 일반적인 처리 흐름을 도시한 것이다. 위 도 1을 참조하여, 종래 반도체 포토공정의 동작을 살펴보면, 소프트 베이크(softbake)(S100)가 끝난 웨이퍼(wafer)는 스텝퍼(stepper)의 OF 검출기로 이동된 후에 가장 먼저 웨이퍼 노치 정렬(wafer notch alignment)(S102)이 실시되고, 웨이퍼 노치 정렬이 완료된 후에는 웨이퍼 스테이지(wafer stage)로 이동되어 웨이퍼 EGA 정렬(wafer EGA alignment)(S104)이 실시되게 된다.
이어 웨이퍼 EGA 정렬된 웨이퍼에 대한 패턴 노광(wafer pattern exposure)(S106)이 실시되고, 패턴 노광이 완료된 웨이퍼는 트랙의 웨이퍼 에지 노광(Wafer Edge Exposure : WEE) 유닛(unit)으로 이동하여서, WEE 공정(S108)이 실시된다.
그러나 위와 같은 종래 포토공정에서는 EGA 정렬 시 EGA 마크에 그 전 공정인 텅스텐 CMP에 의해 잔존물(residue)이 자주 발생된다. 도 2에는 종래 텅스텐 CMP에 의해 EGA 마크에 텅스텐 잔존물이 발생한 이미지(a)와 정상적인 EGA 마크 이미지(b)를 도시하였다. 위 도 2의 (a)에서 보여지는 바와 같은 EGA 마크상 텅스텐 잔존물 발생은 텅스텐 CMP 시 발생하는 디싱(dishing)이 원인이 되는데, 이러한 문제가 EGA 마크에 발생되는 경우, 후속 단계인 포토(photo) 노광(exposure)을 진행할 수 없어 불필요하게 웨이퍼(wafer)를 폐기시키게 되는 등의 문제점이 있었다.
따라서, 본 발명의 목적은 반도체 소자 제조를 위한 포토공정 중 EGA 정렬 때 사용되는 EGA 마크에서의 텅스텐-잔존물(W-residue) 및 디싱(dishing)을 방지하여 인라인(in-line)에서 EGA 정렬 불량으로 인한 웨이퍼 손실을 방지시킬 수 있는 EGA 마크 형성방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 포토공정을 위한 EGA 마크 형성 방법으로서, (a)반도체 기판상 제1산화막 상부에 포토공정을 위한 EGA 마크 영역을 식각 형성시키는 단계와, (b)상기 EGA 마크가 형성된 제1산화막 상부에 텅스텐 플러그를 증착시켜 상기 EGA 마크내 텅스텐 플러그를 충진시키는 단계와, (c)상기 텅스텐 플러그 상부에 제2산화막을 증착시키는 단계와, (d)상기 제2산화막을 포토리소그라피 공정을 통해 패터닝 식각하여 상기 EGA 마크 상부의 텅스텐 플러그에만 제2산화막을 잔존시키는 단계와, (e)상기 EGA 마크외 영역의 상기 제1산화막상 증착된 텅스텐 플러그와 상기 제2산화막을 텅스텐 CMP를 통해 제거시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 3은 본 발명의 실시 예가 적용되는 EGA 마크(mark)의 데이터 베이스(Data Base) 이미지(image)의 일 예를 도시한 것으로, 텅스텐 CMP후 후속공정인 포토(photo) 또는 노광(exposure)을 위한 EGA 마크는 위 도 3에서 보여지는 같이, 산화막 영역은 약 18μm로 형성되며, 텅스텐 플러그가 증착되는 EGA 마크는 2μm로 형성된다.
위 도 3에서와 같이 EGA 마크(300)간 산화막(302) 간격이 18μm로 비교적 넓게 형성됨으로 인해 EGA 마크내 텅스텐 플러그 증착 후 텅스텐 CMP 공정 시, 도 4에서 보여지는 바와 같이, 디싱(dishing)에 의해 산화막(302) 영역에 텅스텐 잔존물(W-residue)(304)이 남게됨으로서 후속 포토 장비에서 웨이퍼 정렬이 어렵게 되는 문제점이 있었음은 전술한 바와 같다.
이를 위해 본 발명에서는 EGA 마크상 텅스텐 플러그 증착시키고, 텅스텐 상부에 얇게 산화막을 증착시킨 후, 텅스텐 플러그 상부에 얇게 증착된 산화막을 포토리소그라피 공정을 통해 텅스텐 플러그가 채워진 EGA 마크 부분만 남도록 식각하 여 이후, 텅스텐 CMP 공정시 위 산화막에 의해 텅스텐 플러그가 채워진 EGA 마크내 텅스텐 플러그는 손실되지 않으면서도 EGA 마크간 산화막 영역에 잔존되는 텅스텐 잔존물이 완전히 식각되도록 한다.
이때 위와 같은 텅스텐 CMP시 텅스텐 플러그 상부에 증착되는 산화막과 텅스텐의 식각 선택비가 약 1:50이 되므로, 위 산화막은 텅스텐 CMP시 식각정지층으로써 작용하게 되며, 위 텅스텐 플러그가 채워진 EGA 마크 상부에 증착된 산화막은 텅스텐 CMP를 오버 폴리싱(over polishing)하여도 EGA 마크쪽의 텅스텐은 오버 폴리싱되지 않도록 하는 작용을 하게 된다.
도 5a 내지 도 5d는 본 발명의 실시 예에 따라 EGA 마크의 산화막 영역내 텅스텐 잔존물(W-residue) 및 디싱(dishing)을 방지하여 포토 공정에서 웨이퍼 정렬 실패를 방지시키는 EGA 마크 형성방법의 공정 단면도를 도시한 것이다. 이하 위 도 5a 내지 도 5d를 참조하여 본 발명의 EGA 마크 형성 공정을 상세히 설명하기로 한다.
먼저, 도 5a에서 보여지는 바와 같이, 위 도 3에서 도시된 바와 같은 EGA 마크 데이터 베이스(data base) 이미지(image)와 같은 간격으로 반도체 기판의 제1산화막(oxide)(500) 상부에 형성된 EGA 마크(502) 내에 텅스텐 플러그(504)를 증착시킨 후, 위 증착된 텅스텐 플러그(504) 상부에 제2산화막(506)을 얇은 두께로 증착시킨다.
그런 후, 위 도 5b에서 보여지는 바와 같이, 위 텅스텐 플러그(504) 상부에 얇게 증착되는 제2산화막(oxide)(506) 상부 전면에 포토레지스트막(photo resist layer)(508)을 도포시킨 후, 위 EGA 마크(502)가 형성된 영역에만 포토레지스트막(508)이 남도록 포토리소그라피(photo-lithography) 공정을 통해 패터닝(patterning)시킨다.
이어, 위 도 5c에서와 같이, 위 패터닝(patterning)된 포토레지스트막(508)을 마스크로 하여 위 EGA 마크(mark)(502)가 형성된 영역 외의 제2산화막(506)을 식각하여 텅스텐 플러그가 채워진 EGA 마크(502) 상부에만 제2산화막(506)이 남도록 한다.
그런 후, 위 도 5d에서와 같이, 텅스텐 CMP 공정을 수행하여 EGA 마크(502)외의 제1산화막(500) 영역에 증착된 텅스텐 플러그와 EGA 마크(502) 상부에 남겨진 제2산화막(506)을 차례로 식각시켜, EGA 마크(502)내 증착된 텅스텐 플러그(504)외에 제1산화막(500) 영역에 디싱에 의한 텅스텐 잔존물이 발생하지 않도록 한다.
즉, 위 EGA 마크(502) 상부에 패터닝 형성된 제2산화막(506)은 텅스텐 CMP(Chemical Mechanical Polishing)시 텅스텐 플러그(W-plug)(504)와의 식각 선택비(etch ratio)가 약 1:50이 되므로, 위 제2산화막(506)은 텅스텐 CMP시 식각 정지막(stop layer)으로써 작용할 수 있게 된다.
따라서 위와 같은 EGA 마크(502) 상부에 남은 제2산화막(506)에 의해 텅스텐 CMP(Chemical Mechanical Polishing)를 오버 폴리싱(over polishing) 수행하는 경우에도 EGA 마크(502)내 증착된 텅스텐 플러그(504)는 오버 폴리싱에 의한 영향을 받지 않게 된다.
상기한 바와 같이, 본 발명에서는 반도체 포토 공정 시 EGA 정렬을 위한 EGA 마크 형성방법에 있어서, EGA 마크상 텅스텐 플러그(W-plug) 증착시키고, EGA 마크상부에만 얇은 산화막을 패터닝 증착시킨 후, 텅스텐 CMP 공정을 진행시킴으로써, 텅스텐 CMP 공정시 위 산화막에 의해 텅스텐 플러그가 채워진 EGA 마크(mark)내 텅스텐 플러그는 손실되지 않으면서도 EGA 마크간 산화막 영역에 잔존되는 텅스텐 잔존물이 완전히 식각시킬 수 있어 EGA 마크의 텅스텐 잔존물 및 디싱을 방지시켜 후속 포토 공정시 EGA 정렬 불량으로 인한 웨이퍼 손실을 방지시킬 수 있게 된다.
한편 상술한 본 발명의 설명에서 실시 예에는 구체적인 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 반도체 포토 공정 시 EGA 정렬을 위한 EGA 마크 형성방법에 있어서, EGA 마크상 텅스텐 플러그 증착시키고, EGA 마크상부에만 얇은 산화막을 패터닝 증착시킨 후, 텅스텐 CMP 공정을 진행시킴으로써, 텅스텐 CMP 공정시 위 산화막에 의해 텅스텐 플러그가 채워진 EGA 마크내 텅스텐 플러그는 손실되지 않으면서도 EGA 마크간 산화막 영역에 잔존되는 텅스텐 잔존물이 완전히 식각시킬 수 있어 EGA 마크의 텅스텐 잔존물 및 디싱을 방지시켜 후속 포토 공정시 EGA 정렬 불량으로 인한 웨이퍼 손실을 방지시킬 수 있는 이점이 있다.

Claims (2)

  1. 반도체 포토공정을 위한 EGA 마크 형성 방법으로서,
    (a)반도체 기판상 제1산화막 상부에 포토공정을 위한 EGA 마크 영역을 식각 형성시키는 단계와,
    (b)상기 EGA 마크가 형성된 제1산화막 상부에 텅스텐 플러그를 증착시켜 상기 EGA 마크내 텅스텐 플러그를 충진시키는 단계와,
    (c)상기 텅스텐 플러그 상부에 제2산화막을 증착시키는 단계와,
    (d)상기 제2산화막을 포토리소그라피 공정을 통해 패터닝 식각하여 상기 EGA 마크 상부의 텅스텐 플러그에만 제2산화막을 잔존시키는 단계와,
    (e)상기 EGA 마크외 영역의 상기 제1산화막상 증착된 텅스텐 플러그와 상기 제2산화막을 텅스텐 CMP를 통해 제거시키는 단계
    를 포함하는 반도체 포토공정을 위한 EGA 마크 형성방법.
  2. 제 1 항에 있어서,
    상기 (d)단계는, (d1)상기 제2산화막 상부 전면에 포토레지스트막을 도포시키는 단계와,
    (d2)상기 제2산화막 상부에 도포된 포토레지스트막을 포토리소그라피 공정을 통해 상기 EGA 마크 영역에만 남도록 패터닝시키는 단계와,
    (d3)상기 패터닝된 포토레지스트막을 마스크로 하여 상기 EGA 마크 영역외의 제2산화막을 식각시키는 단계
    를 포함하는 것을 특징으로 하는 반도체 포토공정을 위한 EGA 마크 형성방법.
KR1020060132126A 2006-12-21 2006-12-21 반도체 포토공정을 위한 ｅｇａ 마크 형성방법 KR100818404B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060132126A KR100818404B1 (ko) 2006-12-21 2006-12-21 반도체 포토공정을 위한 ｅｇａ 마크 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132126A KR100818404B1 (ko) 2006-12-21 2006-12-21 반도체 포토공정을 위한 ｅｇａ 마크 형성방법

Publications (1)

Publication Number Publication Date
KR100818404B1 true KR100818404B1 (ko) 2008-04-01

Family

ID=39533432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132126A KR100818404B1 (ko) 2006-12-21 2006-12-21 반도체 포토공정을 위한 ｅｇａ 마크 형성방법

Country Status (1)

Country Link
KR (1) KR100818404B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053448A (ko) * 1999-01-12 2000-08-25 루센트 테크놀러지스 인크 정렬 마크를 포함하는 집적 회로 제조 방법
KR20010064079A (ko) * 1999-12-24 2001-07-09 박종섭 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법
KR20010070511A (ko) * 2000-01-11 2001-07-25 추후제출 조정 마크의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053448A (ko) * 1999-01-12 2000-08-25 루센트 테크놀러지스 인크 정렬 마크를 포함하는 집적 회로 제조 방법
KR20010064079A (ko) * 1999-12-24 2001-07-09 박종섭 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법
KR20010070511A (ko) * 2000-01-11 2001-07-25 추후제출 조정 마크의 제조 방법

Similar Documents

Publication Publication Date Title
KR100281213B1 (ko) 반도체 장치 제조 방법
KR100818404B1 (ko) 반도체 포토공정을 위한 ｅｇａ 마크 형성방법
US20100151685A1 (en) Methods of removing multi-layered structure and of manufacturing semiconductor device
KR20060136174A (ko) 미세 패턴 형성 방법
US6833232B2 (en) Micro-pattern forming method for semiconductor device
KR20070000204A (ko) 미세 패턴 형성 방법
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
KR100782479B1 (ko) 질화막을 구비한 마스크 형성방법
KR100596609B1 (ko) 레지스트 매립 방법 및 반도체 장치의 제조 방법
KR100899084B1 (ko) 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법
US20030082899A1 (en) Method of forming interconnects
JPH1174174A (ja) 半導体装置の製造方法
US7892920B2 (en) Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
KR100598308B1 (ko) 반도체 소자의 다마신 패턴 형성방법
KR100607368B1 (ko) 반도체소자의 콘택홀 제조 방법
KR100752172B1 (ko) 콘택홀 형성 방법
KR20020036384A (ko) 반도체 장치의 평탄화 방법
KR100247642B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100835420B1 (ko) 반도체장치의 제조방법
JPH05182885A (ja) 半導体装置の製造方法
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100868634B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR20040057634A (ko) 정렬 버니어 형성 방법
KR100576445B1 (ko) 반도체 소자의 트렌치 소자 분리막 제조 공정에서 필드산화막의 두께 및 평탄화 두께를 추정하는 방법
KR100571418B1 (ko) 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee