KR100855500B1 - 액정표시패널 및 그 제조 방법 - Google Patents
액정표시패널 및 그 제조 방법Info
- Publication number
- KR100855500B1 KR100855500B1 KR1020020029263A KR20020029263A KR100855500B1 KR 100855500 B1 KR100855500 B1 KR 100855500B1 KR 1020020029263 A KR1020020029263 A KR 1020020029263A KR 20020029263 A KR20020029263 A KR 20020029263A KR 100855500 B1 KR100855500 B1 KR 100855500B1
- Authority
- KR
- South Korea
- Prior art keywords
- array substrate
- thin film
- liquid crystal
- holes
- film transistor
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 239000010409 thin film Substances 0.000 claims abstract description 54
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 238000007789 sealing Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 abstract description 28
- 230000001681 protective effect Effects 0.000 abstract description 25
- 239000000356 contaminant Substances 0.000 abstract description 13
- 230000035515 penetration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 18
- 210000002858 crystal cell Anatomy 0.000 description 13
- 210000004027 cell Anatomy 0.000 description 12
- 230000007547 defect Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000008595 infiltration Effects 0.000 description 3
- 238000001764 infiltration Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- -1 acryl compound Chemical class 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
- G02F1/133311—Environmental protection, e.g. against dust or humidity
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
Abstract
본 발명은 유기보호막에 형성된 홀들을 통해 외부 오염물질이 침투하는 것을 방지할 수 있는 액정표시패널 및 그 제조 방법을 제공하는 것이다.
본 발명의 액정표시패널은 다수개의 신호라인들과, 화상표시영역에 셀단위로 형성된 화소전극들 및 박막트랜지스터들과, 실링영역에 다수개의 홀들이 형성된 유기보호막이 형성된 박막트랜지스터 어레이 기판과; 박막트랜지스터 어레이 기판과 대향하며 칼라필터들이 형성된 칼라필터 어레이 기판과; 실링영역에서 화상표시영역 외곽을 따라 2열로 위치하여 박막트랜지스터 어레이 기판과 칼라필터 어레이 기판을 합착시키는 실 패턴과; 합착된 기판들 사이에 형성된 액정을 구비하고; 상기 실 패턴은 다수개의 홀들과 중첩되면서 그 홀들을 가로지르는 방향으로 도포된 메인 실 패턴과, 메인 실 패턴의 외곽을 따라 도포된 더미 실 패턴을 구비하는 것을 특징으로 한다.
유기 보호막, 실 패턴
Description
도 1은 일반적인 액정표시패널 구조를 개략적으로 도시한 평면도.
도 2는 도 1에 도시된 실 패턴이 가로지르는 일부 링크영역을 확대하여 도시한 평면도.
도 3은 도 2에 도시된 링크영역을 A-A'선을 따라 절단하여 도시한 단면도.
도 4는 본 발명의 실시 예에 따른 액정표시패널 구조를 개략적으로 도시한 평면도.
도 5는 도 4에 도시된 실 패턴이 가로지르는 일부 링크영역을 확대하여 도시한 평면도.
도 6은 도 5에 도시된 링크영역을 B-B'선을 따라 절단하여 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 52 : 하부기판 4, 54 : 상부기판
6, 56, 57 : 실 패턴 8, 58 : 데이터 패드
10, 60 : 게이트 패드 12, 62 : 링크영역
14, 64 : 데이터 링크 16, 66 : 홀
20, 70 : 게이트 절연막 22, 72 : 유기 보호막
24, 74 : 하부 배향막 26, 76 : 액정
32, 82 : 공통전극 34, 84 : 블랙 매트릭스
36, 86 : 칼라필터 38, 88 : 상부 배향막
본 발명은 유기 보호막을 적용한 액정표시패널에 관한 것으로, 특히 실 패턴 불량으로 인한 외부 오염물 침투를 방지할 수 있는 액정표시패널 및 그 제조 방법에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스형으로 배열되어진 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다.
액정표시패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차영역마다 액정셀들이 위치하게 된다. 액정셀들 각각에는 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)를 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. 이에 따라, 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이의 액정 배열상태가 변화되어 광투과율을 조절함으로써 액정표시패널은 화상을 표시한다.
구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 공통전극을 구동하기 위한 공통전압 발생부를 구비한다. 게이트 드라이버는 스캐닝신호, 즉 게이트신호를 게이트라인들에 순차적으로 공급하여 액정표시패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 공통전압 발생부는 공통전극에 공통전압신호를 공급한다.
이러한 구동회로들 중 액정표시패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정표시패널에 접속되거나, COG(Chip On Glass) 방식으로 액정표시패널 상에 직접 실장된다.
실제로, 액정표시패널은 도 1에 도시된 바와 같이 박막트랜지스터 어레이 기판(2)과, 칼러필터 어레이 기판(4)이 대향하여 접합된 구조를 가진다. 접합된 박막트랜지스터 어레이 기판(2)과 칼라필터 어레이 기판(4)은 스페이서에 의해 일정한 셀갭을 유지하게 되고, 그 셀갭에는 빛 투과율 조절을 위한 액정이 채워진다.
박막트랜지스터 어레이 기판(2)은 하부기판 위에 형성된 게이트라인들 및 데 이터라인들과, 그 게이트라인들과 데이터라인들의 교차부마다 스위칭소자로 형성된 박막트랜지스터와, 액정셀 단위로 형성되어 박막트랜지스터에 접속된 화소전극 등을 구비한다. 게이트라인들은 게이트패드부(10)를 통해 게이트 드라이버로부터 스캔신호를 공급받는다. 데이터라인들은 데이터패드부(8)를 통해 데이터 드라이버로부터 화소전압신호를 공급받는다. 박막트랜지스터는 게이트라인에 공급되는 스캔신호에 응답하여 데이터라인에 공급되는 화소전압신호를 화소전극에 공급한다.
칼라필터 어레이 기판(4)은 상부기판 위에 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통전극 등을 구비한다.
이러한 박막트랜지스터 어레이 기판(2)과 칼라필터 어레이 기판(4)은 액정셀들이 마련되는 화상표시영역의 외곽을 따라 도포된 실 패턴(Seal Pattern)(6)을 통해 접합된다. 이 경우 칼라필터 어레이 기판(4)은 박막트랜지스터 어레이 기판(2)의 외곽에 마련된 데이터 패드부(8) 및 게이트 패드부(10)가 노출되도록 박막트랜지스터 어레이 기판(2)과 접합된다.
특히, 박막트랜지스터 어레이 기판(2)에는 박막 트랜지스터와 신호라인들을 보호하기 위한 보호막이 전면 도포된다. 그리고, 그 보호막 위에 상기 화소전극이 셀영역별로 형성되게 된다. 보호막으로는 크게 무기보호막과 유기보호막이 이용된다.
무기보호막으로는 SiNx, SiOx와 같은 무기절연물질이 이용된다. 이러한 무기보호막은 유전율이 크고, 증착방법에 의해 형성되므로 높이를 증가시키기 어려운 단점을 가지고 있다. 이로 인하여 무기보호막을 사이에 둔 화소전극과 데이터라인은 기생 캐패시터에 의한 커플링 효과를 최소화하기 위하여 일정한 수평간격, 예컨대 3∼5㎛의 수평간격을 유지해야만 한다. 이 결과, 액정셀의 개구율을 좌우하는 화소전극의 크기가 줄어들어 개구율이 낮아지게 된다.
유기보호막은 상기 무기보호막에 의한 낮은 개구율 문제를 해결하기 위하여 적용된 것으로 상대적으로 유전율이 낮은 유기절연물질이 이용된다. 또한, 유기보호막은 스핀코팅 방법으로 비교적 두껍게 형성할 수 있는 장점을 가진다. 이러한 상대적으로 낮은 유전율과 두꺼운 두께를 갖는 유기보호막에 의해 데이터라인과 화소전극 간의 기생 캐패시터 용량이 줄어들게 되므로 화소전극과 유기보호막을 사이에 두고 데이터라인과 중첩되게 형성할 수 있게 된다. 이 결과, 화소전극의 크기가 증대되어 개구율이 증가하게 된다.
이렇게 개구율 증가를 위하여 유기보호막을 적용한 액정표시패널에서 실 패턴은 박막트랜지스터 어레이 기판의 유기보호막과 접촉하게 된다. 그런데, 에폭시수지 등이 이용되는 실 패턴이 유기보호막과 취약한 접착특성을 가짐에 따라 접착력이 양호하지 않은 부분을 통해 액정누수 등과 같은 불량이 초래되었다. 이러한 실 패턴과 유기보호막과의 접착 불량을 방지하기 위하여 실 패턴이 도포되는 유기보호막을 부분적으로 또는 전면적으로 제거하여 접착특성을 향상시키는 방법이 채용되고 있다.
도 2는 도 1에 도시된 실 패턴(6)이 가로지르는 박막트랜지스터 어레이 기판(2)의 데이터 링크영역 중 일부 링크영역(12)을 확대하여 도시한 평면도이고, 도 3은 도 2에 도시된 링크영역(12)을 A-A'선을 따라 절단하여 도시한 단면도이다. 특히, 도 3은 실 패턴(6)을 통해 박막트랜지스터 어레이 기판(2)과 접합된 칼라필터 어레이 기판(4)을 부가하여 도시한 것이다.
박막트랜지스터 어레이 기판(2)의 데이터 링크영역에 있어서, 하부기판(18) 위의 게이트 절연막(20) 상에 데이터 링크들(14)이 형성된다. 데이터 링크들(14) 각각은 데이터라인과 데이터패드를 전기적으로 접속시킨다. 데이터 링크들(14) 위에는 유기보호막(22)이 형성되고, 이어서 패터닝되어 후속공정에서 실 패턴이 도포되어질 실링영역에 라인형 홀들(16)이 형성된다. 이 라인형 홀들(16)을 통해 게이트 절연막(20)이 노출되거나 데이터 링크(14)가 부분적으로 노출된다. 유기보호막(22) 위에는 화상표시영역에서의 액정배향을 위한 하부 배향막(24)이 도포된다.
칼라필터 어레이 기판(4)에 있어서, 상부기판(30) 아래에는 공통전극(32)이, 공통전극(32) 아래에는 블랙매트릭스(34)와 칼라필터(36)가 형성된다. 블랙매트릭스(34) 및 칼라필터(36) 아래에는 화상표시영역에서의 액정배향을 위한 상부 배향막(38)이 도포된다.
이러한 박막트랜지스터 어레이 기판(2)과 칼라필터 어레이 기판(4)은 데이터링크들(14) 및 라인형 홀들(16)을 가로지르는 방향으로 도포된 실 패턴(6)을 통해 합착된다. 합착된 박막트랜지스터 어레이 기판(2)과 칼라필터 어레이 기판(4)은 스페이서들에 의해 일정한 셀갭을 유지하고, 그 셀갭에 액정(26)이 채워지게 된다.
이렇게 유기보호막(22)을 채용한 액정표시패널은 그 유기보호막(22)에 다수 개의 라인형 홀들(16)을 형성하여 실 패턴(6)과 유기보호막(22)과의 접촉면적을 줄임으로써 실 패턴(6)의 접착특성이 향상되게 한다. 이 경우, 실 패턴(6)은 통상 라인형 홀들(16)을 모두 덮도록 도포되는 것이 바람직하다. 그러나, 실 패턴(6)의 도포위치 오차에 의해 실 패턴(6)이 라인형 홀들(16)을 모두 덮지 못하여 끝부분들이 노출되는 불량이 발생하기도 한다. 이렇게 실 패턴(6)이 라인형 홀들(16)을 모두 덮지 못하는 경우 노출된 라인형 홀들(16)을 통해 외부로부터 오염물질이 침투하게 된다. 특히 실 패턴(6)의 외곽쪽으로 라인형 홀들(16)이 노출되는 경우 외부로부터의 오염물질이 라인형 홀들(16)의 음압상태에 의해 침투하게 된다. 예컨데, 액정표시패널 세정공정시 노출된 라인형 홀들(16)을 통해 실 패턴(6)의 외곽쪽으로부터 세정액이 침투하게 된다. 이렇게 라인형 홀들(16)을 통해 침투되어진 오염물질들은 노출된 금속배선, 즉 데이터 링크(14)를 부식시켜 라인 결함 등과 같은 불량을 유발시키게 된다. 또한, 라인형 홀들(16)을 통해 침투되어진 오염물질들은 실 패턴(6)의 접착력을 약화시키거나, 나아가 접착력이 약화된 부분을 통해 실 패턴(6)의 안쪽으로 오염물질이 침투되어 화상표시영역에 얼룩이 발생하기도 한다.
따라서, 본 발명의 목적은 유기보호막에 형성된 홀들을 통해 외부 오염물질이 침투하는 것을 방지할 수 있는 액정표시패널 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 다수개의 신호라인들과, 화상표시영역에 셀단위로 형성된 화소전극들 및 박막트랜지스터들과, 실링영역에 다수개의 홀들이 형성된 유기보호막이 형성된 박막트랜지스터 어레이 기판과; 박막트랜지스터 어레이 기판과 대향하며 칼라필터들이 형성된 칼라필터 어레이 기판과; 실링영역에서 화상표시영역 외곽을 따라 2열로 위치하여 박막트랜지스터 어레이 기판과 칼라필터 어레이 기판을 합착시키는 실 패턴과; 합착된 기판들 사이에 형성된 액정을 구비하고; 상기 실 패턴은 다수개의 홀들과 중첩되면서 그 홀들을 가로지르는 방향으로 도포된 메인 실 패턴과, 메인 실 패턴의 외곽을 따라 도포된 더미 실 패턴을 구비하는 것을 특징으로 한다.
삭제
본 발명에 따른 액정표시패널 제조 방법은 다수개의 신호라인들과, 화상표시영역에 셀단위로 형성된 화소전극들 및 박막트랜지스터들과, 실링영역에 다수개의 홀들이 형성된 유기보호막을 구비하는 박막트랜지스터 어레이 기판을 마련하는 단계와; 셀단위로 형성된 칼라필터들을 구비하는 칼라필터 어레이 기판을 마련하는 단계와; 실링영역에서 화상표시영역 외곽을 따라 2열로 실 패턴을 도포하여 박막트랜지스터 어레이 기판과 칼라필터 어레이 기판을 합착하는 단계와; 합착된 기판들 사이에 액정을 형성하는 단계를 포함하고; 상기 합착 단계에서 실 패턴 도포는 다수개의 홀들과 중첩되면서 그 홀들을 가로지르는 방향으로 메인 실 패턴을 도포하는 단계와, 메인 실 패턴의 외곽을 따라 더미 실 패턴을 도포하는 단계를 포함하는 것을 특징으로 한다.
상기 더미 실 패턴은 상기 다수개의 홀들과 중첩되어 상기 홀들이 외부로 노출되는 것을 방지한다.,
상기 다수의 신호라인에는 데이터 링크가 포함되고, 상기 더미 실 패턴은 상기 데이터 링크를 가로지르도록 형성되며 상기 데이터 링크가 외부로 노출되는 것을 방지한다.
상기 더미 실 패턴은 상기 다수개의 홀들과 중첩되어 상기 홀들이 외부로 노출되는 것을 방지한다.,
상기 다수의 신호라인에는 데이터 링크가 포함되고, 상기 더미 실 패턴은 상기 데이터 링크를 가로지르도록 형성되며 상기 데이터 링크가 외부로 노출되는 것을 방지한다.
삭제
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 6을 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정표시패널을 개략적으로 도시한 평면도이다.
도 4에 도시된 액정표시패널은 대향하여 접합된 박막트랜지스터 어레이 기판(52)과 칼러필터 어레이 기판(54)을 구비한다.
박막트랜지스터 어레이 기판(52)은 하부기판 위에 형성된 게이트라인들 및 데이터라인들과, 그 게이트라인들과 데이터라인들의 교차부마다 스위치소자로 형성된 박막트랜지스터와, 액정셀 단위로 형성되어 박막트랜지스터에 접속된 화소전극 등을 구비한다. 게이트라인들은 게이트패드부(60)를 통해 게이트 드라이버로부터 스캔신호를 공급받는다. 데이터라인들은 데이터패드부(58)를 통해 데이터 드라이버로부터 화소전압신호를 공급받는다. 박막트랜지스터는 게이트라인에 공급되는 스캔신호에 응답하여 데이터라인에 공급되는 화소전압신호를 화소전극에 공급한다.
칼라필터 어레이 기판(54)은 상부기판 위에 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통전극 등을 구비한다.
이러한 박막트랜지스터 어레이 기판(52)과 칼라필터 어레이 기판(54)은 화상 표시영역의 외곽을 따라 도포된 메인 실 패턴(56) 및 더미 실 패턴(57)을 통해 접합된다. 더미 실 패턴(57)은 메인 실 패턴(56)의 위치오차로 인한 외부로부터의 오염물질 침투를 방지하기 위한 것이다. 칼라필터 어레이 기판(54)은 박막트랜지스터 어레이 기판(52)의 외곽에 마련된 데이터 패드부(58) 및 게이트 패드부(60)가 노출되도록 박막트랜지스터 어레이 기판(52)과 접합된다. 접합된 박막트랜지스터 어레이 기판(52)과 칼라필터 어레이 기판(54)은 스페이서에 의해 일정한 셀갭을 유지하게 되고, 그 셀갭에 빛 투과율 조절을 위한 액정이 채워진다.
도 5는 도 4에 도시된 메인 실 패턴(56) 및 더미 실 패턴(57)이 가로지르는 박막트랜지스터 어레이 기판(52)의 데이터 링크영역 중 일부 링크영역(62)을 확대하여 도시한 평면도이고, 도 6은 도 5에 도시된 링크영역(62)을 B-B'선을 따라 절단하여 도시한 단면도이다. 특히, 도 6은 메인 실 패턴(56) 및 더미 실 패턴(57)을 통해 박막트랜지스터 어레이 기판(52)과 접합된 칼라필터 어레이 기판(54)을 부가하여 도시한 것이다.
박막트랜지스터 어레이 기판(52)의 데이터 링크영역에 있어서, 하부기판(68) 위의 게이트 절연막(70) 상에 데이터 링크들(64)이 형성된다. 데이터 링크들(64) 각각은 데이터라인과 데이터패드를 전기적으로 접속시킨다. 데이터 링크들(64) 위에는 유기보호막(72)이 형성되고, 이어서 패터닝되어 후속공정에서 실 패턴이 도포되어질 실링영역에 라인형 홀들(66)이 형성된다. 이 라인형 홀들(66)을 통해 게이트 절연막(70)이 노출되거나 데이터 링크(64)가 부분적으로 노출된다. 유기보호막(72) 위에는 화상표시영역에서의 액정배향을 위한 하부 배향막(74)이 도 포된다. 유기보호막(72)으로는 아크릴계(acryl) 화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등을 사용한다.
이러한 박막트랜지스터 어레이 기판(52)의 데이터 링크영역과 대향되는 칼라필터 어레이 기판(54)에 있어서, 상부기판(80) 아래에는 공통전극(82)이, 공통전극(82) 아래에는 블랙매트릭스(84)와 칼라필터(86)가 형성된다. 블랙매트릭스(84) 및 칼라필터(86) 아래에는 화상표시영역에서의 액정배향을 위한 상부 배향막(88)이 도포된다.
이러한 박막트랜지스터 어레이 기판(52)과 칼라필터 어레이 기판(54)은 데이터링크들(64) 및 라인형 홀들(66)을 가로지르는 방향으로 도포된 메인 실 패턴(56)과 더미 실 패턴(57)을 통해 합착된다. 다시 말하여, 박막트랜지스터 어레이 기판(52)과 칼라필터 어레이 기판(54)은 2열로 도포된 메인 실 패턴(56)과 더미 실 패턴(57)을 통해 합착된다. 이렇게 합착된 박막트랜지스터 어레이 기판(52)과 칼라필터 어레이 기판(54) 사이에는 스페이서들을 산포하여 일정한 셀갭을 유지하게 하고, 그 셀갭에 액정(76)을 주입한 후 봉입하여 액정표시패널을 완성하게 된다.
이와 달리, 박막트랜지스터 어레이 기판(52)과 칼라필터 어레이 기판(54) 중 어느 하나의 기판에 액정(76)을 적하한 다음, 두 기판(52, 56)을 합착할 수 있다. 이 경우, 액정(76)을 적하하지 않는 다른 기판에 액정주입구가 별도로 필요없는 패쇄형의 실 패턴이 형성하게 되며, 그 실 패턴으로는 광경화성 실 패턴을 사용하게 된다.
이렇게 유기보호막(72)을 채용한 액정표시패널은 그 유기보호막(72)에 다수개의 라인형 홀들(66)을 형성하여 메인 실 패턴(56)과 유기보호막(72)과의 접촉면적을 줄임으로써 실 패턴의 접착특성이 향상되게 한다.
그리고, 메인 실 패턴(56)의 외곽을 따라 더미 실 패턴(57)이 추가로 형성된다. 이 더미 실 패턴(57)은 메인 실 패턴(56)의 도포위치 오차로 인하여 유기보호막(72)에 형성된 라인형 홀들(66)이 메인 실 패턴(56)의 외곽쪽에서 노출되는 것을 방지하기 위함이다. 다시 말하여, 실 패턴을 메인 실 패턴(56)과 더미 실 패턴(57) 2열로 도포함으로써 메인 실 패턴(56)의 위치오차로 인하여 라인형 홀들(66)이 메인 실 패턴(56)의 외곽쪽에서 노출되는 것을 방지할 수 있게 된다. 이에 따라, 외부로부터의 오염물질이 라인형 홀들(66)을 통해 침투하는 것을 차단할 수 있게 된다. 이 결과, 종래에 라인형 홀들(66)을 통한 오염물질 침투로 발생되었던 라인결함, 접착력 약화, 얼룩 발생 등과 같은 불량이 발생되지 않게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조 방법은 실 패턴을 2열로 도포함으로써 실 패턴의 위치오차로 인한 유기보호막의 라인형 홀이 외곽쪽에서 노출되는 것을 방지할 수 있게 된다. 이에 따라, 유기보호막의 라인형 홀이 실 패턴 외곽쪽에서 노출되지 않게 되므로 그 라인형 홀을 통한 외부 오염물질 침투를 차단하여 종래의 오염물질 침투로 인한 라인결함, 접착력 약화, 얼룩 등과 같은 불량발생을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (6)
- 다수개의 신호라인들과, 화상표시영역에 셀단위로 형성된 화소전극들 및 박막트랜지스터들과, 실링영역에 다수개의 홀들이 형성된 유기보호막이 형성된 박막트랜지스터 어레이 기판과;상기 박막트랜지스터 어레이 기판과 대향하며 칼라필터들이 형성된 칼라필터 어레이 기판과;상기 실링영역에서 상기 화상표시영역 외곽을 따라 2열로 위치하여 상기 박막트랜지스터 어레이 기판과 칼라필터 어레이 기판을 합착시키는 실 패턴과;상기 합착된 기판들 사이에 형성된 액정을 구비하고;상기 실 패턴은 상기 다수개의 홀들과 중첩되면서 그 홀들을 가로지르는 방향으로 도포된 메인 실 패턴과, 상기 메인 실 패턴의 외곽을 따라 도포된 더미 실 패턴을 구비하는 것을 특징으로 하는 액정표시패널.
- 삭제
- 다수개의 신호라인들과, 화상표시영역에 셀단위로 형성된 화소전극들 및 박막트랜지스터들과, 실링영역에 다수개의 홀들이 형성된 유기보호막을 구비하는 박막트랜지스터 어레이 기판을 마련하는 단계와;상기 셀단위로 형성된 칼라필터들을 구비하는 칼라필터 어레이 기판을 마련하는 단계와;상기 실링영역에서 상기 화상표시영역 외곽을 따라 2열로 실 패턴을 도포하여 상기 박막트랜지스터 어레이 기판과 칼라필터 어레이 기판을 합착하는 단계와;상기 합착된 기판들 사이에 액정을 형성하는 단계를 포함하고;상기 합착 단계에서 상기 실 패턴 도포는 상기 다수개의 홀들과 중첩되면서 그 홀들을 가로지르는 방향으로 메인 실 패턴을 도포하는 단계와, 상기 메인 실 패턴의 외곽을 따라 더미 실 패턴을 도포하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조 방법.
- 삭제
- 제 1 항에 있어서,상기 더미 실 패턴은 상기 다수개의 홀들과 중첩되어 상기 홀들이 외부로 노출되는 것을 방지하는 것을 특징으로 하는 액정표시패널.
- 제 1 항에 있어서,상기 다수의 신호라인에는 데이터 링크가 포함되고,상기 더미 실 패턴은 상기 데이터 링크를 가로지르도록 형성되며 상기 데이터 링크가 외부로 노출되는 것을 방지하는 것을 특징으로 하는 액정표시패널.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020029263A KR100855500B1 (ko) | 2002-05-27 | 2002-05-27 | 액정표시패널 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020029263A KR100855500B1 (ko) | 2002-05-27 | 2002-05-27 | 액정표시패널 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030091334A KR20030091334A (ko) | 2003-12-03 |
| KR100855500B1 true KR100855500B1 (ko) | 2008-09-01 |
Family
ID=32384479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020029263A KR100855500B1 (ko) | 2002-05-27 | 2002-05-27 | 액정표시패널 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100855500B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8334960B2 (en) | 2006-01-18 | 2012-12-18 | Samsung Display Co., Ltd. | Liquid crystal display having gate driver with multiple regions |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028154A (ko) * | 1999-09-18 | 2001-04-06 | 구본준, 론 위라하디락사 | 액정표시장치의 씰 프린트 장치. |
-
2002
- 2002-05-27 KR KR1020020029263A patent/KR100855500B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028154A (ko) * | 1999-09-18 | 2001-04-06 | 구본준, 론 위라하디락사 | 액정표시장치의 씰 프린트 장치. |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030091334A (ko) | 2003-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8184254B2 (en) | Liquid crystal display and fabrication method thereof | |
| KR100763408B1 (ko) | 액정 표시 장치 | |
| US6424401B1 (en) | LCD panel with seal crossing opening in an organic protective film | |
| KR101490485B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US6922226B2 (en) | Liquid crystal display device implementing improved electrical lines and the fabricating method | |
| US7768586B2 (en) | Liquid crystal display and fabrication method thereof | |
| KR100315208B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP4747133B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100315209B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100845408B1 (ko) | 액정표시장치 | |
| KR100855500B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100361468B1 (ko) | 액정표시소자와 그 제조 방법 | |
| KR100864410B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP3119912B2 (ja) | 液晶表示装置 | |
| KR100329006B1 (ko) | 액정표시소자와 그 제조 방법 | |
| KR20040057785A (ko) | 액정표시장치 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 | |
| KR101096722B1 (ko) | 액정표시패널 및 그 제조방법 | |
| KR100257125B1 (ko) | 액정표시장치의 신호선입력배선의 보호구조 | |
| KR100789087B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100834166B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| JPH11337979A (ja) | 液晶装置の製造方法 | |
| KR20050054280A (ko) | 액정표시소자 및 그 제조방법 | |
| KR19990026228A (ko) | 액정표시소자 제조방법 | |
| KR20060134504A (ko) | 표시패널 및 이를 갖는 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 12 |