KR101076446B1 - 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치 - Google Patents
박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치 Download PDFInfo
- Publication number
- KR101076446B1 KR101076446B1 KR1020070036269A KR20070036269A KR101076446B1 KR 101076446 B1 KR101076446 B1 KR 101076446B1 KR 1020070036269 A KR1020070036269 A KR 1020070036269A KR 20070036269 A KR20070036269 A KR 20070036269A KR 101076446 B1 KR101076446 B1 KR 101076446B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal line
- thin film
- film transistor
- gate
- pad
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 156
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 238000007689 inspection Methods 0.000 claims abstract description 118
- 230000009191 jumping Effects 0.000 claims abstract description 81
- 230000000149 penetrating effect Effects 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 47
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 43
- 229910052751 metal Inorganic materials 0.000 description 41
- 239000002184 metal Substances 0.000 description 41
- 239000004973 liquid crystal related substance Substances 0.000 description 21
- 238000002161 passivation Methods 0.000 description 19
- 238000000926 separation method Methods 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 101100495835 Oryza sativa subsp. japonica Cht1 gene Proteins 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치가 개시된다. 박막 트랜지스터 기판은 표시 영역 및 비표시 영역으로 구분된 절연 기판 상에 형성된 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 표시 영역에 외부로부터 제공된 검사용 구동 신호를 제공하는 박막 트랜지스터; 박막 트랜지스터의 드레인 전극과 접속된 검사용 신호선; 절연막에 의해 검사용 신호선과 절연되며, 표시 영역에 형성된 신호선과 접속된 패드부 신호선; 및 절연막을 관통하는 콘택홀을 통해 검사용 신호선 및 패드부 신호선을 전기적으로 연결하며, 표시 영역을 구동하는 구동회로와 접속되며, 구동회로로부터 제공된 구동 신호를 패드부 신호선에 제공하는 점핑 패드 전극을 포함한다.
박막 트랜지스터 기판, 구동회로, 실장 영역, 점핑 패드 전극, 점등 검사
Description
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치 구조를 개략적으로 설명하기 위한 평면도이다.
도 2는 도 1에 도시된 표시 영역을 구체적으로 설명하기 위한 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ´선을 따라 절취하여 나타낸 단면도이다.
도 4는 도 1에 도시된 구동회로 실장 영역의 배치 구조의 제1 실시예를 개략적으로 설명하기 위한 평면도이다.
도 5는 도 4에 도시된 게이트 패드부 신호선의 접속 구조를 구체적으로 설명하기 위한 평면도이다.
도 6은 도 5의 Ⅱ-Ⅱ´선을 따라 절취하여 나타낸 단면도이다.
도 7은 도 5의 Ⅲ-Ⅲ´선을 따라 절취하여 나타낸 단면도이다.
도 8은 도 4에 도시된 데이터 패드부 신호선의 접속 구조를 구체적으로 설명하기 위한 평면도이다.
도 9는 도 8의 Ⅳ-Ⅳ´선을 따라 절취하여 나타낸 단면도이다.
도 10은 도 1에 도시된 구동회로 실장 영역의 배치 구조의 제2 실시예를 개략적으로 설명하기 위한 평면도이다.
도 11은 도 10에 도시된 게이트 패드부 신호선의 접속 구조를 구체적으로 설명하기 위한 평면도이다.
도 12는 도 11의 Ⅴ-Ⅴ´선을 따라 절취하여 나타낸 단면도이다.
도 13은 도 1에 도시된 구동회로 실장 영역의 배치 구조의 제3 실시예를 개략적으로 설명하기 위한 평면도이다.
도 14는 도 13에 도시된 데이터 패드부 신호선의 접속 구조를 구체적으로 설명하기 위한 평면도이다.
도 15는 도 14의 Ⅵ-Ⅵ´선을 따라 절취하여 나타낸 단면도이다.
도 16은 도 1에 도시된 박막 트랜지스터 기판을 구비하는 액정 표시장치를 개략적으로 설명하기 위한 사시도이다.
도 17은 도 16에 도시된 구동회로의 출력 범프의 접속 구조를 설명하기 위한 단면도이다.
{도면의 주요부분에 대한 부호의 설명}
100: 박막 트랜지스터 기판 102: 절연 기판
300: 액정 표시장치 302: 액정 패널
310: 구동회로 DA: 표시 영역
NDA: 비표시 영역 SA: 구동회로 실장 영역
TA: 점등 검사 패턴 영역
본 발명은 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치에 관한 것이다.
액정 표시장치(Liquid Crystal Display: LCD) 및 유기전계 발광소자(Organic Light Emitting Diodes: OLED) 등과 같은 평판 표시장치(Flat Panel Display: FPD)는 능동 행렬(Active Matrix: AM) 구동을 위하여 스위칭 소자인 박막 트랜지스터(Thin Film Transistor: TFT)가 형성된 박막 트랜지스터 기판을 구비할 수 있다.
박막 트랜지스터 기판은 표시 영역 및 이 표시 영역을 둘러싸는 비표시 영역으로 구분될 수 있다. 이때, 상기 비표시 영역에 마련된 구동회로 실장 영역 상에 평판 표시장치를 구동하는 구동회로가 실장될 수 있다.
구동회로는 와이어 본딩(Wire Bonding: WB) 방식, 탭(TAB: Tape Automated Bonding) 방식 및 칩 온 글래스(Chip On Glass: COG) 방식 중 어느 하나의 실장 방식을 통해 구동회로 실장 영역 상에 실장될 수 있다.
상기 실장 방식 중 칩 온 글래스 방식은 입력 범프 및 출력 범프를 구비하는 구동회로를 박막 트랜지스터 기판 상에 직접 실장하는 기술이다. 칩 온 글래스 방식을 통해 구동회로가 박막 트랜지스터 기판 상에 실장되면, 상기 구동회로의 입력 범프 및 출력 범프 각각은 박막 트랜지스터 기판 상에 형성된 입력 패드 전극 및 출력 패드 전극에 접속될 수 있다. 여기서, 출력 패드 전극은 박막 트랜지스터 기판의 표시 영역을 구동하는 신호선, 예를 들어, 게이트선 및 데이터선과 전기적으로 연결되도록 형성될 수 있다.
상기 입력 패드 전극 및 출력 패드 전극은 구동회로의 입력 범프 및 출력 범프의 이격 거리만큼 이격되도록 형성되기 때문에, 구동회로 실장 영역 내에는 입력 패드 전극 및 출력 패드 전극 사이의 영역이 형성될 수 있다.
최근에는 박막 트랜지스터 기판 활용도를 높이기 위하여 입력 패드 전극 및 출력 패드 전극 사이의 영역 내에 점등 검사 패턴 영역을 마련한 후, 상기 점등 검사 패턴 영역에 점등 검사를 위한 검사용 패턴들을 형성하는 기술이 개발되고 있다.
그러나, 구동회로의 소형화 추세에 따라 입력 범프 및 출력 범프 간 이격 거리가 줄어들게 되면, 입력 패드 전극 및 출력 패드 전극의 이격 거리도 작아지게 되므로, 점등 검사 패턴 영역의 크기 역시 작아질 수 있다.
이 때문에, 크기가 작아진 점등 검사 패턴 영역 내에 상기 검사용 패턴들을 형성하는 데 많은 어려움이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 구동회로의 소형화 추세에 대응 가능한 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치를 제공하고자 하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 구동회로 실장 영역 내에 마련된 점등 검사 패턴 영역의 크기를 크게 할 수 있는 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판은 표시 영역 및 비표시 영역으로 구분된 절연 기판 상에 형성된 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 상기 표시 영역에 외부로부터 제공된 검사용 구동 신호를 제공하는 박막 트랜지스터; 상기 박막 트랜지스터의 드레인 전극과 접속된 검사용 신호선; 절연막에 의해 상기 검사용 신호선과 절연되며, 상기 표시 영역에 형성된 신호선과 접속된 패드부 신호선; 및 상기 절연막을 관통하는 콘택홀을 통해 상기 검사용 신호선 및 상기 패드부 신호선을 전기적으로 연결하며, 상기 표시 영역을 구동하는 구동회로와 접속되며, 상기 구동회로로부터 제공된 구동 신호를 상기 패드부 신호선에 제공하는 점핑 패드 전극을 포함한다.
한편, 상기 기술적 과제를 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판은 표시 영역 및 비표시 영역으로 구분된 절연 기판 상의 상기 표시 영역에 서로 절연 및 교차되도록 형성된 게이트선 및 데이터선; 상기 게이트선 및 데이터선 중 어느 하나와 접속된 패드부 신호선; 상기 표시 영역에 외부로부터 제공된 검사용 구동 신호를 제공하는 제1 박막 트랜지스터; 절연막에 의해 상기 패드부 신호선과 절연되며, 상기 제1 박막 트랜지스터와 접속된 검사용 신호선; 및 상기 절연막을 관통하는 제1 콘택홀을 통해 상기 패드부 신호선 및 상기 검사용 신호선을 전기 적으로 연결하며, 상기 표시 영역을 구동하는 구동회로와 접속되며, 상기 구동회로로부터 제공된 구동 신호를 상기 패드부 신호선에 제공하는 점핑 패드 전극을 포함한다.
한편, 상기 기술적 과제를 달성하기 위한 본 발명에 따른 평판 표시장치는 표시 영역 및 비표시 영역으로 구분된 박막 트랜지스터 기판을 구비하며, 상기 표시 영역을 통해 화상을 표시하는 평판 표시 패널; 및 상기 평판 표시 패널의 박막 트랜지스터 기판 상에 실장되며, 상기 박막 트랜지스터 기판에 상기 평판 표시 패널을 구동하기 위한 구동 신호를 제공하는 구동회로를 포함하며, 상기 평판 표시 패널의 박막 트랜지스터 기판은, 절연 기판 상에 형성된 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 상기 표시 영역에 외부로부터 제공된 검사용 구동 신호를 제공하는 박막 트랜지스터; 상기 박막 트랜지스터의 드레인 전극과 접속된 검사용 신호선; 절연막에 의해 상기 검사용 신호선과 절연되며, 상기 표시 영역에 형성된 신호선과 접속된 패드부 신호선; 및 상기 절연막을 관통하는 콘택홀을 통해 상기 검사용 신호선 및 상기 패드부 신호선을 전기적으로 연결하며, 상기 구동회로와 접속되며, 상기 구동회로로부터 제공된 구동 신호를 상기 패드부 신호선에 제공하는 점핑 패드 전극을 포함한다.
한편, 상기 기술적 과제를 달성하기 위한 본 발명에 따른 평판 표시장치는 표시 영역 및 비표시 영역으로 구분된 박막 트랜지스터 기판을 구비하며, 상기 표시 영역을 통해 화상을 표시하는 평판 표시 패널; 및 상기 평판 표시 패널의 박막 트랜지스터 기판 상에 실장되며, 상기 박막 트랜지스터 기판에 상기 평판 표시 패 널을 구동하기 위한 구동 신호를 제공하는 구동회로를 포함하며, 상기 평판 표시 패널의 박막 트랜지스터 기판은, 절연 기판 상의 상기 표시 영역에 서로 절연 및 교차되도록 형성된 게이트선 및 데이터선; 상기 게이트선 및 데이터선 중 어느 하나와 접속된 패드부 신호선; 상기 표시 영역에 외부로부터 제공된 검사용 구동 신호를 제공하는 제1 박막 트랜지스터; 절연막에 의해 상기 패드부 신호선과 절연되며, 상기 제1 박막 트랜지스터와 접속된 검사용 신호선; 및 상기 절연막을 관통하는 제1 콘택홀을 통해 상기 패드부 신호선 및 상기 검사용 신호선을 전기적으로 연결하며, 상기 구동회로와 접속되며, 상기 구동회로로부터 제공된 구동 신호를 상기 패드부 신호선에 제공하는 점핑 패드 전극을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.
명세서 전체에 걸쳐서 어떤 구성 요소가 게이트 금속으로 형성되어 있다라는 것은 그 구성 요소가 절연 기판 상에 Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금, Cu 또는 Cu합금, Ti 또는 Ti합금, Ta 또는 Ta합금 등의 재질로 적어도 1층 이상으로 적층된 구조로 형성되어 있음을 의미할 수 있다. 이때, 게이트 금속으로 형성된 구성 요소들은 서로 동일 재질로 동일 평면 상에 형성될 수 있다. 예를 들어, 게이트선 및 게이트 전극이 게이트 금속으로 형성되는 경우, 상기 게이트선 및 게이트 전극은 서로 동일 재질로 동일 평면 상에 형성될 수 있다.
또한, 명세서 전체에 걸쳐서 다른 구성 요소가 데이터 금속으로 형성되어 있다라는 것은 그 구성 요소가 절연 기판 상에 Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금, Cu 또는 Cu합금, Ti 또는 Ti합금, Ta 또는 Ta합금 등의 재질로 적어도 1층 이상으로 적층된 구조로 형성되어 있음을 의미할 수 있다. 이때, 데이터 금속으로 형성된 구성 요소들은 서로 동일 재질로 동일 평면 상에 형성될 수 있다. 예를 들어, 데이터선, 소스 전극 및 드레인 전극이 데이터 금속으로 형성되는 경우, 상기 데이터선, 소스 전극 및 드레인 전극은 서로 동일 재질로 동일 평면 상에 형성될 수 있다. 여기서, 데이트 금속으로 형성된 구성 요소 및 게이트 금속으로 형성된 구성 요소는 적어도 하나의 절연막에 의해 절연될 수 있다.
그리고, 명세서 전체에 걸쳐서 또 다른 구성 요소가 투명 도전 금속으로 형성되어 있다라는 것은 그 구성 요소가 절연 기판 상에 ITO(Induim Tin Oxide) 또는 IZO(Induim Zinc Oxide)로 형성되어 있음을 의미할 수 있다. 이때, 투명 도전 금속으로 형성된 구성 요소들은 서로 동일 재질로 동일 평면 상에 형성될 수 있다. 예를 들어, 화소 전극 및 검사용 패드 전극이 투명 도전 금속으로 형성되는 경우, 상기 화소 전극 및 검사용 패드 전극은 서로 동일 재질로 동일 평면 상에 형성될 수 있다.
그리고, 명세서 전체에 걸쳐서 점핑(jumping)이란 용어를 포함하는 구성 요소는 게이트 절연막 및/또는 보호막을 관통하는 콘택홀들을 통해 서로 절연된 신호선들을 전기적으로 연결할 수 있다. 예를 들어, 게이트 절연막에 의해 검사용 신호선 및 패드부 신호선이 절연되어 있는 경우, 점핑 패드 전극은 게이트 절연막 및/ 또는 보호막을 관통하는 콘택홀들을 통해 상기 검사용 신호선 및 패드부 신호선을 전기적으로 연결할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 배치 구조를 개략적으로 설명하기 위한 평면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터 기판(100)은 액정 표시장치 및 유기전계 발광소자 등과 같은 평판 표시장치에 구비될 수 있다. 예를 들어, 상기 박막 트랜지스터 기판(100)이 액정 표시장치에 구비되는 경우, 상기 박막 트랜지스터 기판(100)은 액정 표시장치의 액정층에 구동 신호를 제공할 수 있다.
이러한 박막 트랜지스터 기판(100)은 자신의 기재로 유리나 플라스틱 등과 같은 재질을 갖는 절연 기판(102)을 사용할 수 있다.
상기 절연 기판(102)은 표시 영역(DA) 및 이 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)으로 구분될 수 있다. 이때, 비표시 영역(NDA) 중에서 절연 기판(102) 하단부의 비표시 영역(NDA)에는 평판 표시장치를 구동하는 구동회로를 실장하기 위한 구동회로 실장 영역(SA)이 마련될 수 있다. 여기서, 상기 구동회로는 입력 범프 및 출력 범프를 구비할 수 있다.
절연 기판(102) 상의 표시 영역(DA)에는 서로 절연 및 교차하도록 형성되어 화소 영역을 정의하는 게이트선(G1, G2, G3, G4, …, Gn-3, Gn-2, Gn-1, Gn) 및 데이터선(D1, D2, D3, …, D3m-2, D3m-1, D3m)이 형성되어 있다. 여기서, 상기 화소 영역은, 구체적으로, 적/녹/청색 화소 영역을 포함할 수 있으며, 상기 적/녹/청색 화소 영역은 가로 방향으로 교번적으로 형성되며, 세로 방향으로 일렬적으로 형성될 수 있다.
상기 게이트선(G1, G2, G3, G4, …, Gn-3, Gn-2, Gn-1, Gn)의 일측은 절연 기판(102) 상의 비표시 영역(NDA)으로 연장되도록 형성될 수 있다. 이때, 상기 게이트선(G1, G2, G3, G4, …, Gn-3, Gn-2, Gn-1, Gn) 중에서 홀수번째 게이트선(G1, G3, …, Gn-3, Gn-1)의 일측은 비표시 영역(NDA) 하단부의 좌측 영역으로 연장되도록 형성되며, 상기 게이트선(G1, G2, G3, G4, …, Gn-3, Gn-2, Gn-1, Gn) 중에서 짝수번째 게이트선(G2, G4, …, Gn-2, Gn)의 일측은 비표시 영역(NDA) 하단부의 우측 영역으로 연장되도록 형성될 수 있다.
상기 데이터선(D1, D2, D3, …, D3m-2, D3m-1, D3m)의 일측은 절연 기판(102) 상의 비표시 영역(NDA)으로 연장되도록 형성될 수 있다. 이때, 데이터선(D1, D2, D3, …, D3m-2, D3m-1, D3m)의 일측은 홀수번째 게이트선(G1, G3, …, Gn-3, Gn-1)의 일측 및 짝수번째 게이트선(G2, G4, …, Gn-2, Gn)의 일측 사이, 즉, 비표시 영역(NDA) 하단부의 중앙 영역으로 연장되도록 형성될 수 있다.
절연 기판(102) 상의 비표시 영역(NDA)에는 게이트 패드부 신호선(104), 데이터 패드부 신호선(106), 공통 패드부 신호선(108) 및 외부 접속용 신호선(114)이 형성되어 있다.
게이트 패드부 신호선(104)은 비표시 영역(NDA) 하단부의 좌측 영역에 형성된 제1 및 제2 게이트 패드부 신호선(104a, 104b), 및 비표시 영역(NDA) 하단부의 우측 영역에 형성된 제3 및 제4 게이트 패드부 신호선(104c, 104d)으로 이루어질 수 있다.
제1 게이트 패드부 신호선(104a)의 일측은 홀수번째 게이트선(G1, G3, …, Gn-3, Gn-1), 즉, 일측이 비표시 영역(NDA) 하단부의 좌측 영역으로 연장되도록 형성된 게이트선(G1, G3, …, Gn-3, Gn-1) 중에서 짝수번째 게이트선(G3, …, Gn-1)의 일측과 접속될 수 있으며, 그 타측은 구동회로 실장 영역(SA) 내로 연장되도록 형성될 수 있다.
제2 게이트 패드부 신호선(104b)의 일측은 홀수번째 게이트선(G1, G3, …, Gn-3, Gn-1), 즉, 일측이 비표시 영역(NDA) 하단부의 좌측 영역으로 연장되도록 형성된 게이트선(G1, G3, …, Gn-3, Gn-1) 중에서 홀수번째 게이트선(G1, …, Gn-3)의 일측과 접속될 수 있으며, 그 타측은 구동회로 실장 영역(SA) 내로 연장되도록 형성될 수 있다.
제3 게이트 패드부 신호선(104c)의 일측은 짝수번째 게이트선(G2, G4, …, Gn-2, Gn), 즉, 일측이 비표시 영역(NDA) 하단부의 우측 영역으로 연장되도록 형성된 게이트선(G2, G4, …, Gn-2, Gn) 중에서 홀수번째 게이트선(G2, …, Gn-2)의 일측과 접속될 수 있으며, 그 타측은 구동회로 실장 영역(SA) 내로 연장되도록 형성될 수 있다.
제4 게이트 패드부 신호선(104d)의 일측은 짝수번째 게이트선(G2, G4, …, Gn-2, Gn), 즉, 일측이 비표시 영역(NDA) 하단부의 우측 영역으로 연장되도록 형성된 게이트선(G2, G4, …, Gn-2, Gn) 중에서 짝수번째 게이트선(G4, …, Gn) 의 일측과 접속될 수 있으며, 그 타측은 구동회로 실장 영역(SA) 내로 연장되도록 형성될 수 있다.
데이터 패드부 신호선(106)은 제1 내지 제3 데이터 패드부 신호선(106a, 106b, 106c)으로 이루어질 수 있다.
제1 내지 제3 데이터 패드부 신호선(106a, 106b, 106c)은 가로 방향으로 교번적으로 형성될 수 있다. 이때, 제1 내지 제3 데이터 패드부 신호선(106a, 106b, 106c) 각각의 일측은 해당 데이터선(D1, D2, D3, …, D3m-2, D3m-1, D3m)의 일측과 접속될 수 있으며, 제1 내지 제3 데이터 패드부 신호선(106a, 106b, 106c) 각각의 타측은 구동회로 실장 영역(SA) 내로 연장되도록 형성될 수 있다.
공통 패드부 신호선(108)은 비표시 영역(NDA) 하단부의 좌측 영역에 형성된 제1 공통 패드부 신호선(108a) 및 비표시 영역(NDA) 하단부의 우측 영역에 형성된 제2 공통 패드부 신호선(108b)으로 이루어질 수 있다.
제1 및 제2 공통 패드부 신호선(108a, 108b) 각각의 일측은 제1 및 제2 공통 단자(110, 112) 각각과 접속될 수 있으며, 제1 및 데2 공통 패드부 신호선(108a, 108b) 각각의 타측은 구동회로 실장 영역(SA) 내로 연장되도록 형성될 수 있다.
외부 접속용 신호선(114)은 구동회로 실장 영역(SA) 하부에 형성될 수 있다. 이때, 외부 접속용 신호선(114)의 일측은 가요성 인쇄회로(Flexible Printed Circuit: FPC)와 접속될 수 있다. 한편, 외부 접속용 신호선(114)의 타측은 구동회 로 실장 영역(SA) 내로 연장되며, 구동회로의 입력 범프가 접속하는 입력 패드 전극과 접속될 수 있다.
한편, 도 2는 도 1에 도시된 표시 영역을 구체적으로 설명하기 위한 평면도이다. 도 3은 도 2의 Ⅰ-Ⅰ´선을 따라 절취하여 나타낸 단면도이다. 도 2 및 도 3에서는 표시 영역을 설명하기 위해 n-1 번째 게이트선 및 n 번째 게이트선, 및 3m-1 번째 데이터선 및 3m 번째 데이터선의 교차로 인해 마련된 화소 영역을 예로 들어 설명한다.
도 2 및 도 3을 참조하면, 절연 기판(102) 상의 표시 영역(DA)에는, 상술한 바와 같이, 서로 절연 및 교차하여 화소 영역을 정의하는 게이트선(Gn-1, Gn) 및 데이터선(D3m-1, D3m)이 형성되어 있다. 또한, 절연 기판(102) 상의 표시 영역(DA)에는 박막 트랜지스터(TFT) 및 화소 전극(122)이 더 형성되어 있다. 여기서, 게이트선(Gn-1, Gn) 및 데이터선(D3m-1, D3m) 각각은 게이트 금속 및 데이터 금속 각각으로 형성될 수 있다.
박막 트랜지스터(TFT)는 해당 게이트선(Gn-1) 및 해당 데이터선(D3m-1)의 교차부에 게이트선(Gn-1) 및 데이터선(D3m-1)과 접속되도록 형성되며, 능동 행렬 구동을 위한 스위칭 소자로 사용될 수 있다.
이를 위해, 박막 트랜지스터(TFT)는 게이트 전극(116), 소스 전극(118) 및 드레인 전극(120)을 포함할 수 있다. 여기서, 게이트 전극(116)은 게이트 금속으로 형성될 수 있다. 또한, 소스 전극(118) 및 드레인 전극(120)은 데이터 금속으로 형성될 수 있다.
화소 전극(122)은 보호막(124)을 관통하는 제1 콘택홀(CH1)을 통해 드레인 전극(120)에 접속될 수 있다. 여기서, 화소 전극(122)은 투명 도전 금속으로 형성될 수 있다.
미설명 부호 126은 액티브층, 128은 오믹 접촉층, 130은 게이트 절연막을 나타낸다.
한편, 도 4는 도 1에 도시된 구동회로 실장 영역의 배치 구조의 제1 실시예를 개략적으로 설명하기 위한 평면도이다.
도 4를 참조하면, 절연 기판(102) 상의 비표시 영역(NDA)에는, 상술한 바와 같이, 입력 범프 및 출력 범프를 구비하는 구동회로를 실장하기 위한 구동회로 실장 영역(SA)이 마련될 수 있다.
상기 구동회로 실장 영역(SA) 상에 실장되는 구동회로의 입력 범프 및 출력 범프 각각은 구동회로 실장 영역(SA) 내에 형성된 입력 패드 전극(132) 및 출력 패드 전극(134) 각각에 접속될 수 있다.
입력 패드 전극(132)은 구동회로 실장 영역(SA) 중에서 하단부에 형성될 수 있으며, 외부 접속용 신호선(114)과 접속되도록 형성될 수 있다. 여기서, 입력 패드 전극(132)은 투명 도전 금속으로 형성될 수 있다.
출력 패드 전극(134)은 구동회로 실장 영역(SA) 중에서 상단부에 형성될 수 있으며, 패드부 신호선(104, 106, 108)과 접속되도록 형성될 수 있다. 여기서, 출력 패드 전극(134)은 투명 도전 금속으로 형성될 수 있다.
출력 패드 전극(134)은, 구체적으로, 제1 게이트 패드 전극(134a), 제1 게이 트 점핑 패드 전극(134b), 제2 게이트 패드 전극(134c), 제2 게이트 점핑 패드 전극(134d), 제1 내지 제3 데이터 패드 전극(134e, 134f, 134g), 및 제1 및 제2 공통 패드 전극(134h, 134i)으로 이루어질 수 있다.
제1 게이트 패드 전극(134a)은 제1 게이트 패드부 신호선(104a)과 접속될 수 있다.
제1 게이트 점핑 패드 전극(134b)은 제2 게이트 패드부 신호선(104b)과 접속될 수 있다.
제2 게이트 패드 전극(134c)은 제3 게이트 패드부 신호선(104c)과 접속될 수 있다.
제2 게이트 점핑 패드 전극(134d)은 제4 게이트 패드부 신호선(104d)과 접속될 수 있다.
제1 내지 제3 데이터 패드 전극(134e, 134f, 134g) 각각은 제1 내지 제3 데이터 패드부 신호선(106a, 106b, 106c) 각각과 접속될 수 있다.
제1 및 제2 공통 패드 전극(134h, 134i) 각각은 제1 및 제2 공통 패드부 신호선(108a, 108b) 각각과 접속될 수 있다.
전술한 구동회로 실장 영역(SA) 내, 구체적으로, 입력 패드 전극(132) 및 출력 패드 전극(134) 사이에 점등 검사를 위한 검사용 패턴들이 형성되는 점등 검사 패턴 영역(TA)이 마련될 수 있다.
점등 검사 패턴 영역(TA)에는 게이트용 박막 트랜지스터(G_TFT), 데이터용 박막 트랜지스터(D_TFT) 및 제1 내지 제12 검사용 패드 전극(154, 156, 158, 160, 162, 164, 166, 168, 170, 172, 174, 176)이 형성될 수 있다. 여기서, 제1 내지 제12 검사용 패드 전극(154, 156, 158, 160, 162, 164, 166, 168, 170, 172, 174, 176)은 투명 도전 금속으로 형성될 수 있다.
게이트용 박막 트랜지스터(G_TFT)는 점등 검사 시 해당 게이트선(G1, G2,G3, G4, …, Gn-3, Gn-2, Gn-1, Gn)에 외부로부터 제공된 검사용 게이트 구동 신호를 제공할 수 있다.
이러한 게이트용 박막 트랜지스터(G_TFT)는 제1 내지 제4 게이트용 박막 트랜지스터(G_TFT1, G_TFT2, G_TFT3, G_TFT4)로 이루어질 수 있다.
제1 내지 제4 게이트용 박막 트랜지스터(G_TFT1, G_TFT2, G_TFT3, G_TFT4) 각각은 게이트 전극, 소스 전극 및 드레인 전극을 구비할 수 있다. 여기서, 상기 게이트 전극은 게이트 금속으로 형성될 수 있으며, 상기 소스 전극 및 드레인 전극은 데이터 금속으로 형성될 수 있다.
제1 게이트용 박막 트랜지스터(G_TFT1)의 게이트 전극은 제1 검사용 패드 전극(154)과 접속될 수 있으며, 제1 게이트용 박막 트랜지스터(G_TFT1)의 소스 전극은 제2 검사용 패드 전극(156)과 접속될 수 있으며, 제1 게이트용 박막 트랜지스터(G_TFT1)의 드레인 전극은 전극은 제1 점핑부(178)와 접속될 수 있다. 여기서, 제1 점핑부(178)는 제1 게이트 패드 전극(134a)과 접속될 수 있다.
제2 게이트용 박막 트랜지스터(G_TFT2)의 게이트 전극은 제1 검사용 패드 전극(154)과 접속될 수 있으며, 제2 게이트용 박막 트랜지스터(G_TFT2)의 소스 전극은 제3 검사용 패드 전극(158)과 접속될 수 있으며, 제2 게이트용 박막 트랜지스 터(G_TFT2)의 드레인 전극은 전극은 제1 게이트 점핑 패드 전극(134b)과 접속될 수 있다.
제3 게이트용 박막 트랜지스터(G_TFT3)의 게이트 전극은 제10 검사용 패드 전극(172)과 접속될 수 있으며, 제3 게이트용 박막 트랜지스터(G_TFT3)의 소스 전극은 제11 검사용 패드 전극(174)과 접속될 수 있으며, 제3 게이트용 박막 트랜지스터(G_TFT3)의 드레인 전극은 전극은 제2 점핑부(180)와 접속될 수 있다. 여기서, 제2 점핑부(180)는 제2 게이트 패드 전극(134c)과 접속될 수 있다.
제4 게이트용 박막 트랜지스터(G_TFT4)의 게이트 전극은 제10 검사용 패드 전극(172)과 접속될 수 있으며, 제4 게이트용 박막 트랜지스터(G_TFT4)의 소스 전극은 제12 검사용 패드 전극(176)과 접속될 수 있으며, 제4 게이트용 박막 트랜지스터(G_TFT4)의 드레인 전극은 전극은 제2 게이트 점핑 패드 전극(134d)과 접속될 수 있다.
데이터용 박막 트랜지스터(D_TFT)는 점등 검사 시 해당 데이터선(D1, D2, D3, …, D3m-2, D3m-1, D3m)에 외부로부터 제공된 검사용 데이터 구동 신호를 제공할 수 있다.
이러한 데이터용 박막 트랜지스터(D_TFT)는 제1 내지 제3 데이터용 박막 트랜지스터(D_TFT1, D_TFT2, D_TFT3)로 이루어질 수 있다.
제1 내지 제3 데이터용 박막 트랜지스터(D_TFT1, D_TFT2, D_TFT3) 각각은 게이트 전극, 소스 전극 및 드레인 전극을 구비할 수 있다. 여기서, 상기 게이트 전극은 게이트 금속으로 형성될 수 있으며, 상기 소스 전극 및 드레인 전극은 데이터 금속으로 형성될 수 있다.
제1 데이터용 박막 트랜지스터(D_TFT1)의 게이트 전극은 제5 검사용 패드 전극(162)과 접속될 수 있으며, 제1 데이터용 박막 트랜지스터(D_TFT1)의 소스 전극은 제6 검사용 패드 전극(164)과 접속될 수 있으며, 제1 데이터용 박막 트랜지스터(D_TFT1)의 드레인 전극은 제1 데이터 패드 전극(134e)과 접속될 수 있다.
제2 데이터용 박막 트랜지스터(D_TFT2)의 게이트 전극은 제5 검사용 패드 전극(162)과 접속될 수 있으며, 제2 데이터용 박막 트랜지스터(D_TFT2)의 소스 전극은 제7 검사용 패드 전극(166)과 접속될 수 있으며, 제2 데이터용 박막 트랜지스터(D_TFT2)의 드레인 전극은 제2 데이터 패드 전극(134f)과 접속될 수 있다.
제3 데이터용 박막 트랜지스터(D_TFT3)의 게이트 전극은 제5 검사용 패드 전극(162)과 접속될 수 있으며, 제3 데이터용 박막 트랜지스터(D_TFT3)의 소스 전극은 제8 검사용 패드 전극(168)과 접속될 수 있으며, 제3 데이터용 박막 트랜지스터(D_TFT3)의 드레인 전극은 제3 데이터 패드 전극(134g)과 접속될 수 있다.
제1 및 제2 공통 패드 전극(134h, 134i) 각각은 제4 및 제9 검사용 패드 전극(160, 170)과 접속될 수 있다.
한편, 도 5는 도 4에 도시된 게이트 패드부 신호선의 접속 구조를 구체적으로 설명하기 위한 평면도이다. 도 6은 도 5의 Ⅱ-Ⅱ´선을 따라 절취하여 나타낸 단면도이다. 도 7은 도 5의 Ⅲ-Ⅲ´선을 따라 절취하여 나타낸 단면도이다. 도 5는 게이트 패드부 신호선 중에서 비표시 영역 하단부의 좌측 영역에 형성된 제1 및 제2 게이트 패드부 신호선의 접속 구조를 설명하기 위한 것이나, 상기 접속 구조가 여기에 한정되지 않는다. 한편, 게이트 패드부 신호선 중에서 비표시 영역 하단부의 우측 영역에 형성된 제3 및 제4 게이트 패드부 신호선 각각의 접속 구조는 도 5에 도시된 제1 및 제2 게이트 패드부 신호선 각각의 접속 구조와 동일하므로, 그 상세한 설명은 생략한다.
도 5를 참조하면, 비표시 영역(NDA) 하단부의 좌측 영역의 게이트 패드부에는, 상술한 바와 같이, 제1 및 제2 게이트용 박막 트랜지스터(G_TFT1, G_TFT2), 제1 내지 제3 검사용 패드 전극(154, 156, 158), 제1 점핑부(178), 제1 게이트 패드 전극(134a), 제1 게이트 점핑 패드 전극(134b), 및 제1 및 제2 게이트 패드 신호선(104a, 104b)이 형성되어 있다. 또한, 비표시 영역(NDA) 하단부의 좌측 영역의 게이트 패드부에는 제1 내지 제5 검사용 신호선(182, 184, 186, 188, 190)이 더 형성되어 있다. 여기서, 제1 내지 제3 검사용 패드 전극(154, 156, 158), 제1 점핑부(178), 제1 게이트 패드 전극(134a), 및 제1 게이트 점핑 패드 전극(134b)은 투명 도전 금속으로 형성될 수 있다. 또한, 제1 및 제2 게이트 패드 신호선(104a, 104b)은 게이트 금속으로 형성될 수 있다. 또한, 제1 검사용 신호선(182)은 게이트 금속으로 형성될 수 있다. 또한, 제2 내지 제5 검사용 신호선(184, 186, 188, 190)은 데이터 금속으로 형성될 수 있다.
상기 제1 검사용 신호선(182)은 제1 및 제2 게이트용 박막 트랜지스터(G_TFT1, G_TFT2) 각각의 게이트 전극과 접속될 수 있다.
상기 제2 검사용 신호선(184)은 제1 게이트용 박막 트랜지스터(G_TFT1)의 소스 전극과 접속될 수 있다.
상기 제3 검사용 신호선(186)은 제1 게이트용 박막 트랜지스터(G_TFT1)의 드레인 전극과 접속될 수 있다.
상기 제4 검사용 신호선(188)은 제2 게이트용 박막 트랜지스터(G_TFT2)의 소스 전극과 접속될 수 있다.
상기 제5 검사용 신호선(190)은 제2 게이트용 박막 트랜지스터(G_TFT2)의 드레인 전극과 접속될 수 있다.
도 5 및 도 6을 참조하면, 제1 검사용 패드 전극(154)은 게이트 절연막(130) 및 보호막(124)을 관통하는 제2 콘택홀(CH2)을 통해 제1 검사용 신호선(182)과 접속될 수 있다.
제2 검사용 패드 전극(156)은 보호막(124)을 관통하는 제3 콘택홀(CH3)을 통해 제2 검사용 신호선(184)과 접속될 수 있다.
제1 점핑부(178)는 보호막(124)을 관통하는 제4 콘택홀(CH4), 및 게이트 절연막(130) 및 보호막(124)을 관통하는 제5 콘택홀(CH5)을 통해 게이트 절연막(130)에 의해 서로 절연된 제3 검사용 신호선(186) 및 제1 게이트 패드부 신호선(104a)을 전기적으로 연결할 수 있다.
제1 게이트 패드 전극(134a)은 게이트 절연막(130) 및 보호막(124)을 관통하는 제6 및 제7 콘택홀(CH6, CH7)을 통해 제1 게이트 패드부 신호선(104a)과 접속될 수 있다. 여기서, 제1 게이트 패드 전극(134a) 상에 구동회로의 출력 범프가 접속될 수 있다.
전술한 접속 구조를 가질 경우, 점등 검사 시 외부로부터 제1 검사용 패드 전극(154)에 제공된 검사용 구동 신호는 제1 검사용 신호선(182)을 따라 제1 게이트용 박막 트랜지스터(G_TFT1)의 게이트 전극(136)에 제공될 수 있다. 이에 따라, 제1 게이트용 박막 트랜지스터(G_TFT1)가 턴 온될 수 있다. 이때, 외부로부터 제2 검사용 패드 전극(156)에 제공된 검사용 게이트 구동 신호가 제2 검사용 신호선(184), 제1 게이트용 박막 트랜지스터(G_TFT1)의 소스 전극(138) 및 드레인 전극(140), 제3 검사용 신호선(186), 및 제1 점핑부(178)를 순차적으로 거쳐 제1 게이트 패드부 신호선(104a)에 제공될 수 있다.
또한, 구동회로가 실장되는 경우에는 구동회로의 출력 범프로부터 출력된 게이트 구동 신호가 제1 게이트 패드 전극(134a)을 통해 제1 게이트 패드부 신호선(104a)에 제공될 수 있다.
도 5 및 도 7을 참조하면, 제3 검사용 패드 전극(158)은 보호막(124)을 관통하는 제8 콘택홀(CH8)을 통해 제4 검사용 신호선(188)과 접속될 수 있다.
제1 게이트 점핑 패드 전극(134b)은 보호막(124)을 관통하는 제9 콘택홀(CH9), 및 게이트 절연막(130) 및 보호막(124)을 관통하는 제10 및 제11 콘택홀(CH10, CH11)을 통해 게이트 절연막(130)에 의해 서로 절연된 제5 검사용 신호선(190) 및 제2 게이트 패드부 신호선(104b)을 전기적으로 연결할 수 있다. 여기서, 제1 게이트 점핑 패드 전극(134b) 상에 구동회로(310)의 출력 범프가 접속될 수 있다.
전술한 접속 구조를 가질 경우, 점등 검사 시 외부로부터 제1 검사용 패드 전극(154)에 제공된 구동 신호는 제1 검사용 신호선(182)을 따라 제2 게이트용 박 막 트랜지스터(G_TFT2)의 게이트 전극(142)에 제공될 수 있다. 이에 따라, 제2 게이트용 박막 트랜지스터(G_TFT2)가 턴 온될 수 있다. 이때, 외부로부터 제3 검사용 패드 전극(158)에 제공된 검사용 게이트 구동 신호가 제4 검사용 신호선(188), 제2 게이트용 박막 트랜지스터(G_TFT2)의 소스 전극(144) 및 드레인 전극(146), 제5 검사용 신호선(190) 및 제1 게이트 점핑 패드 전극(134b)을 순차적으로 거쳐 제2 게이트 패드부 신호선(104b)에 제공될 수 있다.
또한, 구동회로가 실장되는 경우에는 구동회로의 출력 범프로부터 출력된 게이트 구동 신호가 제1 게이트 점핑 패드 전극(134b)을 통해 제2 게이트 패드부 신호선(104b)에 전달될 수 있다.
이와 같이, 제1 게이트 점핑 패드 전극(134b)이 서로 절연된 제5 검사용 신호선(190) 및 제2 게이트 패드부 신호선(104b)을 전기적으로 연결함과 아울러 구동회로(310)의 출력 범프와 접속될 수 있다.
이를 통해, 서로 절연된 제5 검사용 신호선(190) 및 제2 게이트 패드부 신호선(104b)을 전기적으로 연결하기 위한 별도의 점핑부를 형성하지 않을 수 있다.
이 때문에, 점등 검사 패턴 영역(TA)을 충분히 확보할 수 있다. 결과적으로, 구동회로가 소형화됨에 따라 점등 검사 패턴 영역(TA)이 작아진다 하더라도 무리없이 검사용 패턴들을 형성할 수 있다.
한편, 도 8은 도 4에 도시된 데이터 패드부 신호선의 접속 구조를 구체적으로 설명하기 위한 평면도이다. 도 9는 도 8의 Ⅳ-Ⅳ´선을 따라 절취하여 나타낸 단면도이다. 도 8은 데이터 패드부 신호선의 접속 구조를 설명하기 위한 것이나, 상기 접속 구조가 여기에 한정되지 않는다. 한편, 제1 내지 제3 데이터 패드부 신호선의 접속 구조는 동일하므로, 제1 데이터 패드부 신호선을 위주로 설명한다.
도 8을 참조하면, 데이터 패드부에는, 상술한 바와 같이, 제1 내지 제3 데이터용 박막 트랜지스터(D_TFT1, D_TFT2, D_TFT3), 제5 내지 제8 검사용 패드 전극(162, 164, 166, 168), 제1 내지 제3 데이터 패드 전극(134e, 134f, 134g), 및 제1 내지 제3 데이터 패드부 신호선(106a, 106b, 106c)이 형성되어 있다. 또한, 데이터 패드부에는 제6 내지 제9 검사용 신호선(192, 194, 196, 198)이 더 형성되어 있다. 여기서, 제5 내지 제8 검사용 패드 전극(162, 164, 166, 168), 및 제1 내지 제3 데이터 패드 전극(134e, 134f, 134g)은 투명 도전 금속으로 형성될 수 있다. 또한, 제1 내지 제3 데이터 패드부 신호선(106a, 106b, 106c)은 데이터 금속으로 형성될 수 있다. 또한, 제6 검사용 신호선(192)은 게이트 금속으로 형성될 수 있다. 또한, 제7 내지 제9 검사용 신호선(194, 196, 198)은 데이터 금속으로 형성될 수 있다.
상기 제6 검사용 신호선(192)은 제1 내지 제3 데이터용 박막 트랜지스터(D_TFT1, D_TFT2, D_TFT3) 각각의 게이트 전극과 접속될 수 있다.
상기 제7 검사용 신호선(194)은 제1 데이터용 박막 트랜지스터(D_TFT1)의 소스 전극과 접속될 수 있다.
상기 제8 검사용 신호선(196)은 제2 데이터용 박막 트랜지스터(D_TFT2)의 소스 전극과 접속될 수 있다.
상기 제9 검사용 신호선(198)은 제3 데이터용 박막 트랜지스터(D_TFT3)의 소 스 전극과 접속될 수 있다.
도 8 및 도 9를 참조하면, 제5 검사용 패드 전극(162)은 게이트 절연막(130) 및 보호막(124)을 관통하는 제12 콘택홀(CH12)을 통해 제6 검사용 신호선(192)과 접속될 수 있다.
제6 검사용 패드 전극(164)은 보호막(124)을 관통하는 제13 콘택홀(CH13)을 통해 제7 검사용 신호선(194)과 접속될 수 있다.
제1 데이터 패드 전극(134e)은 보호막(124)을 관통하는 제14 및 제15 콘택홀(CH14, CH15)을 통해 제1 데이터 패드부 신호선(106a)과 접속될 수 있다. 여기서, 제1 데이터 패드 전극(134e) 상에 구동회로의 출력 범프가 접속될 수 있다.
전술한 접속 구조를 가질 경우, 점등 검사 시 외부로부터 제5 검사용 패드 전극(162)에 제공된 구동 신호는 제6 검사용 신호선(192)을 따라 제1 데이터용 박막 트랜지스터(D_TFT1)의 게이트 전극(148)에 제공될 수 있다. 이에 따라, 제1 데이터용 박막 트랜지스터(D_TFT1)가 턴 온될 수 있다. 이때, 외부로부터 제6 검사용 패드 전극(164)에 제공된 검사용 데이터 구동 신호가 제7 검사용 신호선(194), 제1 데이터용 박막 트랜지스터(D_TFT1)의 소스 전극(150) 및 드레인 전극(152)을 순차적으로 거쳐 제1 데이터 패드부 신호선(106a)에 제공될 수 있다.
또한, 구동회로가 실장되는 경우에는 구동회로의 출력 범프로부터 출력된 데이터 구동 신호가 제1 데이터 패드 전극(134e)을 통해 제1 데이터 패드부 신호선(106a)에 제공될 수 있다.
한편, 도 10은 도 1에 도시된 구동회로 실장 영역의 배치 구조의 제2 실시예 를 개략적으로 설명하기 위한 평면도이다. 도 10에 도시된 구동회로 실장 영역의 배치 구조의 제 2 실시예는 모든 게이트 패드부 신호선이 게이트 점핑 패드 전극에 의해 검사용 신호선과 연결된다라는 점을 제외하고는 도 4에 도시된 구동회로 실장 영역의 배치 구조의 제1 실시예와 동일하므로, 도 4와 동일 번호를 사용하여 설명하며, 중복되는 설명은 생략하고, 그 특징에 대해서만 설명한다.
도 10을 참조하면, 절연 기판(102) 상의 구동회로 실장 영역(SA)에 실장되는 구동회로의 입력 범프 및 출력 범프 각각은 입력 패드 전극(132) 및 출력 패드 전극(134) 각각에 접속될 수 있다.
출력 패드 전극(134)은, 구체적으로, 제1 내지 제4 게이트 점핑 패드 전극(134b, 134d, 134j, 134k), 제1 내지 제3 데이터 패드 전극(134e, 134f, 134g), 및 제1 및 제2 공통 패드 전극(134h, 134i)으로 이루어질 수 있다. 여기서, 제3 게이트 점핑 패드 전극(134j)은 제1 게이트 패드부 신호선(104a)과 접속될 수 있다. 제4 게이트 점핑 패드 전극(134k)은 제3 게이트 패드부 신호선(104c)과 접속될 수 있다.
구동회로 실장 영역(SA) 내 마련되는 점등 검사 패턴 영역(TA)에는 게이트용 박막 트랜지스터(G_TFT), 데이터용 박막 트랜지스터(D_TFT) 및 제1 내지 제12 검사용 패드 전극(154, 156, 158, 160, 162, 164, 166, 168, 170, 172, 174, 176)이 형성될 수 있다.
게이트용 박막 트랜지스터(G_TFT)는 제1 내지 제4 게이트용 박막 트랜지스터(G_TFT1, G_TFT2, G_TFT3, G_TFT4)로 이루어질 수 있다.
제1 게이트용 박막 트랜지스터(G_TFT1)의 게이트 전극은 제1 검사용 패드 전극(154)과 접속될 수 있으며, 제1 게이트용 박막 트랜지스터(G_TFT1)의 소스 전극은 제2 검사용 패드 전극(156)과 접속될 수 있으며, 제1 게이트용 박막 트랜지스터(G_TFT1)의 드레인 전극은 전극은 제3 게이트 점핑 패드 전극(134j)과 접속될 수 있다.
제3 게이트용 박막 트랜지스터(G_TFT3)의 게이트 전극은 제10 검사용 패드 전극(172)과 접속될 수 있으며, 제3 게이트용 박막 트랜지스터(G_TFT3)의 소스 전극은 제11 검사용 패드 전극(174)과 접속될 수 있으며, 제3 게이트용 박막 트랜지스터(G_TFT3)의 드레인 전극은 전극은 제4 게이트 점핑 패드 전극(134k)과 접속될 수 있다.
한편, 도 11은 도 10에 도시된 게이트 패드부 신호선의 접속 구조를 구체적으로 설명하기 위한 평면도이다. 도 12는 도 11의 Ⅴ-Ⅴ´선을 따라 절취하여 나타낸 단면도이다. 도 11은 게이트 패드부 신호선 중에서 비표시 영역 하단부의 좌측 영역에 형성된 제1 및 제2 게이트 패드부 신호선의 접속 구조를 설명하기 위한 것이나, 상기 접속 구조가 여기에 한정되지 않는다. 한편, 게이트 패드부 신호선 중에서 비표시 영역 하단부의 우측 영역에 형성된 제3 및 제4 게이트 패드부 신호선 각각의 접속 구조는 도 11에 도시된 제1 및 제2 게이트 패드부 신호선 각각의 접속 구조와 동일하므로, 그 상세한 설명은 생략한다. 또한, 도 11에 도시된 제2 게이트 패드부 신호선의 접속 구조는 도 5에 도시된 제2 게이트 패드부 신호선의 접속 구조와 동일하므로, 동일 번호를 사용하여 설명하며, 중복되는 설명은 생략하고, 그 특징에 대해서만 설명한다.
도 11을 참조하면, 비표시 영역(NDA) 하단부의 좌측 영역의 게이트 패드부에는, 상술한 바와 같이, 제1 및 제2 게이트용 박막 트랜지스터(G_TFT1, G_TFT2), 제1 내지 제3 검사용 패드 전극(154, 156, 158), 제1 및 제3 게이트 점핑 패드 전극(134b, 134j), 및 제1 및 제2 게이트 패드부 신호선(104a, 104b)이 형성되어 있다. 또한, 비표시 영역(NDA) 하단부의 좌측 영역의 게이트 패드부에는 제1 내지 제5 검사용 신호선(182, 184, 186, 188, 190)이 더 형성되어 있다. 여기서, 제1 내지 제3 검사용 패드 전극(154, 156, 158), 및 제1 및 제3 게이트 점핑 패드 전극(134b, 134j)은 투명 도전 금속으로 형성될 수 있다. 또한, 제1 및 제2 게이트 패드부 신호선(104a, 104b)은 게이트 금속으로 형성될 수 있다. 또한, 제1 검사용 신호선(182)은 게이트 금속으로 형성될 수 있다. 또한, 제2 내지 제5 검사용 신호선(184, 186, 188, 190)은 데이터 금속으로 형성될 수 있다.
도 11 및 도 12를 참조하면, 제3 게이트 점핑 패드 전극(134j)은 보호막(124)을 관통하는 제16 콘택홀(CH16), 및 게이트 절연막(130) 및 보호막(124)을 관통하는 제17 및 제18 콘택홀(CH17, CH18)을 통해 게이트 절연막(130)에 의해 서로 절연된 제3 검사용 신호선(186) 및 제1 게이트 패드부 신호선(104a)을 전기적으로 연결할 수 있다. 여기서, 제3 게이트 점핑 패드 전극(134j) 상에 구동회로의 출력 범프가 접속될 수 있다.
전술한 접속 구조를 가질 경우, 점등 검사 시 외부로부터 제1 검사용 패드 전극(154)에 제공된 구동 신호는 제1 검사용 신호선(182)을 따라 제1 게이트용 박 막 트랜지스터(G_TFT1)의 게이트 전극(136)에 제공될 수 있다. 이에 따라, 제1 게이트용 박막 트랜지스터(G_TFT1)가 턴 온될 수 있다. 이때, 외부로부터 제2 검사용 패드 전극(156)에 제공된 검사용 게이트 구동 신호가 제2 검사용 신호선(184), 제1 게이트용 박막 트랜지스터(G_TFT1)의 소스 전극(138) 및 드레인 전극(140), 제3 검사용 신호선(186), 및 제3 게이트 점핑 패드 전극(134j)을 순차적으로 거쳐 제1 게이트 패드부 신호선(104a)에 제공될 수 있다.
또한, 구동회로가 실장되는 경우에는 구동회로의 출력 범프로부터 출력된 구동 신호가 제3 게이트 점핑 패드 전극(134j)을 통해 제1 게이트 패드부 신호선(104a)에 제공될 수 있다.
이와 같이, 제3 게이트 점핑 패드 전극(134j)이 서로 절연된 제3 검사용 신호선(186) 및 제1 게이트 패드부 신호선(104a)을 연결함과 아울러 구동회로의 출력 범프와 접속될 수 있다.
이를 통해, 서로 절연된 제3 검사용 신호선(186) 및 제1 게이트 패드부 신호선(104a)을 전기적으로 연결하기 위한 별도의 점핑부를 형성하지 않을 수 있다.
이 때문에, 점등 검사 패턴 영역(TA)을 더 확보할 수 있다. 결과적으로, 구동회로가 소형화됨에 따라 점등 검사 패턴 영역(TA)이 작아진다 하더라도 무리없이 검사 패턴들을 형성할 수 있다.
또한, 제1 게이트 점핑 패드 전극(134b)이, 도 5 및 도 7에 도시된 바와 같이, 서로 절연된 제5 검사용 신호선(190) 및 제2 게이트 패드부 신호선(104b)을 연결함과 아울러 구동회로의 출력 범프와 접속될 수 있다.
이를 통해, 서로 절연된 제5 검사용 신호선(190) 및 제2 게이트 패드부 신호선(104b)을 전기적으로 연결하기 위한 별도의 점핑부를 형성하지 않을 수 있다.
이 때문에, 점등 검사 패턴 영역(TA)을 더욱더 확보할 수 있다.
한편, 도 13은 도 1에 도시된 구동회로 실장 영역의 배치 구조의 제3 실시예를 개략적으로 설명하기 위한 평면도이다. 도 13에 도시된 구동회로 실장 영역의 배치 구조의 제3 실시예는 모든 게이트 패드부 신호선 및 모든 데이터 패드부 신호선이 점핑 패드 전극에 의해 검사용 신호선과 전기적으로 연결된다라는 점을 제외하고는 도 10에 도시된 구동회로 실장 영역의 배치 구조의 제2 실시예와 동일하므로, 도 10과 동일 번호를 사용하여 설명하며, 중복되는 설명은 생략하고, 그 특징에 대해서만 설명한다.
도 13을 참조하면, 절연 기판(102) 상의 구동회로 실장 영역(SA)에 실장되는 구동회로의 입력 범프 및 출력 범프 각각은 입력 패드 전극(132) 및 출력 패드 전극(134) 각각에 접속될 수 있다.
출력 패드 전극(134)은, 구체적으로, 제1 내지 제4 게이트 점핑 패드 전극(134b, 134d, 134j, 134k), 제1 내지 제3 데이터 점핑 패드 전극(134l, 134m, 134n), 및 제1 및 제2 공통 패드 전극(134h, 134i)으로 이루어질 수 있다.
구동회로 실장 영역(SA) 내 마련되는 점등 검사 패턴 영역(TA)에는 게이트용 박막 트랜지스터(G_TFT), 데이터용 박막 트랜지스터(D_TFT) 및 제1 내지 제12 검사용 패드 전극(154, 156, 158, 160, 162, 164, 166, 168, 170, 172, 174, 176)이 형성될 수 있다.
데이터용 박막 트랜지스터(D_TFT)는 제1 내지 제3 데이터용 박막 트랜지스터(D_TFT1, D_TFT2, D_TFT3)로 이루어질 수 있다.
제1 데이터용 박막 트랜지스터(D_TFT1)의 게이트 전극은 제5 검사용 패드 전극(162)과 접속될 수 있으며, 제1 데이터용 박막 트랜지스터(D_TFT1)의 소스 전극은 제6 검사용 패드 전극(164)과 접속될 수 있으며, 제1 데이터용 박막 트랜지스터(D_TFT1)의 드레인 전극은 제1 데이터 점핑 패드 전극(134l)과 접속될 수 있다. 여기서, 제1 데이터 점핑 패드 전극(134l)은 제3 점핑부(210)와 접속될 수 있다. 여기서, 제3 점핑부(210)는 구동회로 실장 영역 외부에 형성될 수 있다.
제2 데이터용 박막 트랜지스터(D_TFT2)의 게이트 전극은 제5 검사용 패드 전극(162)과 접속될 수 있으며, 제2 데이터용 박막 트랜지스터(D_TFT2)의 소스 전극은 제7 검사용 패드 전극(166)과 접속될 수 있으며, 제2 데이터용 박막 트랜지스터(D_TFT2)의 드레인 전극은 제2 데이터 점핑 패드 전극(134m)과 접속될 수 있다. 여기서, 제2 데이터 점핑 패드 전극(134m)은 제4 점핑부(212)와 접속될 수 있다. 여기서, 제4 점핑부(212)는 구동회로 실장 영역 외부에 형성될 수 있다.
제3 데이터용 박막 트랜지스터(D_TFT3)의 게이트 전극은 제5 검사용 패드 전극(162)과 접속될 수 있으며, 제3 데이터용 박막 트랜지스터(D_TFT3)의 소스 전극은 제8 검사용 패드 전극(168)과 접속될 수 있으며, 제3 데이터용 박막 트랜지스터(D_TFT3)의 드레인 전극은 제3 데이터 점핑 패드 전극(134n)과 접속될 수 있다. 여기서, 제3 데이터 점핑 패드 전극(134n)은 제5 점핑부(214)와 접속될 수 있다. 여기서, 제5 점핑부(214)는 구동회로 실장 영역 외부에 형성될 수 있다.
한편, 도 14는 도 13에 도시된 데이터 패드부 신호선의 접속 구조를 구체적으로 설명하기 위한 평면도이다. 도 15는 도 14의 Ⅵ-Ⅵ´선을 따라 절취하여 나타낸 단면도이다. 도 14는 데이터 패드부 신호선의 접속 구조를 설명하기 위한 것이나, 상기 접속 구조가 여기에 한정되지 않는다. 한편, 제1 내지 제3 데이터 패드부 신호선의 접속 구조는 동일하므로, 제1 데이터 패드부 신호선을 위주로 설명한다.
도 14를 참조하면, 데이터 패드부에는 제1 내지 제3 데이터용 박막 트랜지스터(D_TFT1, D_TFT2, D_TFT3), 제5 내지 제8 검사용 패드 전극(162, 164, 166, 168), 제1 내지 제3 데이터 점핑 패드 전극(134l, 134m, 134n), 제3 내지 제5 점핑부(210, 212, 214), 및 제1 내지 제3 데이터 패드부 신호선(106a, 106b, 106c)이 형성되어 있다. 또한, 데이터 패드부에는 제6 내지 제12 검사용 신호선(192, 194, 196, 198, 200, 202, 204), 및 제1 내지 제3 보조 데이터 패드부 신호선(216, 218, 220)이 더 형성되어 있다. 여기서, 제5 내지 제8 검사용 패드 전극(162, 164, 166, 168), 제1 내지 제3 데이터 점핑 패드 전극(134l, 134m, 134n), 및 제3 내지 제5 점핑부(210, 212, 214)는 투명 도전 금속으로 형성될 수 있다. 또한, 제1 내지 제3 데이터 패드부 신호선(106a, 106b, 106c)은 데이터 금속으로 형성될 수 있다. 또한, 제6 검사용 신호선(192)은 게이트 금속으로 형성될 수 있다. 또한, 제7 내지 제12 검사용 신호선(194, 196, 198, 200, 202, 204)은 데이터 금속으로 형성될 수 있다. 또한, 제1 내지 제3 보조 데이터 패드부 신호선(216, 218, 220)은 게이트 금속으로 형성될 수 있다.
도 14 및 도 15를 참조하면, 제1 데이터 점핑 패드 전극(134l)은 보호 막(124)을 관통하는 제19 콘택홀(CH19), 및 게이트 절연막(130) 및 보호막(124)을 관통하는 제20 및 제21 콘택홀(CH20, CH21)을 통해 서로 절연된 제10 검사용 신호선(200) 및 제1 보조 데이터 패드부 신호선(216)을 전기적으로 연결할 수 있다. 여기서, 제1 데이터 점핑 패드 전극(134l) 상에 구동회로의 출력 범프가 접속될 수 있다.
제3 점핑부(210)는 게이트 절연막(130) 및 보호막(124)을 관통하는 제22 콘택홀(CH22)을 통해 제1 보조 데이터 패드부 신호선(216)과 접속됨과 아울러 보호막(124)을 관통하는 제23 콘택홀(CH23)을 통해 제1 데이터 패드부 신호선(106a)과 접속될 수 있다.
전술한 접속 구조를 가질 경우, 점등 검사 시 외부로부터 제5 검사용 패드 전극(162)에 제공된 구동 신호는 제6 검사용 신호선(192)을 따라 제1 데이터용 박막 트랜지스터(D_TFT1)의 게이트 전극(148)에 제공될 수 있다. 이에 따라, 제1 데이터용 박막 트랜지스터(D_TFT1)가 턴 온될 수 있다. 이때, 외부로부터 제6 검사용 패드 전극(164)에 제공된 검사용 데이터 구동 신호가 제7 검사용 신호선(194), 제1 데이터용 박막 트랜지스터(D_TFT1)의 소스 전극(150) 및 드레인 전극(152), 제10 검사용 신호선(200), 제1 데이터 점핑 패드 전극(134l), 제1 보조 데이터 패드부 신호선(216) 및 제3 점핑부(210)를 순차적으로 거쳐 제1 데이터 패드부 신호선(106a)에 제공될 수 있다.
또한, 구동회로가 실장되는 경우에는 구동회로의 출력 범프로부터 출력된 데이터 구동 신호가 제1 데이터 점핑 패드 전극(134l), 제1 보조 데이터 패드부 신호 선(216) 및 제3 점핑부(210)를 순차적으로 거쳐 제1 데이터 패드부 신호선(106a)에 제공될 수 있다.
이와 같이, 제1 데이터 점핑 패드 전극(134l)을 형성하면, 구동회로 실장 영역 내 별도의 점핑부를 형성하지 않을 수 있기 때문에, 점등 검사 패턴 영역(TA)을 더 확보할 수 있다. 결과적으로, 구동회로가 소형화됨에 따라 점등 검사 패턴 영역(TA)이 작아진다 하더라도 무리없이 검사 패턴들을 형성할 수 있다.
또한, 이 경우 구동회로의 실장하기 위한 열압착 공정 시 제1 데이터 패드부 신호선(106a)의 눌림을 효과적으로 방지할 수 있다. 이는 게이트 금속으로 형성되는 제1 보조 데이터 패드부 신호선(216) 때문이다.
한편, 도 16은 도 1에 도시된 박막 트랜지스터 기판을 구비하는 액정 표시장치를 개략적으로 설명하기 위한 사시도이다. 도 16에서는 평판 표시장치로서 액정 표시장치를 도시하였다. 그러나, 이는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 구비하는 평판 표시장치를 설명하기 위한 것이므로, 본 발명이 여기에 한정되지 않는다. 따라서, 본 발명의 실시예에 따른 박막 트랜지스터 기판은 액정 표시장치 외 유기전계 발광소자 등과 같은 다른 종류의 평판 표시장치에도 구비될 수 있다.
도 16을 참조하면, 액정 표시장치(300)는 액정층의 전기광학 특성을 이용하여 화상을 표시할 수 있다.
이를 위해, 액정 표시장치(300)는 액정 패널(302) 및 구동회로(310)를 포함할 수 있다.
액정 패널(302)은 표시 영역(DA)을 통해 화상을 표시하는 평판 표시 패널의 일종으로서, 액정층을 사이에 두고 서로 대향하는 컬러 필터 기판(304) 및 박막 트랜지스터 기판(100)을 포함할 수 있다.
컬러 필터 기판(304)은 액정 패널(302)을 통해 디스플레이되는 화상의 색상을 구현할 수 있다. 여기서, 컬러 필터 기판(304)의 외면에 제1 편광판(306)이 부착될 수 있다.
박막 트랜지스터 기판(100)은 구동회로(310)로부터 출력되는 구동 신호들을 액정층에 인가할 수 있다. 여기서, 박막 트랜지스터 기판(100)의 외면에 제2 편광판(308)이 부착될 수 있다.
구동회로(310)는 외부 접속용 신호선(114)과 접속되는 가요성 인쇄회로(312)를 통해 외부로부터 구동신호를 제공받을 수 있으며, 상기 구동신호를 박막 트랜지스터 기판(100)에 제공함으로써 액정 표시장치(300)를 구동할 수 있다.
이를 위해, 구동회로(310)는 박막 트랜지스터 기판(100)의 비표시 영역(NDA)에 마련되는 구동회로 실장 영역(SA)에 실장될 수 있다. 여기서, 구동회로(310)는 칩 온 글래스 방식으로 상기 구동회로 실장 영역(SA) 상에 실장될 수 있다.
도 17은 도 16에 도시된 구동회로의 출력 범프의 접속 구조를 설명하기 위한 단면도이다. 구동회로의 입력 범프의 접속 구조는 도 17에 도시된 바와 유사하므로, 그 상세한 설명은 생략한다.
구체적으로, 구동회로(310)의 출력 범프(311)는 도전볼(314)을 구비하는 이방성 도전 필름(Anisotropic Conductive Film: ACF)(316)을 사용한 열압착 공정을 통해, 예를 들어, 제1 게이트 점핑 패드 전극(134b)과 접속될 수 있다.
이상 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명에 따르면, 검사용 패턴들을 형성하기 위해 박막 트랜지스터 기판 상에 마련된 검사 패턴 영역의 크기를 크게 할 수 있다. 이 때문에, 구동회로가 소형화된다 하더라도 점등 검사 패턴들을 어려움 없이 형성할 수 있다.
Claims (34)
- 표시 영역 및 비표시 영역으로 구분된 절연 기판 상에 형성된 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 상기 표시 영역에 외부로부터 제공된 검사용 구동 신호를 제공하는 박막 트랜지스터;상기 박막 트랜지스터의 드레인 전극과 접속된 검사용 신호선;절연막에 의해 상기 검사용 신호선과 절연되며, 상기 표시 영역에 형성된 신호선과 접속된 패드부 신호선; 및상기 검사용 신호선을 노출하는 제1 콘택홀 및 상기 패드부 신호선을 노출하는 적어도 2개의 제2 콘택홀을 통해 상기 검사용 신호선 및 상기 패드부 신호선을 전기적으로 연결하고, 상기 표시 영역을 구동하는 구동회로와 접속되며, 상기 구동회로로부터 제공된 구동 신호를 상기 패드부 신호선에 제공하는 점핑 패드 전극을 포함하고,상기 비표시 영역 내에 상기 점핑 패드 전극과 접속된 구동회로를 실장하기 위한 구동회로 실장 영역이 마련되며, 상기 구동회로 실장 영역 내에 상기 박막 트랜지스터, 상기 검사용 신호선 및 상기 점핑 패드 전극이 형성되고,상기 구동회로 실장 영역은 상기 절연 기판의 하단부에만 위치하는 박막 트랜지스터 기판.
- 제1항에 있어서,상기 박막 트랜지스터의 게이트 전극과 접속된 제1 검사용 패드 전극; 및상기 박막 트랜지스터의 소스 전극과 접속된 제2 검사용 패드 전극을 더 포함하는 박막 트랜지스터 기판.
- 삭제
- 제1항에 있어서,상기 검사용 신호선은 상기 박막 트랜지스터의 드레인 전극과 동일 평면 상에 동일 재질로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1항에 있어서,상기 패드부 신호선은 상기 박막 트랜지스터의 게이트 전극과 동일 평면 상에 동일 재질로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1항에 있어서,상기 패드부 신호선과 접속된 상기 표시 영역에 형성된 신호선은 서로 절연 및 교차되는 게이트선 및 데이터선 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 점핑 패드 전극과 접속된 구동회로는 칩 온 글래스(Chip On Glass: COG) 방식으로 상기 절연 기판 상에 실장되는 것을 특징으로 하는 박막 트랜지스터 기판.
- 표시 영역 및 비표시 영역으로 구분된 절연 기판 상의 상기 표시 영역에 서로 절연 및 교차되도록 형성된 게이트선 및 데이터선;상기 게이트선 및 데이터선 중 어느 하나와 접속된 패드부 신호선;상기 표시 영역에 외부로부터 제공된 검사용 구동 신호를 제공하는 제1 박막 트랜지스터;절연막에 의해 상기 패드부 신호선과 절연되며, 상기 제1 박막 트랜지스터와 접속된 검사용 신호선; 및상기 검사용 신호선을 노출하는 제1 콘택홀 및 상기 패드부 신호선을 노출하는 적어도 2개의 제2 콘택홀을 통해 상기 검사용 신호선 및 상기 패드부 신호선을 전기적으로 연결하고, 상기 표시 영역을 구동하는 구동회로와 접속되며, 상기 구동회로로부터 제공된 구동 신호를 상기 패드부 신호선에 제공하는 점핑 패드 전극을 포함하고,상기 비표시 영역 내에 상기 점핑 패드 전극과 접속된 구동회로를 실장하기 위한 구동회로 실장 영역이 마련되며, 상기 구동회로 실장 영역 내에 상기 제1 박막 트랜지스터, 상기 검사용 신호선 및 상기 점핑 패드 전극이 형성되고,상기 구동회로 실장 영역은 상기 절연 기판의 하단부에만 위치하는 박막 트랜지스터 기판.
- 제8항에 있어서,상기 게이트선 및 데이터선의 교차부에 형성된 제2 박막 트랜지스터; 및상기 절연막을 관통하는 제3 콘택홀을 통해 상기 제2 박막 트랜지스터와 접속된 화소 전극을 더 포함하는 박막 트랜지스터 기판.
- 삭제
- 제8항에 있어서,상기 패드부 신호선은 상기 게이트선과 접속된 게이트 패드부 신호선이며, 상기 게이트 패드부 신호선은 상기 절연 기판 일단부의 좌측 및 우측 각각에 형성된 제1 및 제2 게이트 패드부 신호선으로 이루어진 것을 특징으로 하는 박막 트랜지스터 기판.
- 제11항에 있어서,상기 제1 게이트 패드부 신호선은 상기 게이트선 중에서 홀수번째 게이트선과 접속되며, 상기 제2 게이트 패드부 신호선은 상기 게이트선 중에서 짝수번째 게이트선과 접속된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제8항에 있어서,상기 패드부 신호선은 상기 데이터선과 접속된 데이터 패드부 신호선이며, 상기 데이터 패드부 신호선은 점핑부에 의해 상기 데이터선과 접속된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제13항에 있어서,상기 점핑부는 상기 절연막을 관통하는 제4 콘택홀을 통해 상기 데이터 패드부 신호선 및 상기 데이터선을 전기적으로 연결하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 제8항에 있어서,상기 패드부 신호선은 상기 게이트선과 동일 평면 상에 동일 재질로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제8항에 있어서,상기 검사용 신호선은 상기 데이터선과 동일 평면 상에 동일 재질로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제8항에 있어서,상기 점핑 패드 전극과 접속된 구동회로는 칩 온 글래스(Chip On Glass: COG) 방식으로 상기 절연 기판 상에 실장되는 것을 특징으로 하는 박막 트랜지스터 기판.
- 표시 영역 및 비표시 영역으로 구분된 박막 트랜지스터 기판을 구비하며, 상기 표시 영역을 통해 화상을 표시하는 평판 표시 패널; 및상기 평판 표시 패널의 박막 트랜지스터 기판 상에 실장되며, 상기 박막 트랜지스터 기판에 상기 평판 표시 패널을 구동하기 위한 구동 신호를 제공하는 구동회로를 포함하며,상기 평판 표시 패널의 박막 트랜지스터 기판은,절연 기판 상에 형성된 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 상기 표시 영역에 외부로부터 제공된 검사용 구동 신호를 제공하는 박막 트랜지스터;상기 박막 트랜지스터의 드레인 전극과 접속된 검사용 신호선;절연막에 의해 상기 검사용 신호선과 절연되며, 상기 표시 영역에 형성된 신호선과 접속된 패드부 신호선; 및상기 검사용 신호선을 노출하는 제1 콘택홀 및 상기 패드부 신호선을 노출하는 적어도 2개의 제2 콘택홀을 통해 상기 검사용 신호선 및 상기 패드부 신호선을 전기적으로 연결하고, 상기 구동회로와 접속되며, 상기 구동회로로부터 제공된 구동 신호를 상기 패드부 신호선에 제공하는 점핑 패드 전극을 포함하고,상기 박막 트랜지스터 기판의 비표시 영역 내에 상기 구동회로를 실장하기 위한 구동회로 실장 영역이 마련되며, 상기 구동회로 실장 영역 내에 상기 박막 트랜지스터 기판의 박막 트랜지스터, 검사용 신호선 및 점핑 패드 전극이 형성되고,상기 구동회로 실장 영역은 상기 절연 기판의 하단부에만 위치하는 평판 표시장치.
- 제18항에 있어서, 상기 박막 트랜지스터 기판은,상기 박막 트랜지스터의 게이트 전극과 접속된 제1 검사용 패드 전극; 및상기 박막 트랜지스터의 소스 전극과 접속된 제2 검사용 패드 전극을 더 포함하는 평판 표시장치.
- 삭제
- 제18항에 있어서,상기 박막 트랜지스터 기판의 검사용 신호선은 상기 박막 트랜지스터 기판의 박막 트랜지스터의 드레인 전극과 동일 평면 상에 동일 재질로 형성된 것을 특징으로 하는 평판 표시장치.
- 제18항에 있어서,상기 박막 트랜지스터 기판의 패드부 신호선은 상기 박막 트랜지스터 기판의 박막 트랜지스터의 게이트 전극과 동일 평면 상에 동일 재질로 형성된 것을 특징으로 하는 평판 표시장치.
- 제18항에 있어서,상기 박막 트랜지스터 기판의 패드부 신호선과 접속된 상기 표시 영역에 형성된 신호선은 서로 절연 및 교차되는 게이트선 및 데이터선 중 어느 하나인 것을 특징으로 하는 평판 표시장치.
- 청구항 24은(는) 설정등록료 납부시 포기되었습니다.제18항에 있어서,상기 구동회로는 칩 온 글래스(Chip On Glass: COG) 방식으로 상기 박막 트랜지스터 기판 상에 실장되는 것을 특징으로 하는 평판 표시장치.
- 표시 영역 및 비표시 영역으로 구분된 박막 트랜지스터 기판을 구비하며, 상기 표시 영역을 통해 화상을 표시하는 평판 표시 패널; 및상기 평판 표시 패널의 박막 트랜지스터 기판 상에 실장되며, 상기 박막 트랜지스터 기판에 상기 평판 표시 패널을 구동하기 위한 구동 신호를 제공하는 구동회로를 포함하며,상기 평판 표시 패널의 박막 트랜지스터 기판은,절연 기판 상의 상기 표시 영역에 서로 절연 및 교차되도록 형성된 게이트선 및 데이터선;상기 게이트선 및 데이터선 중 어느 하나와 접속된 패드부 신호선;상기 표시 영역에 외부로부터 제공된 검사용 구동 신호를 제공하는 제1 박막 트랜지스터;절연막에 의해 상기 패드부 신호선과 절연되며, 상기 제1 박막 트랜지스터와 접속된 검사용 신호선; 및상기 검사용 신호선을 노출하는 제1 콘택홀 및 상기 패드부 신호선을 노출하는 적어도 2개의 제2 콘택홀을 통해 상기 검사용 신호선 및 상기 패드부 신호선을 전기적으로 연결하고, 상기 구동회로와 접속되며, 상기 구동회로로부터 제공된 구동 신호를 상기 패드부 신호선에 제공하는 점핑 패드 전극을 포함하고,상기 박막 트랜지스터 기판의 비표시 영역 내에 상기 구동회로를 실장하기 위한 구동회로 실장 영역이 마련되며, 상기 구동회로 실장 영역 내에 상기 박막 트랜지스터 기판의 제1 박막 트랜지스터, 검사용 신호선 및 점핑 패드 전극이 형성되고,상기 구동회로 실장 영역은 상기 절연 기판의 하단부에만 위치하는 평판 표시장치.
- 제25항에 있어서, 상기 박막 트랜지스터 기판은,상기 박막 트랜지스터 기판의 게이트선 및 데이터선의 교차부에 형성된 제2 박막 트랜지스터; 및상기 박막 트랜지스터 기판의 절연막을 관통하는 제3 콘택홀을 통해 상기 제2 박막 트랜지스터와 접속된 화소 전극을 더 포함하는 평판 표시장치.
- 삭제
- 제25항에 있어서,상기 박막 트랜지스터 기판의 패드부 신호선은 상기 박막 트랜지스터 기판의 게이트선과 접속된 게이트 패드부 신호선이며, 상기 게이트 패드부 신호선은 상기 절연 기판 일단부의 좌측 및 우측 각각에 형성된 제1 및 제2 게이트 패드부 신호선으로 이루어진 것을 특징으로 하는 평판 표시장치.
- 제28항에 있어서,상기 제1 게이트 패드부 신호선은 상기 게이트선 중 홀수번째 게이트선과 접속되며, 상기 제2 게이트 패드부 신호선은 상기 게이트선 중 짝수번째 게이트선과 접속된 것을 특징으로 하는 평판 표시장치.
- 제25항에 있어서,상기 박막 트랜지스터 기판의 패드부 신호선은 상기 박막 트랜지스터 기판의 데이터선과 접속된 데이터 패드부 신호선이며, 상기 데이터 패드부 신호선은 점핑부에 의해 상기 데이터선과 접속된 것을 특징으로 하는 평판 표시장치.
- 제30항에 있어서,상기 점핑부는 상기 박막 트랜지스터 기판의 절연막을 관통하는 제3 콘택홀을 통해 상기 데이터 패드부 신호선 및 상기 데이터선을 전기적으로 연결하는 것을 특징으로 하는 평판 표시장치.
- 제25항에 있어서,상기 박막 트랜지스터 기판의 패드부 신호선은 상기 박막 트랜지스터 기판의 게이트선과 동일 평면 상에 동일 재질로 형성된 것을 특징으로 하는 평판 표시장치.
- 제25항에 있어서,상기 박막 트랜지스터 기판의 검사용 신호선은 상기 박막 트랜지스터 기판의 데이터선과 동일 평면 상에 동일 재질로 형성된 것을 특징으로 하는 평판 표시장치.
- 청구항 34은(는) 설정등록료 납부시 포기되었습니다.제25항에 있어서,상기 구동회로는 칩 온 글래스(Chip On Glass: COG) 방식으로 상기 박막 트랜지스터 기판 상에 실장되는 것을 특징으로 하는 평판 표시장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070036269A KR101076446B1 (ko) | 2007-04-13 | 2007-04-13 | 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치 |
| US12/081,225 US8362483B2 (en) | 2007-04-13 | 2008-04-11 | Thin film transistor substrate and flat panel display comprising the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070036269A KR101076446B1 (ko) | 2007-04-13 | 2007-04-13 | 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080092659A KR20080092659A (ko) | 2008-10-16 |
| KR101076446B1 true KR101076446B1 (ko) | 2011-10-25 |
Family
ID=39852889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070036269A KR101076446B1 (ko) | 2007-04-13 | 2007-04-13 | 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8362483B2 (ko) |
| KR (1) | KR101076446B1 (ko) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101783953B1 (ko) * | 2010-12-27 | 2017-10-11 | 삼성디스플레이 주식회사 | 표시 장치 및 그 검사 방법 |
| TWI467272B (zh) | 2012-06-08 | 2015-01-01 | E Ink Holdings Inc | 接合結構 |
| US9536905B2 (en) * | 2012-11-08 | 2017-01-03 | Sharp Kabushiki Kaisha | Active matrix substrate and display device using same |
| WO2014073486A1 (ja) * | 2012-11-08 | 2014-05-15 | シャープ株式会社 | アクティブマトリクス基板、及び表示装置 |
| WO2014073485A1 (ja) * | 2012-11-08 | 2014-05-15 | シャープ株式会社 | アクティブマトリクス基板、及び表示装置 |
| CN103474473B (zh) * | 2013-09-10 | 2016-02-03 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管开关及其制造方法 |
| KR102058855B1 (ko) * | 2013-12-31 | 2019-12-26 | 엘지디스플레이 주식회사 | 표시장치 |
| KR20150080825A (ko) | 2014-01-02 | 2015-07-10 | 삼성디스플레이 주식회사 | 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법 |
| KR102179035B1 (ko) * | 2014-03-07 | 2020-11-16 | 삼성전자주식회사 | 반도체 장치 |
| CN106575062B (zh) * | 2014-08-07 | 2019-11-08 | 夏普株式会社 | 有源矩阵基板及其制造方法 |
| KR102188687B1 (ko) * | 2014-09-15 | 2020-12-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN104658981B (zh) * | 2015-03-17 | 2018-08-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| KR102308663B1 (ko) * | 2015-08-27 | 2021-10-05 | 엘지디스플레이 주식회사 | 표시장치 및 표시패널 |
| KR102484450B1 (ko) * | 2018-03-19 | 2023-01-05 | 삼성디스플레이 주식회사 | 평판표시장치 |
| CN108257541A (zh) * | 2018-03-23 | 2018-07-06 | 京东方科技集团股份有限公司 | 显示基板、显示面板和显示装置 |
| US11538894B2 (en) * | 2018-03-30 | 2022-12-27 | Sharp Kabushiki Kaisha | Display device with overlapped wiring lines at periphery of cutout region |
| CN109147574B (zh) * | 2018-10-10 | 2020-02-18 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
| US11508758B2 (en) | 2018-10-10 | 2022-11-22 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display |
| KR20200128301A (ko) * | 2019-05-03 | 2020-11-12 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR20210078629A (ko) * | 2019-12-18 | 2021-06-29 | 삼성디스플레이 주식회사 | 표시장치 |
| CN111180464B (zh) * | 2020-01-03 | 2021-12-03 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
| CN112015017B (zh) * | 2020-09-15 | 2022-09-27 | 武汉华星光电技术有限公司 | 测试电路及显示面板测试方法 |
| KR20240029650A (ko) * | 2022-08-26 | 2024-03-06 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| TW283230B (ko) * | 1994-08-16 | 1996-08-11 | Handotai Energy Kenkyusho Kk | |
| KR100239749B1 (ko) * | 1997-04-11 | 2000-01-15 | 윤종용 | 그로스 테스트용 tft 소자 제조 방법 및 이를 형성한 액정 표시 장치 구조와 그로스 테스트 장치 및 방법 |
| US6734925B1 (en) * | 1998-12-07 | 2004-05-11 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US6762735B2 (en) * | 2000-05-12 | 2004-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device and method of testing the same |
| KR100737896B1 (ko) * | 2001-02-07 | 2007-07-10 | 삼성전자주식회사 | 어레이 기판과, 액정표시장치 및 그 제조방법 |
| KR100831280B1 (ko) * | 2001-12-26 | 2008-05-22 | 엘지디스플레이 주식회사 | 액정표시장치 |
| TWI229199B (en) * | 2004-01-02 | 2005-03-11 | Au Optronics Corp | Testing apparatus of flat display |
| KR101137852B1 (ko) * | 2004-05-31 | 2012-04-20 | 엘지디스플레이 주식회사 | 구동 회로가 내장된 액정 표시 패널 |
| TWI262347B (en) * | 2004-08-02 | 2006-09-21 | Hannstar Display Corp | Electrical conducting structure and liquid crystal display device comprising the same |
| KR101051012B1 (ko) * | 2004-08-06 | 2011-07-21 | 삼성전자주식회사 | 표시 패널용 모기판 및 그의 제조 방법 |
| KR101165459B1 (ko) * | 2004-12-31 | 2012-07-12 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시 장치 및 그 제조 방법 |
| KR100673749B1 (ko) * | 2005-06-29 | 2007-01-24 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기 발광표시장치의 어레이 기판및 그 검사 방법 |
| KR101129618B1 (ko) * | 2005-07-19 | 2012-03-27 | 삼성전자주식회사 | 액정 표시 패널 및 이의 검사 방법과 이의 제조방법 |
| KR100636502B1 (ko) * | 2005-08-31 | 2006-10-18 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기 전계발광표시장치 및 그검사방법 |
| KR20080008704A (ko) * | 2006-07-21 | 2008-01-24 | 삼성전자주식회사 | 표시기판, 그 제조방법 및 이를 갖는 표시장치 |
| TWI366164B (en) * | 2006-10-30 | 2012-06-11 | Novatek Microelectronics Corp | Method of wiring layout of a driving chip of an lcd and related lcd |
-
2007
- 2007-04-13 KR KR1020070036269A patent/KR101076446B1/ko active IP Right Grant
-
2008
- 2008-04-11 US US12/081,225 patent/US8362483B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080251787A1 (en) | 2008-10-16 |
| KR20080092659A (ko) | 2008-10-16 |
| US8362483B2 (en) | 2013-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101076446B1 (ko) | 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치 | |
| US9753346B2 (en) | Horizontal stripe liquid crystal display device | |
| KR101204365B1 (ko) | 액정 표시 패널 및 그 제조 방법 | |
| KR101082893B1 (ko) | 어레이 기판 및 이를 갖는 표시장치 | |
| US20190245283A1 (en) | Display device | |
| KR20180027692A (ko) | 표시 장치 | |
| JP7382393B2 (ja) | 表示装置およびその製造方法 | |
| CN110164879B (zh) | 阵列基板、显示装置 | |
| US20060038580A1 (en) | Electro-optical device, electronic apparatus, and mounting structure | |
| KR102411705B1 (ko) | 표시장치 | |
| KR20210036444A (ko) | 표시 장치 | |
| US20080186293A1 (en) | Display device including wiring board | |
| JP2006171386A (ja) | 電気光学装置および電子機器 | |
| KR20060093573A (ko) | 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법 | |
| US9651836B2 (en) | Display device | |
| JP4026625B2 (ja) | 電気光学装置、電子機器および実装構造体 | |
| KR20210027704A (ko) | 표시 장치 | |
| KR100839149B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20190142790A (ko) | 표시 장치 | |
| KR101147260B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR101010394B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100816335B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착방법 | |
| US20230209922A1 (en) | Display panel and display device including the same | |
| KR101476852B1 (ko) | 액정표시장치 | |
| KR101093511B1 (ko) | 플렉서블 프린티드 회로와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140918 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 9 |