CN104090391A - 一种阵列基板和显示装置 - Google Patents

一种阵列基板和显示装置 Download PDF

Info

Publication number
CN104090391A
CN104090391A CN201410302889.9A CN201410302889A CN104090391A CN 104090391 A CN104090391 A CN 104090391A CN 201410302889 A CN201410302889 A CN 201410302889A CN 104090391 A CN104090391 A CN 104090391A
Authority
CN
China
Prior art keywords
thin film
film transistor
tft
wire
pixel cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410302889.9A
Other languages
English (en)
Inventor
高玉杰
朴相镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410302889.9A priority Critical patent/CN104090391A/zh
Publication of CN104090391A publication Critical patent/CN104090391A/zh
Priority to US14/573,732 priority patent/US9171869B1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种阵列基板和显示装置，用于解决现有技术中因检测区薄膜晶体管与显示区域薄膜晶体管的特性差异较大所导致的检测精确度较低的问题。其中所述阵列基板包括：显示区域和位于所述显示区域***的伪像素区域，所述伪像素区域中设置有第二像素单元，所述伪像素区域包括至少一个检测单元，每一所述检测单元包含一所述第二像素单元，每一所述第二像素单元对应设置有一薄膜晶体管，每一所述薄膜晶体管的各电极分别通过测试线与外部测试设备连接。

Description

一种阵列基板和显示装置
技术领域
本发明涉及显示器件技术领域，尤其涉及一种阵列基板和显示装置。
背景技术
阵列工艺是薄膜晶体管液晶显示(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)装置制造过程中的一个阶段。在阵列工艺中，需要在玻璃基板上形成薄膜晶体管阵列电路。阵列电路的优劣直接决定了薄膜晶体管液晶显示屏的品质，对于阵列电路的检测也就成为制造流程中的重要工序。
如图1所示，阵列基板100在制作的前期，包括：显示区域101、走线区域102和周边区域103。显示区域101包括多个由交错设置的栅线和数据线形成的用于显示的第一像素单元，每一所述第一像素单元对应一个薄膜晶体管。走线区域102为保证显示区域101的必需信号元件(例如显示区域101数据线信号的输入走线)电连接。由于显示区域101的各像素单元的薄膜晶体管受其他图层的干扰，很难对其的性能进行检测，因此，在所述基板的周边区域103还设置有检测区104，所述检测区104如图2所示，包括由交错设置的栅线和数据线形成的像素单元，且每一像素单元对应一个薄膜晶体管，用于检测基板上薄膜晶体管的特性；其中，所述用于测试的薄膜晶体管的各电极通过引线与检测设备连接，参见图3。当阵列基板与彩膜基板贴合，形成显示面板后，周边区域103一般会被切掉。
但是在实际生产工艺过程中，检测区中薄膜晶体管的制作与显示区域中薄膜晶体管的制作有所差异，在显示区域中薄膜晶体管及其信号线的密度大于所述检测区中薄膜晶体管及其信号线的密度，两个区域中形成薄膜晶体管的工艺环境相差较大，导致两个区域中的薄膜晶体管由工艺所引起的电性差异非常大，因此制作出来的显示区域的薄膜晶体管与检测区的薄膜晶体管的相关特性也有较大差异。并且，所述检测区104中的薄膜晶体管的特性不均匀，检测结果相差较大。
因此，通过检测检测区中的薄膜晶体管的相关特性，并不能真实的反应显示区域中薄膜晶体管的相关特性，降低了检测的精确度。
发明内容
本发明实施例提供了一种阵列基板和显示装置，用于解决现有技术中因检测区薄膜晶体管与显示区域薄膜晶体管的特性差异较大所导致的检测精确度较低的问题。
本发明实施例提供了一种阵列基板，包括显示区域和位于所述显示区域***的伪像素区域，所述伪像素区域中设置有第二像素单元，所述伪像素区域包括至少一个检测单元，每一所述检测单元包含一所述第二像素单元，每一所述第二像素单元对应设置有一薄膜晶体管，每一所述薄膜晶体管的各电极分别通过测试线与外部测试设备连接。
本发明实施例提供的阵列基板中，包括位于所述显示区域***的伪像素区域，所述伪像素区域中设置有用于检测的第二像素单元，每一所述第二像素单元对应设置有一薄膜晶体管；并且，所述伪像素区域包括至少一个检测单元，每一所述检测单元包含一所述第二像素单元，所述检测单元中薄膜晶体管的各电极分别通过测试线与外部测试设备连接；由于所述伪像素区域与所述显示区中薄膜晶体管的位置非常近，且形成所述第二像素单元的工艺与形成所述第一像素单元的工艺环境非常一致，因此第二像素单元的薄膜晶体管与第一像素单元的薄膜晶体管之间由工艺所引起的电学特性差异非常小，可近似认为二者具有相同的电学特性，因此通过检测所述检测单元中的薄膜晶体管的相关特性，能够更加真实的反应显示区域中的第一像素单元的薄膜晶体管的相关特性，提高检测的精确度。
较佳的，所述每一测试线远离薄膜晶体管的一端均设置有用于与检测探针接触的探头。
通过在所述每一测试线远离薄膜晶体管的一端均设置有用于与检测探针接触的探头，使得检测设备的探针可以检测到每一测试线上的信号，进而获取加载到薄膜晶体管的每一电极上的驱动信号。
较佳的，为所述薄膜晶体管的源极与第一测试线连接，所述薄膜晶体管的漏极与第二测试线直接连接，为所述薄膜晶体管的栅极提供电信号的栅线与第三测试线连接，通过所述第一测试线、第二测试线和第三测试线分别检测施加到薄膜晶体管源极、漏极和栅极上的电信号，并且有利于简化制作工艺。
较佳的，所述每一测试线和与其连接的薄膜晶体管的电极同层设置。
当每一测试线和与其连接的薄膜晶体管的电极同层设置时，有利于简化工艺流程，节省制作材料，提高生产效率。
较佳的，所述每一检测单元的测试线位于所述伪像素区域的远离所述显示区域的一侧。
通过将每一检测单元的测试线位于所述伪像素区域的远离所述显示区域的一侧，可以降低所述测试线对薄膜晶体管的特性造成的影响，提高检测的精确度。
较佳的，所述第二像素单元的密度小于或等于所述第一像素单元的密度。
当所述第二像素单元的密度小于或等于所述第一像素单元的密度，形成所述第二像素单元的工艺环境与形成第一像素单元的工艺环境相似，有利于降低因工艺环境不同所造成的薄膜晶体管的特性差异，使检测单元中的薄膜晶体管的检测值能够更加真实的反应显示区域中的第一像素单元的薄膜晶体管的特性。
较佳的，所述伪像素区域内的第二像素单元以矩阵形式排布。
当所述伪像素区域内的第二像素单元以矩阵形式排布时，其排列方式与显示区域中的第一像素单元的排布方式相同，使得所述第二像素单元的薄膜晶体管的工艺环境与所述第一像素单元的薄膜晶体管的工艺更加相似，以减小检测单元中的薄膜晶体管与显示区域中的薄膜晶体管的特性差异。
本发明实施例提供了一种显示装置，所述显示装置包括上述的阵列基板。
附图说明
图1为现有技术中阵列基板的平面结构示意图；
图2为图1所示的阵列基板中检测区的平面结构示意图；
图3为用于检测的薄膜晶体管的各电极的引线的分布示意图；
图4为本发明实施例一提供的阵列基板的平面结构示意图；
图5为本发明实施例一中检测单元的结构示意图。
具体实施方式
本发明实施例提供了一种探针器件和检测装置，用于解决现有技术中因受探针主体的位置限制而导致的不能将测试信号加载到阵列基板中的问题。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例一提供了一种阵列基板，包括显示区域和位于所述显示区域***的伪像素区域，所述伪像素区域中设置有第二像素单元，
所述伪像素区域包括至少一个检测单元，每一所述检测单元包含一所述第二像素单元，每一所述第二像素单元对应设置有一薄膜晶体管，每一所述薄膜晶体管的各电极分别通过测试线与外部测试设备连接。
参见图4；图4为本发明实施例一提供的阵列基板的平面结构示意图，从图4中可以看出，所述阵列基板包括：显示区域101，位于所述显示区域***的伪像素区域401，位于伪像素区域401***的走线区域102，以及位于所述走线区域***的周边区域103。
具体的：
所述显示区域101内设置有用于显示的第一像素单元，每一所述第一像素单元对应设置有一薄膜晶体管。
所述伪像素区域401内设置有用于检测的第二像素单元，每一所述第二像素单元对应设置有一薄膜晶体管；并且，所述伪像素区域401包括至少一个检测单元402，每一所述检测单元402内包含一所述第二像素单元，所述薄膜晶体管的各电极分别通过测试线403与外部测试设备连接，参见图5。
理论上，在伪像素区域401中设置的检测单元402越多，检测单元402在伪像素区域中分别越均匀，测得的薄膜晶体的特性值更能真实的反应显示区域中的薄膜晶体管的特性，但由于受实际工艺条件的限制，一般的在所述伪像素区域中的每一侧设置一所述检测单元。
进一步的，所述每一测试线远离薄膜晶体管的一端均设置有用于与检测探针接触的探头404。所述每一探头是在与之对应的测试线的远离薄膜晶体管的一端相对应的位置，通过形成过孔的方式形成的。每两个相邻的探头之间的距离可根据实际需要进行设定。
通过在所述每一测试线远离薄膜晶体管的一端均设置有用于与检测探针接触的探头，使得检测设备的探针可以检测到每一测试线上的信号，进而获取加载到薄膜晶体管的每一电极上的驱动信号。
在实际工艺中，每一检测单元中的测试线平行排布，当所述测试线平排布时，可以减小测试线之间信号串扰，提高测试的精确度。
进一步的，所述检测单元402中，为所述薄膜晶体管的源极提供电信号的数据线与第一测试线402a连接，所述薄膜晶体管的漏极与第二测试线402b直接连接，为所述薄膜晶体管的栅极提供电信号的栅线与第三测试线402c连接，通过所述第一测试线、第二测试线和第三测试线分别检测薄膜晶体管源极、漏极和栅极上的电信号，并且有利于简化制作工艺。
进一步的，所述每一测试线和与其连接的薄膜晶体管的电极同层设置。具体的，所述第一测试线402a与所述源极同层设置，所述第二测试线402b与所述漏极同层设置，所述第三测试线402c与所述栅极同层设置。
当每一测试线和与其连接的薄膜晶体管的电极同层设置时，有利于简化工艺流程，节省制作材料，提高生产效率。并且，由于栅极与所述源极、漏极之间设置有绝缘层，有利于减少第三测试线与其它两个测试线之间的信号串扰，提高检测的精确度。此外，所述测试线也可以不和与其连接的薄膜晶体管的电极同层设置，所述测试线也可以同时设置在同一层。
较佳的，所述每一检测单元402的测试线位于所述伪像素区域的远离所述显示区域的一侧。例如，参见图5，当所述显示区域101位于伪像素区域401的左侧时，所述检测单元402位于所述伪像素区域的右侧，该检测单元402中的测试线位于所述伪像素区域的右侧。
通过将每一检测单元的测试线位于所述伪像素区域的远离所述显示区域的一侧，可以降低所述测试线对薄膜晶体管的特性造成的影响，提高检测的精确度。
进一步的，所述第二像素单元的密度小于或等于所述第一像素单元的密度。
当所述第二像素单元的密度小于或等于所述第一像素单元的密度，形成所述第二像素单元的工艺环境与形成第一像素单元的工艺环境相似，有利于降低因工艺环境不同所造成的薄膜晶体管的特性差异，使检测单元中的薄膜晶体管的检测值能够更加真实的反应显示区域中的第一像素单元的薄膜晶体管的特性。
进一步的，所述伪像素区域401内的第二像素单元以矩阵形式排布。
当所述伪像素区域内的第二像素单元以矩阵形式排布时，其排列方式与显示区域中的第一像素单元的排布方式相同，使得所述第二像素单元的薄膜晶体管的工艺环境与所述第一像素单元的薄膜晶体管的工艺更加相似，以减小检测单元中的薄膜晶体管与显示区域中的薄膜晶体管的特性差异。
本发明实施例二提供了一种显示装置，所述显示装置包括上述的阵列基板。
综上，本发明实施例提供了一种探针器件和检测装置；其中，所述阵列基板中包括：位于所述显示区域***的伪像素区域，所述伪像素区域中设置有第二像素单元，所述伪像素区域包括至少一个检测单元，每一所述检测单元包含一所述第二像素单元，每一所述第二像素单元对应设置有一薄膜晶体管，每一所述薄膜晶体管的各电极分别通过测试线与外部测试设备连接；由于所述伪像素区域与所述显示区中薄膜晶体管的位置非常近，且形成所述第二像素单元的工艺与形成所述第一像素单元的工艺环境非常一致，因此第二像素单元的薄膜晶体管与第一像素单元的薄膜晶体管之间由工艺所引起的电学特性差异非常小，可近似认为二者具有相同的电学特性，因此通过检测所述检测单元中的薄膜晶体管的相关特性，能够更加真实的反应显示区域中的第一像素单元的薄膜晶体管的相关特性，提高检测的精确度。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种阵列基板，包括显示区域和位于所述显示区域***的伪像素区域，所述伪像素区域中设置有第二像素单元，其特征在于，
所述伪像素区域包括至少一个检测单元，每一所述检测单元包含一所述第二像素单元，每一所述第二像素单元对应设置有一薄膜晶体管，每一所述薄膜晶体管的各电极分别通过测试线与外部测试设备连接。
2.如权利要求1所述的阵列基板，其特征在于，所述每一测试线远离薄膜晶体管的一端均设置有用于与检测探针接触的探头。
3.如权利要求1所述的阵列基板，其特征在于，为所述薄膜晶体管的源极提供电信号的数据线与第一测试线连接，所述薄膜晶体管的漏极与第二测试线直接连接，为所述薄膜晶体管的栅极提供电信号的栅线与第三测试线连接。
4.如权利要求1所述的阵列基板，其特征在于，所述每一测试线和与其连接的薄膜晶体管的电极同层设置。
5.如权利要求1所述的阵列基板，其特征在于，所述每一检测单元的测试线位于所述伪像素区域的远离所述显示区域的一侧。
6.如权利要求1所述的阵列基板，其特征在于，所述第二像素单元的密度小于或等于所述第一像素单元的密度。
7.如权利要求1所述的阵列基板，其特征在于，所述伪像素区域内的第二像素单元以矩阵形式排布。
8.一种显示装置，其特征在于，所述显示装置包括权利要求1～7任一所述的阵列基板。
CN201410302889.9A 2014-06-27 2014-06-27 一种阵列基板和显示装置 Pending CN104090391A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410302889.9A CN104090391A (zh) 2014-06-27 2014-06-27 一种阵列基板和显示装置
US14/573,732 US9171869B1 (en) 2014-06-27 2014-12-17 Array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410302889.9A CN104090391A (zh) 2014-06-27 2014-06-27 一种阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN104090391A true CN104090391A (zh) 2014-10-08

Family

ID=51638118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410302889.9A Pending CN104090391A (zh) 2014-06-27 2014-06-27 一种阵列基板和显示装置

Country Status (2)

Country Link
US (1) US9171869B1 (zh)
CN (1) CN104090391A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655350A (zh) * 2016-01-04 2016-06-08 京东方科技集团股份有限公司 一种阵列基板、显示装置、制作方法和测试方法
CN107462945A (zh) * 2017-08-22 2017-12-12 信利（惠州）智能显示有限公司 彩色滤光片及其检测方法、掩膜版以及液晶显示器
CN109903712A (zh) * 2019-04-30 2019-06-18 深圳市华星光电半导体显示技术有限公司 阵列基板行驱动电路及显示面板
CN112422859A (zh) * 2020-10-26 2021-02-26 格科微电子（上海）有限公司 一种图像传感器
CN116794866A (zh) * 2023-06-29 2023-09-22 京东方科技集团股份有限公司 显示面板、显示装置及母板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609023B (zh) * 2015-12-31 2018-08-07 京东方科技集团股份有限公司 一种测试元件组、阵列基板、检测设备及检测方法
US11903299B2 (en) * 2018-11-16 2024-02-13 Sharp Kabushiki Kaisha Display device
CN109658855B (zh) * 2019-01-25 2021-03-23 合肥京东方显示技术有限公司 阵列基板、显示模组及其测试方法、显示面板
CN112365807B (zh) * 2020-11-11 2022-09-23 厦门天马微电子有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274260A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp 半導体素子検査装置及び半導体素子検査方法
US6590624B1 (en) * 1997-04-11 2003-07-08 Samsung Electronics Co., Ltd. LCD panels including interconnected test thin film transistors and methods of gross testing LCD panels
CN1438521A (zh) * 2002-02-12 2003-08-27 精工爱普生株式会社 电光装置、电子设备和电光装置的制造方法
KR20060096674A (ko) * 2005-03-02 2006-09-13 삼성전자주식회사 티에프티 기판의 테스트 방법
CN103217844A (zh) * 2013-04-01 2013-07-24 合肥京东方光电科技有限公司 一种显示面板和显示装置
CN103412419A (zh) * 2013-07-30 2013-11-27 北京京东方光电科技有限公司 一种阵列基板及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101129438B1 (ko) * 2005-06-10 2012-03-27 삼성전자주식회사 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590624B1 (en) * 1997-04-11 2003-07-08 Samsung Electronics Co., Ltd. LCD panels including interconnected test thin film transistors and methods of gross testing LCD panels
JPH11274260A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp 半導体素子検査装置及び半導体素子検査方法
CN1438521A (zh) * 2002-02-12 2003-08-27 精工爱普生株式会社 电光装置、电子设备和电光装置的制造方法
KR20060096674A (ko) * 2005-03-02 2006-09-13 삼성전자주식회사 티에프티 기판의 테스트 방법
CN103217844A (zh) * 2013-04-01 2013-07-24 合肥京东方光电科技有限公司 一种显示面板和显示装置
CN103412419A (zh) * 2013-07-30 2013-11-27 北京京东方光电科技有限公司 一种阵列基板及其制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655350A (zh) * 2016-01-04 2016-06-08 京东方科技集团股份有限公司 一种阵列基板、显示装置、制作方法和测试方法
CN105655350B (zh) * 2016-01-04 2018-12-21 京东方科技集团股份有限公司 一种阵列基板、显示装置、制作方法和测试方法
US10276456B2 (en) 2016-01-04 2019-04-30 Boe Technology Group Co., Ltd. Array substrate, its manufacturing method and testing method, and display device
CN107462945A (zh) * 2017-08-22 2017-12-12 信利（惠州）智能显示有限公司 彩色滤光片及其检测方法、掩膜版以及液晶显示器
CN109903712A (zh) * 2019-04-30 2019-06-18 深圳市华星光电半导体显示技术有限公司 阵列基板行驱动电路及显示面板
CN112422859A (zh) * 2020-10-26 2021-02-26 格科微电子（上海）有限公司 一种图像传感器
CN112422859B (zh) * 2020-10-26 2023-10-20 格科微电子（上海）有限公司 一种图像传感器
CN116794866A (zh) * 2023-06-29 2023-09-22 京东方科技集团股份有限公司 显示面板、显示装置及母板
CN116794866B (zh) * 2023-06-29 2024-05-10 京东方科技集团股份有限公司 显示面板、显示装置及母板

Also Published As

Publication number Publication date
US9171869B1 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
CN104090391A (zh) 一种阵列基板和显示装置
US6781402B2 (en) Apparatus and method for testing liquid crystal display panel
KR101140575B1 (ko) 액정표시장치 검사공정
CN103246092B (zh) 阵列基板及显示装置
US9691670B2 (en) Manufacturing method of array substrate
US8508111B1 (en) Display panel and method for inspecting thereof
JP6257192B2 (ja) アレイ基板およびその検査方法ならびに液晶表示装置
CN107680523B (zh) 阵列基板十字线缺陷的检测方法
CN103197478A (zh) 一种阵列基板及液晶显示装置
CN204667365U (zh) 内嵌式自容触控阵列、基板及测试治具
WO2014208126A1 (ja) 検査装置
CN103941171B (zh) 半导体测试结构及测试方法
CN105652539A (zh) 液晶显示装置及其液晶显示面板
CN104090389B (zh) 测试元件组、阵列基板、显示装置和测试方法
CN105336731B (zh) 测试键结构与测试键群组
TW201441642A (zh) 檢測方法及檢測裝置
US11404332B2 (en) Array substrate and fabrication method thereof, and display device
CN103412419B (zh) 一种阵列基板及其制作方法
CN107463015B (zh) 双数据线测试方法、电路及制作方法、阵列基板、显示装置
JPWO2004109376A1 (ja) アレイ基板の検査方法
TWI244553B (en) Testing method for LCD panel
CN108519705A (zh) 阵列基板以及显示面板
JPWO2005085938A1 (ja) 基板の検査方法、アレイ基板の検査方法、及びアレイ基板の検査装置
US10042222B2 (en) Test device and method of manufacturing the same, display apparatus
KR20060020651A (ko) 어레이 기판의 검사 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141008

RJ01 Rejection of invention patent application after publication