KR0173055B1 - 국부 타이밍 발생 장치 - Google Patents
국부 타이밍 발생 장치 Download PDFInfo
- Publication number
- KR0173055B1 KR0173055B1 KR1019950053988A KR19950053988A KR0173055B1 KR 0173055 B1 KR0173055 B1 KR 0173055B1 KR 1019950053988 A KR1019950053988 A KR 1019950053988A KR 19950053988 A KR19950053988 A KR 19950053988A KR 0173055 B1 KR0173055 B1 KR 0173055B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- module
- signal
- input
- clock signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 비동기 전달모드(ATM : Asynchronous Transfer Mode) 교환기의 국부 타이밍 발생 장치에 관한 것으로, 망 동기 장치로부터 입력된 2회선의 기준 클럭 신호중 1회선을 선택하여 선택된 기준 클럭 신호에 동기된 클럭 신호들을 PLL(Phase Locked Loop)에 의한 동기 방식으로 발생시키며, 기준 클럭 신호의 장애로 인한 동기 기준 클럭 신호 상실시에도 자체 클럭 신호를 발생시키며, 이중화로 구성할 경우에 동기 클럭 신호 상실시 종속 방식을 채택하여 1단에서 독립적으로 자체 클럭 신호를 발생시키고 다른 1단에서 독립적으로 발생한 클럭 신호를 기준 클럭 신호로 수신하여 종속적 접속에 의한 PLL에 의한 방식으로 상호 클럭 신호간에 동기 상태를 유지하면서 클럭을 발생하여 단위 스위치 장치, 각종 가입자 정합 장치, 및 제어 장치에 분배하도록 구성하여 2회선의 입력 기준 클럭이 모두 장애시에도 자체 클럭 신호를 발생할 수 있고, 여러 종류의 다른 타이밍 발생 장치를 사용하지 않아도 되어 경제적인 효과가 있다.
Description
제1도는 본 발명에 따른 국부 타이밍 발생 장치의 일실시예 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제1 클럭 선택부 20 : 제1 클럭 발생부
30 : 모듈 클럭 및 모듈 클럭 셀 동기 발생부
40 : 모듈 클럭 및 모듈 클럭 셀 동기 분배부
50 : 제2 클럭 선택부 60 : 제2 클럭 발생부
70 : 가입자 클럭 발생부 80 : 가입자 클럭 분배부
90 : 정합 클럭 및 정합 클럭 셀 동기 발생부
100 : 정합 클럭 및 정합 클럭 셀 동기 분배부
본 발명은 비동기 전달모드(ATM : Asynchronous Transfer Mode) 교환기의 국부 타이밍 발생 장치에 관한 것이다.
ATM 교환기는 외부 통신망을 통하여 입력된 동기용 클럭 신호를 기준으로 망 동기 장치에 의해 교환기 자체에서 사용하는 기본 클럭 신호를 발생하여 중앙 스위치 장치 및 단위 스위치 장치에서 응용하여 사용할 수 있도록 기준 클럭 신호를 공급하며, 이 기준 클럭 신호에 동기된 내부 사용 클럭 신호인 국부 타이밍 신호를 국부 타이밍 발생 장치에 의하여 발생시켜 사용한다.
종래의 국부 타이밍 발생 장치는 ATM 교환기의 여러 장치에서 필요로 하는 여러 종류의 속도가 다른 클럭 신호의 발생에 있어, 각각 동기 상태를 유지하기 위해 여러 종류의 다른 타이밍 발생 장치를 사용해야 하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 망 동기 장치로부터 입력된 2회선의 기준 클럭 신호중 1회선을 선택하여 선택된 기준 클럭 신호에 동기된 클럭 신호들을 PLL(Phase Locked Loop)에 의한 동기 방식으로 발생시키며, 기준 클럭 신호의 장애로 인한 동기 기준 클럭 신호 상실시에도 자체 클럭 신호를 발생시키며, 이중화로 구성할 경우에 동기 클럭 신호 상실시 종속 방식을 채택하여 1단에서 독립적으로 자체 클럭 신호를 발생시키고 다른 1단에서 독립적으로 발생한 클럭 신호를 기준 클럭 신호로 수신하여 종속적 접속에 의한 PLL에 의한 방식으로 상호 클럭 신호간에 동기 상태를 유지하면서 클럭을 발생하여 단위 스위치 장치, 각종 가입자 정합 장치, 및 제어 장치에 분배하는 국부 타이밍 발생 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위하여 본 발명은, 외부로부터 입력된 클럭 상태 신호와 입력 클럭의 장애 상태 신호에 따라, 외부로 입력된 다수의 입력 클럭을 선택적으로 출력하는 제1 클럭 선택수단; 상기 제1 클럭 선택수단으로부터 입력된 클럭신호에 동기된 클럭신호를 출력하는 제1 클럭 발생수단; 상기 제1 클럭 발생수단으로부터 입력된 클럭신호를 소정의 제1 분주값으로 분주하여, 분주한 모듈 클럭을 출력하고, 상기 분주한 모듈 클럭을 소정의 제2 분주값으로 분주하여 모듈 클럭 셀 동기를 발생하는 모듈 클럭 및 모듈 클럭 셀 동기 발생수단; 상기 모듈 클럭 및 모듈 클럭 셀 동기 발생수단으로부터 입력된 모듈 클럭과 모듈 클럭 셀 동기를 소정의 제1 신호 레벨로 분배하기 위한 모듈 클럭 및 모듈 클럭 셀 동기 분배수단; 상기 제1 클럭 선택수단을 통해 입력 클럭신호가 전달되지 않거나, 또는 상기 제1 클럭 선택수단으로부터 전달된 입력 클럭신호에 장애가 발생되면, 상기 모듈 클럭 및 모듈 클럭 셀 동기 발생수단으로부터 전달된 모듈 클럭을 선택하여 출력하고, 상기 제1 클럭 선택수단으로부터 정상적인 입력 클럭신호가 전달되면, 상기 제1 클럭 선택수단으로부터 전달된 입력 클럭신호를 선택하여 출력하는 제2 클럭 선택수단; 상기 제2 클럭 선택수단으로부터 입력된 클럭신호에 동기된 클럭신호를 출력하는 제2 클럭 발생수단; 상기 제2 클럭 발생수단 으로부터 입력된 클럭신호를 소정의 제3 분주값으로 분주하여, 분주한 가입자 클럭을 출력하는 가입자 클럭 발생수단; 상기 가입자 클럭 발생수단으로부터 입력된 가입자 클럭을 소정의 제2 신호 레벨로 분배하기 위한 가입자 클럭 분배수단; 상기 제1 클럭 발생수단으로부터 입력된 클럭신호를 소정의 제4 분주값으로 분주하여, 분주한 정합 클럭을 출력하고, 상기 분주한 정합 클럭을 소정의 제5 분주값으로 분주하여 정합 클럭 셀 동기를 발생하는 정합 클럭 및 정합 클럭 셀 동기 발생수단; 및 상기 정합클럭 및 정합 셀 동기 발생수단으로부터 입력된 정합 클럭과 정합 클럭 셀 동기를 소정의 제3 신호 레벨로 분배하여 외부로 출력하는 정합 클럭 및 정합 클럭 셀 동기 분배수단을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세하게 설명한다.
제1도는 본 발명에 따른 국부 타이밍 발생 장치의 일실시예 구성도로서, 제1 클럭 선택부(10)와, 제1 클럭 발생부(20)와, 모듈 클럭 및 모듈 클럭 셀 동기 발생부(30)와, 모듈 클럭 및 모듈 클럭 셀 동기 분배부(40)와, 제2 클럭 선택부(50)와, 제2 클럭 발생부(60)와, 가입자 클럭 발생부(70)와, 가입자 클럭 분배부(80)와, 정합 클럭 및 정합 클럭 셀 동기 발생부(90)와, 정합 클럭 및 정합 클럭 셀 동기 분배부(100)를 구비한다.
본 발명의 국부 타이밍 발생 장치는 2종류의 속도가 다른 클럭 신호를 발생하여 3종류의 속도가 다른 타이밍 신호를 분배하는 기능을 갖는 특징이 있다.
상기한 바와 같은 구조를 갖는 본 발명에 따른 국부 타이밍 발생 장치의 동작을 상세하게 설명한다.
제1 클럭 선택부(10)는 동기용 입력 기준 클럭 선택 장치(특허 출원 번호 : 94-33628, 출원일 : 1994.12.10)를 클럭 선택부로 사용하는 속도가 23.4747 (155.520×8/53)MHz인 ATM 교환기 내부의 망 동기 장치로부터 제1 입력 기준 클럭 신호와 제2 입력 기준 클럭 신호를 입력받고, 이중화된 다른 국부 타이밍 발생 장치로부터 이중화 입력 클럭 신호를 입력받으며, 클럭 신호들의 클럭 상태 신호 3회선을 입력받아 입력 클럭 신호의 장애 상태를 감시하는 기능에 의해 발생한 상태 신호와 입력된 클럭 상태 신호에 의해 망 동기 장치로부터 입력된 입력 기준 클럭 신호를 우선적으로 선택하고, 망 동기 장치로부터 입력된 입력 기준 클럭 신호 2회선이 모두 장애이면 내부에서 접지면에 접한 접지 신호를 선택하도록 하는 외부 기준 클럭 신호 3회선을 수신하여 1회선의 클럭 신호를 선택한다.
제1 클럭 발생부(20)는 제1 클럭 선택부(10)에서 선택된 기준 클럭 신호를 기준 클럭 입력단에 연결하여 기준 클럭 신호로 삼고, 전압 제어 수정 발진기로부터 발생된 클럭 신호를 비교 클럭 입력단에 연결하여 위상 및 주파수를 비교하는 위상 및 주파수 비교기, 위상 및 주파수 비교기의 출력을 입력으로 하여 전압 제어 수정 발진기에 제어 전압을 전달하는 루프 필터, 루프 필터의 출력을 입력 제어 전압으로 하여 중심 주파수가 164.323(155.520×56/53)MHz인 동기된 클럭 신호를 발생시킨다.
모듈 클럭(MCLK) 및 모듈 클럭 셀 동기(MCS) 발생부(30)는 제1 클럭 발생부(20)로 부터 입력된 클럭신호를 내부에 구비된 듀티 사이클(duty cycle)이 50:50인 7분주 회로(특허 출원 번호 : 94-34026, 출원일 : 1994.12.13)에 의해 7분주하여, 7분주한 모듈 클럭을 출력하고, 또한 이 모듈 클럭을 64분주하여 모듈 클럭 1주기의 크기를 갖는 펄스 형태의 모듈 클럭 셀 동기를 발생하여 출력한다.
모듈 클럭 및 모듈 클럭 셀 동기 분배부(40)는 모듈 클럭 및 모듈 클럭 셀 동기 발생부(30)의 출력을 입력단에 연결하여 ECL(Emitter-Coupled Logic) 100K 차동(differential) 신호 레벨로 모듈 클럭과 모듈 클럭 셀 동기를 분배하여 외부로 출력한다.
제2 클럭 선택부(50)는 제1 클럭 선택부(10)를 통해 전달된 입력 클럭신호에 장애가 발생되었는지를 감시하여 장애가 발생되었거나, 또는 제1 클럭 선택부(10)로부터 입력 클럭신호가 전달되지 않으면, 모듈 클럭 및 모듈 클럭 셀 동기 발생부(30)로부터 전달된 모듈 클럭을 선택하여 제2 클럭 발생부(60)로 출력한다. 만일, 제2 클럭 선택부(50)는 제1 클럭 선택부(10)로부터 장애가 발생되지 않은 정상적인 입력 클럭신호가 전달되면, 제1 클럭 선택부(10)로부터 전달된 입력 클럭을 선택하여 제2 클럭 발생부(60)로 출력한다.
여기서, 입력 클럭 신호의 정상 유무를 감시하기 위한 회로는, 모토롤러사의 ECL 소자 MC10198을 사용하였으며, 이 감시 회로에 대한 동작 특성은 다음과 같다.
제1 클럭 선택부(10)에서 보내온 ECL 신호 레벨의 외부 클럭을 상기 MC10198 소자의 크리거 입력단에 연결하고, 트리거 신호에 의해 미리 설정된 R(Resistor), C(Capacitor) 시정수에 따른 일정 크기의 펄스를 발생하는 동작 특성을 이용하여, 외부 클럭이 정상 상태로 연속하여 입력될 시 출력단자를 하이(High)상태로 유지하며, 만약 입력 클럭 신호가 R, C 시정수보다 긴 시간동안 입력되지 않으면 출력단자가 로우(Low)상태로 천이하는 특성이 있는 상기 MC10198 소자의 출력단을 외부 클럭 감시 회로로 사용한다.
그리고, 클럭 선택은 ECL 소자인 MC100E171 멀티플렉서(등록 상표임)를 사용하는데, 이에 대한 동작은 다음과 같다.
상기 멀티플렉서의 입력단자에 제1 클럭 선택부(10)에서 보내온 외부 클럭과 모듈 클럭 및 모듈 클럭 셀 동기 발생부(30)에서 보내온 모듈 클럭을 연결하고, 전술한 바와 같이 외부 클럭 신호의 장애 여부에 따른 외부 클럭 감시신호를 상기 멀티플렉서의 선택신호단자에 연결하여 외부 클럭 또는 모듈 클럭을 선택한다.
제2 클럭 발생부(60)는 제2 클럭 선택부(50)에서 선택된 기준 클럭 신호를 기준 클럭 입력단에 연결하여 7분주한 후에 이 클럭 신호를 기준으로 삼고 전압 제어 수정 발진기로부터 발생된 클럭 신호를 비교 클럭 입력단에 연결하여 두 클럭간의 위상 및 주파수를 비교하는 위상 및 주파수 비교기, 위상 및 주파수 비교기의 출력을 입력으로 하여 전압 제어 수정 발진기에 제어 전압을 전달하는 루프 필터, 루프 필터의 출력을 입력 제어 전압으로 하여 중심 주파수가 155.520MHz인 동기된 클럭 신호를 발생시킨다.
가입자 클럭(UCLK) 발생부(70)는 제2 클럭 발생부(60)로부터 입력된 클럭 신호를 8분주하여, 8분주한 가입자 클럭(UCLK)을 발생한다.
가입자 클럭 분배부(80)는 가입자 클럭 발생부(70)로부터 입력된 가입자 클럭을 ECL 100K 차동(differential) 신호 레벨로 분배한다.
정합 클럭(ICLK) 및 정합 클럭 셀 동기(ICS) 발생부(90)는 제1 클럭 발생부(20)의 출력 클럭 신호가 입력단에 연결되어 입력 클럭 신호를 8분주한 정합 클럭과 정합 클럭을 56분주하여 정합 클럭 1주기의 크기를 갖는 펄스 형태의 정합 클럭 셀 동기를 발생한다.
정합 클럭 및 정합 클럭 셀 동기 분배부(100)는 정합 클럭 및 정합 셀 동기 발생부(90)로부터 입력된 정합 클럭과 정합 클럭 셀 동기를 ECL 100K 차동(differential) 신호 레벨로 분배한다.
본 발명의 일실시예에서 제1 클럭 발생부(20)와 제2 클럭 발생부(60)에 사용된 위상 및 주파수 비교기는 주문형 집적회로(ASIC)인 BSDI를, 루프 필터에는 고속 동작 연산 증폭기(OP AMP)인 OPA37IC와 저항, 및 콘덴서에 의한 루프 필터 회로를, 모듈 클럭 및 모듈 클럭 셀 동기 분배부(40) 등의 타이밍 신호 분배에는 100E111 100K ECL 집적 회로를 사용하여 구현하였다.
이상에서 설명한 바와 같이 본 발명은, 이중화된 입력 클럭 발생 장치에 있어 2회선의 입력 기준 클럭이 모두 장애시에도 자체 클럭 신호를 발생시키도록 하여, 종속적 접속의 PLL(Phase Lock Loop)에 의한 방식으로 여러 종류의 다른 타이밍 발생 장치를 사용하지 않아도 되는 경제적인 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Claims (7)
- 외부로부터 입력된 클럭 상태 신호와 입력 클럭의 장애 상태 신호에 따라, 외부로 입력된 다수의 입력 클럭을 선택적으로 출력하는 제1 클럭 선택수단; 상기 제1 클럭 선택수단으로부터 입력된 클럭신호에 동기된 클럭신호를 출력하는 제1 클럭 발생수단; 상기 제1 클럭 발생수단으로부터 입력된 클럭신호를 소정의 제1 분주값으로 분주하여, 분주한 모듈 클럭을 출력하고, 상기 분주한 모듈 클럭을 소정의 제2 분주값으로 분주하여 모듈 클럭 셀 동기를 발생하는 모듈 클럭 및 모듈 클럭 셀 동기 발생수단; 상기 모듈 클럭 및 모듈 클럭 셀 동기 발생수단으로부터 입력된 모듈 클럭과 모듈 클럭 셀 동기를 소정의 제1 신호 레벨로 분배하기 위한 모듈 클럭 및 모듈 클럭 셀 동기 분배수단; 상기 제1 클럭 선택수단을 통해 입력 클럭신호가 전달되지 않거나, 또는 상기 제1 클럭 선택수단으로부터 전달된 입력 클럭신호에 장애가 발생되면, 상기 모들 클럭 및 모듈 클럭 셀 동기 발생수단으로부터 전달된 모듈 클럭을 선택하여 출력하고, 상기 제1 클럭 선택수단으로부터 정상적인 입력 클럭신호가 전달되면, 상기 제1 클럭 선택수단으로부터 전달된 입력 클럭신호를 선택하여 출력하는 제2 클럭 선택수단; 상기 제2 클럭 선택수단으로부터 입력된 클럭신호에 동기된 클럭신호를 출력하는 제2 클럭 발생수단; 상기 제2 클럭 발생수단으로부터 입력된 클럭신호를 소정의 제3 분주값으로 분주하여, 분주한 가입자 클럭을 출력하는 가입자 클럭 발생수단; 상기 가입자 클럭 발생수단으로부터 입력된 가입자 클럭을 소정의 제2 신호 레벨로 분배하기 위한 가입자 클럭 분배수단; 상기 제1 클럭 발생수단으로부터 입력된 클럭신호를 소정의 제4 분주값으로 분주하여, 분주한 정합 클럭을 출력하고, 상기 분주한 정합 클럭을 소정의 제5 분주값으로 분주하여 정합 클럭 셀 동기를 발생하는 정합 클럭 및 정합 클럭 셀 동기 발생수단; 및 상기 정합 클럭 및 정합 셀 동기 발생수단으로부터 입력된 정합 클럭과 정합 클럭 셀 동기를 소정의 제3 신호 레벨로 분배하여 외부로 출력하는 정합 클럭 및 정합 클럭 셀 동기 분배수단을 포함하는 국부 타이밍 발생 장치.
- 제1항에 있어서, 상기 제1 클럭 선택수단은, 외부의 망 동기 장치로부터 제1 입력 기준 클럭 신호와 제2 입력 기준 클럭 신호를 입력받고, 외부의 이중화된 다른 국부 타이밍 발생 장치로부터 이중화 입력 클럭 신호를 입력받아 입력 클럭 신호의 장애 상태를 감시하는 기능에 의해 발생한 상태 신호와 외부로부터 입력되는 3개의 클럭 상태 신호에 따라, 망 동기 장치로부터 입력되는 입력 기준 클럭 신호를 우선적으로 선택하고, 상기 망 동기 장치로부터 입력된 입력 기준 클럭 신호 2회선이 모두 장애 상태이면, 내부에서 접지면에 접한 접지 신호를 선택하도록 하는 외부 기준 클럭 신호 3회선을 수신하여 1회선의 클럭 신호를 선택하도록 구성한 것임을 특징으로 하는 국부 타이밍 발생 장치.
- 제1항에 있어서, 상기 제1 및 제2 클럭 발생수단은 각각, PLL(Phase Locked Loop)을 이용하여 구성한 것임을 특징으로 하는 국부 타이밍 발생 장치.
- 제1항에 있어서, 상기 모듈 클럭 및 모듈 클럭 셀 동기 발생수단은, 상기 제1 클럭 발생수단으로부터 입력된 클럭 신호를 내부에 구비된 듀티 사이클(duty cycle)이 50:50인 7분주 회로에 의해 7분주하여 7분주한 모듈 클럭을 출력하고, 상기 7분주한 모듈 클럭을 다시 64분주하여 모듈 클럭 1주기의 크기를 갖는 펄스 형태의 모듈 클럭 셀 동기를 발생하도록 구성한 것임을 특징으로 하는 국부 타이밍 발생 장치.
- 제1항에 있어서, 상기 모듈 클럭 및 모듈 클럭 셀 동기 분배수단은, 상기 모듈 클럭 및 모듈 클럭 셀 동기 발생수단으로부터 입력된 상기 모듈 클럭과 상기 모듈 클럭 셀 동기를 ECL(Emitter-Coupled Logic) 100K 차동(differential) 신호 레벨로 분배하여 외부로 출력하도록 구성한 것임을 특징으로 하는 국부 타이밍 발생 장치.
- 제1항에 있어서, 상기 가입자 클럭 발생수단은, 상기 제2 클럭 발생수단으로부터 입력된 클럭 신호를 8분주하여, 8분주한 가입자 클럭을 출력하도록 구성하고, 상기 가입자 클럭 분배수단은, 상기 가입자 클럭 발생수단으로부터 입력된 가입자 클럭을 ECL 100K 차동 신호 레벨로 분배하도록 구성한 것임을 특징으로 하는 국부 타이밍 발생 장치.
- 제1항에 있어서, 상기 정합 클럭 및 정합 클럭 셀 동기 발생수단은, 상기 제1 클럭 발생수단으로부터 입력된 클럭신호를 8분주하여, 8분주한 정합 클럭을 출력하고, 상기 정합 클럭을 56분주하여 정합 클럭 1주기의 크기를 갖는 펄스 형태의 정합 클럭 셀 동기를 발생하도록 구성한 것임을 특징으로 하는 국부 타이밍 발생 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053988A KR0173055B1 (ko) | 1995-12-22 | 1995-12-22 | 국부 타이밍 발생 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053988A KR0173055B1 (ko) | 1995-12-22 | 1995-12-22 | 국부 타이밍 발생 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970056145A KR970056145A (ko) | 1997-07-31 |
| KR0173055B1 true KR0173055B1 (ko) | 1999-03-30 |
Family
ID=19442826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950053988A KR0173055B1 (ko) | 1995-12-22 | 1995-12-22 | 국부 타이밍 발생 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0173055B1 (ko) |
-
1995
- 1995-12-22 KR KR1019950053988A patent/KR0173055B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970056145A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511859A (en) | Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals | |
| JPH022722A (ja) | クロツクホールドオーバー回路 | |
| EP0456258B1 (en) | Network synchronization unit for a telephone exchange | |
| JPH10261944A (ja) | データ信号切換装置 | |
| JPH06102964A (ja) | 情報処理システム | |
| US5530726A (en) | Method and apparatus for switching of duplexed clock system | |
| JP4293840B2 (ja) | 試験装置 | |
| KR200314154Y1 (ko) | 디피피엘엘에서 주파수와 위상 동시 보상 장치 | |
| KR0173055B1 (ko) | 국부 타이밍 발생 장치 | |
| US5724360A (en) | Composite clock signal | |
| KR20010029434A (ko) | 클럭 선택을 위한 디지탈 스위칭 이행 시의 타임-워킹방지 방법 및 시스템 | |
| JPH06507769A (ja) | クロック同期方法および回路 | |
| US6359948B1 (en) | Phase-locked loop circuit with reduced jitter | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| KR19990005630A (ko) | 다양한 망동기 클럭 발생장치 | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| KR950011622B1 (ko) | 전송클럭 수신절체회로 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| GB2120499A (en) | Clocking arrangement | |
| JP2979811B2 (ja) | クロック出力回路 | |
| KR100257253B1 (ko) | 교환기의 망동기 장치 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JPH10322203A (ja) | クロック信号供給装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041001 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |