KR0177237B1 - 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 - Google Patents

디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 Download PDF

Info

Publication number
KR0177237B1
KR0177237B1 KR1019950023325A KR19950023325A KR0177237B1 KR 0177237 B1 KR0177237 B1 KR 0177237B1 KR 1019950023325 A KR1019950023325 A KR 1019950023325A KR 19950023325 A KR19950023325 A KR 19950023325A KR 0177237 B1 KR0177237 B1 KR 0177237B1
Authority
KR
South Korea
Prior art keywords
signal
sampling
divider
output
sampling frequency
Prior art date
Application number
KR1019950023325A
Other languages
English (en)
Other versions
KR970008022A (ko
Inventor
김정규
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950023325A priority Critical patent/KR0177237B1/ko
Publication of KR970008022A publication Critical patent/KR970008022A/ko
Application granted granted Critical
Publication of KR0177237B1 publication Critical patent/KR0177237B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 클럭생성기는 디지털 비디오카세트레코더에 있어서 하나의 PLL를 이용하여 락드모드용 오디오신호 샘플링을 위하여 사용되는 다수의 클럭신호를 생성하기 위한 것이다. 이를 위하여 본 장치는 비디오신호 클럭생성부에서 출력되는 클럭신호를 입력신호로 하여 락드모드용 오디오계의 샘플링시 사용되는 48K와 32K샘플링주파수를 각각 생성하는 샘플링주파수 생성부 ; 샘플링주파수 생성부에서 생성되는 48K와 32K의 샘플링주파수를 샘플링부에서 사용될 샘플링률모드 선택제어신호에 의해 제어되어 선택적으로 전송하기 위한 제1선택기 ; 제1선택기에 출력되는 샘플링주파수를 기준신호로 사용하여 위상을 비교하는 위상비교기 ; 위상비교기에서 출력되는 신호를 DC화하기 위한 루프필터 ; 루프필터에서 출력되는 신호를 48K샘플링주파수의 소정수배에 해당하는 주파수를 갖는 전압을 생성하는 전압제어발진기 ; 전압제어발전기에서 출력되는 신호를 1.5분주하여 32K샘플링주파수의 소정수배에 해당되는 주파수를 갖는 신호를 출력하는 제1분주기 ; 전압제어발진기에서 출력되는 신호와 제1분주기에서 출력되는 신호를 샘플링률모드 선택제어신호에 의해 제어되어 샘플링부로 선택적으로 전송하는 제2선택기 ; 제2선택기에서 출력되는 신호를 소정수배로 분주하여 추출된 샘플링주파수를 위상비교기(230)의 피드백 입력신호로 전송하기 위한 분주기(280)를 포함하도록 구성된다.

Description

디지털 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
제1도는 종래의 디지털 비디오카세트레코더에 사용되는 락드모드용 오디오계의 클럭생성기의 블록도이고,
제2도는 본 발명에 따른 디지털 비디오카세트레코더에 사용되는 락드모드용 오디오계의 클럭생성기의 블록도이다.
* 도면의 주요부분에 대한 부호의 설명
200 : 비디오신호 클럭생성부 210 : 샘플링주파수생성부
220 : 제1선택기 230 : 위상비교기
240 : 루프필터 250 : 전압제어발진기
211, 212, 213, 214, 260, 280 : 분주기 270 : 제 2 선택기
본 발명은 디지털 비디오카세트레코더에 있어서 오디오신호 샘플링시 사용되는 클럭을 생성하기 위한 클럭생성기에 관한 것으로, 특히 락드모드시(Locked Mode) 사용되는 클럭생성기에 관한 것이다.
디지털 비디오카세트레코더에 있어서 오디오신호는 기록시 데이터를 샘플링하기 위하여 발생하는 클럭신호를 비디오신호에 동기를 맞추는 지 여부에 따라 락드모드와 언락드모드(Unlocked Mode)로 구분되어 처리되고 있다. 즉, 언락드모드의 경우는 클럭신호 발생시 비디오신호에 동기를 맞추지 않고 발생하는 경우로 정밀성이 요구되지 않는 가정용에 주로 적용되고, 사용되는 샘플링주파수는 48K, 44.1K, 32K로 3종류가 된다. 반면 락드모드의 경우는 클럭신호 발생시 비디오신호에 동기를 맞추어 발생하는 경우로 정밀성이 요구되는 전문가용에 주로 적용되고, 사용되는 샘플링주파수는 48K, 32K로 2종류가 된다.
오디오계(係)에서 특히 비디오신호와 동기를 맞추도록 되어있는 락드모드는 샘플링주파수를 생성하기 위하여 제1도에 도시된 바와 같은 PLL루프를 구비한다. 즉, 인가되는 비디오신호에서 수평동기신호(fH)를 분리하고, 분리된 수평동기신호(fH)를 이용하여 기록시 비디오신호를 샘플링하기 위한 클럭신호를 생성하는 비디오신호 클럭생성부(101)에서 상술한 비디오신호에서 분리된 수평동기신호(fH)를 위상비교기(102, PC)의 입력신호로 하고, 루프필터(103)를 통해 위상비교기(102)에서 출력된 신호를 DC(직류)화한 다음 전압제어 발진기(104)를 통해 정해진 샘플링주파수(fs)에 256배한 256fs를 생성하여 오디오계의 미도시된 샘플링부의 샘플링을 위한 클럭신호로 전송함과 동시에 N분주기(105)를 통해 256fs를 분주하여 fH신호를 추출하여 위상비교기(102)의 피드백 입력신호로 제공하여 비디오신호 클럭 생성부(101)로부터 제공된 fH와 위상 비교를 하게 한다.
지금까지 이와 같은 샘플링을 위한 클럭을 생성하기 위한 PLL은 48K와 32K 샘플링주파수에 대하여 각각 구비되어 회로가 복잡함은 물론 시스템의 가격을 상승시키는 요인이 되었다.
따라서 본 발명의 목적은 디지털 비디오카세트레코더에 있어서 하나의 PLL를 이용하여 락드모드용 오디오신호 샘플링을 위하여 사용되는 다수의 클럭신호를 생성하기 위한 클럭생성기를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 장치는, 기록시 인가되는 비디오신호를 샘플링하기 위하여 이용되는 클럭신호를 생성하는 비디오신호 클럭생성부, 오디오신호를 샘플링하기 위한 샘플링부를 포함하는 디지털 비디오카세트레코더의 락드모드용오디오계의 클럭생성기에 있어서 ; 비디오신호 클럭생성부에서 출력되는 클럭신호를 입력신호로 하여 락드모드용 오디오계의 심플링시 사용되는 48K와 32K 샘플링주파수를 각각 생성하는 샘플링주파수 생성부 ; 샘플링주파수 생성부에서 생성되는 48K와 32K의 샘플링주파수를 샘플링부에서 사용될 샘플링률모드 선택제어신호에 의해 제어되어 선택적으로 전송하기 위한 제1선택기 ; 제1선택기에서 출력되는 샘플링주파수를 기준신호로 사용하여 위상을 비교하는 위상비교기 ; 위상비교기에서 출력되는 신호를 DC화하기 위한 루프필터 ; 루프필터에서 출력되는 신호를 48K 샘플링주파수의 소정수배에 해당되는 주파수를 갖는 전압을 생성하는 전압제어발진기 ; 전압제어 발진기에서 출력되는 신호를 1.5분주하여 32K 샘플링주파수의 소정수배에 해당되는 주파수를 갖는 신호를 출력하는 제1분주기 ; 전압제어발진기에서 출력되는 신호와 제1분주기에서 출력되는 신호를 샘플링률모드 선택제어신호에 의해 제어되어 샘플링부로 선택적으로 전송하는 제 2 선택기 ; 제 2 선택기에서 출력되는 신호를 소정수배로 분주하여 추출된 샘플링주파수를 위상비교기(230)의 피드백 입력신호로 전송하기 위한 분주기(280)를 포함함을 특징으로 한다.
이어서 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명하기로 한다.
제2도는 디지털 비디오카세트레코더에 적용되는 본 발명에 따른 PLL구조를 갖는 클럭생성기의 블록도로서, 비디오신호클럭생성부(200), 비디오신호 클럭생성부(200)의 출력단에 접속되어 락드모드에서 사용되는 48K와 32K 샘플링주파수(fs)를 각각 생성하는 샘플링주파수생성부(210), 샘플링주파수생성부(210)에서 출력되는 2개의 샘플링주파수를 선택적으로 출력하는 제1선택기(220), 제1선택기(220)에서 출력되는 신호를 입력신호로 하는 위상비교기(230), 위상비교기(230)의 출력단에 입력단을 접속한 루프필터(240), 루프필터(240)의 출력단에 입력단을 접속하여 48K 샘플링주파수에 대한 256fs를 발진하는 전압제어발진기(250), 전압제어발진기(250)에 접속되어 있는 분주기(260), 분주기(260)를 통해 출력되는 신호와 전압제어발진기(250)에서 출력되는 신호를 미도시된 오디오샘플링부로 선택적으로 출력하는 제2선택기(270) 및 제2선택기(270)에서 출력되는 신호를 256분주하여 추출된 fs를 위상비교기(230)의 피드백 입력신호로 전송하는 분주기(280)로 구성된다.
이와 같이 구성된 제2도는 다음과 같이 동작된다.
우선, 제1도에 도시된 바와 동일한 기능을 하는 비디오신호 클럭생성부(200)로부터 제1도에서와 같이 비디오신호에서 분리된 수평동기신호(fH)를 입력신호로 받은 것이 아니고, 비디오신호를 샘플링하기 위하여 최종적으로 생성되는 비디오신호 클럭신호를 입력신호로 받는다. 이 때 입력되는 비디오신호 클럭신호가 18MHZ인경우를 예로 든다.
비디오신호 클럭생성부(200)로부터 받은 18MHz의 입력신호는 샘플링주파수 생성부(210)로 전송된다. 제1 내지 제4분주기(211, 212, 213, 214)로 구성된 샘플링주파수 생성부(210)는 비디오신호 생성부(200)로부터 18MHz의 클럭신호가 인가되면, 제1분주기(211)에서 3분주한 다음 각각 제2분주기(212)와 제2분주기(213)로 공급한다. 제2분주기(212)는 제1분주기(211)에서 제공된 신호에서 48K를 생성하기 위하여 125분주를 하여 출력한다. 제3분주기(213)는 출력단에 접속되어 있는 제4분주기(214)가 상술한 제2분주기(212)와 동일한 구조를 갖도록 설계되어 있으므로 제4분주기(214)를 통해 32K를 생성할 수 있도록 제1분주기(211)로부터 전송된 신호를 1.5분주하여 제4분주기(214)로 전송하고, 제4분주기(214)는 125분주를 하여 32K 샘플링주파수를 출력한다. 제2분주기(21)와 제4분주기(214)에서 출력된 각 샘플링주파수는 제1선택기(220)로 전송된다.
제1선택기(220)는 인가된 상술한 2개의 샘플링주파수를 샘플링률모드 선택제어신호에 의하여 선택적으로 출력한다. 즉, 샘플링률모드 선택제어신호에 의하여 32K모드가 선택되면 제4분주기(214)와 접속되도록 스위칭되고, 48K모드가 선택되면 제2분주기(212)와 접속되도록 스위칭된다. 제1선택기(220)에서 출력된 신호는 위상비교기(230)로 전송된다.
위상비교기(230)는 제1선택기(220)에서 출력되는 샘플링주파수(fs)를 기준으로 후술할 제6분주기(280)를 통해 피드백되는 샘플링주파수(fs)의 위상을 비교하여 출력한다. 출력된 신호는 루프필터(240)를 통해 DC화되어 전압제어발진기(250)로 전송된다. 전압제어발진기(250)는 48K샘플링주파수에 대한 256fs신호를 발진한다. 발진된 신호는 제5분주기(260)와 제2선택기(270)의 일측 입력단으로 각각 전송한다.
제5분주기(260)는 256fs를 1.5분주하여 32K에 해당되는 256fs를 생성하여 제2선택기(270)의 다른 입력단으로 전송한다.
제2선택기(270)는 전압제어발진기(250)와 직접 접속되어 있는 입력단을 통해 인가되는 48K에 해당되는 256fs와 제5분주기(260)로부터 제공되는 32K에 해당하는 256fs를 상술한 제1선택기(220)에서와 동일한 샘플링률모드 선택제어신호에 의해 제어되어 선택적으로 출력한다. 출력된 신호는 미도시된 오디오 샘플링부로 전송됨과 동시에 제6분주기(280)로 전송한다. 제6분주기(280)는 256fs를 256분주하여 fs를 위상비교기(230)의 피드백 입력단으로 전송한다.
상술한 바와 같이 본 발명은 디지털 비디오카세트레코더에 있어서 하나의 PLL를 이용하여 오디오신호 샘플링시 사용되는 2종류의 클럭신호를 모두 생성할 수 있도록 함으로써, 회로를 간소할 수 있는 효과가 있다.

Claims (2)

  1. 기록시 인가되는 비디오신호를 샘플링하기 위하여 이용되는 클럭신호를 생성하는 비디오신호 클럭생성부(200), 오디오신호를 샘플링하기 위한 샘플링부를 포함하는 디지털 비디오카세트레코더의 락드모드용 오디오계의 클럭생성기에 있어서 ; 상기 비디오신호 클럭생성부(200)에서 출력되는 클럭신호를 입력신호로하여 상기 락드모드용 오디오계의 샘플링시 사용되는 48K와 32K샘플링주파수를 각각 생성하는 샘플링주파수 생성부(210) ; 상기 샘플링주파수 생성부(210)에서 생성되는 상기 48K와 32K의 샘플링주파수를 상기 샘플링부에서 사용될 샘플링률모드 선택제어신호에 의해 제어되어 선택적으로 전송하기 위한 제1선택기(220) ; 제1선택기(220)에서 출력되는 샘플링주파수를 기준신호로 사용하여 위상을 비교하는 위상비교기(230) ; 상기 위상비교기(230)에서 출력되는 신호를 DC화하기 위한 루프필터(240) ; 상기 루프필터(240)에서 출력되는 신호를 상기 48K샘플링주파수의 소정수배에 해당되는 주파수를 갖는 전압을 생성하는 전압제어발진기(250) ; 전압제어발진기(250)에서 출력되는 신호를 1.5분주하여 상기 32K샘플링주파수의 상기 소정수배에 해당되는 주파수를 갖는 신호를 출력하는 제1분주기(260) ; 상기 전압제어발진기(250)에서 출력되는 신호와 제1분주기(260)에서 출력되는 신호를 상기 샘플링률모드 선택제어신호에 의해 제어되어 상기 샘플링부로 선택적으로 전송하는 제2선택기(270) ; 상기 제2선택기(270)에서 출력되는 신호를 상기 소정수배로 분주하여 추출된 샘플링주파수를 상기 위상비교기(230)의 피드백 입력신호로 전송하기 위한 분주기(280)를 포함함을 특징으로 하는 디지털 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기.
  2. 제1항에 있어서, 상기 샘플링주파수 생성부(210)는 상기 비디오신호를 위한 클럭신호를 분주하여 상기 48K에 해당하는 샘플링주파수를 생성하는 분주기(211,212)와 상기 비디오신호를 위한 클럭신호를 분주하여 32K에 해당되는 샘플링주파수를 생성하는 분주기(211,213,214)로 구성됨을 특징으로 하는 디지털 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기.
KR1019950023325A 1995-07-31 1995-07-31 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 KR0177237B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023325A KR0177237B1 (ko) 1995-07-31 1995-07-31 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023325A KR0177237B1 (ko) 1995-07-31 1995-07-31 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기

Publications (2)

Publication Number Publication Date
KR970008022A KR970008022A (ko) 1997-02-24
KR0177237B1 true KR0177237B1 (ko) 1999-04-15

Family

ID=19422317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023325A KR0177237B1 (ko) 1995-07-31 1995-07-31 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기

Country Status (1)

Country Link
KR (1) KR0177237B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467577B1 (ko) * 2001-09-10 2005-01-24 삼성전자주식회사 광디스크 기록 시스템에서 비디오 무신호시 오디오 신호기록 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210036702A (ko) 2019-09-26 2021-04-05 주식회사 엘지화학 팔레트에 박스가 최대로 적재될 수 있도록 시뮬레이션을 통해 결정하는 방법 및 이를 이용한 적재 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467577B1 (ko) * 2001-09-10 2005-01-24 삼성전자주식회사 광디스크 기록 시스템에서 비디오 무신호시 오디오 신호기록 장치

Also Published As

Publication number Publication date
KR970008022A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
KR0172904B1 (ko) 에이치디티브이의 범용클럭발생장치
US5886536A (en) Semiconductor tester synchronized with external clock
CA2125450A1 (en) Method and Apparatus for Switching of Duplexed Clock System
KR0177237B1 (ko) 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기
JPH05252151A (ja) コーデック
US5867545A (en) Phase-locked loop circuit
JP2962255B2 (ja) クロック系の冗長構成における位相制御方式
JPH11237489A (ja) 基準周波数発生装置
JPH10290378A (ja) クロック発生装置
GB2295937A (en) Digital clock generator system for component and composite digital video standards
JP2776334B2 (ja) 位相同期回路
JP3034388B2 (ja) 位相同期発振器
JPH0267820A (ja) 標準周波数クロック発生装置
KR950003654B1 (ko) 전송장치의 상호 종속동기 회로
JPS60262232A (ja) 同期回路システム
KR100249334B1 (ko) Fm 다중 신호의 수신 회로
JPH0683173B2 (ja) 速度変換ビット多重回路装置
KR900002636B1 (ko) 디지탈 교환기의 송신클럭동기장치
JPH05102952A (ja) デイジタル伝送装置のクロツク切替回路
KR970011589B1 (ko) 동기신호 발생장치
JP2536959Y2 (ja) 基準クロック信号生成装置
JP2929837B2 (ja) 信号同期回路
JPH05292054A (ja) 多重装置
JPH0126596B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011031

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee