KR100328757B1 - 전송시스템의 클럭신호 전환에 의한 오류방지 장치 - Google Patents

전송시스템의 클럭신호 전환에 의한 오류방지 장치 Download PDF

Info

Publication number
KR100328757B1
KR100328757B1 KR1019990037860A KR19990037860A KR100328757B1 KR 100328757 B1 KR100328757 B1 KR 100328757B1 KR 1019990037860 A KR1019990037860 A KR 1019990037860A KR 19990037860 A KR19990037860 A KR 19990037860A KR 100328757 B1 KR100328757 B1 KR 100328757B1
Authority
KR
South Korea
Prior art keywords
clock signal
output
signal
signal generator
voltage controlled
Prior art date
Application number
KR1019990037860A
Other languages
English (en)
Other versions
KR20010026507A (ko
Inventor
유상진
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019990037860A priority Critical patent/KR100328757B1/ko
Priority to US09/656,212 priority patent/US6462592B1/en
Publication of KR20010026507A publication Critical patent/KR20010026507A/ko
Application granted granted Critical
Publication of KR100328757B1 publication Critical patent/KR100328757B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/03—Arrangements for fault recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 전송 시스템에 관한 것으로서, 특히 광전송 시스템의 클럭신호 발생장치의 장애에 대비한 예비 클럭신호 발생장치와 주 클럭신호 발생장치의 동기를 맞추므로써 클럭신호를 전환하는 경우에 오류가 없도록 하는 장치에 관한 것으로서, Working 장치인 제1 클럭신호 발생기와 Protection 장치인 제2 클럭신호 발생기의 신호를 공유하여, 시스템 클럭신호의 동기를 맞추고, 제1 클럭신호 발생기의 클럭을 제2 클럭신호 발생기의 카운터 리셋신호로 사용함으로써 제2클럭신호 발생기가 제1클럭신호 발생기와 동일 위상을 갖는 시스템 신호들을 출력할 수 있도록 하므로써, 클럭신호 발생기를 절체하는 경우, 시스템에서 오류 발생이 없도록 하는 효과가 있다.

Description

전송시스템의 클럭신호 전환에 의한 오류방지 장치{A ERROR PREVENTING DEVICE OF CLOCK SIGNAL WITH SWITCHOVER FOR TRANSMISSION SYSTEM}
본 발명은 전송 시스템에 관한 것으로서, 특히 광전송 시스템의 클럭신호 발생장치의 장애에 대비한 예비 클럭신호 발생장치와 주 클럭신호 발생장치의 동기를 맞추므로써 클럭신호를 전환하는 경우에 오류가 없도록 하는 장치에 관한 것이다.
일반적으로 광전송 시스템은 통신 정보를 광신호 또는 빛신호의 상태로 전송하는 것으로서, 전자파 유도가 없고, 광대역의 신호를 저손실로 전송할 수 있는 특성이 있으며, 빛을 에너지로 사용하는 강도변조(광파) 통신방식과 빛을 파로서 사용하는 코히어런트 통신방식이 있으며, 광섬유 또는 광케이블을 전송매체로서 사용한다.
상기와 같은 광신호 전송 시스템 또는 광통신 시스템은 통신신호 및 해당 제어신호의 오류 없는 송수신을 위하여 시스템 클럭을 공급하며, 상기 시스템 클럭은 전송되는 신호의 시작과 종료를 표시하는 프레임의 정보를 위한 것으로 MFP(Multi Frame Pulse), FP(Frame Pulse), 기준 시스템 클럭(CLK) 등이 있고, 상기와 같은 시스템 클럭들에 의하여 송수신 되는 모든 신호의 동기를 일치시킨다.상기와 같은 시스템 클럭 또는 클럭신호는 통신신호 전송의 기준이 되는 중요한 것으로서, 주동작용(Working)과 예비용(Protection)으로 구성되고, 주동작용 클럭신호 공급장치에 장애(Trouble)가 발생하는 경우, 예비용 클럭신호 공급장치로 전환되어 시스템 클럭신호를 공급하고 있으나, 상기 Working 장치와 Protection 장치의 동기가 맞지 않는 경우, 시스템 클럭의 에러(error)가 발생하였다.즉, 상기 워킹 장치와 프로텍션 장치가 서로 다른 클럭신호원을 사용하기 때문에 전환되는 시스템 클럭의 동기가 맞지 않게 된다.이하, 종래 기술에 의한 광전송시스템의 클럭신호 공급장치를 첨부된 도면을 참조하여 설명한다.
종래 기술을 설명하기 위하여 첨부된 것으로, 도1 은 종래 기술의 전송시스템 클럭신호 전환장치 기능 블록도 이고, 도2 는 종래 기술의 전송시스템 클럭신호 전환장치 상세 기능 블록도 이며, 도3 은 종래 기술에 의한 신호생성회로의 상세 구성도 이고, 도4 는 종래 기술에 의한 클럭신호에 의하여 발생된 시스템 신호의 위상차이 타이밍도 이다.상기 첨부된 도1을 참조하면, 광통신시스템의 시스템 클럭(SCLK)을 주공급(Working)하는 제1 클럭신호 발생기(10)와,상기 제1 클럭신호 발생기(10)와 동일한 구성으로서, 상기 제1 클럭신호 발생기(10)에 장애(Trouble)가 발생하여 정상적인 시스템클럭을 출력할 수 없는 경우, 절체되어 정상적인 시스템 클럭을 공급하는 예비용(Protection)의 제2 클럭신호 발생기(20)와,상기 제1 클럭신호 발생기(10) 또는 제2 클럭신호 발생기(20)로부터 해당 시스템 클럭신호를 인가 받아 동작하는 전송시스템(30)으로 구성된다.
상기 첨부된 도2를 참조하면, 제1 클럭신호 발생기(10)와 제2 클럭신호 발생기(20)는, 모든 통신시스템의 기준이 되는 시스템 기준 클럭 신호를 인가받고, 위상제어루프(PLL: Phase Locked Loop)를 제어하는 PLL 제어부(11,21)와,상기 PLL 제어부(11,21)의 제어신호에 의하여 시스템의 신호처리 기준이 되는 기준클럭신호를 출력하는 전압제어 발진부(VCO: Voltage Controlled Oscillator)(12,22)와,상기 VCO(12,22)로부터 출력되는 기준 클럭신호를 입력받고, 시스템 클럭신호(SCLK)와 시스템 신호(MFP, FP)를 생성하여 출력하는 신호생성회로(13,23)와,상기 신호생성회로(13,23)로부터 출력되는 신호(SCLK, MFP, FP)를 입력받아 일시 저장한 후 전환제어신호(ACT)에 의하여 출력하는 버퍼(14,24)로 이루어진다.상기 첨부된 도3 은 상기 신호생성회로(13,23)에 포함되어 구성하는 카운터(Counter)(13-1,23-1)의 상세 구성도로써, 각각 해당되는 VCO(12,22)로부터 출력되는 기준클럭신호를 카운트하여 시스템 클럭신호(SCLK)를 생성하고, 상기 시스템 클럭신호(SCLK)에 의하여 시스템신호(MFP,FP)들을 생성하는 것으로써, 상기 카운터(13-1,23-1)들은 자체에서 발생된 캐리어값을 궤환하여 입력받는다.
이하, 상기와 같은 구성에 의한 종래 기술을 첨부된 도면1 내지 도4를 참조하여 상세히 설명한다.
상기 제1 및 제2 클럭신호 발생기(10,20)는 시스템 클럭신호(SCLK)와 프레임 정보를 나타내는 시스템 신호 MFP(Multi Frame Pulse), FP(Frame Pulse)를 생성하여 시스템(30)으로 제공하고, 시스템(30)은 입력된 신호(SCLK,MFP,FP)들을 근거로 각종 통신신호들의 동기(Synchronous)를 일치시키는 것으로, 상기 제1 클럭신호 발생기(10)에 장애(Trouble)가 발생하는 경우, 상기 도면에 상세히 도시되지 않은 제어부의 제어에 의하여 절체된 제2 클럭신호 발생기(20)로부터 출력되는 시스템 클럭이 상기 시스템(30)에 입력된다.
상기와 같은 제1 및 제2 클럭신호 발생기(10,20)는 도2 에 도시된 것과 같이, 전체 시스템의 기준이 되는 클럭신호를 PLL 제어부(11,21)에서 입력받고, 상기 PLL 제어부(11,21)의 제어에 의하여, 상기 VCO(12,22)에서 기준 클럭신호를 출력하며, 상기 VCO(12,22)로부터 출력되는 기준클럭신호를 입력 받는 신호생성회로(13)는 시스템 클럭신호(SCLK)와 시스템신호(MFP,FP)들을 생성하여 버퍼(14,24)로 출력한다.
상기 버퍼(14,24)는 각각의 신호생성회로(13,23)로부터 출력된 시스템클럭신호(SCLK)와 시스템신호(MFP,FP)들을 입력받아 잠시 저장한 후, 전환제어신호(ACT)에 의하여 출력하는 것으로, 제2 클럭신호 발생기(20)의 제2 버퍼(24)에 입력되는 전환제어신호(ACT)는 제1 클럭신호 발생기(10)의 제1 버퍼(14)에 입력되는 전환제어신호(ACT)가 인버터(Inverter)를 통하여 입력 되므로써, 상기 제1 버퍼(14)가 해당 신호를 출력하는 경우는 제2 버퍼(24)의 신호는 출력되지 않도록 하는 Tri-State 상태가 되도록 제어하여 상호 신호의 충돌을 방지한다.
따라서, 전환제어신호(ACT)의 레벨을 조절하여 Working장치인 제1클럭신호 발생기(10)와 Protection장치인 제2클럭신호 발생기(20)를 전환시킬 수가 있기 때문에 비상시에도 시스템(30)은 안정적으로 신호들의 동기를 맞출 수 있게 된다.
그러나, 통상 전체시스템 기준클럭 신호는 VCO(12,22)에서 출력도는 기준클럭 신호보다 Rate가 느리기 때문에, 상기 전체시스템 기준클럭 신호에 의하여 시스템 신호를 생성하는, 상기 제1 및 제2 클럭신호 발생기(10,20)의 출력신호는 위상차(Phase Different)가 VCO(12,22)에서 출력되는 시스템 신호에 최대 반주기 이상 차이 날 가능성이 있으며 이러한 상태를 첨부된 도4 에 상세히 도시하였다.
좀더 상세히 설명하면, 상기 제1 및 제2 클럭신호 발생기(10,20)는 각각 자체적으로 구비된 VCO(12,22)를 이용하여 시스템(30)에 필요한 신호들을 생성하기 때문에 제1 및 제2 클럭신호 발생기(10,20)에서 출력되는 시스템 클럭신호는 서로 동기(Synchronous)가 일치하지 않는 문제점이 있었다.
또한, 종래의 신호생성회로(13,23)는 상기 VCO(12,22)의 출력 신호를 카운터(13-1,23-1)에서 입력받아 시스템 클럭신호(SCLK)를 만든 후, 궤환(Feedback)하여 시스템신호(MFP,FP)를 생성하고 있으나, 상기 궤환되는 신호의 타이밍이 서로 동일하지 않기 때문에 첨부된 도4에 도시된 바와 같이, 제1 및 제2 클럭신호 발생기(10,20)에서 출력되는 시스템신호(MFP,FP)의 위상이 서로 일치하지 않게 된다.따라서, 종래 기술에 의한 전송시스템의 클럭신호 전환장치는, 제1클럭신호 발생기(10)에서 제2 클럭신호 발생기(20)로 전환할 때, 시스템신호의 동기가 불일치 됨에 의하여 시스템(30)에서 처리하는 신호의 오류(Error)를 유발하게 되는 문제점이 있었다.또한, 상기와 같은 현상은 해당 시스템이 제공하는 통신 서비스의 신뢰성을 저하하는 문제가 되었다.
본 발명 기술은 클럭신호를 절체하는 경우 시스템 클럭신호와 시스템신호들을 안정적으로 제공 할 수 있는 전송시스템의 클럭신호 전환에 의한 오류방지장치를 제공하는 것이 그 목적이다.또한, 본 발명은 서로 다른 두 클럭신호 발생기의 동기를 완전히 일치 시키므로써 장애 발생에 의한 클럭신호 발생기를 절체하는 경우에 발생될 수 있는 시스템 클럭의 오류를 방지하는 전송시스템의 클럭신호 전환에 의한 오류방지장치를 제공하는 것이 그 다른 목적이다.상기와 같은 목적을 달성하기 위하여 안출한 본 발명은, PLL 제어부, 전압제어발진부, 신호생성회로, 버퍼로 이루어져서 전송시스템의 시스템 클럭신호와 시스템 신호를 생성하여 시스템에 출력하는 제1 클럭신호 발생기와 제2 클럭신호 발생기에 있어서; 상기 제2 클럭신호 발생기는 제1 전압제어발진부로부터 출력되는 기준클럭신호와 제2 전압제어발진부에서 출력되는 기준클럭신호를 동시에 인가받고 전환제어신호에 의하여 하나의 기준클럭신호를 출력하는 먹스와; 상기 먹스로부터 출력되는 기준클럭신호를 입력받는 동시에 제1 클럭신호 발생기로부터 출력되는 신호에 의하여 리셋되는 시스템 클럭신호와 시스템 신호를 출력하는 제2 신호생성회로로 구성되는 특징이 있다.
도1 은 종래 기술의 전송시스템 클럭신호 전환장치 기능 블록도 이고,
도2 는 종래 기술의 전송시스템 클럭신호 전환장치 상세 기능 블록도 이며,
도3 은 종래 기술에 의한 신호생성회로의 상세 구성도 이고,
도4 는 종래 기술에 의한 클럭신호에 의하여 발생된 시스템 신호의 위상차이 타이밍도 이며,
도5 는 본 발명 기술에 의한 전송시스템의 클럭신호 전환장치 기능 블록도 이고,
도6 은 본 발명 기술의 전송시스템 클럭신호 전환장치 상세 기능 블록도 이며,
도7 은 본 발명 기술에 의한 신호생성회로의 상세 구성도 이다.
** 도면의 주요 부분에 대한 부호 설명 **
10,40 : 제1 클럭신호 발생기 20,50 : 제2 클럭신호 발생기
11,21,41,51 : PLL 제어부 12,22,42,52 : VCO
13,23,43,53 : 신호 생성회로 13-1,23-1,44,57 : 카운터
14,24,45,55 : 버퍼 30,60 : 시스템56 : 먹스 58 : 앤드 게이트
이하, 본 발명 기술에 의한 전송시스템의 클럭신호 전환에 의한 오류방지장치를 첨부된 도면을 참조하여 설명한다.
본 발명 기술을 설명하기 위하여 첨부된 것으로, 도5 는 본 발명 기술에 의한 전송시스템의 클럭신호 전환장치 기능 블록도 이고, 도6 은 본 발명 기술의 전송시스템 클럭신호 전환장치 상세 기능 블록도 이며, 도7 은 본 발명 기술에 의한 신호생성회로의 상세 구성도 이다.
상기 첨부된 도5를 참조하면, 본 발명 기술에 의한 전송시스템의 클럭신호 전환에 의한 오류방지장치는, 공통의 기준클럭신호를 각각 입력받는 제1 클럭신호 발생기(40) 및 제2 클럭신호 발생기(50)와,
상기 제1 클럭신호 발생기(40) 또는 제2 클럭신호 발생기(50)로부터 출력되는 시스템 신호(MFP, FP)와 시스템 클럭신호(SCLK)에 의하여 동기(SYNCHRONOUS) 상태로 데이터 신호를 처리하는 전송 시스템(60)으로 이루어진다.
상기 첨부된 도6을 참조하면, 전체시스템이 공통으로 사용하는 기준클럭 신호를 인가 받아 동작하는 PLL 제어부(41,51)와,
상기 PLL 제어부(41,51)의 출력신호를 인가받고 해당 기준클럭신호를 출력하는 전압제어발진부(42,52)와,
상기 전압제어발진부(42,52)로부터 출력되는 기준클럭신호에 의하여 시스템 클럭신호(SCLK)와 시스템 신호(MFP, FP)를 출력하는 신호생성회로(43,53)와,
상기 신호생성회로(43,53)로부터 출력되는 신호를 입력받고 일시 저장한 후, 전환제어신호(ACT)에 의하여 출력하는 버퍼(45,55)로 이루어져서 전송시스템의 시스템 클럭신호와 시스템 신호를 생성하여 전송시스템(60)에 출력하는 제1 클럭신호 발생기(40)와 제2 클럭신호 발생기(50)에 있어서,
상기 제2 클럭신호 발생기(50)는 제1 전압제어발진부(42)로부터 출력되는 기준클럭신호와 제2 전압제어발진부(52)에서 출력되는 기준클럭신호를 동시에 인가받고 전환제어신호(ACT)에 의하여 하나의 기준클럭신호를 출력하는 먹스(MUX)(56)와,
상기 먹스(56)로부터 출력되는 기준클럭신호를 입력받는 동시에 제1 클럭신호 발생기(40)로부터 출력되는 신호에 의하여 리셋(Reset)되므로써 시스템 클럭신호(SCLK)와 시스템 신호(MFP, FP)를 출력하는 것으로써, 제1 클럭신호 발생기(40)로부터 출력되는 신호와 전환제어신호(ACT)를 앤드(AND) 연산하여 출력하는 앤드 게이트(58)와; 상기 앤드 게이트(58)로부터 출력되는 신호에 리셋(Reset)되어 시스템클럭신호와 시스템신호를 출력하는 카운터(57)로 이루어지는 제2 신호생성회로(53)가 포함되어 구성된다.
이하, 본 발명 기술에 의한 전송시스템의 클럭신호 전환에 의한 오류방지장치를 첨부된 도면을 참조하여 상세히 설명한다.
상기 제1 클럭신호 발생기(40)는 시스템(60)에 시스템 클럭신호(SCLK)와 시스템 신호(MFP, FP)를 출력하는 주동작용(Working)이고, 제2 클럭신호 발생기(50)는 상기 제1 클럭신호 발생기(40)에 장애가 발생하였을 경우, 상기 도면에 상세히 도시되지 않은 제어부의 제어에 의하여 절체되므로써, 상기 제1 클럭신호 발생기(40)를 대신하여 전송시스템(60)에 시스템 클럭신호(SCLK)와 시스템 신호(MFP, FP)를 출력하는 예비동작용(Protection)이며, 상기 제1 및 제2 클럭신호 발생기(40,50)는 공통의 기준클럭신호를 CROSS REFERENCE 형식으로 공유한다.
상기 제1 클럭신호 발생기(40)와 제2 클럭신호 발생기(50)는 구조가 비슷하며, 제2 클럭신호 발생기(50)는 상기 제1 전압제어발진부(42)와 제2 전압제어발진부(52)에서 각각 출력되는 기준클럭신호를 동시에 인가받고, 전환제어신호(ACT)의 제어에 의하여 하나의 기준클럭신호를 출력하는 먹스(MUX)(56)가 더 포함되며, 상기 제1 클럭신호 발생기(40)로부터 출력되는 신호와 전환제어신호(ACT)를 앤드 연산하는 앤드 게이트(58); 상기 먹스(56)로부터 출력되는 기준클럭신호에 의하여 해당 신호를 출력하는 동시에 상기 앤드 게이트(58)로부터 출력되는 신호에 의하여 리셋(Reset)되는 카운터(57)로 이루어지는 제2 신호 생성회로(53)가 포함된다.
상기와 같은 구성의 작용을 상세히 설명하면, 정상적으로 동작하는 경우에는 전환제어신호(ACT)에 의하여 제1 클럭신호 발생기(40)로부터 출력되는 신호가 전송시스템(60)에 입력되고, 제2 클럭신호 발생기(50)로부터 생성되는 신호는 출력되지 않는다.
상기 예비용(Protection)의 제2 클럭신호 발생기(50)는 정상적인 상태의 전환제어신호(ACT)에 의하여 먹스(56)가 제1 전압제어 발진부(42)로부터 출력되는 기준클럭신호를 상기 제2 신호생성회로(53)에 출력하고, 제2 전압제어발진부(52)로부터 출력되는 신호는 차단한다.
따라서, 정상상태인 경우는, 상기 제1 클럭신호 발생기(40)와 제2 클럭신호 발생기(50)에서 제1 전압제어발진부(42)의 신호를 공유하고, 상기 제1 신호생성회로(43)와 제2 신호생성회로(53)는 동일한 위상(Phase)의 시스템 클럭신호(SCLK)와 시스템 신호(MFP, FP)를 출력한다.
또한, 상기 제2 신호생성회로(53)는 상기 제1 클럭신호 발생기(40)로부터 출력되는 시스템 클럭신호와 시스템 신호를 앤드게이트(58)에 의하여 전환신호(ACT)와 앤드(AND) 연산하고, 카운터(57)에 리셋(Reset) 신호로써 인가하므로써, 제1 클럭신호 발생기(40)와 제2 클럭신호 발생기(50)의 출력신호가 일치된 위상(Phase)을 갖게 된다.
즉, 동일한 전압제어발진부(42)로부터 출력되는 기준클럭에 의하여 위상이 일치하고, 다시 앤드게이트(58)에 의하여 출력신호의 위상이 일치하므로, Working과 Protection의 시스템 클럭신호와 시스템 신호는 위상이 완전하게 일치하지만, 제2 버퍼(55)는 전환제어신호(ACT)에 의하여 Tri-state 상태이므로, 입력된 신호를 출력하지 못하게 된다.
상기와 같은 상태에서, 제1 클럭신호 발생기(40)에 장애가 발생하고 신호가 출력되지 않는 경우, 전환제어신호(ACT) 신호에 의하여 먹스(56)는 제2 전압제어발진부(52)로부터 출력되는 기준클럭신호를 제2 신호생성회로(53)에 출력하고, 제2 버퍼는 저장된 신호를 출력할 수 있는 상태가 되므로, 제2 클럭신호 발생기(50)로부터 출력되는 시스템 클럭신호와 시스템 신호가 상기 전송시스템(60)에 입력된다.
상세히 설명하면, 제1 클럭신호 발생기(40)의 출력 신호와 위상(Phase)이 동기(Synchronous)된 상태의 제2 클럭신호 발생기(50) 출력신호가 상기 전송시스템(60)에 입력된다.
또한, 상기에서는 제1 클럭신호 발생기(40)에서 제2 클럭신호 발생기(50)로 전환할 경우를 예로서 설명하였지만, 제2 클럭신호 발생기(50)가 Working이고 제1 클럭신호 발생기(40)가 Protection인 경우에도 동일에게 적용된다.
그리고, 본 발명에서 선행된 실시 예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러 가지 대안, 수정 및 변경들이 통상의 지식을 갖춘 자에게 자명한 것이 될 것이다.
상술한 바와 같이 본 발명은 서로 다른 두 클럭신호 발생기의 위상을 완전하게 일치시킴으로써 장애 등에 의한 절체의 경우, 시스템에서 데이터 처리의 오류를 방지하고 시스템의 신뢰도를 제고시키는 효과가 있다.
또한, 안정된 클럭과 신호들을 공급하므로, 시스템 전체 구성의 안정적인 망동기를 이룰 수 있는 효과가 있다.

Claims (12)

  1. 위상제어루프제어부, 전압제어발진부, 신호생성회로, 버퍼로 이루어져서 시스템클럭을 출력하는 제1 클럭신호 발생기와 제2 클럭신호 발생기; 상기 제1 및 제2 클럭신호발생기로부터 출력되는 시스템클럭을 입력받아 동기된 상태로 데이터를 처리하는 전송시스템에 있어서,
    상기 클럭신호발생기의 절체시 제2 클럭신호 발생기는 제1 클럭신호 발생기의 전압제어발진부에서 출력되는 기준클럭신호에 동기되어 상기 전송시스템에서 필요한 시스템 클럭신호를 생성하는 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  2. 제1항에 있어서, 상기 제1 클럭신호 발생기와 제2클럭신호 발생기중의 하나는 주동작용 장치이고, 다른 하나는 예비용 장치인 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  3. 제1항에 있어서, 상기 제2 클럭신호 발생기는,
    해당 전압제어발진부에서 출력된 기준 클럭신호에 따라 시스템 클럭신호를 생성한 후 해당 신호생성회로를 이용하여 상기 시스템신호들을 생성하는 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  4. 제3항에 있어서, 상기 신호생성회로는,
    제1 클럭신호 발생기의 출력신호에 의해 리셋되는 것을 특징으로 하는 전송 시스템의 클럭신호 전환에 의한 오류방지장치.
  5. 제1항에 있어서, 상기 제2 클럭신호 발생기는,
    외부로부터 기준클럭신호를 인가받고 위상제어루프를 제어하는 제2 위상제어루프제어부와,
    상기 제2 위상제어루프제어부의 출력신호에 따라 기준클럭신호를 출력하는 제2 전압제어발진부와,
    외부로부터 인가되는 전환제어신호에 의하여 상기 제1 전압제어발진부와 제2 전압제어발진부의 출력을 선택 출력하는 멀티플렉서와,
    상기 멀티플렉서에서 출력된 기준클럭신호를 입력받아 시스템 클럭신호와 시스템 신호들을 생성하는 제2 신호생성회로와,
    상기 제2 신호생성회로에서 생성되어 출력되는 신호들을 일시 저정한 후 전환제어신호에 의하여 출력하는 제2 버퍼로 구성된 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  6. 상기 제1 항에 있어서,
    제2 전압제어 발진부에서 출력되는 기준 클럭신호를 이용하여 전송시스템에서 필요로 하는 시스템 클럭신호와 시스템신호를 생성하는 제2 클럭신호발생기는,
    전환제어신호에 의하여 상기 제1 전압제어 발진부에서 출력된 기준클럭신호를 제2 신호생성회로의 입력으로 제공하는 멀티플렉서가 더 포함되어 구성되는 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  7. 제6항에 있어서, 상기 제2 클럭신호 발생기는,
    전환제어신호를 반전시키기 위한 인버터를 추가로 포함하는 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  8. 제6항에 있어서, 상기 제2 클럭신호 발생기는,
    제1 클럭신호발생기의 출력신호에 동기되어 시스템신호를 발생하는 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  9. 제1항에 있어서, 상기 제1 클럭신호 발생기는,
    외부로부터 기준클럭신호를 인가받고 위상제어루프를 제어하는 제1 위상제어루프제어부와,
    상기 제1 위상제어루프제어부의 출력신호에 따라 기준클럭신호를 출력하는 제1 전압제어발진부와,
    상기 제1 전압제어발진부에서 출력된 기준클럭신호를 입력받아 시스템 클럭신호와 시스템신호를 생성하는 제1 신호생성회로와,
    상기 제1 신호생성회로에서 출력된 신호들을 일시 저장하고, 그 저장된 신호들을 전환제어신호에 의하여 출력하는 제1 버퍼로 구성된 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  10. 제1 전압제어발진부에서 출력된 기준클럭신호를 이용하여 시스템에서 필요한 신호를 생성하는 제1 클럭신호 발생기와, 제2 전압제어발진부에서 출력된 기준클럭신호를 이용하여 시스템에서 필요한 신호를 생성하는 제2 클럭신호 발생기에 있어서, 상기 제2 클럭신호 발생기는,
    외부로부터 기준클럭신호를 인가받고 위상제어루프를 제어하는 제2 위상제어루프제어부와,
    제2 위상제어루프제어부의 출력신호에 따라 기준 클럭신호를 출력하는 제2 전압제어발진부와,
    외부로부터 인가되는 전환제어신호에 의하여 제1 전압제어발진부와 제2 전압제어발진부의 출력을 선택 출력하는 멀티플렉서와,
    상기 멀티플렉서에서 출력된 기준클럭신호를 입력받아 시스템 클럭신호와 시스템 신호들을 생성하는 제2 신호생성회로와,
    상기 제2 신호생성회로에서 생성된 신호들을 일시 저정한 후 전환 제어신호에 따라 출력하는 버퍼로 구성된 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  11. 제10항에 있어서,
    상기 제1 클럭신호 발생기는 주동작용 장치이고, 상기 제2 클럭신호 발생기는 절체에 의하여 동작하는 예비용 장치인 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
  12. 제10항에 있어서, 상기 신호생성회로는,
    전송시스템에서 필요한 신호를 생성하기 위한 카운터를 포함하고 있으며, 상기 카운터는 제1 클럭신호 발생기의 출력신호에 의해 리셋되는 것을 특징으로 하는 전송시스템의 클럭신호 전환에 의한 오류방지장치.
KR1019990037860A 1999-09-07 1999-09-07 전송시스템의 클럭신호 전환에 의한 오류방지 장치 KR100328757B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990037860A KR100328757B1 (ko) 1999-09-07 1999-09-07 전송시스템의 클럭신호 전환에 의한 오류방지 장치
US09/656,212 US6462592B1 (en) 1999-09-07 2000-09-06 Clock signal converting apparatus of a transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037860A KR100328757B1 (ko) 1999-09-07 1999-09-07 전송시스템의 클럭신호 전환에 의한 오류방지 장치

Publications (2)

Publication Number Publication Date
KR20010026507A KR20010026507A (ko) 2001-04-06
KR100328757B1 true KR100328757B1 (ko) 2002-03-14

Family

ID=19610369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037860A KR100328757B1 (ko) 1999-09-07 1999-09-07 전송시스템의 클럭신호 전환에 의한 오류방지 장치

Country Status (2)

Country Link
US (1) US6462592B1 (ko)
KR (1) KR100328757B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269412B2 (en) 2013-03-05 2016-02-23 Samsung Electronics Co., Ltd. Memory device and method for driving the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079611B2 (en) * 2001-06-14 2006-07-18 National Instruments Corporation System and method for synchronizing an asynchronous frequency for use in a digital system
US7210054B2 (en) * 2002-06-25 2007-04-24 Intel Corporation Maintaining processor execution during frequency transitioning
US7522690B2 (en) * 2004-09-15 2009-04-21 Silicon Laboratories Inc. Jitter self test

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139054A (ja) * 1997-07-18 1999-02-12 Oi Denki Kk 二重化クロック切替時の補償回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355090A (en) * 1989-10-06 1994-10-11 Rockwell International Corporation Phase corrector for redundant clock systems and method
JPH075949A (ja) * 1993-06-18 1995-01-10 Nec Corp ２重化クロック切替えの方法と装置
US5422915A (en) * 1993-12-23 1995-06-06 Unisys Corporation Fault tolerant clock distribution system
JPH0888561A (ja) * 1994-09-20 1996-04-02 Fujitsu Ltd 同期回路
JP3291198B2 (ja) * 1996-05-08 2002-06-10 富士通株式会社 半導体集積回路
US5742208A (en) * 1996-09-06 1998-04-21 Tektronix, Inc. Signal generator for generating a jitter/wander output
US6104222A (en) * 1997-12-17 2000-08-15 Sony Corporation Flexible phase locked loop system
JP2944607B2 (ja) * 1998-02-12 1999-09-06 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とクロックの生成方法
JP2000165905A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp クロック発生回路
US6204732B1 (en) * 1999-02-09 2001-03-20 Eci Telecom Ltd Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139054A (ja) * 1997-07-18 1999-02-12 Oi Denki Kk 二重化クロック切替時の補償回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269412B2 (en) 2013-03-05 2016-02-23 Samsung Electronics Co., Ltd. Memory device and method for driving the same

Also Published As

Publication number Publication date
US6462592B1 (en) 2002-10-08
KR20010026507A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
US6396888B1 (en) Digital data transmission system
CA2125450C (en) Method and apparatus for switching of duplexed clock system
US5881113A (en) Redundancy clock supply module for exchange system
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
KR100212063B1 (ko) 클럭 스위칭동안 셀 데이터 손실 방지를 위한장치 및 방법
JP4156529B2 (ja) 選択可能なクロッキング・アーキテクチャ
JP2704102B2 (ja) クロック同期方式
KR100468577B1 (ko) 이중화시스템의 클럭 및 프레임동기신호 안정장치
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
JP3253514B2 (ja) Ｐｌｌ回路におけるクロック生成回路
JPS6333030A (ja) クロック信号同期装置
JP3219063B2 (ja) 位相同期制御装置及び位相同期制御方法
JP3269079B2 (ja) クロック分配回路
JP2988410B2 (ja) クロック同期化システム
JP2918943B2 (ja) 位相同期回路
KR100222406B1 (ko) 이중화 구조를 가지는 클럭 동기 장치 및 이중화 구현 방법
KR100257344B1 (ko) 디지탈 피엘엘 회로
JP2972463B2 (ja) 同期信号供給装置
KR20020005830A (ko) 동기전송모듈의 이중화된 인터페이스 카드간 클럭동기화장치
KR100260090B1 (ko) 망동기 장치에서의 미세 위상 조절 방법
JPH01316042A (ja) 信号周波数同期装置
JPH07273648A (ja) Ｐｌｌ回路
KR200185362Y1 (ko) 시스템 클럭 이중화 장치
KR100343929B1 (ko) 기준 클럭 감시 장치
KR19990020659U (ko) 이동통신 시스템 기지국의 이중화 시간/주파수 생성 카드의 출력 신호동기 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee