JPH10322203A - クロック信号供給装置 - Google Patents

Abstract

(57)【要約】 【課題】基準クロックの受給端よりも幾つか後段に設け
られた複数の主信号処理部用の各位相同期発振回路間で
の過渡応答特性の差異に起因するクロック信号の位相の
ばらつきを極小に留め、大容量のバッファを必要とせ
ず、従って、消費電力の増大と信号の伝送における遅延
の増加を抑制する。 【解決手段】一の受給端（１）に供給される基準クロッ
ク信号を相対的に高い周波数安定度を持った高精度位相
同期発振回路（２１０）を供給して所定周波数の基準位
相クロック信号を生成し、この基準位相クロック信号
を、相対的に低い略々等しい周波数安定度を夫々有する
各対応する複数の位相同期発振回路（２２０，２３０）
の入力端に各供給して上記基準位相クロック信号に同期
した所定のクロック信号をこれら複数の位相同期発振回
路（２２０，２３０）の各出力端から当該各クロック信
号を必要とする回路部に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、伝送装置
等のシステム内で、一つの受給端に供給されるバイポー
ラクロック信号等の基準クロック信号に基づいて複数系
統の装置作動用クロックを生成するクロック信号供給装
置に関し、特に、基準クロックに急峻な位相変動（跳
躍）が発生しても、その影響が後段の回路に波及する虞
れを低減したこの種のクロック信号供給装置の改良に関
する。

【０００２】

【従来の技術】従来、通信装置、例えば、複数の機能ブ
ロック（ユニット）を含んで構成される伝送装置等のシ
ステムにおけるクロック信号供給装置では、一つの受給
端に供給されるバイポーラクロック信号等の基準クロッ
ク信号を分岐伝送路により複数系統に分岐して複数の位
相同期発振回路の入力端に各供給し、これら複数の各位
相同期発振回路では夫々自己の入力端に供給された上記
基準クロック信号に同期した所定のクロック信号を生成
して各自己の出力端から当該各クロック信号を必要とす
る回路部（ユニット）に供給し得るように構成されてい
た。上記構成のクロック信号供給装置によって発生され
るクロック信号は当該各クロック信号を必要とするユニ
ットに夫々供給され、各ユニット間ではこれらクロック
信号に同期させて所要のデータの授受が行なわれる。

【０００３】図３は上記構成の伝送装置等のシステムに
おける一般的クロック信号供給装置の一例を示すブロッ
ク図である。図３において、一つの受給端１には適宜の
発振回路からバイポーラクロック信号等の基準クロック
信号が供給されるようになされている。この基準クロッ
ク信号は受給端１から端局装置２内のクロック信号生成
部（１）１１及びクロック信号生成部（２）１２の縦属
接続でなる回路に供給される。

【０００４】クロック信号生成部（１）１１は受給端１
からの上記バイポーラクロック信号に基づいて端局装置
２内の基準位相となるクロック信号を生成する。また、
クロック信号生成部（２）１２はクロック信号生成部
（１）１１からのクロック信号に同期したこの端局装置
２内で必要とされるクロック信号を生成する。

【０００５】クロック信号生成部（２）１２により生成
されたクロック信号が分岐伝送路により２系統に分岐さ
れて主信号処理部（１）２１及び主信号処理部（２）２
２にに同時に供給される。

【０００６】近年、伝送速度の高速化に伴い、装置内に
高速クロック信号の供給が必要となりつつある。この場
合、上述した図３のような構成をとる場合には、クロッ
ク信号生成部（１）１１からクロック信号生成部（２）
１２までの間を高速クロック信号で受け渡すこととな
り、高速クロックの波形伝送が困難であったり、消費電
力の増大といった問題を惹起することとなる。

【０００７】このような問題を回避するため、通常は、
図４に示すような構成が採られる。図４は図３について
説明したような問題点に対処するように構成されたこの
種のシステムにおける一般的クロック信号供給装置の一
例を示すブロック図である。図４において、クロック信
号生成部（１）１１が受給端１からのバイポーラクロッ
ク信号に基づいて端局装置２内の基準位相となるクロッ
ク信号を生成する点は図３の構成と同様である。

【０００８】このクロック信号生成部（１）１１の出力
であるクロック信号は、分岐伝送路により２系統に分岐
されて各主信号処理部（１）２１及び主信号処理部
（２）２２の前段部に夫々設けられたクロック信号生成
部（２）１２及びクロック信号生成部（３）１３に同時
に供給される。

【０００９】この図４の構成では、クロック信号生成部
（１）１１から各主信号処理部（１）２１及び主信号処
理部（２）２２の前段部に夫々設けられたクロック信号
生成部（２）１２及びクロック信号生成部（３）１３ま
では比較的低速のクロック信号で受け渡すことにより、
図３の場合で問題となる高速クロックの波形伝送が困難
であったり、消費電力の増大するといった不具合を回避
している。上記の場合、受給端１からのバイポーラクロ
ック信号は６４KHz ＋８KHz 、クロック信号生成部
（１）１１の出力であるクロック信号は８KHz であり、
各主信号処理部（１）２１及び主信号処理部（２）２２
の前段部に夫々設けられたクロック信号生成部（２）１
２及びクロック信号生成部（３）１３で各所要の高速ク
ロックが生成される。尚、特開昭６３−２９３６２０号
公報に開示された装置も、概して図４の構成をとり、超
高速コンピュータシステム等において基本クロックの周
波数を低くしてシステムの実装コストの低減化を計って
いる。

【００１０】上述の一般的構成例では、多くの場合、ク
ロック信号生成部として位相同期発振回路が適用され
る。図５にこの例を示す。図５は図４の一般的装置を位
相同期発振回路を適用して構成した一例を示すブロック
図である。この回路構成では、図４について上述したよ
うに、受給端１からの基準クロック信号が位相同期発振
回路（１）１１０に供給され、この基準クロック信号に
位相同期して位相同期発振回路（１）１１０で生成され
たクロック信号が分岐伝送路により２系統に分岐されて
位相同期発振回路（２）１２０及び位相同期発振回路
（３）１３０に各供給される。

【００１１】位相同期発振回路（１）１１０は、基準ク
ロック信号を一方の入力端に供給される位相比較器１１
１、この位相比較器１１１の出力信号から不要な高周波
成分を除去し位相比較結果に対応した制御信号を生成す
るループフィルタ１１２、このループフィルタ１１２の
出力である制御信号に応じた周波数の信号を出力する電
圧制御水晶発振器（ＶＣＸＯ）１１３、この電圧制御水
晶発振器１１３の出力を適宜の分周比で位相比較器１１
１の他方の入力端にフィードバックする分周器１１４を
含んで構成される。

【００１２】位相同期発振回路（２）１２０及び位相同
期発振回路（３）１３０も、位相同期発振回路（１）１
１０と全く同様の回路構成をとる。即ち、位相同期発振
回路（２）１２０は、位相比較器１２１、この位相比較
器１２１の出力信号から不要な高周波成分を除去し位相
比較結果に対応した制御信号を生成するループフィルタ
１２２、このループフィルタ１２２の出力である制御信
号に応じた周波数の信号を出力する電圧制御水晶発振器
（ＶＣＸＯ）１２３、この電圧制御水晶発振器１２３の
出力を適宜の分周比で位相比較器１２１の他方の入力端
にフィードバックする分周器１２４を含んで構成され、
また、位相同期発振回路（３）１３０は、位相比較器１
３１、この位相比較器１３１の出力信号から不要な高周
波成分を除去し位相比較結果に対応した制御信号を生成
するループフィルタ１３２、このループフィルタ１３２
の出力である制御信号に応じた周波数の信号を出力する
電圧制御水晶発振器（ＶＣＸＯ）１３３、この電圧制御
水晶発振器１３３の出力を適宜の分周比で位相比較器１
３１の他方の入力端にフィードバックする分周器１３４
を含んで構成される。

【００１３】上記図５の構成において、各位相同期発振
回路（１）１１０，（２）１２０及び（３）１３０は、
同等の等級の周波数安定度、即ち、数１０ｐｐｍの等級
の周波数安定度（周波数安定度が数１０ｐｐｍクラスの
電圧制御水晶発振器）を持つように構成されたものであ
り、且つ、各回路とも回路定数も等しく構成されてい
る。これら位相同期発振回路（２）１２０及び位相同期
発振回路（３）１３０の各出力クロック信号が、図４に
ついて説明した主信号処理部（１）２１及び主信号処理
部（２）２２に夫々供給される。尚、これら主信号処理
部（１）２１及び主信号処理部（２）２２には、位相差
吸収用のバッファが設けられている。

【００１４】図４に説明を戻す。今、例えば、主信号処
理部（１）２１から主信号処理部（２）２２に主信号を
送る場合を想定する。主信号処理部（２）２２に備えら
れた上記バッファでは、主信号処理部（１）２１から受
信した主信号をそれと共に受信したクロック信号（及び
フレームパルス信号）によって書き込み、受信側の主信
号処理部（２）２２のクロック信号（及びフレームパル
ス信号）によって読み出すことにより、クロックの乗せ
換が行われる。

【００１５】図５について説明したように、各位相同期
発振回路（１）１１０，（２）１２０及び（３）１３０
の周波数安定度は、全て数１０ｐｐｍの等級の同程度の
ものであり且つ、各回路とも回路定数も等しく構成され
ている。

【００１６】しかしながら、位相同期発振回路が持つ電
圧制御水晶発振器の非線形特性による個体差のため、複
数の位相同期発振回路の過渡応答特性を厳密に画一的な
ものとすることは現実には困難である

【００１７】このため、位相同期発振回路（２）１２０
及び位相同期発振回路（３）１３０間では、それらの出
力クロック信号には位相差が生じる。定常状態において
は、主信号処理部間で信号の送受信を行なう間、この出
力クロック信号の位相差は比較的小さいが、受信側には
この位相差を吸収するためのバッファが必要となる。

【００１８】更には、伝送路障害等、基準クロックに急
激な位相変動（跳躍）があった場合には、位相同期発振
回路（２）１２０及び位相同期発振回路（３）１３０間
で過渡応答特性を異にしているため、両位相同期発振回
路（２）１２０及び（３）１３０間でそれらの出力クロ
ック信号の周波数（位相）のばらつきが数１０ｐｐｍに
達することも起こり得る。

【００１９】特に、位相条件の厳しい伝送装置では、こ
のような出力クロック信号の周波数の乖離が瞬時的な大
きな位相変動の要因となり、受信側に定常時の場合より
も更に大きいハッファを備えなくてはならなくなり、結
果的に、消費電力の増大と遅延の増加を招来してしまう
ことになる。

【００２０】尚、特開昭６３−５４０１８号公報には、
外部からの基準周波数信号に対し分周比を調節できる可
変分周回路と該可変分周回路により周波数を調整された
基準周波数信号と基準クロック信号との位相差を検出す
る位相比較回路及び該位相比較回路からの位相比較結果
を判定して可変分周比を制御する制御信号発生回路を含
む位相判定回路とから構成されたＰＬＬ回路が開示さ
れ、ＰＬＬ回路単体で見たときの応答性を改良する技術
について説明されているが、本発明が適用されるシステ
ムにおけるように、同種の位相同期発振回路が複数段縦
続接続された部分を以てなる装置に於ける上述したよう
な問題は全くその技術的視野にない。

【００２１】

【発明が解決しようとする課題】本発明は叙上の問題点
を解決するためになされたものであり、基準クロックに
急激な位相変動（跳躍）がある場合などにおいても、こ
の基準クロックの受給端よりも幾つか後段に設けられた
複数の主信号処理部用の各位相同期発振回路間での過渡
応答特性の差異に起因するクロック信号の位相のばらつ
きを極小に留め、大容量のバッファを必要とせず、従っ
て、消費電力の増大と信号の伝送における遅延の増加を
抑制することのできるこの種の装置を提供することを目
的とする。

【００２２】

【課題を解決するための手段および作用】上記課題を解
決するための、一つの本願発明は：所定の一の受給端に
供給される基準クロック信号を分岐伝送路により複数系
統に分岐して所定の一の等級の周波数安定度を夫々有す
る各対応する複数の位相同期発振回路の入力端に各供給
し、これら複数の各位相同期発振回路では夫々自己の入
力端に供給された上記基準クロック信号に同期した所定
のクロック信号を生成して各自己の出力端から当該各ク
ロック信号を必要とする回路部に供給し得るように構成
されたクロック信号供給装置において、上記一の受給端
と上記分岐伝送路との間に実効的に上記一の等級の周波
数安定度の２倍以上の周波数安定度に相当するより高い
等級の周波数安定度を持った高精度位相同期発振回路を
直列に介挿させて構成されている。

【００２３】また、上記高精度位相同期発振回路はその
周波数安定度が上記複数の各位相同期発振回路の周波数
安定度の１０倍以上の周波数安定度であるように構成さ
れたものである。

【００２４】更に、上記高精度位相同期発振回路は数ｐ
ｐｍの等級の周波数安定度を持つように構成され、上記
複数の各位相同期発振回路は数１０ｐｐｍの等級の周波
数安定度を持つように構成されている。

【００２５】更に、また、上記複数の各位相同期発振回
路及び／又は上記高精度位相同期発振回路は、自己への
入力信号と自己の出力信号との位相を比較する位相比較
器、この位相比較器の出力に対し所定の通過帯域制限を
課するループフィルタ、該ループフィルタの出力に応じ
て発振周波数が制御されるようになされた電圧制御発振
器、及び、該電圧制御発振器の出力を分周して上記位相
比較器の入力側にフィードバックするための分周器を含
んでなる位相同期ループ回路により構成されたものであ
る。

【００２６】また、上記高精度位相同期発振回路は上記
一の受給端に供給される基準クロック信号に位相同期し
た８KHz のクロック信号を生成するように構成されたも
のである。

【００２７】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する図１は本発明の一つの実施の形態とし
てのクロック信号供給装置を示すブロック図である。

【００２８】図１の実施の形態は図５について上述した
従来のシステムと、ブロック図上で見た回路構成は相似
的なものである。即ち、所定の一の受給端１にバイナリ
クロック等の基準クロック信号が供給される。この受給
端１からの基準クロック信号が位相同期発振回路（１）
２１０に供給され、この基準クロック信号に位相同期し
て位相同期発振回路（１）２１０で生成されたクロック
信号が分岐伝送路により２系統に分岐されて位相同期発
振回路（２）２２０及び位相同期発振回路（３）２３０
に各供給される。

【００２９】位相同期発振回路（１）２１０は、基準ク
ロック信号を一方の入力端に供給される位相比較器２１
１、この位相比較器２１１の出力信号から不要な高周波
成分を除去し位相比較結果に対応した制御信号を生成す
るループフィルタ２１２、このループフィルタ２１２の
出力である制御信号に応じた周波数の信号を出力する電
圧制御水晶発振器（ＶＣＸＯ）２１３、この電圧制御水
晶発振器２１３の出力を適宜の分周比で位相比較器２１
１の他方の入力端にフィードバックする分周器２１４を
含んで構成される。

【００３０】この位相同期発振回路（１）２１０は、基
準クロックに同期した当該装置内の基準位相となる８KH
z のクロック信号を生成する。この８KHz のクロック信
号は分岐伝送路により複数系統（２系統）に分岐して次
段の位相同期発振回路（２）２２０及び位相同期発振回
路（３）２３０に各供給される。

【００３１】位相同期発振回路（２）２２０及び位相同
期発振回路（３）２３０も、既述の図４のシステムの位
相同期発振回路（２）及び（３）とブロック図上で見た
回路構成は相似的なものである。即ち、位相同期発振回
路（２）２２０は、位相比較器２２１、この位相比較器
２２１の出力信号から不要な高周波成分を除去し位相比
較結果に対応した制御信号を生成するループフィルタ２
２２、このループフィルタ２２２の出力である制御信号
に応じた周波数の信号を出力する電圧制御水晶発振器
（ＶＣＸＯ）２２３、この電圧制御水晶発振器２２３の
出力を適宜の分周比で位相比較器２２１の他方の入力端
にフィードバックする分周器２２４を含んで構成され、
また、位相同期発振回路（３）２３０は、位相比較器２
３１、位相比較器２３１の出力信号から不要な高周波成
分を除去し位相比較結果に対応した制御信号を生成する
ループフィルタ２３２、このループフィルタ２３２の出
力である制御信号に応じた周波数の信号を出力する電圧
制御水晶発振器（ＶＣＸＯ）２３３、この電圧制御水晶
発振器２３３の出力を適宜の分周比で位相比較器２３１
の他方の入力端にフィードバックする分周器２３４を含
んで構成される。

【００３２】これら位相同期発振回路（２）２２０及び
位相同期発振回路（３）２３０は位相同期発振回路
（１）２１０から供給される８KHz のクロック信号に位
相同期した、例えば、１５０MHz のクロック信号を夫々
生成する。

【００３３】上記図１の本発明の実施の形態において
は、図５の従来例とは異なり、位相同期発振回路（１）
２１０の周波数安定度と位相同期発振回路（２）２２０
及び（３）２３０の周波数安定度は異なる等級のもので
ある。

【００３４】即ち、位相同期発振回路（１）２１０の周
波数安定度は数ｐｐｍの等級のものであり（周波数安定
度が数ｐｐｍクラスの電圧制御水晶発振器を持つ）、こ
れに対し位相同期発振回路（２）２２０及び（３）２３
０の周波数安定度は数１０ｐｐｍの等級のものである
（周波数安定度が数１０ｐｐｍクラスの電圧制御水晶発
振器を持つ）。

【００３５】これら位相同期発振回路（２）２２０及び
位相同期発振回路（３）２３０の各出力クロック信号
が、図４について説明した主信号処理部（１）２１及び
主信号処理部（２）２２と同様の各主信号処理部に夫々
供給される。尚、これら主信号処理部に位相差吸収用の
バッファが設けられている点も上述同様である。

【００３６】次に、図１の実施の形態における動作につ
いて、定常時の場合と過渡応答時の場合とに分けて説明
する。

【００３７】一般に、位相同期発振回路は、入力クロッ
ク信号の位相変動（跳躍）が大きい程、換言すれば、電
圧制御発振器の制御電圧の変化幅が大きい程、出力クロ
ック信号の位相のばらつきが大きい。

【００３８】定常時は、基準クロック信号の位相は比較
的安定しているが、本発明では、位相同期発振回路
（２）２２０及び（３）２３０に対する入力クロック信
号は、上述した高い周波数安定度を持つ位相同期発振回
路（１）２１０が前段に設けられているため、従来にお
けるよりも格段に位相変動が抑制されている。

【００３９】次に、過渡応答時、即ち、基準クロックに
伝送路障害等の急激な位相変動（跳躍）があった場合に
は、位相同期発振回路（１）２１０の電圧制御水晶発振
器（ＶＣＸＯ）２１３の制御電圧は大きく変化する。こ
の電圧制御水晶発振器は周波数安定度が数ｐｐｍの等級
に該当する極めて高いものであり、このため位相同期発
振回路（１）２１０の８KHz の出力クロック信号の周波
数の変化量は数ｐｐｍと極めて小さく、従って、次段の
位相同期発振回路（２）２２０及び（３）２３０に対す
る入力クロック信号の位相変動は極小となる。この特性
は、位相変動（跳躍）に対する追従速度が遅い（追従が
緩慢）ということに等しい。

【００４０】これに対し、位相同期発振回路（２）２２
０及び（３）２３０は位相同期発振回路（１）２１０に
比し電圧制御水晶発振器の周波数安定度が数１０ｐｐｍ
の等級に該当する相対的に粗い（安定度が低い）もので
あり、追従速度が速く、位相同期発振回路（１）２１０
の相対的に緩慢な位相変動に対しては忠実に追従し得る
ことになる。

【００４１】既述の通り、位相同期発振回路は入力クロ
ック信号の位相変動が大きい程、換言すれば、電圧制御
発振回路の制御電圧の変化量が大きい程、出力クロック
信号の位相のばらつきが大きいが、本発明では、前段の
位相同期発振回路（１）２１０の８KHz の出力クロック
信号の周波数の変化量は数ｐｐｍと極めて小さく、従っ
て、次段の位相同期発振回路（２）２２０及び（３）２
３０に対する入力クロック信号の位相変動は極小となる
ため、位相同期発振回路（２）２２０及び（３）２３０
の出力クロック信号の位相のばらつきを十分小な値に抑
制することができる。

【００４２】図２は、上述した本発明の装置の特性を従
来のものと対比しながら説明するための特性図である。
図２の（Ａ）部は本発明の装置の過渡応答特性を示す特
性図、図２の（Ｂ）部は従来の装置の過渡応答特性を示
す特性図である。図２の（Ａ）部及び（Ｂ）部共に横軸
は時間軸、縦軸は位相変動量を表している。

【００４３】従来の装置では、図５について既述の３つ
の位相同期発振回路は全て相似的な回路構成を持ち、回
路定数、従って、周波数安定度が全て等しく、上述した
ようにこれらの過渡応答特性を画一的なものにすること
は現実にはできない。従って、図２の（Ｂ）部に示すよ
うに、入力クロック信号の位相変動（跳躍）による位相
同期発振回路（１）１１０の出力変化が、例えば、図中
にIとして実線で示されたように発生した場合、位相同
期発振回路（２）１２０，位相同期発振回路（３），１
３０の出力位相は、夫々J，Kとして破線で示されたよう
にばらついた状態を呈するものとなる。

【００４４】出力クロック信号の位相が図２の（Ｂ）部
のJ，Kとして破線で示されたようにばらつく場合、両者
の位相差を吸収するだけの比較的大規模のバッファ回路
を受信側に備える必要が生じる。

【００４５】これに対し、本発明では、位相同期発振回
路（１）２１０の周波数安定度は数ｐｐｍの等級に該当
し（周波数安定度が数ｐｐｍクラスの電圧制御水晶発振
器を持つ）極めて高い。このため、例えば図２の（Ａ）
部においてIとして実線で示されたように、入力クロッ
ク信号の位相変動（跳躍）に対する出力変化が緩慢であ
り、このため、既述のように追従速度が速い位相同期発
振回路（２）２２０及び（３）２３０は位相同期発振回
路（１）２１０の相対的に緩慢な位相変動に対しては図
２の（Ａ）部においてJ，Kとして破線で示されたように
忠実に追従し得ることになる。

【００４６】従って、本発明によれば、位相同期発振回
路（２）２２０及び（３）２３０の出力クロック信号の
位相のばらつきは極めて小さくなり、受信側に備えるブ
ァッファも小規模のものでよいことになる。このため、
消費電力の増大や信号の伝送における遅延の増加を極め
て小さくすることができる。

【００４７】尚、上述においては、位相同期発振回路
（１）２１０の周波数安定度を位相同期発振回路（２）
２２０及び（３）２３０の周波数安定度の１０倍乃至そ
れ以上に設定した例について説明したが、本発明はこの
形態に限定されるものではない。例えば、位相同期発振
回路（１）２１０の周波数安定度を位相同期発振回路
（２）２２０及び（３）２３０の周波数安定度の２倍以
上に設定すれば相応の効果を得ることができる。また、
説明の便宜上、高精度の位相同期発振回路（１）２１０
の後段に位相同期発振回路を２基接続する実施の形態に
ついて詳述したが、本発明思想はこのような構成に限定
されず、これら位相同期発振回路（２）２２０及び
（３）２３０相応の周波数安定度を有するより多くの位
相同期発振回路を並列接続する（高精度の位相同期発振
回路（１）２１０との関係では、夫々同回路に対して縦
従接続する）構成をとることができることは勿論であ
る。

【００４８】

【発明の効果】以上説明したように、本願発明によれ
ば、大容量のバッファを必要とせず、従って、消費電力
の増大と信号の伝送における遅延の増加を抑制すること
のできるこの種の装置を実現することができる。

【図面の簡単な説明】

【図１】本発明の一つの実施の形態としてのクロック信
号供給装置を示すブロック図である。

【図２】本発明の装置の特性を従来のものと対比しなが
ら説明するための特性図であり、（Ａ）部は本発明の装
置の過渡応答特性を示す特性図、（Ｂ）部は従来の装置
の過渡応答特性を示す特性図である。

【図３】伝送装置等のシステムにおける一般的クロック
信号供給装置の一例を示すブロック図である。

【図４】図３について説明したような問題点に対処する
ように構成されたこの種のシステムにおける一般的クロ
ック信号供給装置の一例を示すブロック図である。

【図５】図４の一般的な装置を位相同期発振回路を適用
して構成した一例を示すブロック図である。

【符号の説明】

１ 受給端 １１，１１０，２１０ 位相同期発振回路（１） １２，１２０，２２０ 位相同期発振回路（２） １３、１３０，２３０ 位相同期発振回路（３） ２１ 主信号処理部（１） ２２ 主信号処理部（２） １１１，１２１，１３１ 位相比較器 １１２，１２２，１３２ ループフィルタ １１３，１２３，１３３ 電圧制御水晶発振器（ＶＣ
ＸＯ） １１４，１２４，１３４ 分周器 ２１１，２２１，２３１ 位相比較器 ２１２，２２２，２３２ ループフィルタ ２１３，２２３，２３３ 電圧制御水晶発振器（ＶＣ
ＸＯ） ２１４，２２４，２３４ 分周器

Claims (5)

【特許請求の範囲】
1. 【請求項１】所定の一の受給端に供給される基準クロッ
   ク信号を分岐伝送路により複数系統に分岐して所定の一
   の等級の周波数安定度を夫々有する各対応する複数の位
   相同期発振回路の入力端に各供給し、これら複数の各位
   相同期発振回路では夫々自己の入力端に供給された上記
   基準クロック信号に同期した所定のクロック信号を生成
   して各自己の出力端から当該各クロック信号を必要とす
   る回路部に供給し得るように構成されたクロック信号供
   給装置において、 上記一の受給端と上記分岐伝送路との間に実効的に上記
   一の等級の周波数安定度の２倍以上の周波数安定度に相
   当するより高い等級の周波数安定度を持った高精度位相
   同期発振回路を直列に介挿させて構成されたことを特徴
   とするクロック信号供給装置。
2. 【請求項２】上記高精度位相同期発振回路はその周波数
   安定度が上記複数の各位相同期発振回路の周波数安定度
   の１０倍以上の周波数安定度であるように構成されたも
   のであることを特徴とする請求項１に記載のクロック信
   号供給装置。
3. 【請求項３】上記高精度位相同期発振回路は数ｐｐｍの
   等級の周波数安定度を持つように構成され、上記複数の
   各位相同期発振回路は数１０ｐｐｍの等級の周波数安定
   度を持つように構成されたものであることを特徴とする
   請求項１に記載のクロック信号供給装置。
4. 【請求項４】上記複数の各位相同期発振回路及び／又は
   上記高精度位相同期発振回路は、自己への入力信号と自
   己の出力信号との位相を比較する位相比較器、この位相
   比較器の出力に対し所定の通過帯域制限を課するループ
   フィルタ、該ループフィルタの出力に応じて発振周波数
   が制御されるようになされた電圧制御発振器及び該電圧
   制御発振器の出力を分周して上記位相比較器の入力側に
   フィードバックするための分周器を含んでなる位相同期
   ループ回路により構成されたものであることを特徴とす
   る請求項１に記載のクロック信号供給装置。
5. 【請求項５】上記高精度位相同期発振回路は上記一の受
   給端に供給される基準クロック信号に位相同期した８KH
   z のクロック信号を生成するように構成されたものであ
   ることを特徴とする請求項１に記載のクロック信号供給
   装置。