KR0129129B1 - 반도체 집적회로 장치 - Google Patents

Abstract

내용 없음.

Description

반도체 집적회로 장치

제1도는 본 발명의 1실시예를 도시한 회로도.

제2도는 본 실시예의 동작을 설명하기 위한 사용된 파형도.

제3도는 본 발명의 다른 실시예를 도시한 회로도.

제4도는 본 발명의 일반적인 개념을 도시한 실시예의 블럭도.

제5도는 제3도의 변형된 회로도.

제6도는 본 발명의 다른 실시예를 나타낸 블럭도.

제7도는 제1도에 도시한 회로구조의 1예를 나타낸 단면도.

제8도는 제6도에 대응하는 단면도.

제9도는 소오스 플로워 출력회로의 1예를 도시한 회로도.

제10도는 제9도에 도시한 소오스 플로워 출력회로의 동작을 설명하기 위해 사용된 파형도.

제11도는 입력회로의 1예를 설명하기 위해 사용된 회로도.

제12도는 제6도의 1예를 나타낸 회로도.

본 발명은 반도체 집적회로에 관한 것으로서,특히 예를 들면 소오스 플로워 형태의 출력 MOSFET를 사용하여 자동 유도성 부하를 구동하기 위해 설계된 출력회로에 적용해서 유효한 기술에 관한 것이다.

유도성 부하를 구동하기 위한 파워 출력회로의 1예로서는 잡지 전자기술1987년 11월호,22~25페이지에 개시된 것이 있다.이 파워 MOSFET는 소오스가 접지되어 있고 드레인에 유도성 부하인 모터등을 접속한 구조이다.이것은 로우 사이드 파워 스위치로서 알려져 있다.

전자 연료 분사용 솔레노이드 등과 같이 자동차에 사용되는 파워 출력회로는 파워 출력 스위치 소자를 전원전압측에 ,부하를 회로의 접지전위측에 접속하여 하여 사이드 스위치로서 배치하는 것이 바람직하다. 왜냐하면, 부하를 전원전압측에 접속하면, 충돌 사고 등에 의해 부하가 접지될 때 과전류가 부하에 흘러 화재를 일으킬 수 있기 때문이다.

최근에는 MOSFET와 같은 장치의 물리적인 크기를 저감하고, 임계전압을 감소시키며 또한 턴오프 시간을 증가시키는 경향에 있다.

본 발명에 있어서는 이러한 회로의 문제점을 분석하는 것이 중요하다.

제9도에 도시한 하이 사이드 스위치 회로인 소오스 플로워에 있어서는 구동 MOSFET Q2를 ON상태(제10도의 입력을 하이로 함)로, 출력 MOSFET Q1의 게이트를 회로의 접지전지와 같은 로우레벨로 하는 것에 의해, 출력 MOSFET Q1을 ON상태에서 OFF상태로 전환할 수 있다. 그러나 OFF상태로 전환되어 있는 부하 L에 역기전력이 발생되기 때문에, 출력 MOSFET Q1의 소오스 전위는 Q1의 게이트에 대해서 부로 된다. 제10도에 도시한 바와 같이 상기 부전위가 출력 MOSFET Q1의 실질적인 임계전압 Vth에 도달하면 MOSFET Q1이 다시 ON으로 되므로, 출력단자 OUT의 전위 Vth를 클램프시킨다. 여기에서,Q1의 턴오프 시간 T는, 예를들면 0이하의 출력전압의 저하되는 크기의 절대값에 반비례한다. 임계전압 Vth의 절대값이 비교적 작기 때문에 부하 L에 축적된 에너지를 방출하기 위해서는 많은 시간이 필요하므로, 실질적으로 출력 MOSFET가 OFF 상태로 변환되기 위해서 요구되는 시간 T는 시간 T에 의해 길어진다. 이것은 부하 L을 펄스폭 변조신호에 의해 구동하는 경우, 상기 역기전력 기간 T에 의해 OFF상태에 도달하는데 필요한 시간이 길어지면, 펄스폭 변조신호의 펄스폭 듀티가 제약을 받아서 제어할 수 있는 범위가 좁아진다는 문제점이 있다.

상기 형태의 출력회로 이외에, 제11도에 도시한 바와 같은 PNP형 트랜지스터 T1을 포함하는 입력회로도 문제점을 갖는다. 즉, 입력단자 IN에 공급된 입력신호가 부전압으로 되면 PNP형 트랜지스터 구조의 접지측에 존재하는 다이오드 D3이 ON상태로 되어 부입력 신호를 클램프함과 동시에 그 때 흐르는 전류에 의해 내부회로가 오동작하게 된다. 예를들면, 텔레비젼 수상회로에 있어서 플라이백 트랜스에 의해 형성된 부호는 부전압으로 되므로, 상기한 바와 같은 형태의 입력회로를 사용하면 오동작을 일으킨다.

종래의 반도체 집적회로 장치에서는 회로의 동작전압과 접지전위가 회로의 외부 또는 내부에 공급된 저임피던스 전원에 의해 주로 결정되기 때문에, 입력 또는 출력단자에서 본 전압이 동작전압 이상 또는 회로의 접지전위 이하로 되면 동작이 보장되지 않는다.

본 발명의 목적은 입출력 단자에서 본 신호의 다이나믹 영역을 확대할 수 있도록 설계된 반도체 집적회로 장치를 제공하는 것이다.

본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부 도면으로 명확하게 될 것이다.

본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.

즉, 반도체 집적회로 장치는 1방향성 소자를 거쳐서 외부로부터 내부회로 동작전압 및 내부회로 접지전위가 공급되고, 상기 장치에서는 회로내부 접지전위점에서 입출력 단자를 향해서 전류가 흐르도록 배치된 1방향성 소자가 마련되어 있거나 또는 입출력 단자에서 내부회로 동작 전압점을 향해서 전류가 흐르도록 배치된 1방향성 소자가 마련되어 있다.

상기의 수단에 의하면, 1방향성 소자의 전환기능에 의해 입출력단자의 신호는 내부회로의 동작전압 또는 내부회로의 접지전위의 레벨로 제약을 받지않는 일없이 확대할 수 있다.

또한, 본 발명의 목적은 외부 에너지, 예를들면 유동성 부하를 사용하여 MOSFET와 같은 장치의 전환시간을 저감해서 출력범위를 증가시키는 것이다. 현재 스마트형(액티브 내부회로를 갖는다)MOSFET 파워 스위치는 동작속도가 너무 느리기 때문에, 많이 사용되지 않는다.

본 발명의 또다른 목적은 확실히 하이 사이드 IC 파워 스위치를 제공하는 것이다. 이러한 목적은 저전위 회로에서 기생효과를 방지하기 위한 장치에서 시스템의 접지와 분리층을 유지하는데 특히 바람직하다.

이하, 본 발명의 구성에 대해서 실시예와 함께 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 붙이고, 그 반복적인 설명은 생략한다.

제1도는 본 발명에 관한 파워 출력회로를 모터 또는 솔레노이드 등과 같은 유도성 부하 L을 구동하기 위한 하이 사이드 파워전환 또는 부하 구동회로(소오스 플로워 회로)를 구성하는데 사용한 경우의 1실시예의 회로도이다.

이 실시예의 파워 출력회로는 제1도에서 점선으로 나타낸 바와 같이 1개의 집적회로 IC로서 형성된다. 파워 MOSFET Q1은 제7도와 제8도에 대해서 다음에 기술하는 바와같이 드레인 전극을 기판의 이면측에 구성한 구조이다.

파워 MOSFET Q1의 드레인은 전원전압(제1 전원전압) Vcc에 결합된다. 파워 MOSFET Q1의 소오스는 모터 또는 소레노이드와 같은 유동성 부하 L을 접속하기 위해 외부단자 OUT에 결합된다. 따라서, 파워 MOSFET Q1은 소오스 플로워 출력 MOSFET로서 동작한다.

상기 파워 MOSFET Q1의 게이트에는 구동 파워 MOSFET Q2와 부하저항 RL로 이루어지는 구동회로(제어회로)가 접속되어 있다. 구동회로의 동작전압은 전압 V를 부가한 승압회로 BST에 의해, 상기 전원전압 Vcc를 승압해서 얻어진 전압 Vcc+V이다. 따라서, 승압회로 BST와 상기 구동회로를 내부회로라고 고려한 경우, 상기 전원전위 Vcc는 상기 내부회로의 제1노드(내부 전원전위점)에 공급된다고 간주할 수 있다. 상기 구동 MOSFET Q2의 게이트에는 인버터 회로 N1을 통하여 제어신호가 공급된다. 인버터 회로 N1의 동작전압은 상기의 전원전압 Vcc이하로 설정한다. 예를들면 Vcc는 12V이고,V는 5V이다. 상기 제어신호의 고레벨은 전원전압 Vcc에 부한 L을 분리시키는 회로의 접지전위로 설정되어 있다. 따라서, 상기 인버터 회로 N1,상기 MOSFET Q2와 저항 RL로 이루어진 파워 MOSFET 구동회로는 일종의 레벨변환 동작을 실행한다.

이 실시예에서는 상기 파워 MOSFET Q1이 실질적으로 OFF 상태로 전환되는 실제적인 전환속도를 증가시키기 위해 다음과 같은 구성으로 되어 있다. 즉, IC에 대한 내부회로의 접지전위 GND'는 다이오드 D1을 통하여 상기 구동 MOSFET Q2의 소오스에 공급된다. 따라서, 내부 접지전위 GND'는 다이오드 D1을 거쳐서 상기 구동회로의 제2노드(내부 접지전위점)에 공급된다. 특히, IC의 내부회로에 대한 내부회로의 접지전위 GND'는 상기 다이오드 D1의 순방향 전압값에 대응하는 분만큼 외부 접지전위(제2 전원전압)GND보다 높다. 또, 이내부 접지전위 GND'는 상기 인버터 회로 N1과 승압회로 BST의 접지전위로 사용된다. 또, 출력단자 OUT에서의 부극성측의 다이나믹 범위를 확대시키기 위하여, 즉 출력 MOSFET Q1이 부하 L에서 발생된 역기전력에 의해 다시 ON상태로 되는 것을 방지하기 위해서, 상기 내부회로의 접지전위 GND'로부터 상기 출력단자 OUT로 전류가 흐르도록 다이오드 D2가 마련되어 있다.

예를들면, 제어신호 IN을 부하 L을 접속하기 위해 고레밸로 하면 인버터 회로 N1에서의 출력신호회로의 접지전위 GND'와 같은 저레벨로 된다. 인버터 회로 N1의 출력신호가 저레벨로 하강하는 것에 따라서, 상기 구동 MOSFET Q2는 OFF상태로 되어 전류가 전원전압을 낮게 하기 위해서 저항 RL을 더이상 통과하지 않게 되므로, 파워 MOSFET Q1의 게이트에는 저항 RL을 통해서 승압된 동작전압 Vcc+V가 공급된다. Q2가 OFF상태로 되면, RL을 통해서 전류가 흐르지 않게 되므로, RL에는 전압강하가 없다. 상기 승압회로 BST에서 형성돈 승압전압 +V는 MOSFET Q1의 실질적인 임계값과 동일하거나 그 이상이 되도록 설정되므로,소오스 전압이 Vcc일 때 Q1은 ON상태로 된다. 따라서, 제2도의 파형도에 도시한 바와 같이, 상기 MOSFET Q1이 ON상태일 때 상기 파워 전원전압 Vcc는 상기 MOSFET Q1의 소오스에서 출력되므로, 전압손실이 없는 고출력 전압 Vcc를 얻을수 있다. 이와 같은 정상상태의 동작상태에서 상기 다이오드 D2는 역바이어스되므로, OFF상태로 되어 상기 출력신호 Vcc를 OUT단자에서 얻을 수 있다.

제어신호 IN이 고레벨에서 저레벨로 전환되면, 인버터 회로 N1에서의 출력신호가 고레벨로 상승되므로, 구동 MOSFET Q2는 ON상태로 되어 RL을 횡단하는 전압강하가 생긴다. 그 결과 상기 파워 MOSFET Q1의 게이트와 소오스는 D2를 통하여 단락되므로, 파워 MOSFET Q1은 제2도에 도시한 바와 같이 ON상태에서 OFF상태로 전환된다. 이 때, 부하 L에서 역기전력이 발생되어 파워 MOSFET Q1의 소오스가 접속된 출력단자 OUT를 부전위로 저하시킨다. 상기 역기전력은 상기 다이오드 D2를 ON상태로 하고, IC 내부의 접지전위 GND'도 저하시킨다. 따라서, 상기 역기전력이 발생되도라도 D1과 Q2가 ON으로 되기 때문에, 상기 Q1의 게이트 전압은 GND'의 저하에 따른다. 상기 MOSFET Q2는 상기 인버터 회로 N1에서의 출력신호의 고레벨에 의해서 0N상태로 유지되므로, 상기 출력 MOSFET Q1은 OFF상태로 남게된다. 즉, 출력단자 OUT에서의 전압은 상기 내부회로에서 클램프되는 일이 없어 상기 내부회로의 동작이 보장된다.

이 실시예에서는 다이오드 D3과 제너다이오드 ZD로 구성된 전압 클램핑 회로가 상기 부하 L에 대해서 마련되어 있다. 따라서, 제3도에 도시된 바와 같이 상기 출력 MOSFET Q1이 OFF상태로 전환될 때 출력단자 OUT에서의 전위는, 예를들면 -(VD3+VZD)인 부극성이 큰 전압으로 된다. 여기에서, VD3은 다이오드 D3의 순방향 전압이고, VZD는 제너다이오너 ZD의 제너전압이다. 상기 클램프 전압을 고레벨의 절대값으로 설정하는 것에 의해, 유도성 부하 L에 축적되어 있는 에너지는 단시간 내에 방출시킬 수 있다. 상기에서 시간 T는 이 전압에 반비례한다. 따라서, 제12도에 도시한 바와 같이 MOSFET Q1을 펄스변조신호로 제어하는 경우의 제어가능한 출력신호의 범위를 확대할 수 있다.이것에 의해, 유도성 부하의 외부 에너지는 전환속도를 증가시키는데 사용된다.

제3도는 상기 내부회로의 능동소자로서 PNP 트랜지스터를 사용한 입력회로에 적용된 1실시예를 도시한 회로도이다.

이 실시예에서 IC내부회로에는 다이오드 D1을 통하여 접지전위가 공급된다. 입력단자 IN에 있어서의 부극성측의 동적범위를 확대시키기 위해, 다이오드 D3이 상기 내부 접지전위 GND'로부터 상기 입력단자 IN을 향해서 전류가 통과하도록 부가된다. 이 구성에 있어서 입력단자 IN에 공급된 신호가 부극성으로 되면 상기 다이오드 D3이 ON상태로 되어 내부접지전위 GND'를 입력단자 IN에 인가된 신호의 레벨에 따라서 저하시킨다. 이와 같이, 내부회로에 마련된 다이오드 등에 의해서 입력단자 IN에 인가된 신호가 전압 클램프되는 것이 없어 입력신호의 동적범위를 접지전위 이하로 확대할 수 없다. 이경우,상기 접지전위 GND'는 입력신호의 저하에 따라서 저하되므로, 내부 회로의 동작이 보장된다.

제4도는 본 발명의 일반적인 개념을 도시한 블럭도로서, 하부 우측면은 제1도에 대응하고, 하부 좌측면은 제3도에 대응하고있다.

이 도면은 능동 내부회로, 예를들면 반도체 집적회로에 형성된 증폭회로 AMP의 입력 및 출력의 동적범위를 접지전위 이하의 부극성측 및 전원전압 Vcc 이상의 정극성측에 대해서 확대시키는 일반적인 기술을 도시한 것이다.

즉, 회로의 내부 접지전위 GND'와 내부 동작전압 Vcc'는 각각 다이오드 D1과 D4를 통하여 공급된다. 따라서, 접지전위 GND'의 레벨은 상술한 바와 같이 다이오드 D1의 순방향 전압에 대응하는 분만큼 외부 접지전위 GND보다 높게 된다. 내부 동작전압 Vcc'의 레벨은 다이오드 D4의 순방향 전압에 대응하는 분만큼 외부 전원전압 Vcc보다 낮게 된다.접지전위 GND 이하의 부극성측의 입력 동적범위를 확대시키기 위해서, 다이오드 D3은 전류가 GND에서 IN으로 흐르도록 상기 내부 접지전위 GND'와 입력단자 IN사이에 마련되어 있다.상기 부극성측의 출력 동적범위를 확대시키기 위해서, 다이오드 D2는 전류가 GND'에서 OUT를 향해서 흐르도록 내부 접지전위 GND'와 출력단자 OUT 사이에 마련되어 있다.

한편, 전원전압 Vcc이상의 정극성측 입력 동적범위를 확대시키기 위해서, 다이오드 D6는 전류가 입력단자 IN에서 Vcc'로 흐르도록 상기 입력단자 IN과 내부 동작전압 Vcc사이에 마련되어 있다. 전원전압 Vcc 이상의 상기 정극성측의 출력 동적범위를 확대시키기 위해서, 다이오드 D5는 전류가 OUT에서 Vcc를 향해서 흐르도록 상기 출력단자 OUT와 동작전압 Vcc'사이에 마련되어 있다.

이 구성에서는 상기 입력단자 IN또는 출력단자 OUT의 전위가 부극성으로 되면, 상기 내부 접지전위 GND'도 다이오드 D1과 협동해서 각각 다이오드 D3 또는 D2의 기능에 의해서 입력단자 IN 또는 출력단자 OUT의 전위가 전원전압 Vcc보다 높게 되면, 상기 내부 동작전압 Vcc'는 다이오드 D4와 협동해서 다이오드 D6 또는 D5의 기능에 의해서 상기 입력단자 IN 또는 출력단자 OUT의 전위가 상승함에 따라서 사용된다. 따라서,이 실시예의 증폭회로 AMP와 같은 능동 내부회로에서는 상기 입력단자 IN또는 출력단자 OUT의 전위가 상기 접지전위 GND 또는 전원전압 Vcc의 절대값을 초과한 경우,상기 내부 접지전위 또는 내부 동작전압은 각각 입력단자 IN 또는 출력단자 OUT의 전위의 변화에 따라서 변화하므로, 상기 입력 또는 출력신호의 동적범위가 확대시키면서 내부 회로의 동작을 보장할 수 있다.

제5도는 제3도의 변형예의 회로도이다.

제5도에 있어서, 상술한 다이오드 D1대신에 사용된 트랜지스터 T2의 베이스와 에미터를 거쳐서 반도체 집적회로 IC의 내부 접지전위 GND'가 공급된다. 트랜지스터 T3은 상기 다이오드 D3 대신에 트랜지스터의 베이스와 에미터를 이용하기 위해서, 입력단자 IN과 내부 접지전위 GND' 사이에 마련된다.

이 구성에서는 트랜지스터 T2와 T3에 센스전류로서 콜렉터 전류 IS2와 IS1을 각각 공급하는 것에 의해, 가장 낮은 전위를 갖는 단자를 검출할 수 있다. 예를들면, 상기 트랜지스터 T2의 콜렉터 전류 IS2가 흐를때 접지전위 GND를 공급하는 단자는 최저전위를 갖고, 상기 트랜지스터 T3의 콜렉터 전류 IS1이 흐를 때 상기 입력단자 IN은 최저 전위를 갖는다. 각각의 단자에 상기 트랜지스터 T3과 같은 트랜지스터가 마련되면, 여러개의 단자 사이에 최저전위를 갖는 단자를 검출할 수 있다. 즉, 이와같은 방법을 취하면,트랜지스터를 제4도의 다이오드 D2,D5,D4,D6으로 치환할 수도 있다. 또 이 구성은, 예를들면 스마트형 MOSFET 파워 스위치의 내부 논리를 갖는 귀한 등에 이용할 수도 있다.

제6도는 본 발명의 다른 실시예를 도시한 블럭도이다.

이 실시예에서는 반도체 집적회로 IC에 형성된 회로가 여러개의 블럭 CB1,CB2,CB3으로 분할되어 있다. 그리고, 회로블럭 CB1,CB2,CB3에는 각각 다이오드 D1,D1'.D1을 거쳐서 외부 단자로부터 접지전위가 공급된다. 상기 다이오드 D3은 회로블럭 CBI에 입력신호를 공급하는 입력단자 1N과 내부접지 사이에 마련된다. 상기 다이오드 D2는 회로블럭 CB3에서 출력신호를 송출하는 출력단자 OUT와 내부 접지전위 사이에 마련된다.이 구성에서는 상기 입력단자 IN이 부전위로 되면 그것에 대응하는 회로블럭 CB1의 내부 접지전위는 입력단자 IN의 전위변화를 따르고, 다른 회로블럭 CB2와 CB3의 개개의 내부 접지전위는 각각의 다이오드 D1'와 D1을 거쳐서 공급할 수 있다. 따라서, 본 발명은 여러개의 개개의 내부의 접지전위에도 적용할 수 있고, 마찬가지로 여러개의 개개의 동작전압에도 적용할 수 있음을 알 수 있다. 한편, 출력단자 OUT가 부전위로 되면, 그것에 대응하는 회로블럭 CB3의 내부 접지전위는 출력단자 OUT의 전위변화에 추종하고, 다른 회로블럭 CB1과 CB2의 내부 접지전위는 각각의 다이오드 D1와D1'를 거쳐서 공급할 수 있다. 이러한 구성을 취하면, 회로블럭 CB3과 CB1에 대한 다이오드 D2와 D3의 장점을 이용하면서 입력전압 또는 출력전압 레벨의 영향을 받지 않는 회로블럭 CB2를 갖는 반도체 직접회로를 얻을 수 있다.

제7도는 제1도는 실시예에 따른 회로의 MOSFET Q1과 다이오드 D1,D2의 구조를 도시한 단면도 이다.

파워 MOSFET Q1은그 드레인 영역으로서 N형 기판을 사용한다. 따라서, 드레인 전국 D는 기판의 이면측에 마련된다. 드레인 전극 D에는 전원전압 Vcc가 공급된다. 온 드레인 전극 D와 대향하는 기판의 다른 측면의 표면에 링형상으로 형성되어 있다. 마찬가지로, 링형상의 N형의 소오스 영역은 상기 P형 채널영역의 표면에 형성된다. 게이트 전극 G는 상기 소오스 영역과 드레인 영역으로서의 기판과의 사이에 끼워진 채널영역의 표면상에 게이트 절연막을 거쳐서 형성된다. 상기 소오스와 채널영역은 공통 접속되어 소오스 전극 S를 구성한다. 이것에 의해, MOSFET Q1의 구동전류는 기판의 종방향으로 흐른다.

상기 파워 MOSFET Q1과 상술한 다른 소자는 동일 기판상에 형성된다. 따라서, 상기 N형 기판에 P형 분리영역(ISO)가 형성되고, 상술한 회로는 상기 P형 분리영역 ISO에 의해서 서로 분리되어 형성된다. 예를 들면, 다이오드 1로서는 다이오드 형태로 접속된 트랜지스터를 사용한다. 특히, N형 콜렉터영역을 P형 분리영역 ISO내에 형성하고, P형 베이스 영역을 콜렉터 영역내에 형성하며, N형 에미터 영역을 베이스 영역내에 형성하는 것에 의해서, NPN형 트랜지스터를 구성한다. 상기 베이스로서의 P형영역과 콜렉터로서의 N형 영역은 상기 트랜지스터를 다이오드로서 사용하기 위해서 함께 접속되어 있다. 다이오드 D1의 캐소드로서 작용하는 N형 에미터 영역에는 외부단자를 거쳐서 회로의 접지전위 GND가 공급된다. 에노드르서 기능하도록 공통접속된 베이스 및 콜렉터 영역은 P형 분리영역 ISO의 바이어스 전압과 회로의 내부 접지전위점 GND`에 접속된다. 에노드러서 기능하도록 공통접속된 베이스 및 콜렉터 영역은 상기 P형 분리영역 ISO로의 바이어스 전압과 회로의 내부 접지전위점 GND`에 접속된다. 에노드로서 공통 접속된 베이스 및 콜렉터 영역은 다이오드 D2의 에노드에 또 접속된다. 다이오드 D2는 상기와 마찬가지의 구조를 갖는 트랜지스터를 사용해서 형성된다. 특히, 트랜지스터의 베이스 및 콜렉터는 다이오드 D2를 구성하기 위해 공통 접석되어 다이오드 D1의 에노드 전극으로서의 베이스밑 콜렉터에 접속된다. 다이오드 D2를 구성하는 드랜지스터의 에미터는 개도스 전극으로서 기능하며, MOSFET Q1의 소오스 S에 접속된다.

이와 같은 반도체 구조형태에 있어서는 DP로서 모식적으로 도시한 바와 같이, 상기 분리영역 ISO와 기판 사이에 큰 기생 다이오드가 존재한다. 그러나, 전원전압 단자 Vcc와 회로의 접지전위 GND가 반대로 접속되더라도, 즉 단자 Vcc에 접지전위가 인가되고단자 GND에 전압(+12V)이 인가되더라도, 다이오드 D1이 삽입되어 있으므로 소자를 파괴시키는 과전류가 이 기생 다이오드 DP에 흐르는 일이 없게 된다. 따라서, 본 실시예의 반도체 직접회로 장치는 자동차 탑재용의 파워 스위칭 회로에 적당하다. 왜냐하면, 자동차의 배터리가 약해져서 엔진 스타트가 불가능할 경우, 다른 자동차에 탑재된 배터리와 접속하여 엔진을 스타트시키는 일이 자주 발생하기 때문이다. 이 경우, 두개의 배터리를 케이블에 의해 반대로 접속할 가능성이 매우 크다.이와 같은 역접속이 실행되더라도 상기의 반도체 집적회로 장치에서는 파괴될 염려가 없다.

제8도는 제6도에 도시한 바와 같은 방법과 마찬가지로 반도체 집적회로에 마련된 여러개의 블럭을 도시한 단면도이다. 특히, 2개의 분리영역 ISO1과 ISO2는 반도체 기판상에 마련된다. 예를들면, 제6도의 회로블럭 CB1과 같이 입력단자 IN이 상기 분리영역 ISO11에 마련되면,제7도의 다이오드 D2,D1과 마찬가지로 트랜지스터 구조를 이용하여 다이오드 D3과 D1를 형성하는 것에 의해 내부 접지전위 GND'를 공급하고, 접지전위와 내부 입력단자 IN사이를 접속한다. 다른 분리영역 ISO2에 제6도의 회로블럭 CB3과 같이 출력단자 OUT가 마련되면,마찬가지의 구조를 갖는 다이오드 D1과 D2를 형성하는 것에 의해,내부 접지전위 GND'를 공급하고, 접지전위와 출력단자 OUT사이를 접속한다.

상술한 분리영역 ISO2와 ISO1에는 각각 다이오드 D1과 D1를 거쳐서 내부 접지전위 GND'가 공급된다. 이 구성에서 분리영역 ISO1과 ISO2의 전위는 각각 단자 IN과 OUT의 최전단위에 따라서 변화하므로, 회로의 최전전위로 유지할 수 있다. 따라서, 상기 분리영역 ISO1(ISO2)을 베이스로 사용해서 형성된 종방향의 기생 트랜지스터(T4)의 동작을 방지할 수 있다. 또, 전원전압 Vcc가 기판에 인가되므로, 2개의 분리영역 ISO1과 ISO2를 각각 에미터와 콜렉터로서 사용하고 그 사이의 기판을 베이스로서 사용하는 횡방향의 기생 트랜지스터의 발생을 억제할 수 있다.

또, 내부 동작전압도 제6도에서와 같이 다이오드를 거쳐서 공급되는 구성에서는 기판에도 상기 다이오드를 거쳐서 전압이 공급되는 것을 알 수 있다.

제12도에 있어서는 상기 Q1의 소오스 전압이 V_DD또는 12V이고 Q3의 게이트 제어전압이 최대 5V이므로, Q1의 OFF로 직접 Q3을 ON하기 위한 제어전압을 사용할 수 없다. 이것은 Q3의 게이트와 소오스 사이의 전압이 부이고 Q3을 ON시킬 수 없기 때문이다. 따라서, 먼저 Q2을 ON상태로 하지 않으면 안된다. 턴오프 신호의 스티프 램프(steep lamp)는 많은 잡음이 발생하므로 바람직하지 않다. 따라서, 턴오프신호에 기울기를 갖게하는 것이 바람직하다. 상기 기울기가 저항 R1과 Q2의 용량에 의해 마련되면, 상기 턴오프 신호는 빨리 저하되어 잡음을 발생시키게 되므로 바람직하지 않고, 그후 상기 기울기의 하부에서도 매우 천천히 저하되므로 바람직하지 않다. 따라서, 구형과 펄스가 상기 기울기를 얻기 위해 사용된다. 상기 저항 R1과 Q2의 용량과 함께 상기 구형파펄스는 기울기로서 단위 계단램프를 발생한다. 상기 단위계단램프의 기울기는 상기 AND게이트로부터 출력된 펄스의 듀티 사이클을 변경하는 것에 의해서 변화시킬 수 있다. 그러나 상기 Q2의 게이트와 드레인 사이에 존재하는 부유용량은 R2와 함께 상기 Q1의 게이트에 대한 상기 펄스신호를 공급하므로 바람직하지 않다. 따라서, 다이오드 D4를 Q1의 게이트 공급블럭에 삽입한다. Q2가 ON되면 Q1의 게이트 전압은 낮아지기 시작하고, Q1이 OFF되어 Q1의 소오스 전압은 더욱 낮아진다. Q1의 소오스 전압은 대응하는 Q3의 소오스 전압이 D3을 통과하는 5V 제어전압 이하로 충분하게 떠러져서 Q3이 ON으로 되도록 최종적으로 충분히 낮게 되어 있다. Q3이 ON되면 Q1의 소오스와 게이트가 단락되어 Q1이 OFF된다. 상기 다이오드 D4의 삽입은 게이트 Q2가 ON될 경우에는 D4+D2의 다이오드 전압 강하의 문제가 있으며, 이 전압은 약 1.4V이고 Q1의 소오스에 대한 게이트의 전압은 Vth에 가깝게 된다. 따라서, Q2만을 이용해서 Q1을 확실하게 OFF시킬 수는 없다. 또한, 그 이유는 Q3도 가져야만 된다는 것이다. 상기 Q2와 Q3를 각각의 파괴를 방지한다. 즉, 상기 유도성 부하가 출력전압을 0보다 매우 낮은 전압으로떨어뜨리면, Q3과 Q를 가로지르는 게이트와 소오스 사이에는 과전압이 걸린다. 상기 제너 다이오드의 내압은 이것을 방지하는 것이다.

상기 다이오드 D3은 출력단자에 있어서의 12V의 고전압이 출력에서 입력으로 흐르느 것을 방지하기 위해 마련된다. Q2의 제너다이오드 또는 Q3의 제너 다이오드와 상기 다이오드 D3은 전압의 낭비를 방지하므로, 상기 제너 다이오드를 가로지르는 저항은 Q3이 OFF될때 드레인에 OFF 게이트 전압을 마련한다.

상기 실시예로부터 얻어지는 작용효과는 다음과 같다.

(1) 반도체 집적회로 소자에 1방향성 소자를 거쳐서 외부로부터 동작전압 또는 회로의 접지전위를 공급하고, 내부의 접지 전위점으로부터 입출력 단자를 향해서 전류를 통과시키도록 배치된 1방향성 소자 또는 입출력 단자로부터 내부의 동작 전압점을 향해서 통과시키도록 배치된 1방향성 소자를 마련하는 것에 의해서, 1방향성 소자를 마련하는 것에 의해서, 1방향성 소자의 전환동작에 의해 입력 또는 출력단자에 인가된 신호는 내부의 동작전압 또는 접지전위의 레벨로 제약을 받는 일없이 확대할 수 있다. 예를들면,본 발명을 사용하지 않는 장치는 부의 범위가 -5~-6인 것에 비해, 본 발명을 사용한 장치는 부의 범위를 -15~-20으로 할 수 있다. 따라서, 본 발명에 의한 스위칭 속도는 상기 유도성 부하의 외부 에너지를 사용한 종래 장치의 3배 이상이다.

(2)하이사이드 구동회로를 구성하는 반도체 집적회로에 다이오드를 거쳐서 내부 접지전위를 공급하고, 내부 접지전위와 소오스 플로워 출력단자 사이에 다이오드를 삽입하는 것에 의해, 출력 MOSFET를 실질적으로 OFF상태로 시키는 시간을 단축할 수 있다.따라서, 펄스폭 변조신호에 의해 유도성 부하를 구동시킬 수 있게 된다.

(3) 상기 (1) 또는 (2)와 같이 접지전위를 다이오드를 거쳐서 공급하는 구성을 취는 것에 의해, 전원을 역접속하는 경우의 파괴강도를 향상시킬 수 있다는 효과가 얻어진다.

(4) 반도체 집적회로에 형성된 회로를 여러개의 블럭으로 분할하고 그 각각에 다이오드를 거쳐서 내부 접지전위 또는 내부 동작전압을 공급하고, 그것과 신호를 교환하는 외부단자와 회로블럭 사이에 다이오드를 마련하는 것에 의해서, 외부단자에 인가된 전압의 레벨에 대응하는 각 블럭에서 상기 접지된 위 이하의 최저 전위와 동작전압 이상의 최고 전위를 결정할 수 있다. 이 구성에 의하면, 입력전압 또는 출력전압의 영향을 받는 일 없는 회로블럭을 갖는 반도체 집적회로를 얻을 수 있다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라서 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위내에서 여러가지로 변경가능한 것은 물론이다. 예를들면 제4도의 실시예에서와 같이, 단자, IN 또는 OUT에 인가된 전압의 레벨에 따라서, 부가하는 다이오드 D1~D6의 각종 조합중의 하나를 선택할 수 있다. 또, 여러개의 파워 MOSFET가 1개의 반도체 기판상에 마련되는 구성이어도 좋다. 이 경우, 기판을 드레인으로서 사용하는 파워 MOSFET에 있어서, 본 발명의 구성은 필연적으로 드레인을 공통 접속한 하이 사이드 구동회로(소오스 플로워 회로)로서 사용되는 것이다. 상기 파워 MOSFET가 1개의 반도체 기관상에 마련되는 구성이어도 좋다. 이 경우, 기판을 드레인으로서 사용하는 파워 MOSFET에 있어서, 본 발명의 구성은 필연적으로, 드레인을 공통 접속한 하이 사이드 구동회로(소오스 플로워회로)로서 구성되는 것이다. 상기 파워 MOSFET는 제1도의 같은 모터 또는 솔레노이드 등의 유도성 부하를 구동하는 것 이외에, 자동차 헤드램프 등의 램프를 구동하는 구동회로 등 종래의 기계적인 스위칭 소자로 전자식 파워 스위칭 회로에 적당하다.

로우 사이드 구동회로를 구성하는 경우, 출력 및 구동 MOSFET로서 P채널 MOSFET를 사용하면 좋다. 이 구성에서는 P채널 MOSFET의 드레인에 회로의 접지전위가 인가되므로, 부하를 전원전압(Vcc)측으로 하는 로우 사이드 구동회로를 형성할 수 있다.

본 발명은 반도체 회로장치에 널리 적용할 수 있다.

본 출원에서 개시되는 발명중 대표적인 것에 의해서 얻어지는 효과를 간단하게 설명하면 다음과 같다. 즉, 반도체 집적회로 장치에 1방향성 소자를 거쳐서 외부로부터 동작전압 또는 회로의 접지전위를 공급하며, 내부의 접지 전위점으로부터 입출력 단자를 향해서 전류가 입출력단자로부터 내부의 동작전압을 향해서 통과되도록 배치된1방향성 소자를 마련하는 것에 의해서, 1방향성 소자의 스위칭동작에 의해 입출력 단자에 인가된 신호는 내부의 동작전압 또는 접지전위의 레벨로 제약을 받는 일없이 확대할 수 없다.

Claims (48)

1. 전압 외부단자, 접지 외부단자, 입력 단자, 출력단자, 상기 모든 단자에 전기적으로 동작가능하게 접속되고, 내부 접지 전위점과 내부 동작전압을 갖는 능동 내부회로, 상기 내부 접지전위점에서의 전류를 상기 접지 외부단자로 전달하도록 전지적으로 접속된 1방향성 소자 및 상기 내부 회로의 상기 내부 접지전위점에서 상기 입력 및 출력단자의 적어도 하나로 전류가 흐르도록 전기적으로 접속된 1방향성 소자를 포함하는 반도체 집적회로 장치.
2. 제1항에 있어서, 상기 내부 접지전위점에서 상기 입력 및 출력단자의 다른 하나로 전류가 흐르도록 전기적으로 접속된 1방향성 소자를 또 포함하는 반도체 직접회로 장치.
3. 제2항에 있어서,상기 1방향성 소자는 다이오드형의 트랜지스터인 반도체 직접회로 장치.
4. 제2항에 있어서,소자를 서로 분리하고 상기 내부회로의 접지전위점에 접속된 분리영역을 포함하는 반도체 집적회로 장치.
5. 제2항에 있어서, 상기 전압 외부단자에서 상기 내부 동작전압으로 전류를 전달하도록 전기적으로 접속된 1방향성 소자 및 상기 입력 및 출력단자의 적어도 하나에서 상기 내부 동작전압점으로 전류가 흐르도록 전기적으로 접속된 1방향성 소자를 포함하는 반도체 집적회로 장치.
6. 제5항에 있어서, 상기 입력 및 출력단자의 다른 하나에서 상기 내부 동작전압으로 전류를 전달하도록 전기적으로 접속된 1방향성 소자를 포함하는 반도체 집적회로 장치.
7. 제6항에 있어서, 상기 1방향성 소자는 다이오드형의 트랜지스터인 반도체 집적회로 장치.
8. 제6항에 있어서, 소자를 서로 분리하고 상기 내부회로의 접지전위점에 접속된 분리영역을 포함하는 반도체 집적회로 장치.
9. 전압 외부단자, 접지 외부단자, 입력 단자, 출력단자, 상기 모든 단자에 전기적으로 동작가능하게 접속되고, 내부 접지 전위점과 내부 동작전압점을 갖는 능동 내부회로, 상기 전압 외부단자에서 상기 내부 동작전압점으로 전류를 전달하도록 전기적으로 접속된 1방향성 소자 및 상기 입력 및 출력단자의 적어도 하나에서 상기 내부 동작전압점으로 전류가 흐르도록 전기적으로 접속된 1방향성 소자를 포함하는 반도체 집적회로 장치.
10. 제 9항에 있어서, 상기 입력 및 출력단자의 다른 하나에서 상기 내부 동작전압점으로 전류가 흐르도록 전기적으로 접속도니 1방향성 소자를 포함하는 반도체 집적회로 장치.
11. 제10항에 있어서,상기 1방향성 소자는 다이오드형의 트랜지스터인 반도체 집적회로 장치.
12. 전압원과 유도성 부하 사이에 접속되는 하이 사이드 유도성 부하 구동회로에 있어서,상기 전압원에 접속되는 전압외부단자 수단, 상기 유도성 부하에 접속되는 출력단자 수단, 상기 유도성 부하의 하이사이드에 전압원을 선택적으로 접속하며 스위칭 입력신호로의 접속을 위한 입력단자 수단, 상기 유도성 부하의 로우사이드와 공통의 접지에 접속되는 외부 접지단자 수단, 상기 입력단자 수단에서의 상기 스위칭 입력신호에 따라 사기 출력단자 수단에서 상기 유도성 부하의 상기 하이 사이드에 상기 전압 외부단자 수단에서의 상기 전압원을 선택적으로 접속하기 위해서 상기 입력단자 수단, 상기 출력단자 수단, 상기 전압 외부단자 수단 및 상기 접지 외부단자 수단에 동작가능하게 접속되고,상기 출력 단자 수단에 접속된 트랜지스터 출력단자, 상기 전압 외부단자 수단에 접속된 트랜지스터 입력단자 및 트랜지스터 제어단자를 갖는 파워 트랜지스터를 구비한 능동 내부회로 수단, 상기 파워 트랜지스터의 출력단자와 상기 파워 트랜지스터의 제어단자를 선택적으로 직접 접속 접속하기 위해서 상기 스위칭 입력신호를 제어전압으로서 받는 상기 입력단자 수단에 동작가능하게 접속되어, 상기 스위칭 입력신호가 상기 파워 트랜지스터 수단을 유효하게 제어하는데 사용되는 제어 트랜지스터, 회로의 접지점과 접지 외부단자 수단 사이에 접속되어 전류가 상기 회로 접지점에서 상기 접지 외부단자 수단으로 흐르도록 하고, 상기 전압 외부단자 수단과 상기 접지 외부단자 수단 사이에 역으로 전원전압이 접속될 때에 발생하는 상기 회로소자의 파괴를 방지하는 반도체 1방향성 장치, 상기 파워 트랜지스터가 상기 유도성 부하에 파워를 OFF시켜서 상기 출력단자 수단에서 역기전력이 발생될 경우, 전류가 상기 외부 접지단자 수단에서 상기 접지전위 이하로 떨어지도록 회로 접지전위를 허용하고, 상기 회로의 접지점에서 상기 파워 트랜지스터의 상기 출력단자로 흐르도록 상기 회로의 접지점과 상기 파워 트랜지스터의 상기 출력단자 사이에 접속되고, 내부 회로의 출력단자 수단에서 전압 클램핑을 방지하도록 상기 파워 트랜지스터 수단의 제어단자에서 전압을 외부 접지전위 이하로 감소시킴에 따라서 상기 파워 트랜지스터의 OFF가 보장되어 상기 출력단자 수단의 외부 전압 영역을 증가시키는 반도체 1방향성 소자를 포함하는 하이 사이드 유도성 부하 구동회로.
13. 제12항에 있어서, 상기 트랜지스터의 각각은 MOSFET이며, 상기 파워 스위칭 소자는 소오스 플로워인 하이 사이드 유도성 부하 구동회로.
14. 제13항에 있어서, 단일 기판상에 직접 회로로서 이루어집며, 상기 파워 MOSFET의 드레인에 기판에 있으며, 상기 외부 전압단자 수단이 상기 기판에 직접 연결되는 하이 사이드 유도성 부하 구동회로.
15. 제12항에 있어서,적어도 상기 파워 트랜지스터의 임계전압보다 큰 값이 부가된 제어전압을 공급하기 위해 상기 파워 트랜지스터의 상기 제어단자와 상기 파워 트랜지스터의 상기 입력단자 사이에 승압수단을 마련하며, 상기 출력단자 수단의 전압이 상기 전압 외부단자 수단에서의 입력전압에 비해 감소되지 않는 하이 사이드 유도성 부하 구동회로.
16. 제13장에 있어서, 상기 외부 접지와 상기 출력단자 수단사이에 동작 가능하게 접속된 유도성 부하와 상기 와부 접지단자 수단에 접속된 외부 접지와,상기 입력단자 수단에 접속된 정극성 전원전압을 포함하는 하이 사이드 유도성 부하 구동회로.
17. 제16항에 있어서, 또 상기 파워 MOSFET의 턴오프 시간을 비례하여 감소시키기 위해 상기 역기전압이 상기 파워 MOSFET의 게이트와 소오스를 교차해서 클램프되어 상기 파워 트랜지스터가 OFF 될 때, 상기 유도성 부하로부터 상기 역기전압을 클랙핑하기 위해서 상기 유도성 부하의 하이 사이드와 로우 사이도 사이에 접속된 전압 클랙핑 회로를 포함하는하이 사이도 유도성 부하 구동회로.
18. 제 17항에 있어서, 상기 클랙핑 회로는 접지에서 상기 출력단자 수단으로 전류를 전송하도록 역으로 접속도니 제너다이오드와 직렬로 접속된 다이오드를 포함하고, 클랙핑 전압은 상기 다이오드의 임계전압과 상기 제너다이오드의 제너전압이며, 상기 유도성 부하의 외부 에너지는 파워 MOSFET의 스위칭 속도를 증가시키기 위해서 사용하는 하이 사이드 유도성 부하 구동회로.
19. 전원이 접속하기 위한 전압이 외부단자수단, 부하에 접속하기 위한 출락단자 수단, 입력신호에 접속하기 위한 입력단자 수단, 회로의 외부 접지단자 수단에 접속하기 위한 외부 접지단자 수단에 접속하기 위한 외부 접지단자 수단, 상기 입력단자 수단에 직접 접속된 제어단자를 갖는 입력 트랜지스터를 포하하고, 상기 입력단자 수단, 상기외부 전압단자 수단, 상기 외부 접지단자 수단과 상기 출력단자 수단에 동작가능하게 접속된 능동내부 회로 수단, 전류가 상기 외부 접지단자 수단으로 통하고 상기 트랜지스터의 상기 트랜지스터의 상기 출력단자에서 회로의 내부 접지점을 설치하기 위해서 상기 트랜지스터의 출력단자와 상기 외부 접지단자 수단 사이에 전기적으로 접속된 1방향성 장치, 전류가 상기 트렌지스터 출력단자에서 상기 출력단자 제어단자로만 통하도록 하기 위해서 상기 내부회로 접지점과 상기 입력단자 수단 사이에 접속된 제2의 1방향성 장치를 포함하고, 상기 1방향성 장치는 상기 입력단자 수단이 공급된 활대된 신호가 전압을 클램프하는 것에 의해 상기 외부 접지단자 수단에 공급된 상기 외부접지 이하로 상기 내부 접지점이 저하한 염려없이 상기 외부 접지전위 이하로 상기 입력단자 수단에 공급된 입력신호의 입력 동적영역을 확대하기 위한 수단을 포함하는 입력회로.
20. 제1항에 있어서, 상기 1방향성 소자는 외부접지 단자에 공급된 접지전위 이하로 저하하는 상기 입력단자에서의 전위를 따르도록 상기 내부 회로의 접지전위점을 허용하는 것에 의해 적어도 상기 입력 및 출력단자 중의 한 단자에서 상기 동적 전압영역을 증가시키기 위한 수단을 포함하는 반도체 집적회로 장치.
21. 제12항에 있어서, 상기 1방향성 소자는 각 트랜지스터의 베이스와 에미터 단자에 있고, 또 상기 1방향성 트랜지스터 소자의 에미터와 상기 콜렉터 사이에 흐르는 전류는 검출하기 위한 수단을 포함하여 상기 단자의 상대적인 전압값을 검출하는 하이 사이드 유도성 부하 구동회로.
22. 제12항에 있어서, 단일 반도체 칩상에 집적되고, 부가한 1방향성 소자를 통해서 상기 외부 접지단자 수단에 접속되어 있는 분리된 2개의 독립 내부접지점을 갖는 부가 능동 구성을 포함하여, 적어도 상기 1개의 입력 및 출력단자에 있어서 부전압의 범주밖에 제2의 내부회로의 접지전위가 존재하도록 하는 하이 사이도 유도성 부하 구동회로.
23. 제12항에 있어서, 단일 기판상에 집적된 회로로서 전체가 형성되고, 상기 파워 트랜지스터는 소오그 플로워 구조의 MOSFET이며, 상기 기판은 N형이고, 상기 파워 MOSFET의 상기 드레인 영역을 형성하고 상기 외부 전압단자 수단에 직접 접속되며, P형 영역이 상기 파워 MOSFET의 상기 채널영역으로서의 상기 기판내에 형성되며, N형 소오스 영역이 상기 P형 채널영역으로 형성되며, P형 분리영역은 상기 기판내에 형성되고 상기 파워 MOSFET에서 분리되며, N형 및 P형 영역은 상기 1방향성 소자를 구성하기 위해 상기 분리영역내에 형성되며, 큰 기생 다이오드는 상기 P형 분리영역과 상기 N형 기판 사이에 형성되며, 상기 P형 분리영역은 전원과 접지원의 반전이 상기 기생 다이오드를 통한 많은 전류의 흐름을 억제하도록 상기 P형 분리영역내에 형성된 상기 1방향성 소자만을 통해서 상기 외부 접지단자 수단에 접속되는 하이 사이드 유도성 부하 구동회로.
24. 제 21항에 있어서, 상기 회로의 접지저이 상기 분리 P형 영역에 직접 접속된 하이 사이드 유도성 부하 구동회로.
25. 제22항에 있어서, 또 상기 P형 분리영역내에 N형 분리영역을 포함하고, 그 안에 능동회로 소자를 가지며, 상기 P형 분리영역과 N형 분리영역은 내부회로의 접지전위에 직접 접속되어 상기 N형 기판, P형 분리영역과 N형 분리영역 사이에 기생 트랜지스터가 형성되는 것을 방지하는 하이 사이드 유도성 부하 구동회로
26. 유도성 부하의 고압측을 접속하기 위한 출력단자 수단, ON 및 OFF의 상태로 하기 위해 제어전압 입력신호를 공급하는 입력회로 수단, 외부 전원전압에 접속하기 위한 전원전압 입력단자 수단, 외부 접지에 접속하기 위한 접지단자 수단, 상기 전원전압 입력단자 수단에 접속되는 드레인과 상기 출력단자 수단이 접속된 소오스 및 게이트 단자를 갖는 파워 MOSFET, 상기 내부 접지점에서 상기 외부 접지단자 수단으로 전류가 통하도록 접속되고, 상기 접지단자 수단과 내부 접지점 사이에 접속된 제1의 1방향성 수단, 전류가 사이 내부 접지점에서 상기 MOSFET의 소오스와 상기 외부 단자수단으로 통하도록 접속되고, 상기 내부 접지점과 상기 파워 MOSFET의 소오스 사이에 접속된 제2의 1방향성 수단, 제어단자를 가지며 상기 파워 MOSFET의 상기 게이트와 소오스를 교차 접속하고, 제1의 제어 트랜지스터가 OFF될 때 상기 파워 MOSFET게이트가 ON되기 위한 전압을 공급하고, 상기 제1의 제어 트랜지스터가 ON될 때 상기 파워 MOSFET를 OFF시키도록 상기 파워 MOSFET 게이트의 전압을 감소시키기 위해 동작가능하게 접속된 제1의 제어 트랜지스터 수단, 상기 파워 MOSFET를 OFF시키고 상기 입력신호에 따라 상기 제1의 제어 트랜지스터가 ON되는 상기 파워 MOSFET의 상기 소오스의 상기 전압을 감소시키기 위해서 상기 내부 접지점과 ON하기 위한 상기 파워 MOSFET 게이트 사이에 동작가능하게 접속된 제2의 제어 트랜지스터 수단, 상기 파워 MOSFET가 ON될 경우, 상기 파워 MOSFET의 상기 소오스 전압 이하의 전압에 있어서 상기 제1및 제2의 제어 트랜지스터 수단의 각각의 상기 제어수단자에 상기 입력신호를 공급하는 사이 입력회로 수단, 상기 제1및 제2의 제어 트랜지스터수단을 ON으로 하기 위해 상기 능동 입력신호로서 하이 펄스신호를 공급하고 단위 계단램프를 갖는 상기 제2의 제어트랜지스터 수단을 OFF시키기 위해 상기 비능동 입력신호로서 로우 신호를 공급하는 상기 입력회로 수단과, 상기 파워 MOSFET 게이트에 상기 펄스신호의 공급을 방지하기 위해 상기 제2의 제어 트렌지스터 수단과 상기 파워 MOSFET의 게이트 사이에 전기적으로 접속된 제3의 1방향성 수단을 포함하며, 상기 제1의 제어 트랜지스터 수단이 상기 제2의 1방향성수단, 상기 제2의 제어 트랜지스터와 상기 제3의 1방향성 수단에 병렬로 접속되어 있는 하이 사이도 유도성 부하 구동회로.
27. 제26항에 있어서, 단일 기판위에 상기 입력회로 수단을 제외하고 전체가 집적회로로 구성되는 하이 사이도 유도성 부하 구동회로.
28. 제27항에 있어서, 상기 유도성 부하의 턴오프가 상기 출력전압이 접지전압에 미치지 못하는 경우, 상기 제너 다이오드의 항복전압에 의해 상기 제1및 제2의 제어 트랜지스터의 파괴를 방지하기 위해, 상기 제1의 제어 트랜지스터 수단의 사이 제어단자와 상기 출력단자 사이의 제너 다이오드 및 상기 제2의 제어 트랜지스터 수단의 상기 제어단자와 출력단자 사이의 제너 다이오들 포함하는 하이 사이도 유도성 부하 구동회로.
29. 제28항에 있어서, 상기 제1의 제어 트랜지스터의 상기 제어단자와 상기 입력회로 수단 사이에 역으로 공급되는 전류로부터 상기 출력단자 수단에서의 고전압을 방지하기위한 다이오드 수단을 포함하는 하이 사이드 유도성 부하 구동회로.
30. 제29항에 있어서, 또 상기 제1의 제어 트랜지스터가 OFF될 경우, 제어단자 드래인에 전압을 공급하기 위해 상기 제1의 제어 트랜지스터 수단의 상기 제너 다이오드에 병렬로 접속된 저항을 포함하는 하이 사이드 유도성 부하 구동회로.
31. 제26항에 있어서, 또 상기 유도성 부하의 턴오프가 상기 출력전압이 접지전압에 미치지 못하는 경우, 제너 다이오드의 상기 항복전압에 의해 상기 제1및 제2의 제어 트랜지스터의 파괴를 방지하기 위해 상기 제1의 제어 트랜지스터 수단의 상기 제어단자와 상기 출력단자 사이의 제너 다이오드 및 상기 제2의 제어 트랜지스터 수단의 상기 제어단자와 상기 출력단자 사이의 제너다이오드를 포함하는 하이 사이드 유도성 부하 구동회로.
32. 전압원과 부하 사이에 접속되는 하이 사이드 부하 구동회로에 있어서, 상기 전압원에 접속하기 위한 외부 전압단자 수단, 상기 부하에 접속하기 위한 출력단자 수단, 상기 전압원을 상기 유도성 부하의 고압측에 선택적으로 접수하기 위해 스위칭 입력신호에 접속되는 입력단자 수단, 상기 부하의 로우사이도와 공통 접지에 접속하기 위한 외부 접지단자 수단, 상기 입력단자 수단의 스위칭 입력신호에 따라 상기 출력단자 수단에서 상기 부하의 하이 사이드에 상기 외부 전압단자 수단의 상기 전압원을 선택적으로 접속하기 위해 상기 외부 접지단자 수단, 상기 입력단자 수단, 상기 출격단자 수단과 상기 외부 전압단자 수단에 접속되고, 상기 출력단자 수단에 접속된 스위치 출력단자, 상기 외부 전압단자 수단에 접속된 스위치 입력단자 및 스위치 제어단자를 갖는 스위칭 장치를 포함하는 내부 능동회로 수단, 상기 스위칭 입력신호가 파워 스위칭 장치를 제어할 수 있도록, 상기 파워 스위칭 수단의 상기 출력단자를 갖는 상기 파워 스위칭 장치의 상기 제어단자를 선택적으로 직접 접속하고 제어전압으로서 상기 스위칭 입력신호를 공급받기 위해서 상기 입력단자 수단에 접속된 제어장치, 전류가 상기 회로의 접지점에서 상기 외부 접지단자 수단으로 통하도록 회로의 접지점과 상기 외부 접지단자 수단 사이에 접속된 반도체 1방향성 장치 및 전류가 상기 회로의 접지점에서 상기 파워 스위칭 장치의 출력단자로 통하도록 상기 회로의 접지점과 상기 파워 스위칭 장치의 출력단자 사이에 접속된 반도체 1방향성 소자를 포함하는 하이 사이드 부하 구동회로.
33. 제32항에 있어서, 상기 스위칭 장치가 소오스 플로워 파워 MOSFET의 하이 사이드 부하 구동회로.
34. 33항에 있어서, 단일 기판위에 집적회로로 전체가 구성되고, 상기 파워 MOSFET의 상기 드렌이 상기 기판이며, 상기 외부 전압단자가 상기 기판에 직접 접속되어 있는 하이 사이드 부하 구동회로.
35. 반도체 기판에 형성된 반도체 집적회로 장치로서, 제1단자, 제2단자, 입력신호를 받는 입력단자, 출력단자, 상기 제1단자에 결합된 제1노드와 제2노드를 갖고, 상기 입력단자에 공급된 상기 입력신호에 응답해서 상기 출력단자에 출력신호를 출력하는 내부 회로, 상기 제2단자와 상기 제2노드 사이에 결합되고, 상기 제1단자 및 제2단자에 제1전원전압 및 상기 제1전원전압보다 낮은 제2전원전압이 각각 공급될 때, 상기 제2단자와 상기 제2노드를 전기적으로 결합시키고, 상기 제1단자 및 제2단자에 상기 제2전원전압 및 상기 제1전원전압이 각각 공급될 때, 상기 제2단자와 상기 제2노드를 전기적으로 결합시키지 않는 결합수단을 포함하고, 상기 반도체 기판은 상기 결합수단이 형성된 분리영역을 포함하고 상기 제2노드는 상기 분리영역에 의해서 구성되는 반도체 집적회로 장치.
36. 반도체 기판에 형성된 반도체 집적회로 장치로서, 제1단자, 제2단자, 입력신호를 받는 입력단자, 용량성 부하소자에 결합될 출력단자, 상기 제1단자와 상기 출력단자 사이에 결합된 전류경로와 제어단자를 갖는 출력 트랜지스터, 상기 제1단자에 결합된 제1노드와 제2노드를 갖고, 상기 입력신호에 응답해서 상기 출력 트랜지스터의 상기 제어단자에 구동신호를 공급하는 제어회로, 상기 제2단자와 상기 제2노드 사이에 결합되고, 상기 제1단자 및 제2단자에 제1전원전압 및 상기 제1전원전압보다 낮은 제2전원전압이 각각 공급될 때 상기 제2단자와 상기 제2노드를 전기적으로 결합시키고, 상기 제1단자 및 제2단자에 상기 제2전원전압 및 상기 제1전원전압이 각각 공급될 때 상기 제2단자와 상기 제2노드를 전기저긍로 결합시키지 않는 결합수단, 상기 출력 트랜지스터의 동작상태가 도통상태에서 비도통 상태로 변화한 것에 응답해서 역기전력이 상기 용량성 부하소자에 의해서 발생될 때, 상기 출력 단자상의 전압을 상기 출력 트랜지스터의 상기 제어단자로 귀한하는 귀한수단을 포함하는 반도체 집적회로 장치.
37. 제36항에 있어서, 상기 출력트랜지스터는 N채널형의 파워 MOSFET이고, 상기 출력 트랜지스터의 상기 전류경로는 상기 파워 MOSFET의 소오스-드래인 경로이고, 상기 출력 트랜지스터의 상기 제어단자는 상기 파워 MOSFET의 게이트인 반도체 집접회로 장치,
38. 제37항에 있어서, 상기 결합수단은 다이오드를 포함하는 반도체 집적회로 장치.
39. 제38항에 있어서, 상기 반도체 기판은 상기 다이오드가 형성하는 분리영역을 포함하고 상기 제2노드는 상기분리영역에 의해서 구성되는 반도체 집적회로 장치.
40. 제37항에 있어서, 상기 귀한수단은 다이오드를 포함하는 반도체 집적회로 장치.
41. 제37항에 있어서, 상기 결합수단은 다이오드를 포함하고, 상기 귀한수단은 다이오드를 포함하는 반도체 집적회로 장치.
42. 제37항에 있어서, 또 상기 제1단자와 상기 제1노드 사이에 결합된 승압회로를 포함하고, 상기 제어회로는 상기 입력번호에 응답해서 상기 파워 MOSFET의 게이트에 상기 구동신호러서 상기 승압회로에 의해 승압된 승압전압을 공급하는 반도체 집적회로 장치,
43. 반도체 기판상에 형성된 반도체 직접회로 장치, 상기 반도체 집적회로 장치의 출력단자에 결합되는 용량성 부하소자, 상기 반도체 집적회로 장치의 출력단자에 결합되고, 상기 용량성 부하소자에 역기 전력이 발생될 때 그 에너지를 해방하기 위한 수단을 갖는 구동 시스템으로서, 상기 반도체 집적회로 장치는 제1전원전압이 공급될 제1외부단자, 상기 제1전원전압보다 낮은 제2전원전압이 공급될 제2외부단자, 입력신호가 공급될 입력단자, 상기 제1외 단자와 상기 출력단자와의 사이에 결합된 소오스드레인 경로와 게이트 단자를 갖는 파워 MOSFET, 상기 제1외부단자에 갖고, 상기 입력단자에 공급된 입력신호에 응답해서 상기 파워 MOSFET의 게이트 구동신호를 공급하는 제어회로, 상기 제2노드와 결합된 제1노드와 제2노드를 갖고, 상기 제2노드를 상기 제2외부단자 사이에 결합되고, 상기 제1외부단자 및 제2의 부단자에 상기 제1전원전압 및 상기 제2전원전압이 각각 공급될 때 상기 제2외부단자와 상기 제2노드를 전기적으로 결합시키고, 상기 제1외부단자 및제2외부단자에 상기 제2전원전압 및 상기 제1전원전압이 각각 공급될 때 상기 제2외부단자와 상기 제2노드를전기적으로 결합시키지 않는 결합수단, 상기 파워 MOSFET의 동작상태가 도통상태에서 비도통 상태로 변화한 것에 응답해서 역기전력이상기 용량성 부하소자에 의해서 발생될 때, 상기 출력단자상의 전압을 상기 파워 MOSFET의 상기 게이트 단자로 귀한하는 귀한수단을 포함하는 구동 시스템.
44. 제43항에 있어서, 상기 반도체 집적회로 장치는 또, 상기 제1외부 단자와 상기 제1노드 사이에 결합된 승압회로를 포함하고, 상기 제어회로는 상기 제어회로는 상기 입력신호에 응답해서 상기 파워 MOSFET의 게이트에 상기 구동신호로서 상기 승압회로에 의해 승압된 승압전압을 공급하는 구동 시스템.
45. 제44항에 있어서, 상기 파워 MOSFET는 N채널형이고, 상기 제2전원전압은 접지전위이고, 상기 용량성 부하소자가 역기전압을 발생할 때, 상기 출력단자 상의 전압은 상기 접지전위 이하로 되는 구동 시스템.
46. 제44항에 있어서, 상기 결합수단은 다이오드인 구동 시스템.
47. 제43항에 있어서, 상기 용량성 부하소자는 자동차에 탑재된 모터 또는 솔레노이드인 구동 시스템.
48. 제43항에 있어서, 상기 용량성 부하소자는 자동차의 전자연료 분사장치를 위한 솔레노이드인 구동 시스템.

Images