JPH01255263A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関し、例えばソース
フォロワ形態の出力ＭＯＳ　Ｆ　ＥＴを用いて誘導性負
荷を駆動する出力回路に利用して有効な技術に関するも
のである。

（従来の技術〕 誘導性負荷を駆動するパワー出力回路の例として、例え
ば雑誌「電子技術Ｊ１９８７年１１月号、頁２２〜頁２
５がある。このパワーＭＯ３ＦＥＴは、ソースを接地し
、ドレインに誘導性負荷であるモータ等を接続するもの
である。

〔発明が解決しようとする課題〕

電子燃料噴射用のソレノイド等のように自動車搭載用の
パワー出力回路は、パワー出力素子を電源電圧側とし、
負荷を回路の接地電位側にするハイサイド駆動回路（ソ
ースフォロワ回路）とすることが望ましい。なぜなら、
負荷を電源電圧側に接続すると、衝突事故等により負荷
が接地されると、そこに過電流が流れて火災を引き起こ
す虞れがあるからである。

ところが、第９図に示すようなソースフォロワ出力回路
においては、駆動ＭＯ３ＦＥＴＱ２をオン状態にして、
出力ＭＯ３ＦＥＴＱＩのゲートを回路の接地電位のよう
なロウレベルにすると出力ＭＯＳ　Ｆ　ＥＴＱ　１をオ
ン状態からオフ状態にすることができる。しかし、負荷
りに逆起電圧が発生するため、第１Ｏ図に示すように、
出力ＭＯ３ＦＥＴＱＩのソース電位が負電位になり、そ
れが出力ＭＯ３ＦＥＴＱＩの実質的なしきい値電圧ｖｔ
ｈに達すると、出力ＭＯ３ＦＥＴＱＩが再びオン状態に
なり出力端子ＯＵＴの電位をクランプさせる。

上記しきい値電圧ｖｔｈは、絶対値的に比較的小さな電
圧であるため、上記負荷りに蓄えられたエネルギーを放
出させるのに時間がかかり、実質的な出力ＭＯＳ　Ｆ　
ＥＴのオフ状態への切り換えを遅くする。このことは、
上記負荷りをパルス幅変調信号により駆動する場合、上
記逆起電圧期間、言い換えるならば、上記出力ＭＯＳ　
Ｆ　ＥＴの実質的なオフ状態への切り換え時間が長くな
ると、その分パルス幅変調信号のパルス幅デユーティが
制約を受けて制御範囲が狭くなる。

上記のような出力回路の他、第１１図に示すようなＰＮ
Ｐ型トランジスタＴＩによる入力回路にあっては、入力
端子ＩＮに供給される入力信号が負極性の電圧になろう
とすると、ＰＮＰ　）ランジスタの構造上存在するダイ
オードＤ３がオン状態となり、入力信号をクランプする
とともに、その電流により内部回路が誤動作してしまう
。例えば、テレビジョン受像回路において、フライバッ
クトランス等により形成される信号は負極性の電圧にな
るため、上記のような入力回路を用いると誤動作を生じ
る。

すなわち、従来の半導体集積回路装置では、回路の動作
電圧及び接地電位が回路外部もしくは内部の低インピー
ダンス電源により一義的に決められていることから、入
力又は出力端子からみた場合、その電圧が動作電圧以上
及び回路の接地電位以下になったとき、動作保証がなさ
なていないという問題を有するものである。

この発明の目的は、入出力端子からみた信号のダイナミ
ックレンジを拡大できる半導体集積回路装置を提供する
ことにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、半導体集積回路に対して一方向性素子を介し
て外部から動作電圧及び／又は回路の接地電位を供給す
るとともに、内部の接地電位から入出力端子に向かう一
方向性素子及び／又は入出力端子から内部の動作電圧に
向かう一方向性素子を設ける。

〔作　用〕

上記した手段によれば、一方向性素子のスイッチング動
作により入力及び／又は出力端子の信号は、内部の動作
電圧及び／又は接地電位の制約を受けるとなく拡大でき
る。

〔実施例〕

第１図には、この発明に係るパワー出力回路をモータや
ソレノイド等のような誘導性負荷りを駆動するハイサイ
ド駆動回路（ソースフォロワ回路）に用いた場合の一実
施例の回路図が示されている。

この実施例のパワー出力回路は、同図に破線で示したよ
うに１つの集積回路ＩＣとして形成され、特に制限され
ないが、パワーＭＯ３ＦＥＴＱＩは、後述するようにそ
のドレイン領域として基板が用いられ、基板の裏面側に
ドレイン電極が設けられる構造とされる。

パワーＭＯ３ＦＥＴＱＩのドレインは、電源電圧Ｖｃｃ
に結合される。上記ＭＯ３ＦＥＴＱＩのソースは、外部
端子ＯＵＴに結合され、そこに上記モータやソレノイド
等のようなりＭ　導性の負荷りが設けられる。それ故、
パワー出力ＭＯ３ＦＥＴＱ１は、ソースフォロワ出力Ｍ
ＯＳ　Ｆ　ＥＴとして動作する。

上記パワーＭＯ３ＦＥＴＱＩのゲートには駆動ＭＯＳＦ
ＥＴＱ２と負荷抵抗ＲＬからなる駆動回路が設けられる
。駆動回路の動作電圧は、昇圧回路ＢＳＴにより上記電
源電圧Ｖｃｃを昇圧した電圧Ｖｃｃ＋Ｖが用いられる。

上記駆動ＭＯＳ　Ｆ　ＢＴＱ２のゲートには、特に制限
されないが、インバータ回路Ｎ１を通して制御信号ｉｎ
が供給される。

特に制限されないが、インバータ回路Ｎ１は、その動作
電圧が上記電源電圧Ｖｃｃに比べて比較的低い５■系の
電圧とされる。これに応じて、上記制御信号ｉｎはハイ
レベルを５■として、ロウＬ／ベルの回路の接地電位の
ような比較的低い論理レベルとされる。したがって、上
記インバータ回路Ｎ１とＭＯ３ＦＥＴＱ２と抵抗Ｒから
なる駆動回路は一種のレベル変換動作を行うものである
。

この実施例では、上記出力ＭＯ３ＦＥＴＱＩのオフ状態
への実質的なスイッチング速度を速くするために次の構
成にされる。すなわち、上記駆動ＭＯ３ＦＥＴＱ２のソ
ースのような内部回路の接地電位ＧＮＤ’　は、ダイオ
ードＤＩを通して与えられる。すなわち、外部の接地電
位ＧＮＤに対してＩＣ内部回路の接地電位ＧＮＤ’　は
、上記ダイオードＤ１の順方向電圧骨だけレベルシフト
された高い電圧になる。この接地電位ＧＮＤ’　は、上
記インバータ回路Ｎ１や昇圧回路ＢＳＴの接地電位とし
ても用いられる。そして、出力端子ＯＵＴにおける負極
性側のダイナミックレンジを拡大するために、言い換え
るならば、出力ＭＯ５ＦＥＴＱ１が負荷りの逆起電圧に
よって再びオン状態にならないようにするため、回路の
接地電位ＧＮＤ゛から上記出力端子ＯＵＴに向かうダイ
オードＤ２が設けられる。

例えば、制御信号ｉｎがハイレベルのときインバータ回
路Ｎｌの出力信号が回路の接地電位のようなロウレベル
になる。この出力信号のロウレベルに応じて駆動ＭＯＳ
　Ｆ　ＢＴＱ　２がオフ状態にされ、パワーＭＯ３ＦＥ
ＴＱＩのゲートには、抵抗Ｒを通して昇圧された動作電
圧Ｖｃｃ＋Ｖが供給される。上記昇圧回路ＢＳＴにより
形成される昇圧電圧＋■をＭＯ３ＦＥＴＱＩの実質的な
しいき値電圧以上に設定される。したがって、第２図の
波形図に示すように、ＭＯ３ＦＥＴＱＩがオン状態のと
き、そのソースからは電源電圧Ｖｃｃがそのまま出力さ
れるので電圧損失の無い高い出力電圧を得ることができ
る。このような定常的な動作状態では、ダイオードＤ２
は逆バイアスされるためオフ状態になっており、上記出
力信号を得ることができる。

制御信号ｉｎがハイレベルからロウレベルに切り変わる
と、インバータ回路Ｎ１の出力信号がハイレベルになっ
て駆動ＭＯ３ＦＥＴＱ２をオン状態にする。これにより
、パワーＭＯ３ＦＥＴＱＩのゲートとソースが短絡され
るから、パワーＭＯ３ＦＥＴＱＩがオン状態からオフ状
態に切り換えられる。このとき、負荷りには、逆起電圧
が発生しパワーＭＯ３ＦＥＴＱＩのソースが結合された
出力端子ＯＵＴを負電位に低下させる。この逆起電圧に
応じてダイオードＤ２がオン状態になり、ＩＣ内部の接
地電位ＧＮＤ”　も低下させる。それ故、上記逆起電圧
が発生してもＭＯＳ　Ｆ　ＥＴＱ　２は、上記インバー
タ回路Ｎｌの出力信号のハイレベルによりオン状態を維
持するから、出力ＭＯ３ＦＥＴＱＩはオフ状態のままに
される。すなわち、出力端子ＯＵＴの電圧は、内部回路
でクランプされることがなく、内部回路の動作の保証も
行われるものとなる。

この実施例では、上記負荷りに対してダイオードＤ３と
ツェナーダイオードＺＤからなる電圧クランプ回路が設
けられている。このため、第２図の波形図に示すように
、上記出力ＭＯ３ＦＥＴＱ１がオフ状態に切り換えられ
るときの出力端子ＯＵＴの電位は、−（ＶＤ３＋ＶＺＤ
）な負極性の大きな電圧になる。ここで、ＶＤ３は、ダ
イオードＤ３の順方向電圧であり、ＶＺＤはツェナーダ
イオードＺＤのツェナー電圧である。上記クランプ電圧
を絶対値的に高く設定することにより、誘導性の負荷り
に蓄えられてエネルギーを短時間で放出させることがで
きる。これにより、出力ＭＯ３Ｆ　ＥＴＱ　１をパルス
幅変調信号で制御するときの制御範囲を拡大できるもの
である。

第３図は、この発明をＰＮＰ　ｌ−ランジスタを用いた
入力回路に適用した場合の一実施例の回路図が示されて
いる。

この実施例でも、ＩＣ内部回路には、ダイオードＤ１を
介して接地電位が与えられる。そして、入力端子ＴＮに
おける負極性側のダイナミックレンジを拡大させるため
に、前記のような内部接地電位ＧＮＤ’から入力端子Ｉ
Ｎに向かうダイオードＤ３が付加される。この構成にお
いては、入力端子ＩＮに供給される信号が、負極性にな
るとダイオードＤ３がオン状態になって内部接地電位Ｇ
ＮＤ’　を入力端子ＩＮの信号に従って低下させる。

これにより、入力端子ＩＮの信号が内部回路のダイオー
ド等により電圧クランプされることがなく、入力ダイナ
ミックレンジを接地電位以下に拡大することができる。

この場合、内部回路は、上記入力信号に応じて接地電位
ＧＮＤ’　　も低下するから、内部回路の動作保証が行
われる。

第４図には、この発明を一般概念的に示したブロック図
である。

この実施例では、半導体集積回路に構成される増幅回路
ＡＭＰを例にして、その入力及び出力のダイナミックレ
ンジを接地電位以下の負極性側及び電源電圧ＶＣＣ以上
の正極性側に拡大させる一般的手法が示されている。

すなわち、回路の接地電位ＧＮＤ’及び動作電圧ＶＣＣ
’　は、それぞれダイオードＤＩとＤ４を通して供給さ
れる。それ故、接地電位ＧＮＤ’　は前記のように外部
の接地電位ＧＮＤに対してダイオードＤ１の順方向電圧
分だけレベルが高くされる。

動作電圧Ｖｃｃ’　は、ダイオードＤ４の順方向電圧分
だけ外部の電源電圧Ｖｃｃに対して低くされる。

そして、接地電位ＧＮＤ以下の負極性のダイナミックレ
ンジを拡大させるために、入力端子ＩＮ及び出力端子Ｏ
ＵＴと接地電位ＧＮＤ’　との間には、前記のように接
地電位ＧＮＤ’　側から入力端子ＩＮ及び出力端子０ｔ
ＪＴにそれぞれ向かうダイオードＤ３及びＤ２が設けら
れる。

一方、電源電圧ＶＣ（、以上の正極性側のダイナミック
レンジを拡大させるために、入力端子ＩＮ及び出力端子
ＯＵＴと動作電圧ＶＣＣ’　との間には、入力端子ＩＮ
及び出力端子から動作電圧Ｖｃｃ’　にそれぞれ向かう
ダイオードＤ６及びＤ５が設けられる。

この構成では、入力端子ＩＮ又は出力端子ＯＵＴの電位
が前記のような負極性になると、ダイオードＤ３又はＤ
２により接地電位ＧＮＤ’　もそれに追従して低下する
。逆に、入力端子ＩＮ又は出力端子ＯＵＴの電位が電源
電圧Ｖｃｃ以上に高くなると、ダイオードＤ６又はＤ５
により動作電圧■ｃｃ’　もそれに追従して高くなる。

このように、この実施例の増幅回路へＭＰは、入力端子
ＩＮ又は出力端子ＯＵＴのいずれかが、上記与えられる
接地電位ＧＮＤや電圧電圧ＶＣＣの範囲を越えて絶対値
的に大きくなると、それに追従して内部の接地電位及び
動作電圧も変化するから、信号のダイナミックレンジを
拡大しつつ、内部回路の動作保証が可能になる。

第５図には、他の一実施例の要部回路図が示されている
や 同図においては、前記のようなダイオードＤＩに代えて
トランジスタＴ２のベース、エミッタを介して半導体集
積回路ＩＣの内部接地電位ＧＮＤ″が供給される。また
、入力端子ＩＮと接地電位Ｇ　Ｎ　Ｄ　’　との間に設
けられるダイオードＤ３に代えてトランジスタＴ３のベ
ース、エミッタが利用される。この構成では、トランジ
スタＴ２にコレクタ電流Ｔ　Ｓ　２とトランジスタＴ３
のコレクタ電流ＩＳＩをセンス電流として用いることに
より、一番低い電位になっている端子を検出することが
できる。例えば、トランジスタＴ２のコレクタ電流ＩＳ
２が流れている時には、接地電位ＧＮＤを供給する端子
が最低電位であり、トランジスタＴ３のコレクタ電流■
Ｓｌが流れている時には、接地電位ＧＮＤ’　は、入力
端子ＩＮが最低電位になっていることを示す。各端子に
トランジスタＴ３のようなトランジスタを設ければ、複
数の端子のうち最も低い電位にされる端子を検出するこ
とができる。このような構成を採ることにより、それを
帰還等にも利用することができる。

第６図には、この発明の更に他の一実施例のブロック図
が示されている。

この実施例では、半導体集積回路ＩＣに構成される回路
が複数ブロックＣＢＩ、ＣＢ２及びＣＢ３に分割される
。そして、各回路ブロックＣＢＩないしＣＢ３に対して
ダイオードＤ１”、ＤＩ’及びＤＩを介して外部端子か
らそれぞれ接地電位ＧＮＤが与えられる。回路ブロック
ＣＢＩに入力信号を供給する入力端子ＩＮとそれに対応
した接地電位との間に前記のようなダイオードＤ３が設
けられる。回路ブロックＣＢ３に出力信号を送出する出
力端子ＯＵＴとそれに対応した接地電位との間に前記の
ようなダイオードＤ２が設けられる。

この構成では、入力端子ＩＮが負極性の電位にされた場
合、それに対応した回路ブロックＣＢＩの接地電位がそ
れに追従し、他の回路ブロックＣＢ２やＣＢ３は上記ダ
イオードＤｉ’　、ＤＩを介した接地電位にすることが
できる。逆に、出力端子ＯＵＴが負極性の電位にされた
場合、それに対応した回路ブロックＣＢ３の接地電位が
それに追従し、他の回路ブロックＣＢＩやＣＢ２は上記
ダイオードＤ１″、ＤＩ“を介した接地電位にすること
ができる。このような構成を採ることによって、入力電
圧や出力電圧の影響を受けたくない回路ブロックを持つ
半導体集積回路を得ることができるものである。

第７図には、前記第１図の実施例回路のＭＯ３ＦＥＴＱ
１及びダイオードＤＩ、Ｄ２の一実施例の構造断面図が
示されている。

パワーＭＯ５ＦＥＴＱＩは、そのドレイン令σ域がＮ型
基板とされる。それ故、ドレイン電極りは基板の裏面側
に設けられる。上記ドレイン電極りには電源電圧ＶＣＣ
が与えられる。パワーＭＯ５ＦＥＴＱ１を構成するＰ型
のチャンネル領域は、基板の表面にリング状に形成され
る。このＰ型のチャンネル領域の表面に同様にリング状
のＮ型のソース領域が形成される。上記ソース領域とド
レイン領域としての基板との間に挾まれたチャンネル領
域の表面には、ゲート絶縁膜を介してゲート電極Ｇが形
成される。上記ソース領域とチャンネル領域とは共通接
続されてソース電極Ｓとされる。

これにより、ＭＯ３ＦＥＴＱＩの駆動電流は、基板の縦
方向に流れるものとなる。

このようなパワーＭＯ３ＦＥＴＱＩと、上記各回路素子
は同じ基板上に形成される。それ故、上記Ｎ型基板にＰ
型の分離領域（１５０）が形成され、このＰ型置＃ｉ領
域ＩＳＯを介して上記各回路素子が形成される。例えば
、ダイオードＤ１は、トランジスタをダイオード接続し
たものが用いられる。すなわち、上記Ｐ型骨ＨＨ域ＩＳ
Ｏ内にＮ型のコレクタ領域が形成され、このコレクタ領
域内にＰ型のベース領域を、そのベース領域内にＮ型の
エミッタ領域を形成してＮＰＮ型のトランジスタを構成
する。そして、上記ベースとしてのＰ型頭域とコレクタ
としてのＮ型領域とを接続してダイオード接続する。そ
して、そのカソードして作用するＮ型のエミッタ領域に
は外部端子を介して回路の接地電位ＧＮＤが供給される
。アノードとして共通接続されたベース、コレクタ領域
は、を記Ｐ型分離領域ＩＳＯへのバイアス電圧、回路の
接地電位点ＧＮＤ’　に接続される。また、上記アノー
ドとして共通接続されたベース、コレクタ領域は、ダイ
オードＤ２のアノード側に接続される。ダイオードＤ２
も上記同様な構造のトランジスタが用いられ、そのベー
スとコレクタが共通接続されてダイオード構成とされる
。そして、そのベース、コレクタは、上記ダイオードＤ
Ｉのアノード電極としてのベース、コレクタに接続され
る。

このダイオードＤ２を構成するトランジスタのエミッタ
は、カソード電極としてＭＯ３ＦＥＴＱＩのソースＳに
接続される。

このような半導体構造においては、ト記分離領域ＩＳＯ
と基板との間で大きな寄生ダイオードが存在する。それ
故、電源電圧Ｖｃｃと回路の接地電位点ＧＮＤとを逆接
続しても、言い換えるならば、端子Ｖｃｃに接地電位を
与え、端子ＧＮＤに↓１２■のような電圧を与えるもの
としても、ダイオードＤｉが挿入されているから、素子
を破壊させるような過大電流が流れることはない。した
がって、この実施例の半導体集積回路装置は、自動車搭
載用のパワースイッチ回路に適したものとなる。なぜな
ら、自動車にあっては、バッテリーの放電によりエンジ
ンスタートが不能になったとき、他の自動車のバッテリ
ーと接続してエンジンスタートを行うことがしはしば生
じる。この場合、バッテリー間をケーブルによって逆接
続してしまう可能性が極めて高いからである。このよう
な逆接続が行われても、上記の半導体集積回路装置では
素子が破壊してしまうことがない。

第８図には、他の一実施例の構造断面図が示されている
。この実施例では、半導体集積回路に第６図の実施例と
同様に複数のブロックが設けられる。すなわち、半導体
基板上には、２つの分離領域ｒｓＯ１とｌＳＯ２が設け
られる。例えば、分離領域１ｓｏｉには、第６図の回路
ブロックＣＢ１のように入力端子ＩＮが設けられる場合
、前記同様にトランジスタ構造を利用してダイオードＤ
３とＤｉ”を構成し、接地電位の供給及び接地電位と入
力端子ＩＮとの接続を行う。他方の分離領域ｌＳＯ２に
は、第６図の回路ブロックＣＢ３のような出力端子ＯＵ
Ｔが設けられる場合、同様な構造のダイオードＤ１及び
Ｄ２を構成し、接地電位の供給及び接地電位と出力端子
ＯＵＴとの接続を行う。

上記分離領域ｌ５ＯＩとｌＳＯ２には、それぞれダイオ
ードＤＩ及びＤｌ”を介して接地電位が与えられる。こ
の構成では、分離領域１３０１及びｌＳＯ２の電位は、
それぞれ端子ＩＮ及びＯＵＴの最低電位に追従して変化
し、回路の最低電位に維持できる。したがって、上記分
離領域１３０１　　（ｌＳＯ２）をベースとする縦方向
の寄生トランジスタ（Ｔ４）が動作することを抑えるこ
とができる。また、基板には電ａ電圧Ｖｃｃが与えられ
るから、上記２つの分離領域ｒｓＯ１と１３０２をエミ
ッタとコレクタとし、その間の基板をペースとするよう
な横方向の寄生トランジスタの発生も抑えることができ
る。

なお、第４図の実施例のように、動作電圧もダイオード
を通して供給する方式では、基板にも上記ダイオードを
介した電圧が供給される。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）半導体集積回路に対して一方向性素子を介して外
部から動作電圧及び／又は回路の接地電位を供給すると
ともに、内部の接地電位から入出力端子に向かう一方向
性素子及び／又は入出力端子から内部の動作電圧に向か
う一方向性素子を設けることにより、一方向性素子のス
イッチング動作により入力及び／又は出力端子の信号は
、内部の動作電圧及び／又は接地電位の制約を受けると
なく拡大できるという効果が得られる。

（２）ハイサイド駆動回路を構成する半導体集積回路に
対して、ダイオードを介して接地電位を供給するととも
に、接地電位とソースフォロワ出力端子との間にダイオ
ードを挿入する構成を採ることにより、出力ＭＯＳ　Ｆ
　ＥＴを実質的にオフ状態にさせる時間を短くできる。

これにより、誘導性負荷をパルス幅変調信号により駆動
することが可能になるという効果かえられる。

（３）上記ｆｉｌ又は（２）のように、接地電位をダイ
オードを介して供給する構成を採ることによって、電源
を逆接続した場合の破壊強度の向上を図ることができる
という効果が得られる。

（４）半導体集積回路に構成される回路を複数ブロック
に分割し、それぞれにダイオードを介して接地電位又は
動作電圧を供給し、それと信号の授受を行う外部端子と
の間にダイオードを設ける構成を採ることにより、外部
端子の電圧に対応して各ブロック単位で接地電位以下の
最低電位及び動作電圧以上の最高電位を決めることがで
きる。この構成においては、入力電圧や出力電圧の影響
を受けたくない回路ブロックを持つ半導体集積回路を得
ることができるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種に変更が
可能である。例えば、第４図の実施例において、端子Ｉ
Ｎ又はＯＵＴの電圧に応じて、付加するダイオードＤ１
〜Ｄ６の組み合わせを種々選ぶことができるものである
。また、パワーＭＯ３ＦＥＴは、１つの半導体基板上に
複数個設ける構成としてもよい。この場合、基板をドレ
インとするパワーＭＯ３ＦＥＴにおいては、必然的にド
レインを共通化したハイサイド駆動回路（ソースフォロ
ワ回路）として用いられるものである。上記パワーＭＯ
３ＦＥＴは、第１図のようなモータやソレノイドといっ
たようなインダクタンス負荷を駆動するものの他、自動
車ヘッドランプ等のランプ類を駆動する駆動回路等従来
の機械的なスイッチ素子に置き換えられる電子式のパワ
ースイッチ回路に適したものとなる。

また、ロウサイド駆動回路を構成する場合には、出力Ｍ
Ｏ３ＦＥＴ及び駆動ＭＯＳ　Ｆ　ＥＴとしてＰチャンネ
ルＭＯＳ　Ｆ　ＥＴを用いるものとすればよい。この構
成では、ＰチャンネルＭＯ３ＦＥＴのドレインには、回
路の接地電位が与えられるから、負荷を電源電圧Ｖｃｃ
側とするロウサイド駆動回路が構成できる。

この発明は、半導体集積回路装置に広く利用できるもの
である。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、半導体集積回路に対して一方向性素子を介
して外部から動作電圧及び／又は回路の接地電位を供給
するとともに、内部の接地電位から入出力端子に向かう
一方向性素子及び／又は入出力端子から内部の動作電圧
に向かう一方向性素子を設けることにより、一方向性素
子のスイッチング動作により入力及び／又は出力端子の
信号は、内部の動作電圧及び／又は接地電位の制約を受
けるとなく拡大できる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図、第２図は
、その動作を説明するための波形図、第３図は、この発
明の他の一実施例を示す回路図、 第４図は、この発明を一般概念的に示した一実施例のブ
ロック図、 第５図は、この発明の他の一実施例を示す要部回路図、 第６図は、この発明の更に他の一実施例を示すブロック
図、 第７図は、上記第１図の回路の一実施例を示す構造断面
図、 第８図は、上記第６図のに対応した一実施例を示す断面
図、 第９図は、ソースフォロワ出力回路の一例を示す回路図
、 第１０図は、その動作の一例を説明するための波形図、 第１１図は、入力回路の一例を説明するための回路図で
ある。 ＩＣ・・半導体集積回路、Ｌ・・負荷（誘導性）、ＢＳ
Ｔ・・昇圧回路、Ｎ１・・インバータ回路、ＡＭＰ・・
増幅回路、ＣＢＩ〜ＣＢ３・・回路ブロック、Ｔｏ・・
定電流源

Claims (1)

1. 【特許請求の範囲】 １、外部端子から供給される接地電位及び／又は動作電
   圧を内部回路の接地電位又は動作電圧に伝えるよう設け
   られた一方向性素子と、上記回路の接地電位から入力及
   び／又は出力端子へ向かう電流を流すよう設けられた一
   方向性及び／又は上記入力及び／又は出力端子から上記
   回路の動作電圧に向かう電流を流すように設けられた一
   方向性素子とを具備することを特徴とする半導体集積回
   路装置。 ２、上記一方向性素子は、ダイオード形態のトランジス
   タからなるものであることを特徴とする特許請求の範囲
   第１項記載の半導体集積回路装置。 ３、上記回路の接地電位は、素子を分離する分離領域に
   も供給されるものであることを特徴とする特許請求の範
   囲第１又は第２項記載の半導体集積回路装置。