JPH03166816A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関し、例えば、ソー
スフォロワ形態のパワー出力ＭＯＳＦＥＴ（絶縁ゲート
型電界効果トランジスタ）を内蔵した半導体集積回路装
置に利用して有効な技術に関するものである。

〔従来の技術〕

パワーＭＯ　Ｓ　Ｆ　ＥＴを用いたパワースイソチ回路
の例として、例えば雑誌ｒ電子技術Ｊ１９８７年１１月
号、頁２２〜頁２５がある。このパワーＭＯＳＦＥＴは
、ソースを接地し、ドレインに誘導性負荷であるモータ
等を接続するものである。

また、パルス幅変調信号によってスイッチ制御を行うよ
うにするため、ランプ電圧発生回路、パルス幅変調用コ
ンバレータ、ランチ回路及びバッファ駆動回路を備えて
いる。

〔発明が解決しようとする課題〕

電子燃料噴射用のソレノイド等のように自動車搭載用の
パワー出力回路は、ハワー出力素子を電源電圧側に接続
し、負荷を回路の接地電位側に設けるというハイサイド
駆動回路（ソースフォロワ回路）とすることが望ましい
。なぜなら、負荷を電源電圧側に接続すると、衝突事故
等により負荷が接地されると、そこに過電流が流れて火
災を引き起こす虞れがあるからである。

第５図に示すように、パワースイッチＭＯＳＦＥＴをソ
ースフォロワ出力回路として用いるとき、電源電圧ＶＤ
Ｄに対して出力レベルがパワースイッチＭＯＳＦＥＴの
しきい値電圧だけ低下してしまうのを防ぐために、駆動
回路の動作電圧として昇圧電圧を必要とする。この場合
、次のような問題の生じることが本願発明者の研究によ
って明らかにされた。

例えば、接地線が断線したときには、昇圧回路の動作電
圧ＶＤＤが、昇圧回路を構或するダイオードＤＩ．Ｄ２
及びＤ３を通してレベルシフトされてパワースイソチＭ
ＯＳＦＥＴＱＩのゲートにＶＤＤ−３ＶＦ　（ダイオー
ドＤ１〜Ｄ３の合威順方向電圧）のような比較的低い電
圧が定常的に供給される。このため、パワースイッチＭ
ＯＳＦＥＴＱＩは、完全なオン状態でなく、比較的大き
なオン抵抗値（小さなコンダクタンス）を持ってオン状
態となり負荷ＲＬに定常的に電流を流し続ける。これに
より、上記パワースイッチＭＯＳＦＥＴが発熱し、又は
発熱によりＩＣ自体が破壊してしまうという問題が生じ
る。

また、上記自動車にあっては、バッテリーの放電により
エンジンスタートが不能になったとき、他の自動車のバ
ッテリーと接続してエンジンスタートを行うことがしば
しば生じる。この場合、バッテリー間をケーブルによっ
て誤って極性を逆接続してしまう危険性が極めて高い。

このように極性が逆接続されると、搭載される半導体集
積回路装置においては、最低電位点にされるべきＰ型の
分離領域が逆に最高電位になり、それと接合するＮ型領
域との間が順バイアスされて素子破壊の生じる虞れがあ
る。

この発明の目的は、接地線の断線による素子破壊を防止
した半導体集積回路装置を提供することにある。

この発明の他の目的は、電源極性の逆接続による素子破
壊を防止した半導体集積回路装置を提供することにある
。

この発明の更に他の目的は、自動車搭載に適した半導体
集積回路装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、接地線に流れる電流の有無を検出する接地線
断線検出回路の断線検出出力信号に従いパワー出力素子
を強制的にオフ状態にさせる。また、上記接地線断線検
出回路として電流ミラー回路を用い、そのコレクタ出力
を回路の最低電位点として利用する。

〔作　用〕

上記した手段によれば、ＩＣの接地線の断線又は接触不
良が生しると、パワー出力素子が強制的にオフ状態にさ
れるから、発熱やそれによる素子破壊が防止できる。ま
た、回路の最低電位点が電流ミラー形態のトランジスタ
により与えられるから、電源電圧の極性を逆接続したと
き寄生ダイオードに直流電流を流さなくすることができ
る。

〔実施例〕

第１図には、この発明が適用されたパワースイッチ回路
の基本的な一実施例のブロック図が示されている。同図
のパワースイッチ回路は、同図に一点鎖線で示したよう
に１つの集積回路ＩＣとして形成され、特に制限されな
いが、パワースイッチＭＯ　Ｓ　Ｆ　ＥＴＱ　１は、後
述するようにそのドレイン領域として基板が用いられ、
基板の裏面側にドレイン電極が設けられる縦構造とされ
る。

パワースイッチＭＯＳＦＥＴＱＩのドレインは、電源電
圧ＶＤＤに接続され、ソースは出力端子ＯＵＴに接続さ
れる。出力端子ＯＵＴと外部回路の接地電位点との間に
は、負荷ＲＬが設けられる。

すなわち、この実施例のパワースイッチＭＯＳＦＥＴＱ
１は、ソースフオロワ回路として動作させられる。

上記パワースイッチＭＯＳＦＥＴＱＩのゲートには、昇
圧回路ＢＳＴにより形成された昇圧電圧を動作電圧とす
るゲートディスチャージ回路が設けられる。このゲート
ディスチャージ回路は、入力端子ＩＮから供給された入
力信号を受けるインバータ回路Ｎ１の出力信号により制
御され、上記パワースイッチＭＯＳＦＥＴＱＩのゲート
電圧を、昇圧電圧のようなハイレベルか、ＩＣ内部の接
地電位のようなロウレベルにする駆動回路としての動作
を行う。

特に制限されないが、インバーク回路Ｎ１は、その動作
電圧が上記電源電圧ＶＤＤに比べて比較的低い５Ｖ系の
電圧とされる。これに応じて、ゲートディスチャージ回
路に供給される制御信号は、ハイレベルを５Ｖとして、
ロウレベルを回路の接地電位のような比較的低いレベル
とされる。したがって、上記インバータ回路Ｎ１とゲー
トディスチャージ回路からなる駆動回路は、一種のレベ
ル変換動作を行うものである。

この実施例では、集積回路ＩＣの接地端子ＧＮＤと外部
回路の接地線との間の断線又は接触不良によって、パワ
ースイッチＭＯＳＦＥＴＱＩが発熱し、その発熱により
素子破壊してしまうのを防止するために、次の回路が設
けられる。

ＧＮＤ　（接地線〉断線検出回路は、集積回路ＩＣの接
地端子ＧＮＤを外部の回路の接地電位点に接続する配線
が断線又は接触不良を生じたとき、あるいは集積回路の
内部のワイヤーが切断又は接触不良を起こしたとき、そ
れを検出する回路である。具体的回路は後に詳細に説明
するが、上記内部回路から端子ＧＮＤを通して外部回路
の接地線に電流が流れるか否かの検出を動作を行う。こ
のＧＮＤ断線検出回路により形成された出力信号は、上
記パワースイッチＭＯＳＦＥＴＱＩのゲートとソースと
の間に設けられたスイッチＳＷ２のスイッチ制御を行う
。また、−ヒ記昇圧回路に電源電圧ＶＤＤを供給するス
イッチＳＷＩのスイッチ制御を行う。すなわち、上記Ｇ
ＮＤ断線検出回路により、ＧＮＤ断線検出が行われない
とき、言い換えるならば、内部回路と外部の接地電位点
との間に正常に接続された状態ならば、スイッチＳＷＩ
がオン状態になり、昇圧回路には動作電圧ＶＤＤが供給
される。また、スイッチＳＷ２はオフ状態にされる。こ
れにより、入力端子ＩＮから供給される入力信号に応じ
てゲートディスチャージ回路の出力電圧が昇圧電圧にさ
れるなら、パワースイッチＭＯＳＦＥＴＱＩが完全にオ
ン状態にされ、そのソースが結合される出力端子ＯＵＴ
から電源電圧ＶＤＤのようなハイレベルの出力電圧を形
成して負荷ＲＬに供給する。また、入力端子ＩＮから供
給される入力信号に応じてゲートディスチャージ回路の
出力電圧が接地電位のようなロウレベルなら、パワース
イソチＭＯＳＦＥＴＱＩが完全にオフ状態にされ、負荷
ＲＬには電流が流れなくされる。

上記ＧＮＤｌｆｒ線検出回路により、ＧＮＤ断線検出が
行われたとき、言い換えるならば、内部回路と外部の接
地電位点との間が上記のように実質的に断線状態ならば
、スイッチＳＷＩがオフ状態になり昇圧回路に対する電
源供給が遮断される。また、スイッチＳＷ２はオン状態
にされる。これにより、パワースイソチＭＯＳＦＥＴＱ
Ｉのゲートとソースとが短絡され、ゲート電圧の如何に
かかわらずに強制的にオフ状態にされる。それ故、パワ
ースインチＭＯＳＦＥＴＱＩ及び負荷ＲＬには電流が流
れなくなり、発熱やそれによる素子破壊が防止できる。

第２図には、この発明が適用されたバヮースイッチ回路
の具体的一実施例の回路図が示されている。同図におい
て、ＭＯ−ＳＦＥＴはＮチャンネルＭＯＳＦＥＴである
。

昇圧回路ＢＳＴは、クロックパルスＣＬＫのような周期
的なパルス信号を受けるインバータ回路Ｎ２と、その出
力信号を受けて反転信号を形成するインバータ回路Ｎ３
と、上記インバータ回路Ｎ２の出力とインバータ回路Ｎ
３の出力との間に設けられたダイオードＤ１とキャパシ
タＣｌの直列回路と、上記キャパシタＣ１により形成さ
れたブートストラップ電圧がダイオードＤ２を介して一
方の電極に伝えられ、他方の電極が上記インバータ回路
Ｎ３の出力端子に結合されたキャパシタＣ２と、上記キ
ャパシタＣ２により形成されたブートストラップ電圧を
出力させるダイオードＤ３から構威される。

ゲートディスチャージ回路は、ＭＯＳＦＥＴＱ２から構
威される。すなわち、インバータ回路Ｎ１の出力信号は
スイッチＭＯＳＦＥＴＱ２のゲートに供給される。イン
バータ回路Ｎ１の出力信号がハイレベルとなり、これに
応じてスイッチＭＯＳＦＥＴＱ２がオン状態にされたと
きには、上記昇圧回路により形成されるキャパシタＣ２
の電荷がディスチャージされてパワースイッチＭＯＳＦ
ＥＴＱ１のゲート電位が接地電位のようなロウレベルに
される。これにより、パワースイッチＭＯＳ　Ｆ　ＥＴ
Ｑ　１がオフ状態になる。これに対して、インバータ回
路Ｎ１の出力信号がロウレベルとなり、スイッチＭＯＳ
ＦＥＴＱ２がオフ状態にされたときには、上記昇圧回路
により形成される昇圧電圧がパワースイッチＭＯＳＦＥ
ＴＱＩのゲートに供給される。これにより、パワースイ
ッチＭＯＳ　Ｆ　ＥＴＱ　１が完全にオン状態になり、
出力端子ＯＵＴが結合されたソースから電源電圧ＶＤＤ
のような出力電圧を送出させる。

ＧＮＤｌｌｉ線検出回路は、電流果ラー形態にされたＮ
ＰＮ　｝ランジスタＴｌ，Ｔ２と、ダイオード形態にさ
れた入力側トランジスタＴ１にバイアス電流を流す抵抗
Ｒ１から構威される。ＧＮＤ断線検出回路の出力信号は
、出力側トランジスタＴ２のコレクタから得られる。特
に制限されないが、トランジスタＴ２のコレクタは、パ
ワースイッチＭＯ　Ｓ　Ｆ　ＥＴＱ　１のゲートとソー
スとの間に設けられるスイッチＳＷ２として作用するＭ
６ＳＦＥＴＱ３のゲートに接続される。また、昇圧回路
ＢＳＴに対する動作電圧の制御のために、トランジスタ
Ｔ２のコレクタは、抵抗Ｒ２を介してスイッチＳＷＩと
して作用するＰＮＰ　｝ランジスタＴ３のベースに接続
される。スイッチＳＷＩとして作用するＰＮＰ　｝ラン
ジスタＴ３は、そのエミッタが電源電圧ＶＤＤに接続さ
れ、コレクタが昇圧回路ＢＳＴの電源端子に接続される
。

集積回路ＩＣの接地端子ＧＮＤが正常に外部の接地電位
点と接続された状態なら、上記電流くラートランジスタ
ＴＩ，Ｔ２には、抵抗Ｒ１により形成したバイアス電流
が流れる。すなわち、トランジスタＴ２がオン状態にな
り、そのコレクタ電位は、ほソ゛回路の接地電位のよう
なロウレベルにされる。これにより、スイッチＭＯＳＦ
ＥＴＱ３がオフ状態にされる。また、上記トランジスタ
Ｔ２に流れる電流は、抵抗Ｒ２を通してトランジスタＴ
３のベース電流とされる。それ故、トランジスタＴ３が
オン状態になり、昇圧回路ＢＳＴに電源電圧ＶＤＤを供
給してクロフクバルスＣＬＫに従った昇圧動作を行わせ
る。

集積回路ＩＣの内部接地点と外部の接地電位点との間が
前記のように実質的に断線状態ならば、抵抗Ｒ１とトラ
ンジスタＴ１による電流経路に電流が流れなくなる。こ
れにより、トランジスタＴ２もオフ状態にされる。した
がって、ＭＯＳＦＥＴＱ３のゲート電位は、トランジス
タＴ３の工逅ソタ，ベースと抵抗Ｒ２を介してチャージ
アップされてオン状態にされる。これにより、パワース
イッチＭＯＳＦＥＴＱＩが強制的にオフ状態にされる。

これにより、パワースイッチＭＯ　Ｓ　Ｆ　ＥＴＱ１及
び負荷ＲＬには電流が流れなくなり、発熱やそれによる
素子破壊が防止できる。

上記ＭＯＳＦＥＴＱ３のゲートに対するチャージアップ
が終了すると、トランジスタＴ３にべ一ス電流が流れな
くなり、このトランジスタＴ３が実質的にオフ状態にさ
れる。これにより、昇圧回路ＢＳＴに対する電源供給が
実質的に遮断される。

この結果、上記昇圧回路の出力と上記オン状態にされた
ＭＯＳＦＥＴＱ３、出力端子ＯＵＴ及び負荷ＲＬとの間
で定常的に電流が流れてしまうことが防止できる。すな
わち、上記のような異常状態のときに、負荷ＲＬに定常
的にＭＯＳＦＥＴＱ３を通した小さな電流値の電流が流
れることによる不都合を未然に防止することができる。

第３図には、この発明が適用されたパワースイッチ回路
の他の一実施例の具体的回路図が示されている。

この実施例の集積回路ＩＣにおいては、集積回路の内部
接地電位は、外部回路の接地電位ＧＮＤと同じ電位では
なく、特に制限されないが、前記ＧＮＤ断線検出回路を
構成するトランジスタＴ２のコレクタの電位を内部接地
電位ＧＮＤ”　として用いる。すなわち、外部接地端子
ＧＮＤに接続されるのは、ＧＮＤ断線検出回路を構或す
るトランジスタＴＩ，Ｔ２のエミッタに限られる。その
他の内部回路における接地電位は、上記トランジスタＴ
２のコレクタ電位ＧＮＤ’　を利用するものである。例
えば、ゲートディスチャージ回路を構或するＭＯＳＦＥ
ＴＱ２のソースは、上記トランジスタＴ２のコレクタ（
ＧＮＤ’　）に接続される。

この他、ＭＯＳＦＥＴＱ２のスイッチ制御を行うインバ
ータ回路Ｎｌや昇圧回路ＢＳＴを構成するインバータ回
路Ｎ２やＮ３の接地点も上記端子ＧＮＤではなく、トラ
ンジスタＴ２のコレクタ（ＧＮＤ″）に接続される。

もしも、トランジスタＴ２だけでは、インバータ回路Ｎ
１ないしＮ３やＭＯＳＦＥＴＱ２の動作電流を吸収でき
なければ、トランジスタＴ１のコレクタや、トランジス
タＴ２とベースと工ごツタがそれぞれ接続されたトラン
ジスタを追加して、そのコレクタから内部接地電位ＧＮ
Ｄ”を得るものであってもよい。これにより、後述する
ような電源の逆接続のときに、集積回路ＩＣのアイソレ
ーション用のＰ型領域とそれと接合されたＮ型領域との
間で過電流が流れることが防止できる。

この実施例では、上記ＧＮＤ断線検出回路を断線検出機
能の他に、電源逆接続破壊防止にも利用できるから、回
路を複雑にすることなく、性能の向上を図ることができ
る。

第４図には、前記第３図の実施例回路のＭＯＳＦＥＴＱ
１及びトランジスタＴｌ，Ｔ２及びＭＯＳＦＥＴＱ２の
一実施例の素子構造断面図が示されている。

パワー出力ＭＯＳＦＥＴＱＩは、そのドレイン領域がＮ
型基板とされる。それ故、ドレイン電極Ｄは基板の裏面
側に設けられる。上記ドレイン電極Ｄは電源端子ＶＤＤ
に接続される。パワーＭＯＳ　Ｆ　ＥＴＱ　１を構或す
るＰ型のチャンネル領域は、基板の表面にリング状に形
成される。このＰ型のチャンネル領域の表面に同様にリ
ング状のＮ型のソース領域が形成される。上記ソース領
域とドレイン領域としての基板との間に挟まれたチャン
ネル領域の表面には、ゲート絶縁膜を介してゲート電極
Ｇが形成される。上記ソース領域とチャンネル領域とは
共通接続されてソース電極Ｓとされる。

これにより、ＭＯＳＦＥＴＱＩがオン状態にされたとき
の負荷に流れる駆動電流は、基板の縦方向に流れるもの
となる。

このようなパワー出力ＭＯＳＦＥＴＱＩと、前記各回路
素子は同し基板上に形成される。それ故、上記Ｎ型基板
にＰ型の分離領域が形成され、このＰ型分離領域内に前
記各回路素子が形成される。

例えば、トランジスタＴ１とＴ２は、Ｐ型分＃領域内に
Ｎ型のコレクタ領域が形成される。このコレクタ領域内
にＰ型のベース領域を、そのベース領域内にＮ型の工累
フタ領域をそれぞれ形成して、上記ＮＰＮ型のトランジ
スタＴ１とＴ２が構威される。また、昇圧回路ＢＳＴに
用いられるダイオードＤＩないしＤ３は、上記のような
トランジスタＴＩ．Ｔ２のベースとコレクタとを共通接
続し、エミッタとベースとのＰＮ接合を利用して構戒で
きるものである。また、ＰＮＰ　｝ランジスタＴ３は、
特に制限されないが、上記ＮＰＮＩ−ランジスタのＮ型
コレクタ領域内にＰ型のベース領域を対向させて形成す
る等のようにラテラル（横型）トランジスタとして構或
できる。

また、スイッチＭＯＳＦＥＴＱ２やＱ３のようなＮチャ
ンネルＭＯＳＦＥＴは、上記Ｐ型の分離領域表面に、ト
ランジスタＴＩ，７２等の工くンタと同時に形成される
Ｎ型領域をソースＳとドレインＤとして形成し、これら
ソースＳとドレインＤとに挟まれた半導体表面に薄いゲ
ート絶縁膜を介してゲート電極Ｇを形成すればよい。

この実施例では、上記Ｐ型の分離領域を代表とするよう
な回路の最低電位ＧＮＤ’を、外部回路の接地電位ＧＮ
Ｄにするのではなく、上記ＧＮＤ断線検出回路を構或す
るトランジスタＴＩ．Ｔ２のコレクタから得るものであ
る。すなわち、トランジスタＴＩのベースとコレクタと
は共通接続される。トランジスタＴ１とＴ２のベースに
は、図示しない抵抗素子からバイアス電流Ｉが供給され
る。上記トランジスタＴ１とＴ２の工ξツタは、外部端
子を介して外部回路の接地電位点ＧＮＤに接続される。

そして、トランジスタＴ２のコレクタは、ＭＯＳＦＥＴ
Ｑ２のソースＳやＰ型分離領域に接続され、そこにバイ
アス電圧を供給するものである。これにより、集積回路
ＩＣにおけるＰ型の分離領域には、内部回路の最低電位
にバイアスされるものとなる。

このような半導体構造においては、上記分離領域には、
トランジスタＴ１、Ｔ２のベース、工ξッタを通して接
地電位が与えられる。それ故、電源電圧ＶＤＤと回路の
接地端子ＧＮＤとを逆接続しても、言い換えるならば、
Ｎ型基板に接地電位を供給し、端子ＧＮＤに＋１２Ｖの
ような電圧を与えるものとしても、トランジスタＴ１、
Ｔ２のベース，工ξソタによる寄生ダイオードが逆バイ
アス状態で挿入されることになる、素子を破壊させるよ
うな電流が流れることはない。したがって、この実施例
の半導体集積回路装置は、自動車搭載用のパワースイッ
チ回路に適したものとなる。なぜなら、前記のように自
動車にあっては、バッテリーの放電によりエンジンスタ
ートが不能になったとき、他の自動車のバッテリーと接
続してエンジンスタートを行うことがしはしば生し、バ
ッチリー間を誤って逆接続してしまう可能性が極めて高
いからである。この実施例の集積回路では、このような
逆接続が行われても、内部素子や素子分離領域が接合破
壊してしまうことがない。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）接地線に流れる電流の有無を検出する接地線断線
検出回路と、この接地線断線検出回路の断線検出出力信
号に従いパワー出力素子を強制的にオフ状態にさせるス
イッチ素子とを設けることよって、集積回路の接地端子
における断線や接触不良が生゜じたとき、パワー出力素
子の発熱による破壊を防止することができるという効果
が得られる。

（２）上記パワー出力素子が昇圧回路により形成された
昇圧電圧により動作させられるときには、上記接地線断
線検出回路の断線検出出力信号に従い昇圧回路の電源も
遮断することにより、昇圧回路の出力とパワー出力素子
を強制的にオフ状態にさせるスイッチＭＯ　Ｓ　Ｆ　Ｅ
Ｔを通して定常的に電流が流れてしまうことによる不都
合が未然に防止できるという効果が得られる。

《３）バイアス電流が供給される電流ミラー形態のＮＰ
Ｎのトランジスタと、上記電流ミラー形態にされたトラ
ンジスタのコレクタの電圧を、半導体集積回路内の最低
電位として用いることにより、電源を逆接続したきとき
、内部の寄生ダイオードに順方向電流が流れてしまうこ
とが防止できるという効果が得られる。

（４）上記（３）の電流ミラー回路を、上記ＧＮＤ断線
検出回路を断線検出回路としても利用することにより、
回路を複雑にすることなく、性能の向上を図ることがで
きるという効果が得られる。

（５）上記（１）ないし（４）により、振動や事故等に
より接地線の断線及び接触不良や、バッテリーの逆接続
の虞れが大きい自動車搭載用に適した半導体集積回路装
置を得ることができるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更が可
能であることはいうまでもない。例えば、ＧＮＤ断線検
出回路を構或する電流ミラー回路は、ＮＰＮ型のバイポ
ーラ型トランジスタを用いるもの他、ＮチャンネルＭＯ
ＳＦＥＴを用いるものであってもよい。同様に、内部回
路に与える接地電位ＧＮＤ’　を形成する電流旦ラ一同
路も、ＮチャンネルＭＯＳＦＥＴから構戒するものであ
ってもよい。また、電流ミラー回路に供給するバイアス
電流を形成する回路は、抵抗の他何であってもよい。さ
らに、昇圧回路の動作電圧を遮断させるスイッチとして
は、ＰＮＰ　｝ランジスタの他、ＰチャンネルＭＯ　Ｓ
　Ｆ　ＥＴを用いるものであってもよい。昇圧回路の構
或としては、クロソクパルスＣＬＫが５Ｖ系の低い電位
のときには、インバータ回路Ｎ２，Ｎ３がレベル変換機
能を持つようにすればよい。クロソ・クパルスＣＬＫは
、内部の発振回路で形成するもの他、外部から供給する
ものとしてもよい。

パワーＭＯＳＦＥＴは、１つの半導体基板上に複数個設
ける構或としてもよい。この場合、基板をドレインとす
るパワーＭＯＳＦＥＴにおいては、必然的にドレインを
共通化したハイサイド駆動回路（ソースフォロワ回路〉
として用いられるものである。パワー出力素子は、ＭＯ
　Ｓ　Ｆ　ＥＴの他同様な性能を持つスイソチ素子であ
ればよい。

この発明は、パワー出力素子等を含むパワーＩＣの他、
各種半導体集積回路装置に広く利用できるものである。

〔発明の効果〕

本廓において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、接地線に流れる電流の有無を検出する接地
線断線検出回路の断線検出出力信号に従いパワー出力素
子を強制的にオフ状態にさせることより、発熱やそれに
よる素子破壊が防止できる。また、上記接地線断線検出
回路とし゜て電流ａラー回路を用い、そのコレクタ出力
を回路の最低電位点として利用することにより、簡単な
構威により、電源電圧の極性を逆接続したときに寄生ダ
イオードに直流電流を流さなくすることができる。

【図面の簡単な説明】

第１図は、この発明が適用されたパワースイッチ回路の
基本的な一実施例を示すブロック図、第２図は、この発
明が適用されたパワースイ・７チ回路の具体的一実施例
を示す回路図、第３図は、この発明が適用されたパワー
スイ・２千回路の他の一実施例を示す具体的回路図、第
４図は、上記第３図に示した実施例回路に対応した素子
構造断面図、 第５図は、この発明に先立って考えられたソースフォロ
ワ出力回路の一例を示す回路図である。 ＩＣ・・半導体集積回路、ＲＬ・・負荷、ＢＳＴ・・昇
圧回路、Ｎ１〜Ｎ３・・インバータ回路、Ｑｌ〜Ｑ３・
・ＭＯＳＦＥＴＳＴｌ〜Ｔ３・・トランジスタ、Ｒ１、
Ｒ２・・抵抗

Claims (1)

1. 【特許請求の範囲】 １、接地線に流れる電流の有無を検出する接地線断線検
   出回路と、この接地線断線検出回路の断線検出出力信号
   に従いパワー出力素子を強制的にオフ状態にさせるスイ
   ッチ素子とを含むことを特徴とする半導体集積回路装置
   。 ２、上記パワー出力素子は、昇圧回路により形成された
   昇圧電圧を動作電圧とする駆動回路が設けられ、上記接
   地線断線検出回路の断線検出出力信号に従い昇圧回路の
   動作電圧が遮断されるものであることを特徴とする特許
   請求の範囲第１項記載の半導体集積回路装置。 ３、バイアス電流が供給される電流ミラー形態のＮＰＮ
   又はＮチャンネル型のトランジスタと、上記電流ミラー
   形態にされたトランジスタのコレクタ又はドレインの電
   圧を、半導体集積回路内の最低電位として用いることを
   特徴とする半導体集積回路装置。 ４、上記電流ミラー形態のトランジスタは、接地線断線
   検出回路として用いられ、出力側のトランジスタのコレ
   クタ又はドレイン出力に基づいて、同一半導体集積回路
   に内蔵されるパワー出力素子を強制的にオフ状態にさせ
   るとともに、上記パワー出力素子の駆動回路の動作電圧
   を形成する昇圧回路に対する電源電圧を遮断するもので
   あることを特徴とする特許請求の範囲第３項記載の半導
   体集積回路装置。