JP2824469B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2824469B2 JP2824469B2 JP63083700A JP8370088A JP2824469B2 JP 2824469 B2 JP2824469 B2 JP 2824469B2 JP 63083700 A JP63083700 A JP 63083700A JP 8370088 A JP8370088 A JP 8370088A JP 2824469 B2 JP2824469 B2 JP 2824469B2
- Authority
- JP
- Japan
- Prior art keywords
- external
- ground potential
- terminal
- internal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 230000001939 inductive effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 15
- 101001042415 Cratylia mollis Mannose/glucose-specific lectin Cramoll Proteins 0.000 description 12
- 102100029775 Eukaryotic translation initiation factor 1 Human genes 0.000 description 12
- 101001012787 Homo sapiens Eukaryotic translation initiation factor 1 Proteins 0.000 description 12
- 101000643378 Homo sapiens Serine racemase Proteins 0.000 description 12
- AIXMJTYHQHQJLU-UHFFFAOYSA-N chembl210858 Chemical compound O1C(CC(=O)OC)CC(C=2C=CC(O)=CC=2)=N1 AIXMJTYHQHQJLU-UHFFFAOYSA-N 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関し、例えばソー
スフォロワ形態の出力MOSFETを用いて誘導性負荷を駆動
する出力回路に利用して有効な技術に関するものであ
る。
スフォロワ形態の出力MOSFETを用いて誘導性負荷を駆動
する出力回路に利用して有効な技術に関するものであ
る。
誘導性負荷を駆動するパワー出力回路の例として、例
えば雑誌『電子技術』1987年11月号、頁22〜頁25があ
る。このパワーMOSFETは、ソースを接地し、ドレインに
誘導性負荷であるモータ等を接続するものである。
えば雑誌『電子技術』1987年11月号、頁22〜頁25があ
る。このパワーMOSFETは、ソースを接地し、ドレインに
誘導性負荷であるモータ等を接続するものである。
電子燃料噴射用のソレノイド等のように自動車搭載用
のパワー出力回路は、パワー出力素子を電源電圧側と
し、負荷を回路の接地電位側にするハイサイド駆動回路
（ソースフォワロ回路）とすることが望ましい。なぜな
ら、負荷を電源電圧側に接続すると、衝突事故等により
負荷が接地されると、そこに過電流が流れて火災を引き
起こす虞れがあるからである。
のパワー出力回路は、パワー出力素子を電源電圧側と
し、負荷を回路の接地電位側にするハイサイド駆動回路
（ソースフォワロ回路）とすることが望ましい。なぜな
ら、負荷を電源電圧側に接続すると、衝突事故等により
負荷が接地されると、そこに過電流が流れて火災を引き
起こす虞れがあるからである。
ところが、第９図に示すようなソースフォロワ出力回
路においては、駆動MOSFETQ2をオン状態にして、出力MO
SFETQ1のゲートを回路の接地電位のようなロウレベルに
すると出力MOSFETQ1をオン状態からオフ状態にすること
ができる。しかし、負荷Ｌに逆起電圧が発生するため、
第10図に示すように、出力MOSFETQ1のソース電位が負電
位になり、それが出力MOSFETQ1の実質的なしきい値電圧
Vthに達すると、出力MOSFETQ1が再びオン状態になり出
力端子OUTの電位をクランプさせる。上記しきい値電圧V
thは、絶対値的に比較的小さな電圧であるため、上記負
荷Ｌに蓄えられたエネルギーを放出させるのに時間がか
かり、実質的な出力MOSFETのオフ状態への切り換えを遅
くする。このことは、上記負荷Ｌをパルス幅変調信号に
より駆動する場合、上記逆起電圧期間、言い換えるなら
ば、上記出力MOSFETの実質的なオフ状態への切り換え時
間が長くなると、その分パルス幅変調信号のパルス幅デ
ューティが制約を受けて制御範囲が狭くなる。
路においては、駆動MOSFETQ2をオン状態にして、出力MO
SFETQ1のゲートを回路の接地電位のようなロウレベルに
すると出力MOSFETQ1をオン状態からオフ状態にすること
ができる。しかし、負荷Ｌに逆起電圧が発生するため、
第10図に示すように、出力MOSFETQ1のソース電位が負電
位になり、それが出力MOSFETQ1の実質的なしきい値電圧
Vthに達すると、出力MOSFETQ1が再びオン状態になり出
力端子OUTの電位をクランプさせる。上記しきい値電圧V
thは、絶対値的に比較的小さな電圧であるため、上記負
荷Ｌに蓄えられたエネルギーを放出させるのに時間がか
かり、実質的な出力MOSFETのオフ状態への切り換えを遅
くする。このことは、上記負荷Ｌをパルス幅変調信号に
より駆動する場合、上記逆起電圧期間、言い換えるなら
ば、上記出力MOSFETの実質的なオフ状態への切り換え時
間が長くなると、その分パルス幅変調信号のパルス幅デ
ューティが制約を受けて制御範囲が狭くなる。
上記のような出力回路の他、第11図に示すようなPNP
型トランジスタT1による入力回路にあっては、入力端子
INに供給される入力信号が負極性の電圧になろうとする
と、PNPトランジスタの構造上存在するダイオードD3が
オン状態となり、入力信号をクランプするとともに、そ
の電流により内部回路が誤動作してしまう。例えば、テ
レビジョン受像回路において、フライバックトランス等
により形成される信号は負極性の電圧になるため、上記
のような入力回路を用いると誤動作を生じる。
型トランジスタT1による入力回路にあっては、入力端子
INに供給される入力信号が負極性の電圧になろうとする
と、PNPトランジスタの構造上存在するダイオードD3が
オン状態となり、入力信号をクランプするとともに、そ
の電流により内部回路が誤動作してしまう。例えば、テ
レビジョン受像回路において、フライバックトランス等
により形成される信号は負極性の電圧になるため、上記
のような入力回路を用いると誤動作を生じる。
すなわち、従来の半導体集積回路装置では、回路の動
作電圧及び接地電位が回路外部もしくは内部の低インピ
ーダンス電源により一義的に決められていることから、
入力又は出力端子からみた場合、その電圧が動作電圧以
上及び回路の接地電位以下になったとき、動作保証がな
さなていないという問題を有するものである。
作電圧及び接地電位が回路外部もしくは内部の低インピ
ーダンス電源により一義的に決められていることから、
入力又は出力端子からみた場合、その電圧が動作電圧以
上及び回路の接地電位以下になったとき、動作保証がな
さなていないという問題を有するものである。
この発明の目的は、入出力端子からみた信号のダイナ
ミックレンジを拡大できる半導体集積回路装置を提供す
ることにある。
ミックレンジを拡大できる半導体集積回路装置を提供す
ることにある。
この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
は、本明細書の記述および添付図面から明らかになるで
あろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
半導体集積回路に対して一方向性素子を介して外部から
動作電圧及び／又は回路の接地電位を供給するととも
に、内部の接地電位から入出力端子に向かう一方向性素
子及び／又は入出力端子から内部の動作電圧に向かう一
方向性素子を設ける。
要を簡単に説明すれば、下記の通りである。すなわち、
半導体集積回路に対して一方向性素子を介して外部から
動作電圧及び／又は回路の接地電位を供給するととも
に、内部の接地電位から入出力端子に向かう一方向性素
子及び／又は入出力端子から内部の動作電圧に向かう一
方向性素子を設ける。
上記した手段によれば、一方向性素子のスイッチング
動作により入力及び／又は出力端子の信号は、内部の動
作電圧及び／又は接地電位の制約を受けるとなく拡大で
きる。
動作により入力及び／又は出力端子の信号は、内部の動
作電圧及び／又は接地電位の制約を受けるとなく拡大で
きる。
第１図には、この発明に係るパワー出力回路をモータ
やソレノイド等のような誘導性負荷Ｌを駆動するハイサ
イド駆動回路（ソースフォロワ回路）に用いた場合の一
実施例の回路図が示されている。
やソレノイド等のような誘導性負荷Ｌを駆動するハイサ
イド駆動回路（ソースフォロワ回路）に用いた場合の一
実施例の回路図が示されている。
この実施例のパワー出力回路は、同図に破線で示した
ように１つの集積回路ICとして形成され、特に制限され
ないが、パワーMOSFETQ1は、後述するようにそのドレイ
ン領域として基板が用いられ、基板の裏面側にドレイン
電極が設けられる構造とされる。
ように１つの集積回路ICとして形成され、特に制限され
ないが、パワーMOSFETQ1は、後述するようにそのドレイ
ン領域として基板が用いられ、基板の裏面側にドレイン
電極が設けられる構造とされる。
パワーMOSFETQ1のドレインは、電源電圧Vccに結合さ
れる。上記MOSFETQ1のソースは、外部端子OUTに結合さ
れ、そこに上記モータやソレノイド等のような誘導性の
負荷Ｌが設けられる。それ故、パワー出力MOSFETQ1は、
ソースフォロワ出力MOSFETとして動作する。
れる。上記MOSFETQ1のソースは、外部端子OUTに結合さ
れ、そこに上記モータやソレノイド等のような誘導性の
負荷Ｌが設けられる。それ故、パワー出力MOSFETQ1は、
ソースフォロワ出力MOSFETとして動作する。
上記パワーMOSFETQ1のゲートには駆動MOSFETQ2と負荷
抵抗RLからなる駆動回路が設けられる。駆動回路の動作
電圧は、昇圧回路BSTにより上記電源電圧Vccを昇圧した
電圧Vcc＋Ｖが用いられる。上記駆動MOSFETQ2のゲート
には、特に制限されないが、インバータ回路N1を通して
制御信号inが供給される。特に制限されないが、インバ
ータ回路N1は、その動作電圧が上記電源電圧Vccに比べ
て比較的低い5V系の電圧とされる。これに応じて、上記
制御信号inはハイレベルを5Vとして、ロウレベルの回路
の接地電位のような比較的低い論理レベルとされる。し
たがって、上記インバータ回路N1とMOSFETQ2と抵抗Ｒか
らなる駆動回路は一種のレベル変換動作を行うものであ
る。
抵抗RLからなる駆動回路が設けられる。駆動回路の動作
電圧は、昇圧回路BSTにより上記電源電圧Vccを昇圧した
電圧Vcc＋Ｖが用いられる。上記駆動MOSFETQ2のゲート
には、特に制限されないが、インバータ回路N1を通して
制御信号inが供給される。特に制限されないが、インバ
ータ回路N1は、その動作電圧が上記電源電圧Vccに比べ
て比較的低い5V系の電圧とされる。これに応じて、上記
制御信号inはハイレベルを5Vとして、ロウレベルの回路
の接地電位のような比較的低い論理レベルとされる。し
たがって、上記インバータ回路N1とMOSFETQ2と抵抗Ｒか
らなる駆動回路は一種のレベル変換動作を行うものであ
る。
この実施例では、上記出力MOSFETQ1のオフ状態への実
質的なスイッチング速度を速くするために次の構成にさ
れる。すなわち、上記駆動MOSFETQ2のソースのような内
部回路の接地電位GND′は、ダイオードD1を通して与え
られる。すなわち、外部の接地電位GNDに対してIC内部
回路の接地電位GND′は、上記ダイオードD1の順方向電
圧分だけレベルシフトされた高い電圧になる。この接地
電位GND′は、上記インバータ回路N1や昇圧回路BSTの接
地電位としても用いられる。そして、出力端子OUTにお
ける負極性側のダイナミックレンジを拡大するために、
言い換えるならば、出力MOSFETQ1が負荷Ｌの逆起電圧に
よって再びオン状態にならないようにするため、回路の
接地電位GND′から上記出力端子OUTに向かうダイオード
D2が設けられる。
質的なスイッチング速度を速くするために次の構成にさ
れる。すなわち、上記駆動MOSFETQ2のソースのような内
部回路の接地電位GND′は、ダイオードD1を通して与え
られる。すなわち、外部の接地電位GNDに対してIC内部
回路の接地電位GND′は、上記ダイオードD1の順方向電
圧分だけレベルシフトされた高い電圧になる。この接地
電位GND′は、上記インバータ回路N1や昇圧回路BSTの接
地電位としても用いられる。そして、出力端子OUTにお
ける負極性側のダイナミックレンジを拡大するために、
言い換えるならば、出力MOSFETQ1が負荷Ｌの逆起電圧に
よって再びオン状態にならないようにするため、回路の
接地電位GND′から上記出力端子OUTに向かうダイオード
D2が設けられる。
例えば、制御信号inがハイレベルのときインバータ回
路N1の出力信号が回路の接地電位のようなロウレベルに
なる。この出力信号のロウレベルに応じて駆動MOSFETQ2
がオフ状態にされ、パワーMOSFETQ1のゲートには、抵抗
Ｒを通して昇圧された動作電圧Vcc＋Ｖが供給される。
上記昇圧回路BSTにより形成される昇圧電圧＋ＶをMOSFE
TQ1の実質的なしいき値電圧以上に設定される。したが
って、第２図の波形図に示すように、MOSFETQ1がオン状
態のとき、そのソースからは電源電圧Vccがそのまま出
力されるので電圧損失の無い高い出力電圧を得ることが
できる。このような定常的な動作状態では、ダイオード
D2は逆バイアスされるためオフ状態になっており、上記
出力信号を得ることができる。
路N1の出力信号が回路の接地電位のようなロウレベルに
なる。この出力信号のロウレベルに応じて駆動MOSFETQ2
がオフ状態にされ、パワーMOSFETQ1のゲートには、抵抗
Ｒを通して昇圧された動作電圧Vcc＋Ｖが供給される。
上記昇圧回路BSTにより形成される昇圧電圧＋ＶをMOSFE
TQ1の実質的なしいき値電圧以上に設定される。したが
って、第２図の波形図に示すように、MOSFETQ1がオン状
態のとき、そのソースからは電源電圧Vccがそのまま出
力されるので電圧損失の無い高い出力電圧を得ることが
できる。このような定常的な動作状態では、ダイオード
D2は逆バイアスされるためオフ状態になっており、上記
出力信号を得ることができる。
制御信号inがハイレベルからロウレベルに切り変わる
と、インバータ回路N1の出力信号がハイレベルになって
駆動MOSFETQ2をオン状態にする。これにより、パワーMO
SFETQ1のゲートとソースが短絡されるから、パワーMOSF
ETQ1がオン状態からオフ状態に切り換えられる。このと
き、負荷Ｌには、逆起電圧が発生しパワーMOSFETQ1のソ
ースが結合された出力端子OUTを負電位に低下させる。
この逆起電圧に応じてダイオードD2がオン状態になり、
IC内部の接地電位GND′も低下させる。それ故、上記逆
起電圧が発生してもMOSFETQ2は、上記インバータ回路N1
の出力信号のハイレベルによりオン状態を維持するか
ら、出力MOSFETQ1はオフ状態のままにされる。すなわ
ち、出力端子OUTの電圧は、内部回路でクランプされる
ことがなく、内部回路の動作の保証も行われるものとな
る。
と、インバータ回路N1の出力信号がハイレベルになって
駆動MOSFETQ2をオン状態にする。これにより、パワーMO
SFETQ1のゲートとソースが短絡されるから、パワーMOSF
ETQ1がオン状態からオフ状態に切り換えられる。このと
き、負荷Ｌには、逆起電圧が発生しパワーMOSFETQ1のソ
ースが結合された出力端子OUTを負電位に低下させる。
この逆起電圧に応じてダイオードD2がオン状態になり、
IC内部の接地電位GND′も低下させる。それ故、上記逆
起電圧が発生してもMOSFETQ2は、上記インバータ回路N1
の出力信号のハイレベルによりオン状態を維持するか
ら、出力MOSFETQ1はオフ状態のままにされる。すなわ
ち、出力端子OUTの電圧は、内部回路でクランプされる
ことがなく、内部回路の動作の保証も行われるものとな
る。
この実施例では、上記負荷Ｌに対してダイオードD3と
ツェナーダイオードZDからなる電圧クランプ回路が設け
られている。このため、第２図の波形図に示すように、
上記出力MOSFETQ1がオフ状態に切り換えられるときの出
力端子OUTの電位は、−（VD3＋VZD）な負極性の大きな
電圧になる。ここで、VD3は、ダイオードD3の順方向電
圧であり、VZDはツェナーダイオードZDのツェナー電圧
である。上記クランプ電圧を絶対値的に高く設定するこ
とにより、誘導性の負荷Ｌに蓄えられてエネルギーを短
時間で放出させることができる。これにより、出力MOSF
ETQ1をパルス幅変調信号で制御するときの制御範囲を拡
大できるものである。
ツェナーダイオードZDからなる電圧クランプ回路が設け
られている。このため、第２図の波形図に示すように、
上記出力MOSFETQ1がオフ状態に切り換えられるときの出
力端子OUTの電位は、−（VD3＋VZD）な負極性の大きな
電圧になる。ここで、VD3は、ダイオードD3の順方向電
圧であり、VZDはツェナーダイオードZDのツェナー電圧
である。上記クランプ電圧を絶対値的に高く設定するこ
とにより、誘導性の負荷Ｌに蓄えられてエネルギーを短
時間で放出させることができる。これにより、出力MOSF
ETQ1をパルス幅変調信号で制御するときの制御範囲を拡
大できるものである。
第３図は、この発明をPNPトランジスタを用いた入力
回路に適用した場合の一実施例の回路図が示されてい
る。
回路に適用した場合の一実施例の回路図が示されてい
る。
この実施例でも、IC内部回路には、ダイオードD1を介
して接地電位が与えられる。そして、入力端子INにおけ
る負極性側のダイナミックレンジを拡大させるために、
前記のような内部接地電位GND′から入力端子INに向か
うダイオードD3が付加される。この構成においては、入
力端子INに供給される信号が、負極性になるとダイオー
ドD3がオン状態になって内部接地電位GND′を入力端子I
Nの信号に従って低下させる。これにより、入力端子IN
の信号が内部回路のダイオード等により電圧クランプさ
れることがなく、入力ダイナミックレンジを接地電位以
下に拡大することができる。この場合、内部回路は、上
記入力信号に応じて接地電位GND′も低下するから、内
部回路の動作保証が行われる。
して接地電位が与えられる。そして、入力端子INにおけ
る負極性側のダイナミックレンジを拡大させるために、
前記のような内部接地電位GND′から入力端子INに向か
うダイオードD3が付加される。この構成においては、入
力端子INに供給される信号が、負極性になるとダイオー
ドD3がオン状態になって内部接地電位GND′を入力端子I
Nの信号に従って低下させる。これにより、入力端子IN
の信号が内部回路のダイオード等により電圧クランプさ
れることがなく、入力ダイナミックレンジを接地電位以
下に拡大することができる。この場合、内部回路は、上
記入力信号に応じて接地電位GND′も低下するから、内
部回路の動作保証が行われる。
第４図には、この発明を一般概念的に示したブロック
図である。
図である。
この実施例では、半導体集積回路に構成される増幅回
路AMPを例にして、その入力及び出力のダイナミックレ
ンジを接地電位以下の負極性側及び電源電圧Vcc以上の
正極性側に拡大させる一般的手法が示されている。
路AMPを例にして、その入力及び出力のダイナミックレ
ンジを接地電位以下の負極性側及び電源電圧Vcc以上の
正極性側に拡大させる一般的手法が示されている。
すなわち、回路の接地電位GND′及び動作電圧Vcc′
は、それぞれダイオードD1とD4を通して供給される。そ
れ故、接地電位GND′は前記のように外部の接地電位GND
に対してダイオードD1の順方向電圧分だけレベルが高く
される。動作電圧Vcc′は、ダイオードD4の順方向電圧
分だけ外部の電源電圧Vccに対して低くされる。そし
て、接地電位GND以下の負極性のダイナミックレンジを
拡大させるために、入力端子IN及び出力端子OUTと接地
電位GND′との間には、前記のように接地電位GND′側か
ら入力端子IN及び出力端子OUTにそれぞれ向かうダイオ
ードD3及びD2が設けられる。
は、それぞれダイオードD1とD4を通して供給される。そ
れ故、接地電位GND′は前記のように外部の接地電位GND
に対してダイオードD1の順方向電圧分だけレベルが高く
される。動作電圧Vcc′は、ダイオードD4の順方向電圧
分だけ外部の電源電圧Vccに対して低くされる。そし
て、接地電位GND以下の負極性のダイナミックレンジを
拡大させるために、入力端子IN及び出力端子OUTと接地
電位GND′との間には、前記のように接地電位GND′側か
ら入力端子IN及び出力端子OUTにそれぞれ向かうダイオ
ードD3及びD2が設けられる。
一方、電源電圧Vcc以上の正極性側のダイナミックレ
ンジを拡大させるために、入力端子IN及び出力端子OUT
と動作電圧Vcc′との間には、入力端子IN及び出力端子
から動作電圧Vcc′にそれぞれ向かうダイオードD6及びD
5が設けられる。
ンジを拡大させるために、入力端子IN及び出力端子OUT
と動作電圧Vcc′との間には、入力端子IN及び出力端子
から動作電圧Vcc′にそれぞれ向かうダイオードD6及びD
5が設けられる。
この構成では、入力端子IN又は出力端子OUTの電位が
前記のような負極性になると、ダイオードD3又はD2によ
り接地電位GND′もそれに追従して低下する。逆に、入
力端子IN又は出力端子OUTの電位が電源電圧Vcc以上に高
くなると、ダイオードD6又はD5により動作電圧Vcc′も
それに追従して高くなる。このように、この実施例の増
幅回路AMPは、入力端子IN又は出力端子OUTのいずれか
が、上記与えられる接地電位GNDや電圧電圧Vccの範囲を
越えて絶対値的に大きくなると、それに追従して内部の
接地電位及び動作電圧も変化するから、信号のダイナミ
ックレンジを拡大しつつ、内部回路の動作保証が可能に
なる。
前記のような負極性になると、ダイオードD3又はD2によ
り接地電位GND′もそれに追従して低下する。逆に、入
力端子IN又は出力端子OUTの電位が電源電圧Vcc以上に高
くなると、ダイオードD6又はD5により動作電圧Vcc′も
それに追従して高くなる。このように、この実施例の増
幅回路AMPは、入力端子IN又は出力端子OUTのいずれか
が、上記与えられる接地電位GNDや電圧電圧Vccの範囲を
越えて絶対値的に大きくなると、それに追従して内部の
接地電位及び動作電圧も変化するから、信号のダイナミ
ックレンジを拡大しつつ、内部回路の動作保証が可能に
なる。
第５図には、他の一実施例の要部回路図が示されてい
る。
る。
同図においては、前記のようなダイオードD1に代えて
トランジスタT2のベース，エミッタを介して半導体集積
回路ICの内部接地電位GND′が供給される。また、入力
端子INと接地電位GND′との間に設けられるダイオードD
3に代えてトランジスタT3のベース，エミッタが利用さ
れる。この構成では、トランジスタT2にコレクタ電流IS
2とトランジスタT3のコレクタ電流IS1をセンス電流とし
て用いることにより、一番低い電位になっている端子を
検出することができる。例えば、トランジスタT2のコレ
クタ電流IS2が流れている時には、接地電位GNDを供給す
る端子が最低電位であり、トランジスタT3のコレクタ電
流IS1が流れている時には、接地電位GND′は、入力端子
INが最低電位になっていることを示す。各端子にトラン
ジスタT3のようなトランジスタを設ければ、複数の端子
のうち最も低い電位にされる端子を検出することができ
る。このような構成を採ることにより、それを帰還等に
も利用することができる。
トランジスタT2のベース，エミッタを介して半導体集積
回路ICの内部接地電位GND′が供給される。また、入力
端子INと接地電位GND′との間に設けられるダイオードD
3に代えてトランジスタT3のベース，エミッタが利用さ
れる。この構成では、トランジスタT2にコレクタ電流IS
2とトランジスタT3のコレクタ電流IS1をセンス電流とし
て用いることにより、一番低い電位になっている端子を
検出することができる。例えば、トランジスタT2のコレ
クタ電流IS2が流れている時には、接地電位GNDを供給す
る端子が最低電位であり、トランジスタT3のコレクタ電
流IS1が流れている時には、接地電位GND′は、入力端子
INが最低電位になっていることを示す。各端子にトラン
ジスタT3のようなトランジスタを設ければ、複数の端子
のうち最も低い電位にされる端子を検出することができ
る。このような構成を採ることにより、それを帰還等に
も利用することができる。
第６図には、この発明の更に他の一実施例のブロック
図が示されている。
図が示されている。
この実施例では、半導体集積回路ICに構成される回路
が複数ブロックCB1、CB2及びCB3に分割される。そし
て、各回路ブロックCB1ないしCB3に対してダイオードD
1″D1′及びD1を介して外部端子からそれぞれ接地電位G
NDが与えられる。回路ブロックCB1に入力信号を供給す
る入力端子INとそれに対応した接地電位との間に前記の
ようなダイオードD3が設けられる。回路ブロックCB3に
出力信号を送出する出力端子OUTとそれに対応した接地
電位との間に前記のようなダイオードD2が設けられる。
この構成では、入力端子INが負極性の電位にされた場
合、それに対応した回路ブロックCB1の接地電位がそれ
に追従し、他の回路ブロックCB2やCB3は上記ダイオード
D1′,D1を介した接地電位にすることができる。逆に、
出力端子OUTが負極性の電位にされた場合、それに対応
した回路ブロックCB3の接地電位がそれに追従し、他の
回路ブロックCB1やCB2は上記ダイオードD1″,D1′を介
した接地電位にすることができる。このような構成を採
ることによって、入力電圧や出力電圧の影響を受けたく
ない回路ブロックを持つ半導体集積回路を得ることがで
きるものである。
が複数ブロックCB1、CB2及びCB3に分割される。そし
て、各回路ブロックCB1ないしCB3に対してダイオードD
1″D1′及びD1を介して外部端子からそれぞれ接地電位G
NDが与えられる。回路ブロックCB1に入力信号を供給す
る入力端子INとそれに対応した接地電位との間に前記の
ようなダイオードD3が設けられる。回路ブロックCB3に
出力信号を送出する出力端子OUTとそれに対応した接地
電位との間に前記のようなダイオードD2が設けられる。
この構成では、入力端子INが負極性の電位にされた場
合、それに対応した回路ブロックCB1の接地電位がそれ
に追従し、他の回路ブロックCB2やCB3は上記ダイオード
D1′,D1を介した接地電位にすることができる。逆に、
出力端子OUTが負極性の電位にされた場合、それに対応
した回路ブロックCB3の接地電位がそれに追従し、他の
回路ブロックCB1やCB2は上記ダイオードD1″,D1′を介
した接地電位にすることができる。このような構成を採
ることによって、入力電圧や出力電圧の影響を受けたく
ない回路ブロックを持つ半導体集積回路を得ることがで
きるものである。
第７図には、前記第１図の実施例回路のMOSFETQ1及び
ダイオードD1,D2の一実施例の構造断面図が示されてい
る。
ダイオードD1,D2の一実施例の構造断面図が示されてい
る。
パワーMOSFETQ1は、そのドレイン領域がＮ型基板とさ
れる。それ故、ドレイン電極Ｄは基板の裏面側に設けら
れる。上記ドレイン電極Ｄには電源電圧Vccが与えられ
る。パワーMOSFETQ1を構成するＰ型のチャンネル領域
は、基板の表面にリング状に形成される。このＰ型のチ
ャンネル領域の表面に同様にリング状のＮ型のソース領
域が形成される。上記ソース領域とドレイン領域として
の基板との間に挟まれたチャンネル領域の表面には、ゲ
ート絶縁膜を介してゲート電極Ｇが形成される。上記ソ
ース領域とチャンネル領域とは共通接続されてソース電
極Ｓとされる。これにより、MOSFETQ1の駆動電流は、基
板の縦方向に流れるものとなる。
れる。それ故、ドレイン電極Ｄは基板の裏面側に設けら
れる。上記ドレイン電極Ｄには電源電圧Vccが与えられ
る。パワーMOSFETQ1を構成するＰ型のチャンネル領域
は、基板の表面にリング状に形成される。このＰ型のチ
ャンネル領域の表面に同様にリング状のＮ型のソース領
域が形成される。上記ソース領域とドレイン領域として
の基板との間に挟まれたチャンネル領域の表面には、ゲ
ート絶縁膜を介してゲート電極Ｇが形成される。上記ソ
ース領域とチャンネル領域とは共通接続されてソース電
極Ｓとされる。これにより、MOSFETQ1の駆動電流は、基
板の縦方向に流れるものとなる。
このようなパワーMOSFETQ1と、上記各回路素子は同じ
基板上に形成される。それ故、上記Ｎ型基板にＰ型の分
離領域（ISO）が形成され、このＰ型分離領域ISOを介し
て上記各回路素子が形成される。例えば、ダイオードD1
は、トランジスタをダイオード接続したものが用いられ
る。すなわち、上記Ｐ型分離領域ISO内にＮ型のコレク
タ領域が形成され、このコレクタ領域内にＰ型のベース
領域を、そのベース領域内にＮ型のエミッタ領域を形成
してNPN型のトランジスタを構成する。そして、上記ベ
ースとしてのＰ型領域とコレクタとしてのＮ型領域とを
接続してダイオード接続する。そして、そのカソードと
して作用するＮ型のエミッタ領域には外部端子を介して
回路の接地電位GNDが供給される。アノードとして共通
接続されたベース，コレクタ領域は、上記Ｐ型分離領域
ISOへのバイアス電圧、回路の接地電位点GND′に接続さ
れる。また、上記アノードとして共通接続されたベー
ス、コレクタ領域は、ダイオードD2のアノード側に接続
される。ダイオードD2も上記同様な構造のトランジスタ
が用いられ、そのベースとコレクタが共通接続されてダ
イオード構成とされる。そして、そのベース，コレクタ
は、上記ダイオードD1のアノード電極としてのベース，
コレクタに接続される。このダイオードD2を構成するト
ランジスタのエミッタは、カソード電極としてMOSFETQ1
のソースＳに接続される。
基板上に形成される。それ故、上記Ｎ型基板にＰ型の分
離領域（ISO）が形成され、このＰ型分離領域ISOを介し
て上記各回路素子が形成される。例えば、ダイオードD1
は、トランジスタをダイオード接続したものが用いられ
る。すなわち、上記Ｐ型分離領域ISO内にＮ型のコレク
タ領域が形成され、このコレクタ領域内にＰ型のベース
領域を、そのベース領域内にＮ型のエミッタ領域を形成
してNPN型のトランジスタを構成する。そして、上記ベ
ースとしてのＰ型領域とコレクタとしてのＮ型領域とを
接続してダイオード接続する。そして、そのカソードと
して作用するＮ型のエミッタ領域には外部端子を介して
回路の接地電位GNDが供給される。アノードとして共通
接続されたベース，コレクタ領域は、上記Ｐ型分離領域
ISOへのバイアス電圧、回路の接地電位点GND′に接続さ
れる。また、上記アノードとして共通接続されたベー
ス、コレクタ領域は、ダイオードD2のアノード側に接続
される。ダイオードD2も上記同様な構造のトランジスタ
が用いられ、そのベースとコレクタが共通接続されてダ
イオード構成とされる。そして、そのベース，コレクタ
は、上記ダイオードD1のアノード電極としてのベース，
コレクタに接続される。このダイオードD2を構成するト
ランジスタのエミッタは、カソード電極としてMOSFETQ1
のソースＳに接続される。
このような半導体構造においては、上記分離領域ISO
と基板との間で大きな寄生ダイオードが存在する。それ
故、電源電圧Vccと回路の接地電位点GNDとを逆接続して
も、言い換えるならば、端子Vccに接地電位を与え、端
子GNDに＋12Vのような電圧を与えるものとしても、ダイ
オードD1が挿入されているから、素子を破壊させるよう
な過大電流が流れることはない。したがって、この実施
例の半導体集積回路装置は、自動車搭載用のパワースイ
ッチ回路に適したものとなる。なぜなら、自動車にあっ
ては、バッテリーの放電によりエンジンスタートが不能
になったとき、他の自動車のバッテリーと接続してエン
ジンスタートを行うことはがしばしば生じる。この場
合、バッテリー間をケーブルによって逆接続してしまう
可能性が極めて高いからである。このような逆接続が行
われても、上記の半導体集積回路装置では素子が破壊し
てしまうことがない。
と基板との間で大きな寄生ダイオードが存在する。それ
故、電源電圧Vccと回路の接地電位点GNDとを逆接続して
も、言い換えるならば、端子Vccに接地電位を与え、端
子GNDに＋12Vのような電圧を与えるものとしても、ダイ
オードD1が挿入されているから、素子を破壊させるよう
な過大電流が流れることはない。したがって、この実施
例の半導体集積回路装置は、自動車搭載用のパワースイ
ッチ回路に適したものとなる。なぜなら、自動車にあっ
ては、バッテリーの放電によりエンジンスタートが不能
になったとき、他の自動車のバッテリーと接続してエン
ジンスタートを行うことはがしばしば生じる。この場
合、バッテリー間をケーブルによって逆接続してしまう
可能性が極めて高いからである。このような逆接続が行
われても、上記の半導体集積回路装置では素子が破壊し
てしまうことがない。
第８図には、他の一実施例の構造断面図が示されてい
る。この実施例では、半導体集積回路に第６図の実施例
と同様に複数のブロックが設けられる。すなわち、半導
体基板上には、２つの分離領域ISO1とISO2が設けられ
る。例えば、分離領域ISO1には、第６図の回路ブロック
CB1のように入力端子INが設けられる場合、前記同様に
トランジスタ構造を利用してダイオードD3とD1″を構成
し、接地電位の供給及び接地電位と入力端子INとの接続
を行う。他方の分離領域ISO2には、第６図の回路ブロッ
クCB3のような出力端子OUTが設けられる場合、同様な構
造のダイオードD1及びD2を構成し、接地電位の供給及び
接地電位と出力端子OUTとの接続を行う。
る。この実施例では、半導体集積回路に第６図の実施例
と同様に複数のブロックが設けられる。すなわち、半導
体基板上には、２つの分離領域ISO1とISO2が設けられ
る。例えば、分離領域ISO1には、第６図の回路ブロック
CB1のように入力端子INが設けられる場合、前記同様に
トランジスタ構造を利用してダイオードD3とD1″を構成
し、接地電位の供給及び接地電位と入力端子INとの接続
を行う。他方の分離領域ISO2には、第６図の回路ブロッ
クCB3のような出力端子OUTが設けられる場合、同様な構
造のダイオードD1及びD2を構成し、接地電位の供給及び
接地電位と出力端子OUTとの接続を行う。
上記分離領域ISO1とISO2には、それぞれダイオードD1
及びD1″を介して接地電位が与えられる。この構成で
は、分離領域ISO1及びISO2の電位は、それぞれ端子IN及
びOUTの最低電位に追従して変化し、回路の最低電位に
維持できる。したがって、上記分離領域ISO1（ISO2）を
ベースとする縦方向の寄生トランジスタ（T4）が動作す
ることを抑えることができる。また、基板には電源電圧
Vccが与えられるから、上記２つの分離領域ISO1とISO2
をエミッタとコレクタとし、その間の基板をベースとす
るような横方向の寄生トランジスタの発生も抑えること
ができる。
及びD1″を介して接地電位が与えられる。この構成で
は、分離領域ISO1及びISO2の電位は、それぞれ端子IN及
びOUTの最低電位に追従して変化し、回路の最低電位に
維持できる。したがって、上記分離領域ISO1（ISO2）を
ベースとする縦方向の寄生トランジスタ（T4）が動作す
ることを抑えることができる。また、基板には電源電圧
Vccが与えられるから、上記２つの分離領域ISO1とISO2
をエミッタとコレクタとし、その間の基板をベースとす
るような横方向の寄生トランジスタの発生も抑えること
ができる。
なお、第４図の実施例のように、動作電圧もダイオー
ドを通して供給する方式では、基板にも上記ダイオード
を介した電圧が供給される。
ドを通して供給する方式では、基板にも上記ダイオード
を介した電圧が供給される。
上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）半導体集積回路に対して一方向性素子を介して外
部から動作電圧及び／又は回路の接地電位を供給すると
ともに、内部の接地電位から入出力端子に向かう一方向
性素子及び／又は入出力端子から内部の動作電圧に向か
う一方向性素子を設けることにより、一方向性素子のス
イッチング動作により入力及び／又は出力端子の信号
は、内部の動作電圧及び／又は接地電位の制約を受ける
ことなく拡大できるという効果が得られる。
ある。すなわち、 （１）半導体集積回路に対して一方向性素子を介して外
部から動作電圧及び／又は回路の接地電位を供給すると
ともに、内部の接地電位から入出力端子に向かう一方向
性素子及び／又は入出力端子から内部の動作電圧に向か
う一方向性素子を設けることにより、一方向性素子のス
イッチング動作により入力及び／又は出力端子の信号
は、内部の動作電圧及び／又は接地電位の制約を受ける
ことなく拡大できるという効果が得られる。
（２）ハイサイド駆動回路を構成する半導体集積回路に
対して、ダイオードを介して接地電位を供給するととも
に、接地電位とソースフォロワ出力端子との間にダイオ
ードを挿入する構成を採ることにより、出力MOSFETを実
質的にオフ状態にさせる時間を短くできる。これによ
り、誘導性負荷をパルス幅変調信号により駆動すること
が可能になるという効果がえられる。
対して、ダイオードを介して接地電位を供給するととも
に、接地電位とソースフォロワ出力端子との間にダイオ
ードを挿入する構成を採ることにより、出力MOSFETを実
質的にオフ状態にさせる時間を短くできる。これによ
り、誘導性負荷をパルス幅変調信号により駆動すること
が可能になるという効果がえられる。
（３）上記（１）又は（２）のように、接地電位をダイ
オードを介して供給する構成を採ることによって、電源
を逆接続した場合の破壊強度の向上を図ることができる
という効果が得られる。
オードを介して供給する構成を採ることによって、電源
を逆接続した場合の破壊強度の向上を図ることができる
という効果が得られる。
（４）半導体集積回路に構成される回路を複数ブロック
に分割し、それぞれにダイオードを介して接地電位又は
動作電圧を供給し、それと信号の授受を行う外部端子と
の間にダイオードを設ける構成を採ることにより、外部
端子の電圧に対応して各ブロック単位で接地電位以下の
最低電位及び動作電圧以上の最高電位を決めることがで
きる。この構成においては、入力電圧や出力電圧の影響
を受けたくない回路ブロックを持つ半導体集積回路を得
ることができるという効果が得られる。
に分割し、それぞれにダイオードを介して接地電位又は
動作電圧を供給し、それと信号の授受を行う外部端子と
の間にダイオードを設ける構成を採ることにより、外部
端子の電圧に対応して各ブロック単位で接地電位以下の
最低電位及び動作電圧以上の最高電位を決めることがで
きる。この構成においては、入力電圧や出力電圧の影響
を受けたくない回路ブロックを持つ半導体集積回路を得
ることができるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本願発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
が可能である。例えば、第４図の実施例において、端子
IN又はOUTの電圧に応じて、付加するダイオードD1〜D6
の組み合わせを種々選ぶことができるものである。ま
た、パワーMOSFETは、１つの半導体基板上に複数個設け
る構成としてもよい。この場合、基板をドレインとする
パワーMOSFETにおいては、必然的にドレインを共通化し
たハイサイド駆動回路（ソースフォワロ回路）として用
いられるものである。上記パワーMOSFETは、第１図のよ
うなモータやソレノイドといったようなインダクタンス
負荷を駆動するものの他、自動車ヘッドランプ等のラン
プ類を駆動する駆動回路等従来の機械的なスイッチ素子
に置き換えられる電子式のパワースイッチ回路に適した
ものとなる。
具体的に説明したが、本願発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
が可能である。例えば、第４図の実施例において、端子
IN又はOUTの電圧に応じて、付加するダイオードD1〜D6
の組み合わせを種々選ぶことができるものである。ま
た、パワーMOSFETは、１つの半導体基板上に複数個設け
る構成としてもよい。この場合、基板をドレインとする
パワーMOSFETにおいては、必然的にドレインを共通化し
たハイサイド駆動回路（ソースフォワロ回路）として用
いられるものである。上記パワーMOSFETは、第１図のよ
うなモータやソレノイドといったようなインダクタンス
負荷を駆動するものの他、自動車ヘッドランプ等のラン
プ類を駆動する駆動回路等従来の機械的なスイッチ素子
に置き換えられる電子式のパワースイッチ回路に適した
ものとなる。
また、ロウサイド駆動回路を構成する場合には、出力
MOSFET及び駆動MOSFETとしてＰチャンネルMOSFETを用い
るものとすればよい。この構成では、ＰチャンネルMOSF
ETのドレインには、回路の接地電位が与えられるから、
負荷を電源電圧Vcc側とするロウサイド駆動回路が構成
できる。
MOSFET及び駆動MOSFETとしてＰチャンネルMOSFETを用い
るものとすればよい。この構成では、ＰチャンネルMOSF
ETのドレインには、回路の接地電位が与えられるから、
負荷を電源電圧Vcc側とするロウサイド駆動回路が構成
できる。
この発明は、半導体集積回路装置に広く利用できるも
のである。
のである。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、半導体集積回路に対して一方向性素子を
介して外部から動作電圧及び／又は回路の接地電位を供
給するとともに、内部の接地電位から入出力端子に向か
う一方向性素子及び／又は入出力端子から内部の動作電
圧に向かう一方向性素子を設けることにより、一方向性
素子のスイッチング動作により入力及び／又は出力端子
の信号は、内部の動作電圧及び／又は接地電位の制約を
受けるとなく拡大できる。
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、半導体集積回路に対して一方向性素子を
介して外部から動作電圧及び／又は回路の接地電位を供
給するとともに、内部の接地電位から入出力端子に向か
う一方向性素子及び／又は入出力端子から内部の動作電
圧に向かう一方向性素子を設けることにより、一方向性
素子のスイッチング動作により入力及び／又は出力端子
の信号は、内部の動作電圧及び／又は接地電位の制約を
受けるとなく拡大できる。
第１図は、この発明の一実施例を示す回路図、 第２図は、その動作を説明するための波形図、 第３図は、この発明の他の一実施例を示す回路図、 第４図は、この発明を一般概念的に示した一実施例のブ
ロック図、 第５図は、この発明の他の一実施例を示す要部回路図、 第６図は、この発明の更に他の一実施例を示すブロック
図、 第７図は、上記第１図の回路の一実施例を示す構造断面
図、 第８図は、上記第６図のに対応した一実施例を示す断面
図、 第９図は、ソースフォロワ出力回路の一例を示す回路
図、 第10図は、その動作の一例を説明するための波形図、 第11図は、入力回路の一例を説明するための回路図であ
る。 IC……半導体集積回路、Ｌ……負荷（誘導性）、BST…
…昇圧回路、N1……インバータ回路、AMP……増幅回
路、CB1〜CB3……回路ブロック、Io……定電流源
ロック図、 第５図は、この発明の他の一実施例を示す要部回路図、 第６図は、この発明の更に他の一実施例を示すブロック
図、 第７図は、上記第１図の回路の一実施例を示す構造断面
図、 第８図は、上記第６図のに対応した一実施例を示す断面
図、 第９図は、ソースフォロワ出力回路の一例を示す回路
図、 第10図は、その動作の一例を説明するための波形図、 第11図は、入力回路の一例を説明するための回路図であ
る。 IC……半導体集積回路、Ｌ……負荷（誘導性）、BST…
…昇圧回路、N1……インバータ回路、AMP……増幅回
路、CB1〜CB3……回路ブロック、Io……定電流源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 望月 博隆 東京都小平市上水本町1479番地 日立マ イクロコンピュータエンジニアリング株 式会社内 (56)参考文献 特開 昭62−71257（ＪＰ，Ａ) 特開 昭62−226654（ＪＰ，Ａ) 特開 昭62−125659（ＪＰ，Ａ) 実開 昭61−33454（ＪＰ，Ｕ)
Claims (5)
- 【請求項１】外部から電源電圧が供給される外部電源端
子と、 外部から接地電位が供給される外部接地端子と、 外部出力端子と、 上記外部出力端子へ出力信号を送出させる出力と内部接
地電位点とを有する内部回路と、 上記内部回路の上記内部接地電位点から上記外部出力端
子へ向かう電流を流すように設けられた出力側一方向性
素子と、 上記内部回路の上記内部接地電位点から上記外部接地端
子へ向かう電流を流すように設けられた接地側一方向性
素子とを具備してなり、 上記外部出力端子に負電圧が生じた際には、かかる負電
圧に従って上記出力側一方向性素子を導通せしめて上記
内部回路の上記内部接地電位点を負電位方向に変化させ
るとともに上記接地側一方向性素子を非導通状態にせし
めることを特徴とする半導体集積回路装置。 - 【請求項２】上記内部回路は、 ドレインが上記外部電源端子に接続され、ソースが上記
外部出力端子に接続されるパワーMOSFETと、 上記パワーMOSFETのゲートを駆動する如く、上記内部回
路の上記内部接地電位点にソースが接続されドレインが
上記パワーMOSFETのゲートに接続された駆動MOSFETと該
駆動MOSFETのドレインに一端が接続された負荷抵抗とか
らなる駆動回路とを有してなり、 上記外部接続端子と外部接地電位との間には誘導性負荷
が接続されてなり、 上記駆動回路の上記駆動MOSFETがオン状態となり上記パ
ワーMOSFETがオフ状態となることによって上記誘導性負
荷の逆起電力により上記外部出力端子に上記負電圧が生
じることを特徴とする請求項１に記載の半導体集積回路
装置。 - 【請求項３】外部から電源電圧が供給される外部電源端
子と、 外部から接地電位が供給される外部接地端子と、 外部入力端子と、 上記外部入力端子から入力信号が供給される入力と内部
接地電位点とを有する内部回路と、 上記内部回路の上記内部接地電位点から上記外部入力端
子へ向かう電流を流すように設けられた入力側一方向性
素子と、 上記内部回路の上記内部接地電位点から上記外部接地端
子へ向かう電流を流すように設けられた接地側一方向性
素子とを具備してなり、 上記外部入力端子に負電圧が生じた際には、かかる負電
圧に従って上記入力側一方向性素子を導通せしめて上記
内部回路の上記内部接地電位点を負電位方向に変化させ
るとともに上記接地側一方向性素子を非導通状態にせし
めることを特徴とする半導体集積回路装置。 - 【請求項４】外部から電源電圧が供給される外部端子
と、 外部から接地電位が供給される外部接地端子と、 外部入力端子と、 外部出力端子と、 上記外部出力端子から入力信号が供給される入力と上記
外部出力端子へ出力信号を送出させる出力と内部接地電
位点とを有する内部回路と、 上記内部回路の上記内部接地電位点から上記外部入力端
子へ向かう電流を流すように設けられた入力側一方向性
素子と、 上記内部回路の上記内部接地電位点から上記外部出力端
子へ向かう電流を流すように設けられた出力側一方向性
素子と、 上記内部回路の上記内部接地電位点から上記外部接地端
子へ向かう電流を流すように設けられた接地側一方向性
素子とを具備してなり、 上記外部入力端子に負電圧が生じた際にはかかる負電圧
に従って上記入力側一方向性素子を導通せしめて上記内
部回路の上記内部接地電位点を負電位方向に変化させる
とともに上記接地側一方向性素子を非導通状態にせし
め、 上記外部出力端子に負電圧が生じた際にはかかる負電圧
に従って上記出力側一方向性素子を導通せしめて上記内
部回路の上記内部接地電位点を負電位方向に変化させる
とともに上記接地側一方向性素子を非導通状態にせしめ
ることを特徴とする半導体集積回路装置。 - 【請求項５】上記一方向性素子はダイオード接続形態の
バイポーラ型トランジスタからなるものであることを特
徴とする請求項１から請求項４までのいずれかに記載の
半導体集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083700A JP2824469B2 (ja) | 1988-04-05 | 1988-04-05 | 半導体集積回路装置 |
| KR1019890004000A KR0129129B1 (ko) | 1988-04-05 | 1989-03-29 | 반도체 집적회로 장치 |
| US07/681,417 US5142171A (en) | 1988-04-05 | 1991-04-04 | Integrated circuit for high side driving of an inductive load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083700A JP2824469B2 (ja) | 1988-04-05 | 1988-04-05 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01255263A JPH01255263A (ja) | 1989-10-12 |
| JP2824469B2 true JP2824469B2 (ja) | 1998-11-11 |
Family
ID=13809769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63083700A Expired - Lifetime JP2824469B2 (ja) | 1988-04-05 | 1988-04-05 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2824469B2 (ja) |
| KR (1) | KR0129129B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3682801B2 (ja) * | 1995-06-22 | 2005-08-17 | 株式会社デンソー | スイッチ回路 |
| JP5766992B2 (ja) | 2011-03-24 | 2015-08-19 | トランスフォーム・ジャパン株式会社 | スイッチング回路装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6133454A (ja) * | 1984-07-24 | 1986-02-17 | Fuji Electric Co Ltd | ２重支持ドラム式巻取り機の制御装置 |
| US4705322A (en) * | 1985-07-05 | 1987-11-10 | American Telephone And Telegraph Company, At&T Bell Laboratories | Protection of inductive load switching transistors from inductive surge created overvoltage conditions |
| JPS62125659A (ja) * | 1985-11-26 | 1987-06-06 | Toshiba Corp | 入力保護回路 |
| JPS62226654A (ja) * | 1986-03-28 | 1987-10-05 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-04-05 JP JP63083700A patent/JP2824469B2/ja not_active Expired - Lifetime
-
1989
- 1989-03-29 KR KR1019890004000A patent/KR0129129B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0129129B1 (ko) | 1998-04-06 |
| JPH01255263A (ja) | 1989-10-12 |
| KR890016670A (ko) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3745466A1 (en) | Integrated failsafe pulldown circuit for gan switch | |
| US8773172B2 (en) | Driver circuit with tight control of gate voltage | |
| US5293077A (en) | Power switching circuit | |
| EP0763882B1 (en) | Load driving device | |
| US5296765A (en) | Driver circuit for sinking current to two supply voltages | |
| JP2005295794A (ja) | アクティブダイオード | |
| US5142171A (en) | Integrated circuit for high side driving of an inductive load | |
| US7046040B2 (en) | Bootstrap driver | |
| US5631588A (en) | Power output stage with limited current absorption during high-impedance phase | |
| US6844769B2 (en) | Drive circuit | |
| CN114204785A (zh) | 驱动电路及逆变器装置 | |
| JP4925719B2 (ja) | ゲート駆動回路 | |
| JPH11205112A (ja) | 高耐圧パワー集積回路 | |
| US5523940A (en) | Feedback control circuit for a synchronous rectifier having zero quiescent current | |
| JP2023062427A (ja) | スイッチング回路、ｄｃ／ｄｃコンバータおよびその制御回路 | |
| US7126308B2 (en) | Interface circuit with power converter with interface circuit and electric vehicle with power converter | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| US10707870B2 (en) | High-side driver circuit | |
| US6169431B1 (en) | Drive circuit for a controllable semiconductor component | |
| JP2824469B2 (ja) | 半導体集積回路装置 | |
| US5410190A (en) | Circuit for shortening the turn-off time of a power transistor | |
| CN111884637B (zh) | 自举电路和功率芯片 | |
| CN113241942B (zh) | 一种应用于四开关buck-boost变换器的自举驱动电路 | |
| JPH0263213A (ja) | パワースイッチ回路 | |
| JPS63272222A (ja) | プリドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070911 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080911 Year of fee payment: 10 |