JPWO2010140335A1 - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JPWO2010140335A1 JPWO2010140335A1 JP2011518250A JP2011518250A JPWO2010140335A1 JP WO2010140335 A1 JPWO2010140335 A1 JP WO2010140335A1 JP 2011518250 A JP2011518250 A JP 2011518250A JP 2011518250 A JP2011518250 A JP 2011518250A JP WO2010140335 A1 JPWO2010140335 A1 JP WO2010140335A1
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating resin
- resin layer
- substrate
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
まず、請求項1、2、4に対応する第1の実施形態について、図1〜図4を参照して説明する。
つぎに、請求項1、3、4に対応する第2の実施形態について、図5を参照して説明する。
ところで、金属柱5は金属箔1側の底面積が広く外部電極11aをまたがってはみ出す形に接触することが好ましい。図6は前記圧入工程により金属柱5が外部電極11aをまたがってはみ出す形に接触している状態を示す。
つぎに、金属柱5により絶縁樹脂層10の両主面側の配線パターンの層間の電気的接続に金属柱5を使用した図7の実施形態について説明する。
つぎに、電子部品11を内蔵した絶縁樹脂層10の両主面側から金属柱5を圧入して外部電極11aを電気的に接続する実施形態について、図8を参照して説明する。
つぎに、第1の実施形態の基板9に相当する基板を多層に積み重ねた構造の多層基板の製造に適用した図9の実施形態について説明する。
2 バンプ
3 導電性ペースト
4 金属フィラー
5 金属柱
6、10 絶縁樹脂層
11 電子部品
11a 外部電極
Claims (4)
- 熱硬化性の絶縁樹脂層に圧着される金属箔に、前記絶縁樹脂層の硬化温度より低い温度で溶融可能な金属フィラーを含有した導電性ペーストのバンプを形成し、
前記バンプを前記硬化温度より低く前記金属フィラーが溶融する温度に加熱し、前記金属フィラー同士の溶融結合状態を形成するとともに前記バンプと前記金属箔とを金属結合して前記金属箔に前記バンプの金属柱を一体に接続し、
前記金属柱を完全硬化に至る前の前記絶縁樹脂層に圧入して前記金属箔を前記絶縁樹脂層に圧着するとともに前記金属柱の先端部を対向する金属部材に接合し、
該接合後に前記絶縁樹脂層を熱処理して前記金属柱を再加熱し、前記金属フィラーを再溶融するとともに前記金属柱と前記金属部材とを金属結合して前記金属柱を前記金属部材に一体に接続することを特徴とする基板の製造方法。 - 請求項1記載の基板の製造方法において、
前記金属箔は前記絶縁樹脂の一主面に圧着された金属箔であり、
前記金属部材は前記絶縁樹脂の他主面に圧着された金属箔であることを特徴とする基板の製造方法。 - 請求項1記載の基板の製造方法において、
前記絶縁層は電子部品を内蔵し、
前記金属部材は前記電子部品の電極であることを特徴とする基板の製造方法。 - 請求項1ないし3のいずれかに記載の基板の製造方法において、
前記金属ペーストはBi−Snの合金ペーストであることを特徴とする基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011518250A JP5182421B2 (ja) | 2009-06-01 | 2010-05-31 | 基板の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009131903 | 2009-06-01 | ||
JP2009131903 | 2009-06-01 | ||
PCT/JP2010/003627 WO2010140335A1 (ja) | 2009-06-01 | 2010-05-31 | 基板の製造方法 |
JP2011518250A JP5182421B2 (ja) | 2009-06-01 | 2010-05-31 | 基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010140335A1 true JPWO2010140335A1 (ja) | 2012-11-15 |
JP5182421B2 JP5182421B2 (ja) | 2013-04-17 |
Family
ID=43297478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011518250A Expired - Fee Related JP5182421B2 (ja) | 2009-06-01 | 2010-05-31 | 基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8794499B2 (ja) |
JP (1) | JP5182421B2 (ja) |
WO (1) | WO2010140335A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5715009B2 (ja) * | 2011-08-31 | 2015-05-07 | 日本特殊陶業株式会社 | 部品内蔵配線基板及びその製造方法 |
US20150373845A1 (en) * | 2014-06-24 | 2015-12-24 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component mounting structure and method of manufacturing electronic component mounting structure |
JP6500572B2 (ja) | 2015-04-14 | 2019-04-17 | オムロン株式会社 | 回路構造体 |
US20220344232A1 (en) * | 2021-04-26 | 2022-10-27 | Texas Instruments Incorporated | Integrated circuit having an enhanced thermal dissipation package |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3474894B2 (ja) * | 1993-09-03 | 2003-12-08 | 株式会社東芝 | 印刷配線板およびその製造方法 |
DE69419219T2 (de) | 1993-09-03 | 2000-01-05 | Kabushiki Kaisha Toshiba, Kawasaki | Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten |
US6319810B1 (en) * | 1994-01-20 | 2001-11-20 | Fujitsu Limited | Method for forming solder bumps |
JP3474910B2 (ja) | 1994-02-16 | 2003-12-08 | 株式会社東芝 | 印刷配線板の製造方法 |
JP3559418B2 (ja) * | 1997-03-17 | 2004-09-02 | 株式会社東芝 | プリント回路基板を備えた磁気ヘッド組立体、およびこれを備えた磁気ディスク装置 |
US5928404A (en) * | 1997-03-28 | 1999-07-27 | Ford Motor Company | Electrical solder and method of manufacturing |
JP3425332B2 (ja) * | 1997-07-10 | 2003-07-14 | 松下電器産業株式会社 | 電子部品電極材料および電子部品電極製造方法 |
JPH11135947A (ja) | 1997-10-28 | 1999-05-21 | Matsushita Electric Works Ltd | プリント配線板及びその製造方法 |
US5933713A (en) * | 1998-04-06 | 1999-08-03 | Micron Technology, Inc. | Method of forming overmolded chip scale package and resulting product |
JP2000013028A (ja) | 1998-06-19 | 2000-01-14 | Toshiba Corp | 多層配線板の製造方法 |
US7467742B1 (en) * | 2000-02-24 | 2008-12-23 | International Business Machines Corporation | Electrically conducting adhesives for via fill applications |
JP4522560B2 (ja) | 2000-08-31 | 2010-08-11 | エルナー株式会社 | 多層配線基板とその製造方法 |
JP2002100851A (ja) | 2000-09-21 | 2002-04-05 | Cmk Corp | プリント配線板の製造方法 |
JP2002246735A (ja) * | 2001-02-21 | 2002-08-30 | Mitsubishi Electric Corp | プリント配線板及びプリント配線板の部品実装方法 |
JP3890901B2 (ja) * | 2001-02-21 | 2007-03-07 | ソニー株式会社 | 電子部品実装基板及びその製造方法 |
JP4576728B2 (ja) * | 2001-03-06 | 2010-11-10 | ソニー株式会社 | 導電性ぺースト、プリント配線基板とその製造方法および半導体装置とその製造方法 |
JP2002353617A (ja) | 2001-05-23 | 2002-12-06 | Kyocera Chemical Corp | プリント配線基板及びその製造方法 |
JP4515477B2 (ja) | 2001-06-05 | 2010-07-28 | 大日本印刷株式会社 | 受動素子を備えた配線板の製造方法 |
EP1265466A3 (en) | 2001-06-05 | 2004-07-21 | Dai Nippon Printing Co., Ltd. | Method for fabrication wiring board provided with passive element and wiring board provided with passive element |
JP2003086947A (ja) | 2001-09-13 | 2003-03-20 | Kyocera Chemical Corp | プリント配線基板、及び、その製造方法 |
JP3850846B2 (ja) | 2004-04-12 | 2006-11-29 | 山一電機株式会社 | 多層配線基板の製造方法 |
JP4792749B2 (ja) | 2005-01-14 | 2011-10-12 | 大日本印刷株式会社 | 電子部品内蔵プリント配線板の製造方法 |
KR100796523B1 (ko) | 2006-08-17 | 2008-01-21 | 삼성전기주식회사 | 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법 |
JP4788654B2 (ja) | 2007-05-14 | 2011-10-05 | 大日本印刷株式会社 | 配線板の製造方法 |
WO2009028239A1 (ja) * | 2007-08-27 | 2009-03-05 | Nec Corporation | 半導体装置の実装構造及び半導体装置の実装方法 |
-
2010
- 2010-05-31 WO PCT/JP2010/003627 patent/WO2010140335A1/ja active Application Filing
- 2010-05-31 JP JP2011518250A patent/JP5182421B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-29 US US13/305,999 patent/US8794499B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8794499B2 (en) | 2014-08-05 |
US20120298728A1 (en) | 2012-11-29 |
WO2010140335A1 (ja) | 2010-12-09 |
JP5182421B2 (ja) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945974B2 (ja) | 部品内蔵配線板 | |
KR101027711B1 (ko) | 다층 배선 기판의 제조 방법 | |
JP5130661B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法。 | |
JP2012079994A (ja) | 部品内蔵プリント配線板およびその製造方法 | |
JPWO2007034629A1 (ja) | 部品内蔵モジュールの製造方法および部品内蔵モジュール | |
JP2009010358A (ja) | 電子部品内蔵モジュール及びその製造方法 | |
JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP5261756B1 (ja) | 多層配線基板 | |
KR20150013008A (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
JP5182421B2 (ja) | 基板の製造方法 | |
US9699921B2 (en) | Multi-layer wiring board | |
JP2012033879A (ja) | 部品内蔵基板及びその製造方法 | |
JP3930222B2 (ja) | 半導体装置の製造方法 | |
JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
JP5108253B2 (ja) | 部品実装モジュール | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP2012156161A (ja) | 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法 | |
JP2016219452A (ja) | 多層基板及び多層基板の製造方法 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2011071560A (ja) | 部品内蔵配線板の製造方法 | |
JP2010067834A (ja) | 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板 | |
JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
JP4810272B2 (ja) | プリント配線板、プリント配線板の製造方法、電子機器 | |
KR20090067249A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2005244163A (ja) | 中継基板付き基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5182421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |