JP2009010358A - 電子部品内蔵モジュール及びその製造方法 - Google Patents
電子部品内蔵モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2009010358A JP2009010358A JP2008137954A JP2008137954A JP2009010358A JP 2009010358 A JP2009010358 A JP 2009010358A JP 2008137954 A JP2008137954 A JP 2008137954A JP 2008137954 A JP2008137954 A JP 2008137954A JP 2009010358 A JP2009010358 A JP 2009010358A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- release carrier
- insulating substrate
- electrically insulating
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
- H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10454—Vertically mounted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
- Y10T29/49137—Different components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】電気絶縁性基板の厚みを抑えて、全体を小型化可能な電子部品内蔵モジュール等を提供する。
【解決手段】電気絶縁性基板104と、電気絶縁性基板104に埋設された第1電子部品102及び第2電子部品103とを備え、第1電子部品102は、その一部が前記電気絶縁性基板104の少なくとも一方の表面から突出しており、第2電子部品103は、前記電気絶縁性基板104に内蔵されている、電子部品内蔵モジュール101。
【選択図】図1
【解決手段】電気絶縁性基板104と、電気絶縁性基板104に埋設された第1電子部品102及び第2電子部品103とを備え、第1電子部品102は、その一部が前記電気絶縁性基板104の少なくとも一方の表面から突出しており、第2電子部品103は、前記電気絶縁性基板104に内蔵されている、電子部品内蔵モジュール101。
【選択図】図1
Description
本発明は、例えば抵抗やコンデンサ等の受動部品、あるいは半導体素子等の能動部品が電気絶縁基板に内蔵されている電子部品内蔵モジュール及びその製造方法に関するものである。
近年、電子機器の小型・軽量化に伴い、プリント配線板の高密度化や実装部品の小型化に対する要求が厳しくなってきている。プリント配線板においては、配線ルールの縮小により配線板表面と平行な方向について高密度化が図られてきている。さらに、ビルドアップ工法を採用して配線を積層させ、任意の層間にインナービアを形成することにより、配線板表面と垂直な方向での高密度化も可能になっている。
高密度実装のため、チップ部品は1005サイズ、あるいはさらに小型化された0603サイズが使用されている。一方、半導体パッケージとしては、従来パッケージの外周に多ピン化されたリードを有するSOP(Small Outline Package)やQFP(Quad Flat Package)等の表面実装デバイスが用いられることが多かった。近年、半導体パッケージをさらに小型化するため、ICチップの能動素子面をプリント配線板側に向けたフリップチップ接続により、CSP(Chip Size Package)化が図られている。フリップチップ接続によればベアICはリードを用いずに、半田バンプやAuスタッドバンプを介してプリント配線板にダイレクトに実装される。
上記のフリップチップ実装によれば、ICチップの実装が可能な領域はプリント配線板表面であり、実装密度は基板サイズの制限を受けるため、実装密度をさらに飛躍的に向上させることは困難である。これに対し、高密度実装を実現する手段として基板内に薄膜部品を作り込む、又は既存の部品である半導体素子やLCR等のチップ部品を内蔵した3次元実装技術の開発が行われている(例えば、特許文献1及び2参照)。
その一例として、無機質フィラーと熱硬化性樹脂の混合物をコンポジット材料とした基板内に、既存部品である能動部品や受動部品を埋設した電子部品内蔵モジュールが提案されている。
無機質フィラーと熱硬化性樹脂の混合物を基板材料とした電子部品内蔵モジュールは、低誘電率、高放熱性を有しており、かつ既存部品を容易に基板内部に埋設することができる。
従って、短配線の配線パターンを形成することができ、更にシールド効果を持たせることも容易であることから、耐ノイズ性の優れた、高密度3次元実装の高周波動作対応回路モジュールを実現することができる。当該コンポジット材料で構成される基板内部の電気的な上下導通を得る手段としては、基板内にインナービアを形成し、導電性樹脂ペーストを充填させて形成した内部配線を用いている。
以下、図面を参照して従来の電子部品内蔵モジュールの製造方法を説明する。
図17(a)〜(d)は従来における電子部品内蔵モジュールの製造工程を示す断面図である。
まず、図17(a)に示すように、配線パターン1405aが形成された離型キャリア1407a上に、電子部品1402、1403を実装する。電子部品1402、1403はそれぞれ厚みの異なる電子部品であり、たとえば電子部品1402はQFP、CSPなどのパッケージ部品であり、電子部品1403はチップ抵抗や、ベアチップなどの部品である。
次いで図17(b)に示すように、インナービア1406を有した電気絶縁性基板1404に対し、配線パターン1405aとインナービア1406との位置を合わせて、電子部品1402、1403を実装した配線パターン1405aを有する離型キャリア1407aを、位置合わせして重ねる。
さらに電気絶縁性基板1404に対し、配線パターン1405bが形成された離型キャリア1407bを、位置を合わせて重ねる。
次いで、図17(c)に示すように、離型キャリア1407a、1407bの外側から加圧と同時に、加熱処理を施す。
次いで、図17(d)に示すように、離型キャリア1407a、1407bを剥離し、電子部品内蔵モジュール1401が完成する。
特開平11−220262号公報
特開2002−57276号公報
しかしながら、上記従来の電子部品内蔵モジュールにおいては、以下の課題があった。すなわち、上記構成では厚さの異なる電子部品1402、1403を全て内蔵するために、最も厚い電子部品1402の高さに電気絶縁性基板1404の厚みを合わせている。この場合、電子部品内蔵モジュール全体の厚みが大きくなってしまう。
本発明は、このような課題に鑑みてなされたものであり、電気絶縁性基板の厚みを抑えて、全体を小型化可能な電子部品内蔵モジュールを提供することを目的とする。
上記の課題を解決するため、第1の本発明は、
電気絶縁性基板と、
前記電気絶縁性基板に埋設された複数の電子部品とを備え、
前記複数の電子部品の少なくとも1つは、その一部が前記電気絶縁性基板の少なくとも一方の表面から突出している突出電子部品であり、
前記突出電子部品以外の前記電子部品は、前記電気絶縁性基板に内蔵されている、電子部品内蔵モジュールである。
電気絶縁性基板と、
前記電気絶縁性基板に埋設された複数の電子部品とを備え、
前記複数の電子部品の少なくとも1つは、その一部が前記電気絶縁性基板の少なくとも一方の表面から突出している突出電子部品であり、
前記突出電子部品以外の前記電子部品は、前記電気絶縁性基板に内蔵されている、電子部品内蔵モジュールである。
また、第2の本発明は、
前記電気絶縁性基板の、少なくとも前記突出電子部品が露出している側の表面に設けられた電極を有し、
前記突出電子部品は、少なくとも前記電極と前記電気絶縁性基板の外部で電気的に接続されている、第1の本発明の電子部品内蔵モジュールである。
前記電気絶縁性基板の、少なくとも前記突出電子部品が露出している側の表面に設けられた電極を有し、
前記突出電子部品は、少なくとも前記電極と前記電気絶縁性基板の外部で電気的に接続されている、第1の本発明の電子部品内蔵モジュールである。
また、第3の本発明は、
前記突出電子部品は、他の前記電子部品の上部に位置している、請求項1又は2に記載の電子部品内蔵モジュールである。
前記突出電子部品は、他の前記電子部品の上部に位置している、請求項1又は2に記載の電子部品内蔵モジュールである。
また、第4の本発明は、
前記電気絶縁性基板の、前記突出電子部品が突出している側の表面に設けられた、表面実装部品を更に備えた、第1の本発明の電子部品内蔵モジュールである。
前記電気絶縁性基板の、前記突出電子部品が突出している側の表面に設けられた、表面実装部品を更に備えた、第1の本発明の電子部品内蔵モジュールである。
また、第5の本発明は、
前記突出電子部品の、前記絶縁性基板の表面から突出している部分に設けられた放熱デバイスを更に備えた、第1の本発明の電子部品内蔵モジュールである。
前記突出電子部品の、前記絶縁性基板の表面から突出している部分に設けられた放熱デバイスを更に備えた、第1の本発明の電子部品内蔵モジュールである。
また、第6の本発明は、
電子部品内蔵モジュールを複数積層してなる積層電子部品モジュールであって、
少なくとも一層の電子部品内蔵モジュールとして、第1から第5の本発明のいずれかの電子部品内蔵モジュールを有し、
前記少なくとも一層の電子部品内蔵モジュールと対向する他の電子部品内蔵モジュールの表面には、前記突出電子部品の前記突出した部分に対応する貫通孔又は凹部が設けられている、積層電子部品モジュールである。
電子部品内蔵モジュールを複数積層してなる積層電子部品モジュールであって、
少なくとも一層の電子部品内蔵モジュールとして、第1から第5の本発明のいずれかの電子部品内蔵モジュールを有し、
前記少なくとも一層の電子部品内蔵モジュールと対向する他の電子部品内蔵モジュールの表面には、前記突出電子部品の前記突出した部分に対応する貫通孔又は凹部が設けられている、積層電子部品モジュールである。
また、第7の本発明は、
前記電気絶縁性基板の少なくとも一方の面に張り合わせられたプリント基板を備えた、
第1から第5の本発明のいずれかに記載の電子部品内蔵モジュールである。
前記電気絶縁性基板の少なくとも一方の面に張り合わせられたプリント基板を備えた、
第1から第5の本発明のいずれかに記載の電子部品内蔵モジュールである。
また、第8の本発明は、
前記プリント基板は、前記突出電子部品の形状に対応した孔部を有し、
前記突出電子部品は、前記孔部を介して前記プリント基板から露出している、第7の本発明の電子部品内蔵モジュールである。
前記プリント基板は、前記突出電子部品の形状に対応した孔部を有し、
前記突出電子部品は、前記孔部を介して前記プリント基板から露出している、第7の本発明の電子部品内蔵モジュールである。
また、第9の本発明は、
前記プリント基板の、前記孔部を有する側の表面上に設けられた、実装用の端子を備えた、第8の本発明の電子部品内蔵モジュールである。
前記プリント基板の、前記孔部を有する側の表面上に設けられた、実装用の端子を備えた、第8の本発明の電子部品内蔵モジュールである。
また、第10の本発明は、
前記突出電子部品は、前記電気絶縁性基板の、前記プリント基板の孔部に対応した形状を有する貫通孔又は凹部内に配置されている、第8の本発明の電子部品内蔵モジュールである。
前記突出電子部品は、前記電気絶縁性基板の、前記プリント基板の孔部に対応した形状を有する貫通孔又は凹部内に配置されている、第8の本発明の電子部品内蔵モジュールである。
また、第11の本発明は、
前記貫通孔又は前記凹部内には、前記突出電子部品以外の前記電子部品が少なくとも一つ配置されている、第10の本発明の電子部品内蔵モジュールである。
前記貫通孔又は前記凹部内には、前記突出電子部品以外の前記電子部品が少なくとも一つ配置されている、第10の本発明の電子部品内蔵モジュールである。
また、第12の本発明は、
前記プリント基板の前記孔部の内壁、及び前記電気絶縁性基板の前記貫通孔又は前記凹部の内壁の少なくとも一方に設けられた、外部と電気的に接続するための電極を備えた、第10又は第11の本発明の電子部品内蔵モジュールである。
前記プリント基板の前記孔部の内壁、及び前記電気絶縁性基板の前記貫通孔又は前記凹部の内壁の少なくとも一方に設けられた、外部と電気的に接続するための電極を備えた、第10又は第11の本発明の電子部品内蔵モジュールである。
また、第13の本発明は、
面上に、少なくとも1つの、他の電子部品より背の高い特定電子部品を含む複数の電子部品を配置した第1離型キャリアと、前記特定電子部品の配置位置に対応する箇所に前記特定電子部品の上部の形状及び大きさに対応した所定の貫通孔又は凹部を有する第2離型キャリアと、前記特定電子部品の形状及び大きさに対応して形成された貫通孔、及び前記特定電子部品以外の前記電子部品の形状及び大きさに対応して形成された凹部を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟み、前記特定電子部品が前記電気絶縁性基板の前記貫通孔を貫通し、その上部が前記第2離型キャリアの前記貫通孔を貫通し、又は前記凹部に嵌り込むように位置合わせして、前記積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程とを備えた、電子部品内蔵モジュールの製造方法である。
面上に、少なくとも1つの、他の電子部品より背の高い特定電子部品を含む複数の電子部品を配置した第1離型キャリアと、前記特定電子部品の配置位置に対応する箇所に前記特定電子部品の上部の形状及び大きさに対応した所定の貫通孔又は凹部を有する第2離型キャリアと、前記特定電子部品の形状及び大きさに対応して形成された貫通孔、及び前記特定電子部品以外の前記電子部品の形状及び大きさに対応して形成された凹部を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟み、前記特定電子部品が前記電気絶縁性基板の前記貫通孔を貫通し、その上部が前記第2離型キャリアの前記貫通孔を貫通し、又は前記凹部に嵌り込むように位置合わせして、前記積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程とを備えた、電子部品内蔵モジュールの製造方法である。
また、第14の本発明は、
前記特定電子部品は、前記電気絶縁性基板の少なくとも一方の表面から突出している、第13の本発明の電子部品内蔵モジュールの製造方法である。
前記特定電子部品は、前記電気絶縁性基板の少なくとも一方の表面から突出している、第13の本発明の電子部品内蔵モジュールの製造方法である。
また、第15の本発明は、
面上に、少なくとも1つの、複数の電子部品を積層してなる特定電子部品群を配置した第1離型キャリアと、前記特定電子部品群の配置位置に対応する箇所に前記特定電子部品群の上部の形状及び大きさに対応した所定の貫通孔又は凹部を有する第2離型キャリアと、前記特定電子部品群の形状及び大きさに対応して形成された貫通孔を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟み、前記特定電子部品群が前記絶縁性基板の前記貫通孔を貫通し、その上部が前記第2離型キャリアの前記貫通孔を貫通し、又は前記凹部に嵌り込むように位置合わせして、前記積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程とを備えた、電子部品内蔵モジュールの製造方法である。
面上に、少なくとも1つの、複数の電子部品を積層してなる特定電子部品群を配置した第1離型キャリアと、前記特定電子部品群の配置位置に対応する箇所に前記特定電子部品群の上部の形状及び大きさに対応した所定の貫通孔又は凹部を有する第2離型キャリアと、前記特定電子部品群の形状及び大きさに対応して形成された貫通孔を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟み、前記特定電子部品群が前記絶縁性基板の前記貫通孔を貫通し、その上部が前記第2離型キャリアの前記貫通孔を貫通し、又は前記凹部に嵌り込むように位置合わせして、前記積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程とを備えた、電子部品内蔵モジュールの製造方法である。
また、第16の本発明は、
前記第2離型キャリアは、前記特定電子部品又は前記特定電子部品群の配置位置に対応する箇所に設けられた、前記特定電子部品の上部の形状及び大きさに対応した前記貫通孔を有し、
前記積層体を前記第2離型キャリアの外側から加熱、加圧するための前記プレス型は、前記特定電子部品又は前記特定電子部品群の前記上部の形状に対応した凹部が設けられており、
前記凹部を、前記第2離型キャリアの前記貫通孔に位置あわせするように前記プレス型を前記第2離型キャリアに当接させて、前記加熱、加圧を行う、第13又は第15の本発明の電子部品内蔵モジュールの製造方法である。
前記第2離型キャリアは、前記特定電子部品又は前記特定電子部品群の配置位置に対応する箇所に設けられた、前記特定電子部品の上部の形状及び大きさに対応した前記貫通孔を有し、
前記積層体を前記第2離型キャリアの外側から加熱、加圧するための前記プレス型は、前記特定電子部品又は前記特定電子部品群の前記上部の形状に対応した凹部が設けられており、
前記凹部を、前記第2離型キャリアの前記貫通孔に位置あわせするように前記プレス型を前記第2離型キャリアに当接させて、前記加熱、加圧を行う、第13又は第15の本発明の電子部品内蔵モジュールの製造方法である。
また、第17の本発明は、
面上に複数の電子部品を配置した第1離型キャリアと、第2離型キャリアと、前記複数の電子部品の形状及び大きさに対応して形成された第1の凹部、及び少なくとも1つの特定電子部品の形状及び大きさに対応して形成された貫通孔又は第2の凹部を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟みこむよう位置合わせして、積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程と、
前記第1離型キャリア及び前記第2離型キャリアを剥離した後、前記電気絶縁性基板の前記貫通孔又は前記第2の凹部に、前記特定電子部品を実装する工程を備えた、電子部品内蔵モジュールの製造方法である。
面上に複数の電子部品を配置した第1離型キャリアと、第2離型キャリアと、前記複数の電子部品の形状及び大きさに対応して形成された第1の凹部、及び少なくとも1つの特定電子部品の形状及び大きさに対応して形成された貫通孔又は第2の凹部を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟みこむよう位置合わせして、積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程と、
前記第1離型キャリア及び前記第2離型キャリアを剥離した後、前記電気絶縁性基板の前記貫通孔又は前記第2の凹部に、前記特定電子部品を実装する工程を備えた、電子部品内蔵モジュールの製造方法である。
また、第18の本発明は、
前記特定電子部品は、前記電気絶縁性基板の少なくとも一方の表面から突出している、第17の本発明の電子部品内蔵モジュールの製造方法である。
前記特定電子部品は、前記電気絶縁性基板の少なくとも一方の表面から突出している、第17の本発明の電子部品内蔵モジュールの製造方法である。
また、第19の本発明は、
面上に複数の電子部品を配置した第1離型キャリアと、第2離型キャリアと、貫通孔又は凹部を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟みこむよう位置合わせして、積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程と、
前記第1離型キャリア及び前記第2離型キャリアを剥離した後、前記電気絶縁性基板の前記貫通孔又は凹部に、複数の電子部品を積層してなる特定電子部品群を実装する工程を備えた、電子部品内蔵モジュールの製造方法である。
面上に複数の電子部品を配置した第1離型キャリアと、第2離型キャリアと、貫通孔又は凹部を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟みこむよう位置合わせして、積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程と、
前記第1離型キャリア及び前記第2離型キャリアを剥離した後、前記電気絶縁性基板の前記貫通孔又は凹部に、複数の電子部品を積層してなる特定電子部品群を実装する工程を備えた、電子部品内蔵モジュールの製造方法である。
また、第20の本発明は、
前記電気絶縁性基板には、前記特定電子部品又は特定電子部品群の形状及び大きさに対応して形成された前記貫通孔が形成されており、
前記貫通孔は、前記複数の電子部品の一部に対応する位置に形成されている、第17又は第19の本発明の電子部品内蔵モジュールの製造方法である。
前記電気絶縁性基板には、前記特定電子部品又は特定電子部品群の形状及び大きさに対応して形成された前記貫通孔が形成されており、
前記貫通孔は、前記複数の電子部品の一部に対応する位置に形成されている、第17又は第19の本発明の電子部品内蔵モジュールの製造方法である。
以上のような本発明によれば、電気絶縁性基板の厚みを抑えて、電子部品内蔵モジュール全体の小型化を実現することができる。
以下、本発明の実施の形態を図面を参照しながら説明する。
(実施の形態1)
図1は、本発明の実施の形態1における電子部品内蔵モジュールを示す断面図である。図1に示すように、本実施の形態1における電子部品内蔵モジュール101は、第1電子部品102及び第2電子部品103が電気絶縁性基板104に埋設され、第1電子部品102の一部が電気絶縁性基板104の表面より突出し、第2電子部品103は全体が電気絶縁性基板104に内蔵されている構成を備えたものである。
図1は、本発明の実施の形態1における電子部品内蔵モジュールを示す断面図である。図1に示すように、本実施の形態1における電子部品内蔵モジュール101は、第1電子部品102及び第2電子部品103が電気絶縁性基板104に埋設され、第1電子部品102の一部が電気絶縁性基板104の表面より突出し、第2電子部品103は全体が電気絶縁性基板104に内蔵されている構成を備えたものである。
第1電子部品102は、配線パターン105a上に実装され、電気絶縁性基板104に埋設される各電子部品において、第2電子部品103より高背な電子部品であり、一部が電気絶縁性基板104の表面より突出している。一方、第2電子部品103は第1電子部品102より低背な電子部品であり、電気絶縁性基板104に内蔵されている。
第1電子部品102及び第2電子部品103は、例えばLSI、DRAM等のベアチップであった場合は周知の技術であるフリップチップ実装、又、BGA、CSP等のパッケージ部品や、抵抗やコンデンサ等のチップ部品等であった場合は半田により、配線パターン105aに接続される。
配線パターン105aと105bは、それぞれ電気絶縁性基板104の両面にそれぞれ形成された配線パターンであり、電気絶縁性基板104を貫通して形成されたインナービア106を介して電気的に接続されている。
電気絶縁性基板104は熱硬化性の樹脂(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)であり、SiO2などの無機系フィラーを含んだもの、無機系フィラーを全く含まないものが用いることができる。なお、リフロー工程での高温に耐えうる程度の耐熱性(例えば、240℃に10秒間耐えうる程度の耐熱性)を有することが好ましい。
特に本実施の形態においては、電気絶縁性基板104として、無機質フィラー70〜95重量%、樹脂組成物5〜30重量%を含む混合物を材料として用いることが好ましい。これは以下の各実施の形態においても同様である。
配線パターン105a、105bは銅箔や導電性樹脂組成物からなり、銅箔を用いる場合には、例えば、電解メッキによって作製された厚さ12μm〜35μm程度の銅箔を使用することができる。銅箔は、電気絶縁性基板との接着性を向上させるために、電気絶縁性基板との当接面を粗化することが望ましい。又、銅箔としては、接着性及び耐酸化性を向上させるために、銅箔表面をカップリング処理したものや、銅箔表面に錫、亜鉛又はニッケルをメッキしたものを使用してもよい。
インナービア106は、例えば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅又はニッケル等を用いることができ、これらは、導電性が高いため望ましく、銅は導電性が高くマイグレーションも少ないため特に望ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に望ましい。
なお、以上の構成において、電子部品内蔵モジュール101は本発明の電子部品内蔵モジュールに相当し、第1電子部品102及び第2電子部品103は本発明の複数の電子部品に相当する。又、第1電子部品102は本発明の突出電子部品に相当する。
以上のような構成を有する本実施の形態1の電子部品内蔵モジュールによれば、第1電子部品102のような高背部品と第2電子部品103のような低背部品を電気絶縁性基板104に埋設する場合において、電気絶縁性基板104の厚みを高背部品の厚みに合わせる必要がないため、電気絶縁性基板104の厚みを薄くすることができ、電子部品内蔵モジュール101全体の小型化を実現することができる。
又、図2に示すように、電子部品内蔵モジュールの表面に更に電子部品220を搭載することができる。この場合、図17に示す電子部品内蔵モジュール1401が占める体積と同体積において、より高密度な実装が可能となり、ひいてはより高機能を有する電子部品内蔵モジュール201を得ることができる。
又、図3に示すように、第1電子部品302の突出した部分に放熱デバイス321を取
り付けることにより、効率的に放熱することができる。放熱デバイス321としては、フィンが放熱効率上好ましいが、銅箔など熱伝導性の高いシート状のデバイスであってもよい。
り付けることにより、効率的に放熱することができる。放熱デバイス321としては、フィンが放熱効率上好ましいが、銅箔など熱伝導性の高いシート状のデバイスであってもよい。
次に、本発明の実施の形態1における電子部品内蔵モジュールの製造方法について、以下、図4(a)〜(e)を参照しながら説明する。
まず図4(a)に示すように、第1離型キャリア407a上に形成された配線パターン405aに第1電子部品402及び第2電子部品403を実装する。
配線パターン405aの表面を基準として、第1電子部品402は、第2電子部品403より高背な電子部品であり、第2電子部品403は第1電子部品402より低背な電子部品である。
実装方法は、第1電子部品402及び第2電子部品403が、例えばLSI、DRAM等のベアチップであった場合は周知の技術であるフリップチップ実装、又、BGA、CSP等のパッケージ部品や、抵抗やコンデンサ等のチップ部品等であった場合は半田により、配線パターン405aに接続される。
次に図4(b)に示すように、配線パターン405bが形成された第2離型キャリア407bに、両面を貫通した開口部408を形成する。開口部408には後の工程で第1電子部品が収納されるため、第1電子部品402に対応した形状及び大きさを有する。一例として、第1電子部品402の寸法+0.05mm以上の寸法で形成されることが好ましい。
次に図4(c)に示すように、第1電子部品402の厚みより薄く、第2電子部品403の厚みより厚い未硬化の電気絶縁性基板404にインナービア406と空隙409a、409bを形成する。
インナービア406はレーザーやパンチングにより直径0.15mmの形状で加工した後、導電性樹脂ペーストを印刷充填して形成する。
空隙409a、409bはインナービア406と同様、レーザーやパンチングにより形成する。
又、空隙409aは、第1電子部品402に対応した形状及び大きさを有し、さらにその厚みに対応して、電気絶縁性基板404の両面を貫通する貫通孔として形成される。一方、空隙409bは、第2電子部品403に対応した形状及び大きさを有し、さらにその厚みに対応して、電気絶縁性基板404内の窪みとして形成される。
次に図4(d)に示すように、第1離型キャリア407a上に形成された配線パターン405aとインナービア406、及び第2離型キャリア407b上に形成された配線パターン405bとインナービア406とが接触し、かつ第1電子部品402が電気絶縁性基板404の空隙409a及び第2離型キャリア407bの開口部408を貫通し、第2電子部品403が空隙409bに嵌り込むように、第1離型キャリア407aと電気絶縁性基板404と第2離型キャリア407bとをそれぞれ位置合わせして重ね合わせ、積層体を構成する。
当該積層体を、第1離型キャリア407a、第2離型キャリア407bをそれぞれ外側からプレス金型410a、410bに当接させ熱プレスすることにより、第1電子部品402及び第2電子部品403を電気絶縁性基板404に内蔵し、配線パターン405aと配線パターン405bとをインナービア406を介して電気的に接続する。
熱プレスは温度70〜300℃、圧力0.1〜10MPaの範囲で行う。好ましくは温度150〜250℃、圧力0.5〜5MPaであり、この際、未硬化の電気絶縁性基板404は一旦低粘度化して、埋設される各電子部品を完全に埋め込んだ後に硬化して第1離型キャリア407a、第2離型キャリア407b上に形成された各配線パターンが電気絶縁性基板404に埋め込まれ接着される。
又、プレス金型410bは、第1電子部品402の上部、すなわちモジュール完成時に基板表面から突出する部分に対応した形状及び大きさを有した座ぐり411を有していることが好ましい。第1電子部品402の上部が座ぐり411に嵌り込むことで、プレス金型410bの他の部分は電気絶縁性基板404と当接することとなり、結果として電気絶縁性基板404全体に均等に圧力をかけることができるからである。
次に、図4(e)に示すように、第1離型キャリア407a、第2離型キャリア407bを剥離して、図1に示す本実施の形態1の電子部品内蔵モジュール101を得ることができる。
その後、電子部品内蔵モジュール101の表面に更に電子部品220を搭載することで、図2に示すようなより高密度で高機能を有する電子部品内蔵モジュール201を得ることができる。
又、図3に示すように、第1電子部品302の突出した部分に放熱デバイス321を取り付けることにより、効率的に放熱することができる。放熱デバイス321としては、フィンが放熱効率上好ましいが、銅箔など熱伝導性の高いシート状のデバイスであってもよい。
以上の工程において、第1離型キャリア407aは本発明の第1離型キャリアに相当し、第2離型キャリア407bは本発明の第2離型キャリアに相当する。又、電気絶縁性基板404は本発明の電気絶縁性基板に相当し、プレス金型410a、410bは本発明のプレス金型に相当する。
又、第1電子部品402は本発明の特定電子部品に相当し、第2電子部品403は本発明の他の電子部品に相当する。又、電気絶縁性基板404の空隙409aは本発明の貫通孔に、空隙409bは凹部にそれぞれ相当する。又、第2離型キャリア407bの開口部408は本発明の所定の貫通孔に相当する。又、プレス金型410bの座ぐり411は本発明の凹部に相当する。
しかしながら、本発明は上記の工程に限定されるものではない。上記の説明においては、第2離型キャリア407bは本発明の貫通孔として開口部408を備えたものとしたが、図4(f)に示すように本発明の凹部として凹部408′を備えたものとしてもよい。この凹部408′は第1電子部品402の形状及び大きさに対応するものであり、かつ、第1電子部品402の上部が嵌り込むのに十分な深さを有する。
このような第2離型キャリア407bを用いることにより、図4(g)に示す図4(c)と同一の電気絶縁性基板404を挟む積層体を作成すると、図4(h)に示すように、積層体を上下から加圧、加熱するプレス金型として、座ぐりを持たない平板状のプレス金型410cを用い、図4(i)に示す電子部品内蔵モジュール401を得ることができる。これによりプレス金型410作製に必要なコストを削減することができる。
(実施の形態2)
図5(a)〜(e)は、本発明の実施の形態2における電子部品内蔵モジュールの製造方法を示す断面図である。本実施の形態2による製造方法は、実施の形態1の電子部品内蔵モジュールの他の製造方法であり、上述した実施の形態1における電子部品内蔵モジュールの製造方法と異なる点は、第1電子部品502が熱プレス工程後に配線パターン505aに実装される点にある。
図5(a)〜(e)は、本発明の実施の形態2における電子部品内蔵モジュールの製造方法を示す断面図である。本実施の形態2による製造方法は、実施の形態1の電子部品内蔵モジュールの他の製造方法であり、上述した実施の形態1における電子部品内蔵モジュールの製造方法と異なる点は、第1電子部品502が熱プレス工程後に配線パターン505aに実装される点にある。
なお、実施の形態1による電子部品内蔵モジュールと対応する部材は、同様な処理を施した同種の材料からなる。
本実施の形態における電子部品内蔵モジュールの製造方法について、以下、図5(a)〜(e)を参照しながら説明する。
まず図5(a)に示すように、第1離型キャリア507a上に形成された配線パターン505aに第2電子部品503を実装する。実装方法は、第2電子部品503が、例えばLSI、DRAM等のベアチップであった場合は周知の技術であるフリップチップ実装、
又、BGA、CSP等のパッケージ部品や、抵抗やコンデンサ等のチップ部品等であった場合は半田により、配線パターン505aに接続される。
又、BGA、CSP等のパッケージ部品や、抵抗やコンデンサ等のチップ部品等であった場合は半田により、配線パターン505aに接続される。
次に、図5(b)に示すように、後に実装する第1電子部品502の厚みより薄く、第2電子部品503の厚みより厚い電気絶縁性基板504にインナービア506と空隙509a、509bを形成する。インナービア506はレーザーやパンチングにより直径0.15mmの形状で加工した後、導電性樹脂ペーストを印刷充填して形成する。
空隙509a、509bはインナービアと同様、レーザーやパンチングにより形成する。
又、空隙509aは、後に実装する第1電子部品502に対応した形状及び大きさを有し、さらにその厚みに対応して、電気絶縁性基板504の両面を貫通する貫通孔として形成される。一方、空隙509bは、第2電子部品503に対応した形状及び大きさを有し、さらにその厚みに対応して、電気絶縁性基板504内の窪みとして形成される。
更に、空隙509aについては、熱プレス後に第1電子部品502を埋設するため、熱プレス時における電気絶縁性基板の樹脂流動を考慮して、部品寸法+0.5mm以上の寸法で加工されることが好ましい。
次に図5(c)に示すように、第1離型キャリア507a上に形成された配線パターン505aとインナービア506、及び第2離型キャリア507b上に形成された配線パターン505bとインナービア506とが接触し、かつ第2電子部品503が空隙509bに嵌り込むように、第1離型キャリア507aと電気絶縁性基板504と第2離型キャリア507bとをそれぞれ位置合わせして重ね合わせ、積層体を構成する。
当該積層体を、第1離型キャリア507a、第2離型キャリア507bをそれぞれ外側から、一対のプレス金型510a、510bに当接させ、熱プレスすることにより、第2電子部品503を電気絶縁性基板504に内蔵し、配線パターン505aと配線パターン505bとをインナービア506を介して電気的に接続する。
熱プレスは温度70〜300℃、圧力0.1〜10MPaの範囲で行う。好ましくは温度150〜250℃、圧力0.5〜5MPaであり、この際、未硬化の電気絶縁性基板504は一旦低粘度化して、埋設される第2電子部品503を完全に埋め込んだ後に硬化し
て第1離型キャリア507a、第2離型キャリア507b上に形成された配線パターン505a、505bが電気絶縁性基板504に埋め込まれ接着される。
て第1離型キャリア507a、第2離型キャリア507b上に形成された配線パターン505a、505bが電気絶縁性基板504に埋め込まれ接着される。
次に、図5(d)に示すように、第1離型キャリア507a、第2離型キャリア507bを剥離する。このとき、剥離後の電気絶縁性基板504においては、空隙509aの底面を塞ぐように、配線パターン505aの一部である配線パターン505abが配置されている。
次に、図5(e)に示すように、第1電子部品502を、空隙509a内に配置し、配線パターン505aの配線パターン505abに実装し、電子部品内蔵モジュール501を得ることができる。
実装方法は、第2電子部品503と同様、例えばLSI、DRAM等のベアチップであった場合は周知の技術であるフリップチップ実装、又、BGA、CSP等のパッケージ部品や、抵抗やコンデンサ等のチップ部品等であった場合は半田により、配線パターン505aに接続される。
以上の工程において、第1離型キャリア507aは本発明の第1離型キャリアに相当し、第2離型キャリア507bは本発明の第2離型キャリアに相当する。又、電気絶縁性基板504は本発明の電気絶縁性基板に相当し、プレス金型510a、510bは本発明のプレス金型に相当する。
又、第1電子部品502は本発明の特定電子部品に相当し、第2電子部品503及び配線パターン505aは本発明の複数の電子部品に相当する。又、電気絶縁性基板504の空隙509aは本発明の貫通孔に、空隙509bは第1の凹部にそれぞれ相当する。
以上のような本実施の形態によれば、熱プレス後に第1電子部品502を実装するため、第2離型キャリア507bへの開口部形成を省き工程を簡略化することができるため、生産性を向上させることができる。
又、熱プレス工程で、座ぐりを設けた複雑なプレス金型を必要としないため、金型510作製に必要なコストを削減することができる。
(実施の形態3)
図6は、本発明の実施の形態3における電子部品内蔵モジュールの製造方法を示す断面図である。
図6は、本発明の実施の形態3における電子部品内蔵モジュールの製造方法を示す断面図である。
実施の形態1による電子部品内蔵モジュールと対応する部材は、同様な処理を施した同種の材料からなる。
図6に示すように、本実施の形態3における電子部品内蔵モジュール601は、実施の形態1、2と同様に、第1電子部品602及び第2電子部品603が電気絶縁性基板604に埋設され、第1電子部品602の一部が電気絶縁性基板604の表面より突出し、第2電子部品603は全体が電気絶縁性基板604に内蔵されている構成を備えたものである。
本実施の形態3が上述した各実施の形態と異なる点は、第1電子部品602が配線パターンにおける電気絶縁性基板604との非当接面に接続されている、すなわち配線パターン605bと電気絶縁性基板604の外部で配線607により接続されているところにある。
以下、説明を行う。第1電子部品602は、配線パターン605a上に実装され、電気絶縁性基板604に埋設される電子部品において、第2電子部品603より高背な電子部品であり、一部が電気絶縁性基板604の表面より突出している。一方、第2電子部品603は第1電子部品602より低背な電子部品であり、電気絶縁性基板604に内蔵されている。
第1電子部品602及び第2電子部品603は、例えばLSI、DRAM等のベアチップであった場合は周知の技術であるフリップチップ実装、又、BGA、CSP等のパッケージ部品や、抵抗やコンデンサ等のチップ部品等であった場合は半田により接続される。
配線パターン605aと605bは、それぞれ電気絶縁性基板604の両面にそれぞれ形成された配線パターンであり、電気絶縁性基板604を貫通して形成されたインナービア606を介して電気的に接続されている。
電気絶縁性基板604は熱硬化性の樹脂であり(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)、SiO2などの無機系フィラーを含んだもの、無機系フィラーを全く含まないものが用いることができる。なお、リフロー工程での高温に耐えうる程度の耐熱性(例えば、240℃に10秒間耐えうる程度の耐熱性)を有することが好ましい。
配線パターン605a、605bは銅箔や導電性樹脂組成物からなり、銅箔を用いる場合には、例えば、電解メッキによって作製された厚さ12μm〜35μm程度の銅箔を使用することができる。銅箔は、電気絶縁性基板との接着性を向上させるために、電気絶縁性基板との当接面を粗化するのが望ましい。又、銅箔としては、接着性及び耐酸化性を向上させるために、銅箔表面をカップリング処理したものや、銅箔表面に錫、亜鉛又はニッケルをメッキしたものを使用してもよい。
インナービア606は、例えば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金、銀、銅又はニッケル等を用いることができ、これらは、導電性が高いため望ましく、銅は導電性が高くマイグレーションも少ないため特に望ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に望ましい。
なお、以上の構成において、電子部品内蔵モジュール601は本発明の電子部品内蔵モジュールに相当し、第1電子部品602及び第2電子部品603は本発明の複数の電子部品に相当する。又、第1電子部品602は本発明の突出電子部品に相当する。又、配線パターン605bは本発明の電極に相当し、配線607は、本発明の突出電子部品と電極とを電気絶縁性基板の外部へ接続するのに用いられる手段である。
以上のような構成を有する本実施の形態3の電子部品内蔵モジュールによれば、実施の形態1、2と同様、第1電子部品602のような高背部品と第2電子部品603のような低背部品を電気絶縁性基板604に埋設する場合において、電気絶縁性基板604の厚みを高背部品の厚みに合わせる必要がないため、電気絶縁性基板604の厚みを薄くすることができ、電子部品内蔵モジュール601全体の小型化を実現することができる。
更に、本実施の形態3によれば、配線607により、電気絶縁性基板604の外側で第1電子部品602と電気的接続を確保するようにしたことで、埋設可能な電子部品の種類を増加させ、実装密度を高めることができる。
又、図7に示すように、電子部品内蔵モジュールの表面に更に電子部品720を搭載することができる。この場合、図17に示す電子部品内蔵モジュール1401が占める体積と同体積において、より高密度な実装が可能となり、ひいてはより高機能を有する電子部品内蔵モジュール701を得ることができる。
又、図8に示すように、第1電子部品802の突出した部分に放熱デバイス821を取り付けることにより、効率的に放熱することができる。放熱デバイス821としては、フィンが放熱効率上好ましいが、銅箔など熱伝導性の高いシート状のデバイスであってもよい。
又、図9に示すように、電気絶縁性基板904内に、第1電子部品902及び第2電子部品903を接着材912を介して積層配置させるようにしてもよい。この場合、電気絶縁性基板904に電子部品を埋設するためのスペースが増え、より多くの電子部品を内蔵することができるため、さらに高密度で多機能を有した電子部品内蔵モジュールを得ることができる。又、図1の第2電子部品103と同様の第2電子部品を電気絶縁性基板904内に別途配置してもよい。
なお、図9に示す構成において、本発明の突出電子部品としての第1電子部品902は、電気絶縁性基板904より厚みの小さい部品を用いることができる効果がある。
このように、本発明の突出電子部品は完成時の電子部品内蔵モジュールにおいてその基板表面から一部が突出していればよく、部品全体の高さは、基板の厚みによって制約されるものではない。
次に、本実施の形態3における電子部品内蔵モジュールの製造方法について、以下、図10(a)〜(f)を参照しながら説明する。
図10(a)〜図10(e)に示す各工程は、実質的には、それぞれ実施の形態1の図4(a)〜図4(e)に示す各工程と同一である。
すなわち、図10(a)においては、第1離型キャリア1007a上に第1電子部品1002を貼り付ける。貼り付け手段については、接着剤1012が用いられ、あらかじめ第1電子部品1002にシート状の接着剤を貼り付けた後に搭載される方法が、生産性に優れている。又、この接着剤1012としてはエポキシ、ポリイミド、アクリル等の材料よりなる熱硬化性の樹脂が好ましく、耐熱性に優れる材料が用いられる。
次いで第1離型キャリア1007a上に形成された配線パターン1005aに第2電子部品1003を実装する。
第2電子部品1003は、例えばLSI、DRAM等のベアチップであった場合は周知の技術であるフリップチップ実装、又、BGA、CSP等のパッケージ部品や、抵抗やコンデンサ等のチップ部品等であった場合は半田により、配線パターン1005aに接続される。
次に図10(b)に示すように、配線パターン1005bが形成された第2離型キャリア1007bに両面を貫通した開口部1008を形成する。開口部1008には後の工程で第1電子部品1002が収納されるため、第1電子部品1002に対応した形状及び大きさを有する。一例として、第1電子部品1002の寸法+0.05mm以上の寸法で形成されることが好ましい。
次に図10(c)に示すように、第1電子部品1002の厚みより薄く、第2電子部品1003の厚みより厚い電気絶縁性基板1004にインナービア1006と空隙1009
a、1009bを形成する。
a、1009bを形成する。
インナービア1006はレーザーやパンチングにより直径0.15mmの形状で加工した後、導電性樹脂ペーストを印刷充填して形成する。
空隙1009a、1009bはインナービア1006と同様、レーザーやパンチングにより形成する。
又、空隙1009aは、第1電子部品1002に対応した形状及び大きさを有し、さらにその厚みに対応して、電気絶縁性基板1004の両面を貫通する貫通孔として形成される。一方、空隙1009bは、第2電子部品1003に対応した形状及び大きさを有し、さらにその厚みに対応して、電気絶縁性基板1004内の窪みとして形成される。
次に図10(d)に示すように、第1離型キャリア1007a上に形成された配線パターン1005aとインナービア1006、及び第2離型キャリア1007b上に形成された配線パターン1005bとインナービア1006とが接触し、かつ第1電子部品1002が電気絶縁性基板1004の空隙1009a及び第2離型キャリア1007bの開口部1008を貫通し、第2電子部品1003が空隙1009bに嵌り込むように、第1離型キャリア1007aと電気絶縁性基板1004と第2離型キャリア1007bとをそれぞれ位置合わせして重ね合わせ、積層体を構成する。
当該積層体を、第1離型キャリア1007a、第2離型キャリア1007bをそれぞれ外側からプレス金型1010a、1010bに当接させ熱プレスすることにより、第1電子部品1002及び第2電子部品1003を電気絶縁性基板1004に内蔵し、配線パターン1005a、1005bをインナービア1006を介して電気的に接続する。
熱プレスは温度70〜300℃、圧力0.1〜10MPaの範囲で行う。好ましくは温度150〜250℃、圧力0.5〜5MPaであり、この際、未硬化の電気絶縁性基板1004は一旦低粘度化して、埋設される各電子部品を完全に埋め込んだ後に硬化して第1離型キャリア1007a、第2離型キャリア1007b上に形成された各配線パターンが電気絶縁性基板1004に埋め込まれ接着される。
又、プレス金型1010bは、実施の形態1のプレス金型410b同様第1電子部品1002の突出した部分に対応して座ぐり1011を有しているため、部品が突出していても基板全体に均等に圧力をかけることができる。
次に、図10(e)に示すように、第1離型キャリア1007a、第2離型キャリア1007bを剥離する。
次に、図10(f)に示すように、第1電子部品1002と、配線パターン1005bと配線607を用いて接続する。
第1電子部品1002は、例えばLSI、DRAM等のベアチップやBGA、CSP等のリードフレームを有さない部品の場合はワイヤーボンディング実装、リードフレームを有する場合には、半田により接続される。
なお、図9に示す、第1電子部品902が第2電子部品903に積層された構成の電子部品積層モジュールを製造する場合は、図10(a)〜(f)の各工程において、電気絶縁性基板1004から第2電子部品1003を実装するのに必要な空隙1009bを省略した構成として、図10(a)において、第1電子部品1002の代わりに、第1電子部品902と第2電子部品903との積層部品をあらかじめ実装すればよい。この場合、第1電子部品902と第2電子部品903との積層部品は本発明の特定電子部品群に相当する。又、第2電子部品1003と同様の第2電子部品を設ける場合は、空隙1009bを省略しない構成とすればよい。
(実施の形態4)
図11(a)〜(e)は、本発明の実施の形態4における電子部品内蔵モジュールの製造方法を示す断面図である。本実施の形態4による製造方法は、実施の形態3の電子部品内蔵モジュールの他の製造方法であり、上述した実施の形態3における電子部品内蔵モジュールの製造方法と異なる点は、第1電子部品1102が熱プレス工程後に配線パターン1105bに接続される点にある。
図11(a)〜(e)は、本発明の実施の形態4における電子部品内蔵モジュールの製造方法を示す断面図である。本実施の形態4による製造方法は、実施の形態3の電子部品内蔵モジュールの他の製造方法であり、上述した実施の形態3における電子部品内蔵モジュールの製造方法と異なる点は、第1電子部品1102が熱プレス工程後に配線パターン1105bに接続される点にある。
なお、実施の形態1による電子部品内蔵モジュールと対応する部材は、同様な処理を施した同種の材料からなる。
本実施の形態4における電子部品内蔵モジュールの製造方法について、以下、図11(a)〜(e)を参照しながら説明する。ただし、実施の形態2にて示した各工程と同一工程については、詳細な説明は省略する。
図11(a)〜図11(e)に示す各工程は、実質的には、それぞれ実施の形態2の図5(a)〜図5(e)に示す各工程と同一である。
すなわち、図11(a)に示すように、第1離型キャリア1107a上に形成された配線パターン1105aに第2電子部品1103を実装する。
第2電子部品1103は、内蔵される電子部品において低背な電子部品であり、例えばLSI、DRAM等のベアチップであった場合は周知の技術であるフリップチップ実装、又、BGA、CSP等のパッケージ部品や、抵抗やコンデンサ等のチップ部品等であった場合は半田により、配線パターン1105aに接続される。
次に図11(b)に示すように、後に実装する第1電子部品1102の厚みより薄く、第2電子部品1103の厚みより厚い未硬化の電気絶縁性基板1104にインナービア1106と空隙1109a、1109bを形成する。インナービア1106はレーザーやパンチングにより直径0.15mmの形状で加工した後、導電性樹脂ペーストを印刷充填して形成する。
空隙1109a、1109bはインナービアと同様、レーザーやパンチングにより形成する。
又、空隙1109aは、後に実装する第1電子部品1102に対応した形状及び大きさを有し、さらにその厚みに対応して、電気絶縁性基板1104の両面を貫通する貫通孔として形成される。一方、空隙1109bは、第2電子部品1103に対応した形状及び大きさを有し、さらにその厚みに対応して、電気絶縁性基板1104内の窪みとして形成される。
更に、空隙1109aについては、熱プレス後に第1電子部品1102を埋設するため、熱プレス時における電気絶縁性基板の樹脂流動を考慮して、部品寸法+0.5mm以上の寸法で加工されることが好ましい。
次に図11(c)に示すように、第1離型キャリア1107a上に形成された配線パターン1105aとインナービア1106、及び第2離型キャリア1107b上に形成された配線パターン1105bとインナービア1106とが接触し、かつ第2電子部品1103が空隙1109bに嵌り込むように、第1離型キャリア1107aと電気絶縁性基板1104と第2離型キャリア1107bとをそれぞれ位置合わせして重ね合わせ、積層体を形成する。
当該積層体を、第1離型キャリア1107a、第2離型キャリア1107bをそれぞれ外側から、一対のプレス金型1110a、1110bに当接させ、熱プレスすることにより、第2電子部品1103を電気絶縁性基板1104に内蔵し、配線パターン1105aと配線パターン1105bとをインナービア1106を介して電気的に接続する。
熱プレスは温度70〜300℃、圧力0.1〜10MPaの範囲で行う。好ましくは温度150〜250℃、圧力0.5〜5MPaであり、この際、未硬化の電気絶縁性基板1104は一旦低粘度化して、埋設される第2電子部品1103を完全に埋め込んだ後に硬化して第1離型キャリア1107a、第2離型キャリア1107b上に形成された配線パターン1105a、1105bが電気絶縁性基板1104に埋め込まれ接着される。
次に、図11(d)に示すように、第1離型キャリア1107a、第2離型キャリア1107bを剥離する。このとき、剥離後の電気絶縁性基板1104においては、空隙1109aの底面を塞ぐように、配線パターン1105aの一部である配線パターン1105abが配置されている。
次に、図11(e)に示すように、第1電子部品1102を、空隙1109a内に配置し、配線パターン1105aの配線パターン1105abに貼り付ける。
貼り付けのための手段については、接着剤1112が用いられ、あらかじめ第1電子部品1102にシート状の接着剤を貼り付けた後に搭載される方法が、生産性に優れている。又、この接着剤1112としてはエポキシ、ポリイミド、アクリル等の材料よりなる熱硬化性の樹脂が好ましく、耐熱性に優れる材料が用いられる。
最後に、図11(f)に示すように、第1電子部品1102を、配線607を用いて配線パターン1105bに接続し、電子部品内蔵モジュール1101を得ることができる。
第1電子部品1102は、例えばLSI、DRAM等のベアチップやBGA、CSP等のリードフレームを有さない部品の場合はワイヤーボンディング実装、リードフレームを有する場合には、半田により接続される。
又、接着剤1112として導電性の接着剤を用いることで、第1電子部品1102は2箇所で電気絶縁性基板1104の内部及び外部の2箇所から電気的接続を得ることができる。
以上の工程において、第1離型キャリア1107aは本発明の第1離型キャリアに相当し、第2離型キャリア1107bは本発明の第2離型キャリアに相当する。又、電気絶縁性基板1104は本発明の電気絶縁性基板に相当し、プレス金型1110a、1110bは本発明のプレス金型に相当する。
又、第1電子部品1102は本発明の特定電子部品に相当し、第2電子部品1103及び配線パターン1105aは本発明の複数の電子部品に相当する。又、電気絶縁性基板1104の空隙1109aは本発明の貫通孔に、空隙1109bは第1の凹部にそれぞれ相当する。
なお、図9に示す、第1電子部品902が第2電子部品903に積層された構成の電子部品積層モジュールを製造する場合は、図11(a)〜(f)の各工程において、電気絶縁性基板1104から第2電子部品1103を実装するのに必要な空隙1109bを省略した構成として、図11(e)において、第1電子部品1102の代わりに、第1電子部品902と第2電子部品903との積層部品を実装すればよい。この場合、第1電子部品902と第2電子部品903との積層部品は本発明の特定電子部品群に相当する。なお、この構成においても、第2電子部品1103と同様の第2電子部品を設ける場合は、空隙1109bを省略しない構成とすればよい。
しかしながら、本発明は上記の工程に限定されるものではない。上記の説明においては、電気絶縁性基板1104は本発明の貫通孔として空隙1109を備えたものとしたが、図11(g)に示すように本発明の第2の凹部として空隙1109′を備えたものとしてもよい。この空隙1109′は第1電子部品1102の形状及び大きさに対応するものであり、かつ、第1電子部品1102がその内部に配置され、かつ完全に埋没させない程度の深さを有する。
このような電気絶縁性基板1104を用いた場合の電子部品内蔵モジュールの製造方法は、以下のようになる。すなわち、図11(h)に示すように、空隙1109′の直下を回避して配線パターン1105を形成し、次に図11(i)に示すように、空隙1109′の底部に第1電子部品1102を接着剤1112により貼り付ける。
最後に、図11(j)に示すように、第1電子部品1102を、配線607を用いて配線パターン1105bに接続し、第1電子部品1102と他の配線パターンとの電気的接続を完了し、電子部品内蔵モジュール1101′を完成する。
この構成例においても、本発明の突出電子部品としての第1電子部品1102として、電気絶縁性基板1104より厚みの小さい部品を用いることができる効果がある。すなわち、本発明の突出電子部品は完成時の電子部品内蔵モジュールにおいてその基板表面から一部が突出していればよく、突出電子部品全体の高さは、基板の厚みによって制約されるものではない。
以上のように、本実施の形態によれば、熱プレス後に第1電子部品1102を実装するため、第2離型キャリア1107bへの開口部形成を省き工程を簡略化することができるため、生産性を向上させることができる。
又、熱プレス工程で、座ぐりを設けた複雑な金型を必要としないため、プレス金型1110a、1110bの作製に必要なコストを削減することができる。
(実施の形態5)
図12(a)は、本発明の実施の形態5における積層電子部品モジュールの構成を示す断面図である。なお、実施の形態1〜4による電子部品内蔵モジュールと対応する部材は、同様な処理を施した同種の材料からなる。
図12(a)は、本発明の実施の形態5における積層電子部品モジュールの構成を示す断面図である。なお、実施の形態1〜4による電子部品内蔵モジュールと対応する部材は、同様な処理を施した同種の材料からなる。
本実施の形態5の積層電子部品モジュール1201は、二層の電子部品内蔵モジュール1201a及び1201bとから構成され、第1電子部品1202が両者を貫通するように埋設されている。第1電子部品1202は、電子部品内蔵モジュール1201a及び1201bのいずれの表面からも突出している部分を有しており、第2電子部品1203は電子部品内蔵モジュール1201bに内蔵されている。
したがって電子部品内蔵モジュール1201bは本発明の電子部品内蔵モジュールに対応し、電子部品内蔵モジュール1201aは従来の電子部品内蔵モジュールに対応することになる。更に、電子部品内蔵モジュール1201aは、本発明の電子部品内蔵モジュールの第1電子部品1202の突出部分に対応した貫通孔を有することになる。
又、図12(b)は、本実施の形態5の積層電子部品モジュールの他の例の構成図である。図12(b)に示すように、積層電子部品モジュール1211は、三層の電子部品内蔵モジュール1211a〜1211cとから構成され、第1電子部品1202は、電子部品内蔵モジュール1211bを貫通して、電子部品内蔵モジュール1211a及び1211cの表面にそれぞれ嵌り込んだ構成を有している。又、第2電子部品1203は電子部品内蔵モジュール1211aに内蔵されている。
したがって電子部品内蔵モジュール1211aは本発明の電子部品内蔵モジュールに対応し、電子部品内蔵モジュール1211b及び1211cは従来の電子部品内蔵モジュールに対応することになる。更に、電子部品内蔵モジュール1211bは、本発明の電子部品内蔵モジュールの第1電子部品1202の突出部分に対応した貫通孔を有し、電子部品内蔵モジュール1211cは、本発明の電子部品内蔵モジュールの第1電子部品1202の突出部分に対応した凹部を有することになる。
以上のような構成を有する、本実施の形態5の積層電子部品モジュール1201又は1211によれば、層の一部に本発明の電子部品内蔵モジュールを用いることにより、モジュール全体の小型を実現することが可能となり、ひいてはより多機能を有する積層電子部品モジュールが得られる。
なお、本発明の積層電子部品モジュールは、上記の構成に限定されるものではなく、複数の電子部品内蔵モジュールを積層した構成において、少なくとも一層の電子部品内蔵モジュールが、本発明の電子部品内蔵モジュールを含み、当該電子部品内蔵モジュールの突出電子部品に対向する電子部品内蔵モジュールが、その対向面において突出電子部品の突出部分に対応する凹部又は貫通孔を備えた構成であればよい。
又、本発明の電子部品内蔵モジュールを連続して複数積層した構成としてもよい。
又、内蔵される電子部品内蔵モジュール1211b又は1211cは少なくとも実施の形態1〜4のいずれかにより作製されたものであればよいが、他の製法により作成されたものであってもよい。すなわち、各層の具体的な製法や構成に限定されず、積層電子部品モジュールにおいて、内部層間に本発明の電子部品内蔵モジュールの構成が含まれていれば、当該積層電子部品モジュールは、本発明の積層電子部品モジュールを構成するものである。
又上記の各実施の形態においては、電子部品内蔵モジュールとしては、その両面には電気絶縁基板の表面がそのまま露出させ、配線パターンとして各離型キャリアに形成された配線パターンを電気絶縁性基板に転写させた構成としたが、図13(a)に示すように、既存のプリント配線板1316a、1316bの表裏面に形成された配線パターンを用いてもよい。この場合、製造方法は、離型キャリアの代わりにプリント配線板1316a、1316bを用いて積層体を構成し、熱プレス後、プリント配線板1316a、1316bを剥離しない状態で電子部品内蔵モジュールを完成させることになる。
この場合も、電子部品内蔵モジュール1301においては、電気絶縁性基板1315に第2電子部品1314が内蔵される一方で、基板表面から第1電子部品1313の一部が突出していることで、本発明の電子部品内蔵モジュールが実現されていることとなり、上記各実施の形態と同様の効果が得られることはいうまでもない。
さらに、図13(b)に示すように、プリント配線板1316a〜1316cをそれぞれ電気絶縁性基板1315a、1315bの各表面に設けてなる積層電子部品モジュール1311としてもよい。この場合も、プリント配線板1316bの直下の電気絶縁性基板
1315bに第2電子部品1314が内蔵される一方で、基板表面から第1電子部品1317aの一部が突出していることで、本発明の積層電子部品モジュールが実現されていることとなり、実施の形態5と同様の効果が得られる。
1315bに第2電子部品1314が内蔵される一方で、基板表面から第1電子部品1317aの一部が突出していることで、本発明の積層電子部品モジュールが実現されていることとなり、実施の形態5と同様の効果が得られる。
さらに、本発明の電子部品内蔵モジュールとしては、図14〜図16に示すような、プリント配線板を電気絶縁性基板の両面に貼り付けてなる構成としてもよい。
図14は、電子部品内蔵モジュール1501の断面図である。又、図15は、図14の図中A方向から見た下面図であり、図15中においてB−B直線から見た断面図が図14に相当する。又、図16は図14に示す電子部品内蔵モジュール1501の分解図である。
図14〜図16の各図に示すように、電子部品内蔵モジュール1501は、電気絶縁性基板1511及び電気絶縁性基板1511を両面から挟み込むプリント基板1512a及びプリント基板1512bを備えている。プリント基板1512aは積層プリント基板であって、その表面及び内層に電極1551、及び層間接続のためのビアホール1552等が設けられ、表面には電子部品1521、1522等が設けられている。なお、カバー1523は電子部品1521、1522等を保護するための部材である。
又、プリント基板1512bには、図15に示すように、電気絶縁性基板1511に設けられた第1電子部品1531と、第2電子部品1532及び1533とが配置される方形の孔部1534が開口されている。又、プリント基板1512bの表面には、外部と接続するためのバンプとなる半田ボール1535が設けられている。半田ボール1535はプリント基板1512b内のビアホール1536を通じて、電子部品内蔵モジュール1501内の各部と電気的に接続している。
又、電気絶縁性基板1511は、プリント基板1512bの孔部1534と重なる位置に、孔部1534と同一の外形寸法を有する貫通孔1541が設けられ、第1電子部品1531、及び第2電子部品1532、1533は貫通孔1541内に配置されている。
又、貫通孔1541及び孔部1534の内部側壁には側面電極1542、1543が設けられており、ここからも外部との接続を確保することができる。なお、側面電極1542、1543は、孔部1534及び貫通孔1541のそれぞれの側壁に渡ってメタライジングによって銅薄膜を形成した後、レーザエッチングによって所望の形状をパターニングした後、電気メッキで錫等を銅薄膜の表面にメッキすることにより形成される。又、側面電極1542、1543は、貫通孔1541及び孔部1534両方の内部側壁に渡って設けるものとしたが、いずれか一方の内部側壁にのみ設ける構成としてもよい。
以上の構成において、プリント基板1512a及び1512bは本発明のプリント基板に相当し、孔部1534は本発明の孔部に相当する。又、貫通孔1541は本発明の貫通孔に相当する。又、半田ボール1535は本発明の実装用の端子に相当し、側面電極1542及び1543は本発明の電極に相当する。又、第1電子部品1531は本発明の突出電子部品に相当し、第2電子部品1532、1533は本発明の複数の電子部品に相当する。
以上のような構成を有する電子部品内蔵モジュール1501においては、図16の分解図に示すように、電気絶縁性基板1511の貫通孔1541内に第2電子部品1532、1533が内蔵される一方で、基板表面から第1電子部品1531の一部が突出していることで、本発明の電子部品内蔵モジュールが実現されていることとなり、上記各実施の形態と同様の効果が得られる。又、半田ボール1535の外径はプリント基板1512bの表面から露出する第1電子部品1531の高さ分よりも大きいため、電子部品内蔵モジュール1501を他の装置に実装する際に、第1電子部品1531が邪魔になることがない。
なお、図14〜16の構成においては本発明の端子は半田ボール1535として、電子部品内蔵モジュール1501と外部装置との電気的接続を図るようにしたが、樹脂等の材料を用いて作成し、単なるスペーサとして実現してもよい。又、図13〜図16に示す各構成においては、いずれも電気絶縁性基板の両面にプリント基板(プリント配線板)が設けられた構成であるとしたが、いずれか一方の主面だけにプリント基板を設けた構成としてもよい。又、いずれのプリント基板も単層であってもよいし、複数積層したものであってもよい。
なお、以上の説明において、「埋設」とは電子部品の少なくとも一部が電気絶縁性基板に含まれた状態を意味し、「内蔵」とは、電子部品の全部が電気絶縁性基板に内蔵された状態を意味するものとする。この場合、電子部品の表面のみが基板の表面と同一面を成すように露出している状態は「埋設」であり、このように実装された電子部品は、本発明の突出電子部品又は特定電子部品以外の電子部品に相当するものである。
又、図14〜16に示す構成例においては、本発明の突出電子部品としての第1電子部品1531は、電気絶縁性基板1511の貫通孔1541及びプリント基板1512bの孔部1534内により形成された空間内に間隙をおいて配置されているが、本発明の「埋設」の状態は、電子部品と電気絶縁性基板との間の間隙の有無によって限定されるものではない。すなわち、実施の形態1〜5においては、本発明の電気絶縁性基板と各突出電子部品又は特定電子部品との間は密着しているものとして説明したが、間隙がある構成としてもよい。なお、上記空間内には2つの第2電子部品1532、1533を合わせて配置した構成としたが、第2電子部品の個数は任意であってよい。又、第1電子部品1531のみ設ける構成としてもよい。又、電気絶縁性基板1511においては貫通孔1541の代わりに凹部として、当該凹部内に第1電子部品1531を配置する構成としてもよい。
又、図14〜16に示す構成例においては、本発明の突出電子部品としての第1電子部品1531は、プリント基板1512bの表面からも突出するものとしたが、電気絶縁性基板1511の表面から突出し、プリント基板1512bの表面から露出さえしていればよい。すなわちプリント基板1512bの表面との位置関係によって限定されることはない。したがって、第1電子部品1531は、プリント基板1512bの表面よりも低い位置にあってもよいし、当該表面と同一面をなす位置にあってもよい。
本発明にかかる電子部品内蔵モジュール及びその製造方法は、電気絶縁性基板の厚みを抑えて、全体を小型化可能な効果を有し、例えば抵抗やコンデンサ等の受動部品、あるいは半導体素子等の能動部品が電気絶縁基板に内蔵されている電子部品内蔵モジュール等として有用である。
101、201、301、401、501、601、701、801、901、1001、1101、1201、1301、1401 電子部品内蔵モジュール
102、302、402、502、602、802、902、1002 第1電子部品
103、403、503、603、903、1003、1103、1403 第2電子部品
104、404、504、604、904 電気絶縁性基板
105a、105b、405a、405b、505a、505b、605a、605b、1005a、1005b、1105a、1105b、1405a、1405b 配線パターン
106、406、506、606、1006、1106、1406 インナービア
220、720 電子部品
321、821 放熱デバイス
407a、407b、507a、507b、1007a、1007b、1107a、1107b、1407a、1407b 離型キャリア
408、1008 開口部
409a、409b、509a、509b、1009a、1009b、1109a、1109b 空隙
410a、410b、510a、510b、1010a、1010b、1110a、1110b プレス金型
411、1011 座ぐり
1012、1112 接着材
1316a、1316b、1316c、 プリント配線板
102、302、402、502、602、802、902、1002 第1電子部品
103、403、503、603、903、1003、1103、1403 第2電子部品
104、404、504、604、904 電気絶縁性基板
105a、105b、405a、405b、505a、505b、605a、605b、1005a、1005b、1105a、1105b、1405a、1405b 配線パターン
106、406、506、606、1006、1106、1406 インナービア
220、720 電子部品
321、821 放熱デバイス
407a、407b、507a、507b、1007a、1007b、1107a、1107b、1407a、1407b 離型キャリア
408、1008 開口部
409a、409b、509a、509b、1009a、1009b、1109a、1109b 空隙
410a、410b、510a、510b、1010a、1010b、1110a、1110b プレス金型
411、1011 座ぐり
1012、1112 接着材
1316a、1316b、1316c、 プリント配線板
Claims (20)
- 電気絶縁性基板と、
前記電気絶縁性基板に埋設された複数の電子部品とを備え、
前記複数の電子部品の少なくとも1つは、その一部が前記電気絶縁性基板の少なくとも一方の表面から突出している突出電子部品であり、
前記突出電子部品以外の前記電子部品は、前記電気絶縁性基板に内蔵されている、電子部品内蔵モジュール。 - 前記電気絶縁性基板の、少なくとも前記突出電子部品が露出している側の表面に設けられた電極を有し、
前記突出電子部品は、少なくとも前記電極と前記電気絶縁性基板の外部で電気的に接続されている、請求項1に記載の電子部品内蔵モジュール。 - 前記突出電子部品は、他の前記電子部品の上部に位置している、請求項1又は2に記載の電子部品内蔵モジュール。
- 前記電気絶縁性基板の、前記突出電子部品が突出している側の表面に設けられた、表面実装部品を更に備えた、請求項1に記載の電子部品内蔵モジュール。
- 前記突出電子部品の、前記絶縁性基板の表面から突出している部分に設けられた放熱デバイスを更に備えた、請求項1に記載の電子部品内蔵モジュール。
- 電子部品内蔵モジュールを複数積層してなる積層電子部品モジュールであって、
少なくとも一層の電子部品内蔵モジュールとして、請求項1から5のいずれかに記載の電子部品内蔵モジュールを有し、
前記少なくとも一層の電子部品内蔵モジュールと対向する他の電子部品内蔵モジュールの表面には、前記突出電子部品の前記突出した部分に対応する貫通孔又は凹部が設けられている、積層電子部品モジュール。 - 前記電気絶縁性基板の少なくとも一方の面に張り合わせられたプリント基板を備えた、
請求項1から5のいずれかに記載の電子部品内蔵モジュール。 - 前記プリント基板は、前記突出電子部品の形状に対応した孔部を有し、
前記突出電子部品は、前記孔部を介して前記プリント基板から露出している、請求項7に記載の電子部品内蔵モジュール。 - 前記プリント基板の、前記孔部を有する側の表面上に設けられた、実装用の端子を備えた、請求項8に記載の電子部品内蔵モジュール。
- 前記突出電子部品は、前記電気絶縁性基板の、前記プリント基板の孔部に対応した形状を有する貫通孔又は凹部内に配置されている、請求項8に記載の電子部品内蔵モジュール。
- 前記貫通孔又は前記凹部内には、前記突出電子部品以外の前記電子部品が少なくとも一つ配置されている、請求項10に記載の電子部品内蔵モジュール。
- 前記プリント基板の前記孔部の内壁、及び前記電気絶縁性基板の前記貫通孔又は前記凹部の内壁の少なくとも一方に設けられた、外部と電気的に接続するための電極を備えた、請求項10又は11に記載の電子部品内蔵モジュール。
- 面上に、少なくとも1つの、他の電子部品より背の高い特定電子部品を含む複数の電子部品を配置した第1離型キャリアと、前記特定電子部品の配置位置に対応する箇所に前記特定電子部品の上部の形状及び大きさに対応した所定の貫通孔又は凹部を有する第2離型キャリアと、前記特定電子部品の形状及び大きさに対応して形成された貫通孔、及び前記特定電子部品以外の前記電子部品の形状及び大きさに対応して形成された凹部を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟み、前記特定電子部品が前記電気絶縁性基板の前記貫通孔を貫通し、その上部が前記第2離型キャリアの前記貫通孔を貫通し、又は前記凹部に嵌り込むように位置合わせして、前記積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程とを備えた、電子部品内蔵モジュールの製造方法。 - 前記特定電子部品は、前記電気絶縁性基板の少なくとも一方の表面から突出している、請求項13に記載の電子部品内蔵モジュールの製造方法。
- 面上に、少なくとも1つの、複数の電子部品を積層してなる特定電子部品群を配置した第1離型キャリアと、前記特定電子部品群の配置位置に対応する箇所に前記特定電子部品群の上部の形状及び大きさに対応した所定の貫通孔又は凹部を有する第2離型キャリアと、前記特定電子部品群の形状及び大きさに対応して形成された貫通孔を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟み、前記特定電子部品群が前記絶縁性基板の前記貫通孔を貫通し、その上部が前記第2離型キャリアの前記貫通孔を貫通し、又は前記凹部に嵌り込むように位置合わせして、前記積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程とを備えた、電子部品内蔵モジュールの製造方法。 - 前記第2離型キャリアは、前記特定電子部品又は前記特定電子部品群の配置位置に対応する箇所に設けられた、前記特定電子部品の上部の形状及び大きさに対応した前記貫通孔を有し、
前記積層体を前記第2離型キャリアの外側から加熱、加圧するための前記プレス型は、前記特定電子部品又は前記特定電子部品群の前記上部の形状に対応した凹部が設けられており、
前記凹部を、前記第2離型キャリアの前記貫通孔に位置あわせするように前記プレス型を前記第2離型キャリアに当接させて、前記加熱、加圧を行う、請求項13又は15に記載の電子部品内蔵モジュールの製造方法。 - 面上に複数の電子部品を配置した第1離型キャリアと、第2離型キャリアと、前記複数の電子部品の形状及び大きさに対応して形成された第1の凹部、及び少なくとも1つの特定電子部品の形状及び大きさに対応して形成された貫通孔又は第2の凹部を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟みこむよう位置合わせして、積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程と、
前記第1離型キャリア及び前記第2離型キャリアを剥離した後、前記電気絶縁性基板の前記貫通孔又は前記第2の凹部に、前記特定電子部品を実装する工程を備えた、電子部品内蔵モジュールの製造方法。 - 前記特定電子部品は、前記電気絶縁性基板の少なくとも一方の表面から突出している、請求項17に記載の電子部品内蔵モジュールの製造方法。
- 面上に複数の電子部品を配置した第1離型キャリアと、第2離型キャリアと、貫通孔又は凹部を有する電気絶縁性基板とで積層体を形成する工程であって、前記電気絶縁性基板を、前記第1離型キャリアと前記第2離型キャリアとの間に挟みこむよう位置合わせして、積層体を形成する工程と、
前記積層体を、前記第1離型キャリア及び前記第2離型キャリアのそれぞれ外側からプレス型により加圧、加熱する工程と、
前記加圧、加熱後の前記積層体から前記第1離型キャリア及び前記第2離型キャリアを剥離する工程と、
前記第1離型キャリア及び前記第2離型キャリアを剥離した後、前記電気絶縁性基板の前記貫通孔又は凹部に、複数の電子部品を積層してなる特定電子部品群を実装する工程を備えた、電子部品内蔵モジュールの製造方法。 - 前記電気絶縁性基板には、前記特定電子部品又は特定電子部品群の形状及び大きさに対応して形成された前記貫通孔が形成されており、
前記貫通孔は、前記複数の電子部品の一部に対応する位置に形成されている、請求項17又は19に記載の電子部品内蔵モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137954A JP2009010358A (ja) | 2007-05-28 | 2008-05-27 | 電子部品内蔵モジュール及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007141062 | 2007-05-28 | ||
JP2008137954A JP2009010358A (ja) | 2007-05-28 | 2008-05-27 | 電子部品内蔵モジュール及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009010358A true JP2009010358A (ja) | 2009-01-15 |
Family
ID=40087908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008137954A Withdrawn JP2009010358A (ja) | 2007-05-28 | 2008-05-27 | 電子部品内蔵モジュール及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080298023A1 (ja) |
JP (1) | JP2009010358A (ja) |
CN (1) | CN101315925A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013243175A (ja) * | 2012-05-17 | 2013-12-05 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US11876029B2 (en) | 2019-02-14 | 2024-01-16 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component module, and electronic component module |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018873A (ja) * | 2009-05-22 | 2011-01-27 | Sony Ericsson Mobilecommunications Japan Inc | 電磁シールド方法および電磁シールド用フィルム |
US9161454B2 (en) * | 2012-12-24 | 2015-10-13 | Unimicron Technology Corp. | Electrical device package structure and method of fabricating the same |
DE102013200652B4 (de) * | 2013-01-17 | 2014-07-24 | Continental Automotive Gmbh | Vorrichtung zum Schalten hoher Ströme |
KR102158068B1 (ko) * | 2014-02-05 | 2020-09-21 | 엘지이노텍 주식회사 | 임베디드 인쇄회로기판 |
JP6356450B2 (ja) * | 2014-03-20 | 2018-07-11 | 株式会社東芝 | 半導体装置および電子回路装置 |
US9553051B2 (en) * | 2015-02-02 | 2017-01-24 | Infineon Technologies Austria Ag | Electronic component |
WO2019065656A1 (ja) * | 2017-09-29 | 2019-04-04 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
US11974396B2 (en) * | 2020-02-18 | 2024-04-30 | Advanced American Technologies, LLC | Systems using composite materials |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0834264B2 (ja) * | 1987-04-21 | 1996-03-29 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
US6400573B1 (en) * | 1993-02-09 | 2002-06-04 | Texas Instruments Incorporated | Multi-chip integrated circuit module |
US5672546A (en) * | 1995-12-04 | 1997-09-30 | General Electric Company | Semiconductor interconnect method and structure for high temperature applications |
US5748452A (en) * | 1996-07-23 | 1998-05-05 | International Business Machines Corporation | Multi-electronic device package |
US6368894B1 (en) * | 1999-09-08 | 2002-04-09 | Ming-Tung Shen | Multi-chip semiconductor module and manufacturing process thereof |
JP3681155B2 (ja) * | 1999-12-22 | 2005-08-10 | 新光電気工業株式会社 | 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 |
US6906411B1 (en) * | 2000-06-29 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Multilayer substrate module and portable wireless terminal |
US7176055B2 (en) * | 2001-11-02 | 2007-02-13 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component |
US6818477B2 (en) * | 2001-11-26 | 2004-11-16 | Powerwave Technologies, Inc. | Method of mounting a component in an edge-plated hole formed in a printed circuit board |
US6449158B1 (en) * | 2001-12-20 | 2002-09-10 | Motorola, Inc. | Method and apparatus for securing an electronic power device to a heat spreader |
US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
EP1351301B1 (en) * | 2002-04-03 | 2009-06-17 | Panasonic Corporation | Semiconductor built-in millimeter-wave band module |
FI119583B (fi) * | 2003-02-26 | 2008-12-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
US20040246689A1 (en) * | 2003-06-03 | 2004-12-09 | Espinoza-Ibarra Ricardo E. | Apparatus and method for mounting a surface mount component in an etched well in a printed circuit board |
JP2005158770A (ja) * | 2003-11-20 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置 |
WO2006011320A1 (ja) * | 2004-07-30 | 2006-02-02 | Murata Manufacturing Co., Ltd. | 複合型電子部品及びその製造方法 |
WO2006043474A1 (ja) * | 2004-10-22 | 2006-04-27 | Murata Manufacturing Co., Ltd. | 複合多層基板及びその製造方法 |
JP2006332094A (ja) * | 2005-05-23 | 2006-12-07 | Seiko Epson Corp | 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法 |
JP4654942B2 (ja) * | 2006-02-28 | 2011-03-23 | ミネベア株式会社 | 面状照明装置 |
-
2008
- 2008-05-27 US US12/127,123 patent/US20080298023A1/en not_active Abandoned
- 2008-05-27 JP JP2008137954A patent/JP2009010358A/ja not_active Withdrawn
- 2008-05-27 CN CNA2008101000003A patent/CN101315925A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013243175A (ja) * | 2012-05-17 | 2013-12-05 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US11876029B2 (en) | 2019-02-14 | 2024-01-16 | Murata Manufacturing Co., Ltd. | Method of manufacturing electronic component module, and electronic component module |
Also Published As
Publication number | Publication date |
---|---|
US20080298023A1 (en) | 2008-12-04 |
CN101315925A (zh) | 2008-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
JP2009010358A (ja) | 電子部品内蔵モジュール及びその製造方法 | |
US9681558B2 (en) | Module with integrated power electronic circuitry and logic circuitry | |
JP4343044B2 (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
JP4298559B2 (ja) | 電子部品実装構造及びその製造方法 | |
TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
JP5427305B1 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
WO2014125973A1 (ja) | 部品内蔵樹脂多層基板および樹脂多層基板 | |
JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP2016207959A (ja) | 配線基板及び配線基板の製造方法 | |
JP5462450B2 (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP2014072279A (ja) | 部品内蔵配線基板の製造方法 | |
WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP4598140B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2008182039A (ja) | 多層配線板およびその製造方法 | |
JP2005011883A (ja) | 配線基板、半導体装置および配線基板の製造方法 | |
WO2010140335A1 (ja) | 基板の製造方法 | |
JP2017028024A (ja) | 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法 | |
JP2005135995A (ja) | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 | |
JP2014157857A (ja) | 部品内蔵樹脂多層基板およびその製造方法 | |
JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP6062884B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP2012023100A (ja) | 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110309 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111209 |