JPWO2005041307A1 - 半導体装置と半導体装置の製造方法 - Google Patents

半導体装置と半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2005041307A1
JPWO2005041307A1 JP2005509848A JP2005509848A JPWO2005041307A1 JP WO2005041307 A1 JPWO2005041307 A1 JP WO2005041307A1 JP 2005509848 A JP2005509848 A JP 2005509848A JP 2005509848 A JP2005509848 A JP 2005509848A JP WO2005041307 A1 JPWO2005041307 A1 JP WO2005041307A1
Authority
JP
Japan
Prior art keywords
film
gate electrode
semiconductor substrate
oxide film
sidewall spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005509848A
Other languages
English (en)
Other versions
JP4866609B2 (ja
Inventor
姉崎　徹
徹 姉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2005041307A1 publication Critical patent/JPWO2005041307A1/ja
Application granted granted Critical
Publication of JP4866609B2 publication Critical patent/JP4866609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

バリア性を有する絶縁膜サイドウォールスペーサを有する半導体装置を提供する。 半導体装置は、半導体基板の上に形成されたゲート酸化膜とゲート電極と；半導体基板内に形成されたソース／ドレイン領域と；ゲート電極側壁上に形成された２層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が半導体基板またはゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している第１積層サイドウォールスペーサと；を有する。さらに、不揮発性メモリの積層ゲート電極構造と；積層ゲート電極構造の側壁上に形成され、中間層として半導体基板に接しない窒化膜を含む３層以上の第２積層サイドウォールスペーサと；を有することもできる。

Description

本発明は、半導体装置と半導体装置の製造方法に関し、特にバリア性を有するサイドウォールスペーサを有する高集積度半導体装置と半導体装置の製造方法に関する。
近年、微細化の要求からセルファラインドコンタクト（ＳＡＣ）を用いるため、窒化シリコン膜を用いたサイドウォールスペーサが用いられている。窒化シリコン膜は、酸化シリコン膜で形成された層間絶縁膜との間でエッチングに対し、選択性が取れるエッチングストッパとして機能できるバリア性の絶縁膜である。
ＭＯＳＦＥＴの高集積化、微細化と共に、デバイスサイズが縮小されている。ソース／ドレイン領域のｐｎ接合深さも浅くなり、抵抗値が大きくなる傾向にある。ソース／ドレイン領域の低抵抗化を図るためには、ソース／ドレイン領域の上にシリサイド層を形成することが有効である。
図７Ａ〜７Ｅは、従来の半導体装置の製造方法の主要工程を示す断面図である。
図７Ａに示すように、シリコン基板１１表面に素子分離溝をエッチングで形成し、絶縁物を埋め込んでシャロートレンチアイソレーション（ＳＴＩ）１２を形成する。なお、ＳＴＩに代え局所酸化（ＬＯＣＯＳ）を用いてもよい。素子分離領域で画定された活性領域表面を熱酸化し、ゲート酸化膜１３を形成する。ゲート酸化膜１３上に、化学気相堆積（ＣＶＤ）により、多結晶シリコン膜を堆積し、レジストパターンを用いたエッチングによりゲート電極１４を形成する。
ゲート電極１４のエッチングにおいて、ＨＢｒ及びＣｌ２からなる混合ガスをエッチングガスとして使用し、シリコンとシリコン酸化膜とのエッチング速度が大きく異なる高選択比のリアクティブイオンエッチングを行なう。このエッチングは、シリコン酸化膜のエッチング速度が、シリコンに対するエッチング速度と比較して極めて遅いため、ポリシリコンをエッチングする際ゲート酸化膜１３はわずかにエッチングされるのみでエッチングを停止することができる。活性領域表面上にゲート酸化膜１３を残した状態で多結晶シリコン膜のエッチングを終了させる。このため、活性領域表面にはエッチングによるダメージが入り難い。
パターニングされたゲート電極１４をマスクとして、例えばｎ型不純物をイオン注入することにより、ソース／ドレインのエクステンション領域１５を形成する。エクステンション領域１５は、パンチスルーを防止するため浅い接合深さを有するように形成する。
図７Ｂに示すように、ゲート電極１４を覆うように窒化シリコン膜をＣＶＤにより堆積し、エッチバックを行って平坦表面上の窒化シリコン膜を除去する。ゲート電極１４側壁上にのみ、窒化シリコン膜のサイドウォールスペーサ１６が残る。ＣＨＦ３ガスを主エッチングガスとすることにより、ゲート酸化膜１３を残した状態でエッチングを終了させることができる。このため、活性領域表面にエッチングによりダメージが生じることを防止することができる。
図７Ｃに示すように、希弗酸水溶液を用い、サイドウォールスペーサ両側に露出しているゲート酸化膜１３を除去する。窒化シリコンのサイドウォールスペーサ１６はエッチングされない。この時、露出しているゲート酸化膜１３がエッチングされるのみでなく、サイドウォールスペーサ１６下部のゲート酸化膜１３も側方よりのエッチングを受け、ゲート電極方向に後退する。このため、サイドウォールスペーサ１６がオーバーハング形状となる。
図７Ｄに示すように、ゲート電極１４、サイドウォールスペーサ１６をマスクとして例えばｎ型不純物のイオン注入を行ない、深い接合を有するソース／ドレイン領域１７を形成する。このようにして、ＭＯＳＦＥＴの基本構造が形成される。
図７Ｅに示すように、ソース／ドレイン領域１７を形成した後、基板表面にシリサイド化可能な金属例えばＴｉ、Ｃｏ等をスパッタリングで堆積する。１次シリサイド化反応を行い、未反応金属を除去した後、２次シリサイド化反応を行ってソース／ドレイン領域及びゲート電極表面にシリサイド層１８を形成する。
ゲート電極を覆って基板表面上に酸化シリコン等の層間絶縁膜２１をＣＶＤにより堆積する。層間絶縁膜２１を貫通するコンタクトホールを形成し、Ｔｉ層、ＴｉＮ層等をスパッタリングで形成し、Ｗ層をＣＶＤで堆積することにより、コンタクトホール内に金属層を埋め込み、不要部分を除去して導電性プラグ２２を形成する。
ここで、図７Ｃに示すように、希フッ酸水溶液処理の際、窒化シリコンサイドウォールスペーサ１６下部にアンダーカットが生じる。後の工程において、金属がアンダーカット部に入り込み、除去されずに残るとショートの原因となる。又、アンダーカット部分にシリサイド層が形成されると、体積膨張によりサイドウォールスペーサ１６にストレスを与えることもある。
特開平９−１６２３９６号公報は、ソース／ドレイン領域の形成方法を教示するが、ゲート電極のサイドウォールスペーサとして、ゲート電極及びゲート絶縁膜の側壁を覆う窒化膜サイドウォールとその上に形成された酸化膜サイドウォールの積層サイドウォール構成を開示する。窒化膜サイドウォールの全表面上に酸化膜サイドウォールが形成されているため、上記のようなアンダーカットが生じないと思料される。但し、窒化膜サイドウォールが基板表面に接しているため、窒化膜サイドウォールが基板にストレスを与えることが避け難い。又、ゲート電極パターニングのドライエッチングにおいてゲート絶縁膜も除去すると、基板表面がエッチングにさらされ、ダメージを生じることがある。
フラッシュメモリ装置はフローティングゲート電極中に情報を電荷の形で蓄積する不揮発性半導体記憶装置であり、簡単な素子構成を有しているため、大規模集積回路装置を構成するのに適している。
フラッシュメモリ装置では、情報の書込み及び消去が、フローティングゲート電極へのホットキャリアの注入及びＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ型トンネル効果による引き抜きによりなされる。このようなフラッシュメモリ装置の書込み、消去動作のためには高電圧が必要であり、周辺回路に電源電圧を昇圧する昇圧回路が設けられている。昇圧回路のトランジスタは高電圧で動作する必要がある。
最近では、フラッシュメモリ装置を高速論理回路と共に同一基板上に集積化し、複合機能を有する半導体集積回路を形成することが行なわれている。高速論理回路を構成するトランジスタは低電圧で高速動作をする必要がある。高速動作のためには、リーク電流が生じても、ゲート絶縁膜を薄くすることが望ましい。又、低消費電力で動作する回路が要求されることもある。低消費電力化のため、リーク電流を減少するにはゲート絶縁膜をある程度厚くすることが望ましい。このような要求を満たすためには、同一半導体基板上に複数の電源電圧で動作し、ゲート絶縁膜の厚さの異なる複数種類のトランジスタを形成することが望まれる。
フラッシュメモリセルのリテンション特性は、フローティングゲート電極の電荷保持性能に依存する。リテンション特性を向上するためには、フローティングゲート電極を良質の絶縁膜で囲むことが望ましい。通常、シリコン膜で形成されたフローティングゲート電極の下面は、トンネル絶縁層、上面はＯＮＯ膜で覆われており、その側壁上にも熱酸化膜が形成される。さらにその上に良質の窒化シリコン膜を形成することが望ましい。熱酸化膜は蓄積した電荷がリークすることを防ぐバリア性の絶縁膜であり、窒化シリコン膜は外部からＳｉＨ基や水分が侵入することを防ぐバリア性の絶縁膜である。
特開２００３−２３１１４号公報は、フラッシュメモリセル、低電圧動作トランジスタ、高電圧動作トランジスタを同一半導体基板上に形成する方法を開示する。フラッシュメモリセルの積層ゲート電極の側壁上、及びその他のトランジスタのゲート電極側壁上には、同時にサイドウォールスペーサが形成される。
図８Ａ〜８Ｄは、フラッシュメモリセル、低電圧動作トランジスタ、高電圧動作トランジスタを同時に作成する半導体装置の製造方法の１例を概略的に示す。
図８Ａに示すように、素子分離領域を形成したシリコン基板１１の表面を熱酸化し、トンネル酸化膜２５を形成する。トンネル酸化膜２５の上に、フローティングゲート電極を形成するためのアモルファスシリコン膜２６を堆積する。アモルファスシリコン膜２６の上に、酸化膜２７ａ、窒化膜２７ｂ、酸化膜２７ｃで構成されたいわゆるＯＮＯ膜２７を形成する。なお、アモルファスシリコン膜は、その後の熱処理により多結晶シリコン膜になる。
レジストパターンを用いてＯＮＯ膜２７、シリコン膜２６をパターニングし、フラッシュメモリのフローティングゲート及びその上のＯＮＯ膜を形成する。この時、低電圧動作トランジスタ領域及び高電圧動作トランジスタ領域のＯＮＯ膜、シリコン膜は全て除去する。
フラッシュメモリセル領域をレジストマスクで覆い、トランジスタ領域表面に形成されたトンネル酸化膜を希フッ酸水溶液で除去する。レジストパターンを除去し、基板表面を熱酸化して高電圧トランジスタ用の厚いゲート酸化膜１３ａを形成する。
フラッシュメモリセル領域及び高電圧動作トランジスタ領域をレジストマスクで覆い、低電圧トランジスタ領域表面に形成されたゲート酸化膜を除去する。レジストパターンを除去した後、熱酸化により低電圧動作トランジスタ用の薄いゲート酸化膜１３ｂを成長する。このようにして、トランジスタ領域に厚いゲート酸化膜、薄いゲート酸化膜が形成される。３種類以上の厚さのゲート酸化膜を形成する場合は、同様の工程を繰り返し、厚いゲート酸化膜から順次薄いゲート酸化膜を形成する。
その後、基板全面に多結晶シリコン膜２８を堆積し、レジストマスクを用いてパターニングすることにより、コントロールゲート電極２８ｃを形成すると共に、トランジスタ領域においてゲート電極２８ａ、２８ｂを形成する。シリコン膜２６、２８の表面を熱酸化することにより、熱酸化膜２９を形成する。
このように形成されたゲート電極を少なくとも一部マスクとして用い、ソース／ドレイン領域のイオン注入を行なう。フラッシュメモリセル領域においては例えばｎ型領域３１、３２、３３が形成され、トランジスタ領域においてはエクステンション領域１５が形成される。
図８Ｂに示すように、基板全面上に窒化シリコン膜を減圧（ＬＰ）ＣＶＤにより堆積し、エッチバックすることによりゲート電極及び積層ゲート電極の側壁上にのみサイドウォールスペーサ１６を残す。
図８Ｃに示すように、フラッシュメモリセル領域をホトレジストパターンＰＲで覆い、トランジスタ領域にイオン注入を行うことにより、深い接合を有するソース／ドレイン領域１７を形成する。なお、高電圧トランジスタと低電圧トランジスタとをレジストマスクで分離し、それぞれの領域に別個のイオン注入を行ってもよい。
図８Ｄに示すように、ゲート電極及び積層ゲート電極を形成した基板上に酸化シリコン等の層間絶縁膜２１を堆積し、コンタクトホールを開口する。コンタクトホール内に導電層を埋め込み、不要部を除去することによって導電性プラグ２２を形成する。
このようにして、フラッシュメモリセル及びゲート絶縁膜の厚さが異なる、動作電圧の異なる複数種類のトランジスタを形成することができる。
フラッシュメモリセルにおいては、積層ゲート電極側壁上に良質の熱酸化膜が形成され、その上にＬＰＣＶＤによる良質の窒化シリコン膜１６で覆うことが望まれる。緻密で良質の窒化シリコン膜を形成するためには、例えば７００℃以上の成膜温度でＬＰＣＶＤを行なうことが望まれる。
トランジスタ領域においては、ＬＰＣＶＤによる窒化シリコン膜等のバリア性を有する絶縁膜形成前に浅い接合深さを有するエクステンション領域１５が形成されている。このエクステンション領域に対し７００℃以上の熱処理を行なうと、不純物の熱拡散が生じ、所望の形状を維持できなくなる可能性がある。
論理回路において、ソース／ドレイン領域の低抵抗化を図るためには、図７Ｅに示すようにシリコン表面にシリサイド層を形成することが望まれる。シリサイド層形成前には、基板表面を希ＨＦ水溶液により清浄化することが必要である。すると、図７Ａ〜７Ｅの製造工程に対して説明したように、サイドウォールスペーサ下部にサイドエッチされた空隙が発生し、サイドウォールスペーサがオーバーハング形状になる。オーバーハングが生じると、ショート等の原因となる可能性がある。
このように、複数種類の半導体素子を同一半導体基板上に形成し、各半導体素子の特性を最適化しようとすると、他の半導体素子に予期せぬ不利益を与えてしまうことがある。
特開平９−１６２３９６号公報
特開２００３−２３１１４号公報
本発明の目的は、バリア性を有する絶縁膜で形成されたサイドウォールスペーサを有し、かつサイドウォールスペーサ作成による不具合を生じさせない半導体装置を提供することである。
本発明の他の目的は、フラッシュメモリセルと低電圧動作トランジスタや高電圧動作トランジスタを集積化し、かつ異種トランジスタを混載することによる不具合を生じさせない半導体装置を提供することである。
本発明のさらに他の目的は、これらの半導体装置を製造するのに適した半導体装置の製造法を提供することである。
本発明の１観点によれば、半導体基板と；前記半導体基板上に形成された第１ゲート酸化膜と；前記第１ゲート酸化膜上に形成された第１ゲート電極と；前記第１ゲート電極両側の前記半導体基板内に形成された第１ソース／ドレイン領域と；前記第１ゲート電極側壁上に形成された２層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が前記半導体基板または第１ゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している第１積層サイドウォールスペーサとを有する半導体装置が提供される。
本発明の他の観点によれば、（ａ）半導体基板上にゲート絶縁膜を形成する工程と；（ｂ）前記ゲート絶縁膜上に導電膜を形成する工程と；（ｃ）前記導電膜をエッチングし、ゲート電極を形成すると共に、前記ゲート絶縁膜を露出する工程と；（ｄ）前記ゲート絶縁膜に対し、エッチング選択性を有する第１の絶縁膜を全面に堆積し、異方性エッチングにより前記ゲート電極側壁上に第１サイドウォールスペーサ層を残す工程と；（ｅ）前記ゲート絶縁膜をエッチングし、前記半導体基板の表面を露出する工程と；（ｆ）前記半導体基板全面に第２の絶縁膜を堆積し、異方性エッチングにより前記第１のサイドウォールスペーサの側壁上に第２のサイドウォールスペーサ層を残す工程と；（ｇ）前記第１、第２のサイドウォールスペーサを介してイオン注入を行ない、ソース／ドレイン領域を形成する工程と；（ｈ）希弗酸水溶液で前記半導体基板表面を露出する工程と；（ｉ）露出した半導体基板表面にシリサイド層を形成する工程と；を含む半導体装置の製造方法が提供される。
ＦＩＧ．１Ａ−１Ｅは、本発明の第１の実施例による半導体装置の製造工程を概略的に示す半導体基板の断面図である。
ＦＩＧ．２Ａ−２Ｅは、本発明の第２の実施例による半導体装置の製造工程を概略的に示す半導体基板の断面図である。
ＦＩＧ．３Ａ−３Ｅは、本発明の第３の実施例による半導体装置の製造工程を概略的に示す半導体基板の断面図である。
ＦＩＧ．４Ａ−４Ｅは、本発明の第４の実施例による半導体装置の製造工程を概略的に示す半導体基板の断面図である。
ＦＩＧ．５Ａ−５Ｄは、フラッシュメモリセルの構成を概略的に説明する平面図及び等価回路図である。
ＦＩＧ．６Ａ−６Ｕは、本発明の第５の実施例によるフラッシュメモリセルと他のトランジスタとを混載した半導体装置の製造工程を概略的に示す半導体基板の断面図である。
図７Ａ−７Ｅは、従来技術による半導体装置の製造工程を概略的に示す半導体基板の断面図である。
図８Ａ−８Ｄは、従来技術のフラッシュメモリセルと他のトランジスタとを混載した半導体装置の製造工程を概略的に示す半導体基板の断面図である。
以下、図面を参照して本発明の実施例を説明する。図１Ａ−１Ｅは、本発明の第１の実施例による半導体装置の製造方法を概略的に示す断面図である
図１Ａに示すように、例えばｐ型の半導体基板１１の表面に素子分離用溝を形成し、絶縁膜を埋め込み、不要部を化学機械研磨（ＣＭＰ）により除去してＳＴＩ型素子分離領域１２を形成する。素子分離領域１２で画定された活性領域表面を、８００℃〜１１００℃で熱酸化し、ゲート酸化膜１３を形成する。ゲート酸化膜１３を覆うように、半導体基板表面上に多結晶シリコン膜を堆積する。ホトレジストパターンをマスクとして多結晶シリコン膜をエッチングすることにより、ゲート電極１４をパターニングする。
この時、エッチングガスにはＨＢｒ及びＣｌ２からなる混合ガスを使用し、シリコンとシリコン酸化膜とのエッチング速度が大きく異なる高選択比のリアクティブイオンエッチング（ＲＩＥ）を行なう。このエッチングは、Ｓｉに対するシリコン酸化膜のエッチング速度が極めて遅いため、ポリシリコンをエッチングする際、ゲート酸化膜１３はわずかにエッチングされるのみでエッチングを停止することができる。その後レジストパターンは除去する。形成されたゲート電極をマスクとし、例えばｎ型不純物を浅くイオン注入し、ソース／ドレインのエクステンション領域１５を形成する。
図１Ｂに示すように、ゲート電極を覆うように窒化シリコン膜を堆積し、その後エッチバックを行ってゲート電極１４側壁上にのみ窒化シリコン膜のサイドウォールスペーサ１６を残す。このエッチングは、ＣＨＦ３を主なエッチングガスとしたリアクティブイオンエッチング（ＲＩＥ）により行い、ゲート酸化膜１３を残すようにする。なお、基板へのダメージが問題にならない場合は、ゲート酸化膜１３をエッチング除去してもよい。
図１Ｃに示すように、残ったゲート酸化膜１３又はゲート酸化膜を既に除去した場合は基板表面に形成された自然酸化膜を除去するため、酸化シリコンの等方性エッチングを行う。等方性エッチングは、ダメージの少ないエッチング方法であり、例えば希フッ酸水溶液、ダウンストリーム法ドライエッチングにより行なうことができる。等方性エッチングは、側方にもエッチングが進行するため、サイドウォールスペーサ１６下方のゲート酸化膜１３が後退する。このようにして、サイドウォールスペーサ１６の下にアンダーカットが発生する。
図１Ｄに示すように、テトラエチルオルソシリケート（ＴＥＯＳ）を用い、シリコン酸化膜２３を基板全面に堆積する。酸化シリコン膜２３は、アンダーカットも埋め込み、全面に堆積する。例えばＣＦ４を主なエッチングガスとしたＲＩＥを用いて異方性エッチングを行なう。平坦部上の酸化シリコン膜を除去し、窒化シリコン膜のサイドウォールスペーサ１６側面を覆い、かつアンダーカット部分を埋め込む酸化シリコン膜のサイドウォールスペーサ２３が形成される。
シリサイド反応に先立ち、希フッ酸水溶液を用いて半導体基板１１表面上及びゲート電極１４表面上の酸化シリコン膜を除去し、清浄な表面を露出する。サイドウォールスペーサはその全側面がＴＥＯＳシリコン酸化膜で形成されているため、エッチング速度が均一であり、アンダーカットは生じない。このため、不測のショートや歪みを防止することができる。
図１Ｅに示すように、半導体基板表面上にシリサイド化可能な金属、例えばＣｏまたはＴｉの層を、例えば厚さ３０ｎｍ程度スパッタリングで成膜する。１次シリサイド化反応を例えば５５０℃、３０秒間のラピッドサーマルアニール（ＲＴＡ）で行い、Ｓｉと金属との１次シリサイド化反応を生じさせる。未反応の金属層を除去した後、２次シリサイド化反応を例えば８００℃、３０秒間のＲＴＡで行い、シリサイド層１８を形成する。
アンダーカットを生じることなく、シリサイド層を形成でき、窒化シリコン膜を含むサイドウォールスペーサが形成されているので、図７Ｅに示すようなＳＡＣ工程を行うこともできる。
図２Ａ−２Ｅは、本発明の第２の実施例による半導体装置の製造方法を概略的に示す断面図である。
図２Ａ、２Ｂは、図１Ａ、１Ｂと同一の構成であり、同一の工程により製造することができる。
図２Ｃに示すように、窒化シリコンのサイドウォールスペーサ１６を覆うように、ＴＥＯＳ酸化シリコンのサイドウォールスペーサ２３を形成する。ＴＥＯＳ酸化シリコン膜は熱酸化膜よりエッチングレートが速い。サイドウォールスペーサ２３の形成において、コントロールエッチングを行ってゲート酸化膜１３を残すようにする。
図２Ｄに示すように、シリサイド化反応のために希フッ酸水溶液を用い、基板１１表面とゲート電極１４表面を露出する。このエッチングにおいて、ＴＥＯＳ酸化シリコン膜２３は、熱酸化したゲート酸化膜１３よりもエッチング速度が速いので、ゲート酸化膜１３とＴＥＯＳ酸化シリコン膜２３が同時にエッチングされる時、ゲート酸化膜１３のエッチングが遅れ、張り出しが形成されても、アンダーカットは形成されない。
図２Ｅに示すように、第１の実施例同様露出したシリコン表面上にシリサイド層１８を形成する。
本実施例によれば、サイドウォールスペーサ下方にはゲート酸化膜が露出するが、サイドウォールスペーサの最外層はゲート酸化膜よりもエッチングレートの速い酸化シリコン膜で形成されるため、アンダーカットは生じない。サイドウォールスペーサは窒化シリコン膜を含み、ＳＡＣ工程を行うことができる。窒化シリコン膜は、基板表面には接せず、過度の歪みを与えることも防止される。
図３Ａ−３Ｅは、本発明の第３の実施例による半導体装置の製造方法を概略的に示す断面図である。
図３Ａは、図１Ａと同一の構成であり、同一の工程により作成することができる。
図３Ｂに示すように、ゲート電極１４を覆うように、ＴＥＯＳから形成した酸化シリコン膜、窒化シリコン膜を連続的に堆積し、エッチバックを行ってゲート電極１４側壁上を覆う酸化シリコン膜２４、窒化シリコン膜１６の積層サイドウォールスペーサを形成する。なお、ＴＥＯＳ酸化シリコン膜に代え、熱酸化による酸化シリコン膜を用いても良い。サイドウォールスペーサ形成の際、窒化シリコン膜のエッチングにはＣＨＦ３ガスを主としたエッチングガスを用い、酸化シリコン膜のエッチングにはＣＦ４ガスを主としたエッチングガスを用いる。ゲート酸化膜２を残す場合には、時間を制限したコンロールエッチングを行う。
図３Ｃに示すように、活性領域表面を露出するように希フッ酸水溶液でゲート酸化膜又はシリコン表面上の自然酸化膜を除去する。基板表面上の酸化シリコン膜が除去されると共に、ゲート酸化膜１３、サイドウォールスペーサの酸化シリコン膜２４もエッチングされるため、窒化シリコン膜サイドウォールスペーサ１６の下方にはアンダーカットが生じる。
図３Ｄに示すように、ＴＥＯＳを用いた酸化シリコン膜を堆積し、エッチバックすることによりサイドウォールスペーサ２３を形成する。サイドウォールスペーサ２３は、窒化シリコン膜のサイドウォールスペーサ下のアンダーカット部分を埋め、アンダーカットない外表面を形成する。
図３Ｅに示すように、前述の実施例同様露出しているシリコン表面上にシリサイド層１８を形成する。
本実施例によれば、サイドウォーススペーサが酸化シリコン膜、窒化シリコン膜、酸化シリコン膜の３層で形成され、最外側のサイドウォールスペーサ２３は基板表面に達するため、シリサイド層形成に先立つ希フッ酸水溶液の洗浄工程においてアンダーカットが生じることを防止できる。サイドウォールスペーサは窒化シリコン膜を含み、ＳＡＣ工程を行うことができる。窒化シリコン膜は、基板表面には接せず、過度の歪みを与えることも防止される。
図４Ａ−４Ｅは、本発明の第４の実施例による半導体装置の製造方法を概略的に示す断面図である。
図４Ａは、図１Ａと同一構成であり、同一工程により作成することができる。
図４Ｂに示すように、第３の実施例同様ゲート電極１４を覆うように、酸化シリコン膜２４、窒化シリコン膜１６の積層を堆積し、窒化シリコン膜１６をエッチバックする。ＣＨＦ３を主エッチングガスとするＲＩＥを選択性良く行うことにより、窒化シリコン膜１６のサイドウォールスペーサを形成し、その下の酸化シリコン膜２４は残す。
図４Ｃに示すように、基板全面上に酸化シリコン膜２３を堆積し、エッチバックを行って平坦部上の酸化シリコン膜２３、２４を除去する。ゲート電極１４側壁上に酸化シリコン膜２４、窒化シリコン膜１６、酸化シリコン膜２３の３層の積層構造からなるサイドウォールスペーサが形成される。ゲート酸化膜１３の上面、ゲート電極１４の側面上に、第１の酸化シリコン膜２４が折れ曲がった形状で形成され、その上に窒化シリコン膜１６、酸化シリコン膜２３の積層からなるサイドウォールスペーサが形成された形状となる。この段階でソース／ドレイン領域１７形成用のイオン注入を行なう。
図４Ｄに示すように、希フッ酸水溶液を用い、シリコン基板表面に存在し得るゲート酸化膜、自然酸化膜を除去し、清浄なシリコン表面を露出する。ゲート酸化膜側面が露出しているが、酸化シリコン膜２３よりもエッチング速度が遅いので、アンダーカットは生じない。
図４Ｅに示すように、図１Ｅ同様のシリサイド化反応を行ない、シリコン表面にシリサイド層１８を形成する。アンダーカットの無いシリコン表面上に低抵抗のシリサイド層が形成され、電極領域の抵抗を低減する。
本実施例においては、サイドウォール側面においてゲート酸化膜とその上の酸化シリコン膜が露出するが、ゲート酸化膜のエッチング速度はその上に酸化シリコン膜のエッチング速度よりも遅く、サイドエッチングが抑制されるため、アンダーカットが生じることは防止される。サイドウォールスペーサは層間絶縁膜のエッチングに対し、バリア性を有する絶縁膜である窒化シリコン膜を含み、ＳＡＣ工程を行うことができる。窒化シリコン膜は、基板表面には接せず、過度の歪みを与えることも防止される。
以下、フラッシュメモリと論理回路用メモリ、フラッシュメモリ駆動用高電圧トランジスタ等を混載する半導体装置の実施例を説明する。
図５Ａ、５Ｂは、ＮＯＲ型フラッシュメモリの構成を示す平面図及び等価回路図である。図５Ａに示すように、半導体基板に素子分離領域ＩＳＯを形成し、活性領域ＡＲを画定する。活性領域ＡＲ上にトンネル酸化膜を形成し、全面上にフローティングゲートとなるアモルファスシリコン膜及びＯＮＯ膜を堆積し、活性領域ＡＲの形状に沿う形にパターニングする。その後、ＯＮＯ膜を堆積し、コントロールゲートとなる多結晶シリコン膜を堆積し、フローティングゲートと直交する方向にパターニングし、露出した下方のＯＮＯ膜、フローティングゲートもパターニングする。ソース・ドレイン領域のイオン注入を行ない、フラッシュメモリの基本構造を作成する。層間絶縁膜を介して、活性領域ＡＲと交差するする方向にソースラインＳＬを形成し、ソース領域に接続する。さらに層間絶縁膜を介して、活性領域と沿う方向にビットラインＢＬを形成し、ドレイン領域に接続する。
図５Ｂに示すように、フローティングゲートＦＧ、コントロールゲートＣＧを含む各フラッシュメモリセルＭＣは、共通のビットラインＢＬに接続されると共に、それぞれ別個のソースラインに接続され、個別に読み出すことが可能である。
図５Ｃ、５Ｄは、ＮＡＮＤ型フラッシュメモリの構成を示す平面図及び等価回路図である。図５Ｃに示すように、図５Ａと同様の活性領域ＡＲを図中縦方向に画定するように素子分離領域ＩＳＯを形成する。各活性領域ＡＲに沿う方向にフローティングゲートＦＧを形成し、交差する方向にコントロールゲートＣＧを形成し、下方のフローティングゲートＦＧもパターニングする。
図５Ｄに示すように、複数のフラッシュメモリセルＭＣが直列に接続され、選択ゲートＳＧを介して読み出し回路に接続されている。選択ゲートＳＧにオン電圧を印加し、読み出し対象セルに対し蓄積電荷に応じてオン／オフ状態となる読み出し電圧を印加し、他のフラッシュメモリセルＭＣには強制的にオン状態とするオン電圧を印加する。複数のトランジスタ構造を介して読み出し対象のメモリセルＭＣの記憶状態が読み出される。
以下、フラッシュメモリセルは図５Ａに示すＸ−Ｘ’線に沿う断面図を例として説明するが、ＮＡＮＤ型フラッシュメモリセルも同様の工程で作成できることは自明であろう。
図６Ａに示すように、半導体基板１１の活性領域表面上に、８００℃〜１０００℃の熱酸化により、厚さ８ｎｍ−１０ｎｍのトンネル酸化膜２５を形成する。なお、図中には左側にフラッシュメモリセルを形成するメモリ領域、中央に低電圧動作トランジスタを形成する論理回路領域、右側に高電圧トランジスタを形成する周辺回路領域を示す。倫理回路領域にゲート酸化膜厚の異なる複数種のトランジスタを形成してもよい。各領域はそれぞれＳＴＩ等の素子分離領域により画定されている。トランジスタ領域にはトンネル酸化膜を形成する必要はないが、基板表面の熱酸化により同時に形成されてしまう。
図６Ｂに示すように、トンネル酸化膜２５の上に厚さ８０ｎｍ−１２０ｎｍ、Ｐ濃度５Ｅ１９（５×１０１９）ｃｍ−３程度のドープトアモルファスシリコン膜を約５００℃のＣＶＤで堆積し、その上にＯＮＯ膜２７を形成する。なお、ドープトアモルファスシリコン膜はその後の熱処理により多結晶シリコン膜に変換される。
図６Ｃに示すように、ＯＮＯ膜は、酸化シリコン膜２７ａ、窒化シリコン膜２７ｂ、酸化シリコン膜２７ｃの積層で形成されている。先ず、アモルファスシリコン膜２６上に、厚さ５ｎｍ−１０ｎｍの酸化シリコン膜２７ａを、基板温度７５０℃以上、例えば８００℃の高温ＣＶＤにより堆積する。酸化シリコン膜２７ａの上に、厚さ５ｎｍ−１０ｎｍの窒化シリコン膜２７ｂを例えば７００℃以上の減圧ＣＶＤにより成膜する。窒化シリコン膜２７ｂの表面を９５０℃で熱酸化し、厚さ３ｎｍ−１０ｎｍの熱酸化シリコン膜２７ｃを形成する。
このように形成したＯＮＯ膜２７は、優れたリーク電流防止機能を有する。７００℃以上の成膜温度を採用するが、トランジスタ領域には未だ拡散領域は形成されておらず、問題は生じない。
図６Ｄに示すように、フラッシュメモリセル領域をレジストパターンＰＲ１で覆い、低電圧動作トランジスタ領域、高電圧動作トランジスタ領域のＯＮＯ膜２７、シリコン膜２６、トンネル酸化膜２５を除去する。素子分離領域上のこれらの膜も除去される。基板表面にダメージを与えないように、トンネル酸化膜２５の除去は希ＨＦ水溶液によるウェットエッチングにより行う。
図６Ｅに示すように、基板１１表面に高電圧トランジスタのゲート酸化膜に適した厚さ１０ｎｍ−５０ｎｍの熱酸化膜１３ａを８００℃−１１００℃の熱酸化で形成する。低電圧動作トランジスタ領域にも同様の酸化シリコン膜が形成される。フラッシュメモリセル領域はＯＮＯ膜２７で覆われているため、酸化が進行しない。
図６Ｆに示すように、フラッシュメモリセル領域及び高電圧動作トランジスタ領域を覆うレジストマスクＰＲ２を形成し、低電圧トランジスタ領域の酸化シリコン膜１３ａを希フッ酸水溶液により除去する。
図６Ｇに示すように、８００℃−１１００℃の熱酸化により、低電圧動作トランジスタ領域表面に厚さ１ｎｍ−１０ｎｍのゲート酸化膜１３ｂを形成する。このようにして、低電圧動作トランジスタ領域においては薄いゲート酸化膜、高電圧動作トランジスタ領域においては厚いゲート酸化膜が形成される。なお、トランジスタのゲート酸化膜を酸化シリコンに代え、酸化窒化シリコンで形成することもできる。
図６Ｈに示すように、例えば基板温度６２０℃で基板表面上に多結晶シリコン膜２８をＣＶＤにより厚さ８０ｎｍ−２５０ｎｍ堆積する。この多結晶シリコン膜２８は、その後パターニングされて、フラッシュメモリセルにおいてはコントロールゲート電極を形成し、トランジスタ領域においてはゲート電極を形成する。
多結晶シリコン膜２８の上に、例えば基板温度４００℃でプラズマＣＶＤにより、窒化シリコン膜３４を厚さ１０ｎｍ−２５ｎｍ形成する。なお、熱窒化シリコン膜やプラズマＣＶＤによる酸化窒化シリコン膜を形成することも可能である。この窒化シリコン膜は、エッチストッパや熱酸化時、イオン注入時のマスクとして機能すれば良く、さほどの緻密性、高品質は必要としない。
図６Ｉに示すように、窒化シリコン膜３４の上にフラッシュメモリセルの積層ゲート構造のパターンを有し、低電圧動作トランジスタ領域、高電圧動作トランジスタ領域を覆うレジストパターンＰＲ３を形成する。このレジストパターンＰＲ３をマスクとし、プラズマ窒化シリコン膜３４、多結晶シリコン膜２８、ＯＮＯ膜２７、シリコン膜２６をエッチングする。フラッシュメモリセル領域においては、シリコン膜のフローティングゲート電極２６、その上のＯＮＯ膜２７、コントロールゲート電極２８ｃ、プラズマ窒化シリコン膜３４がパターニングされる。その後レジストパターンＰＲ３は除去する。
図６Ｊに示すように、フラッシュメモリセルのシリコン膜側面上に８００℃−９００℃の熱酸化により、保護酸化膜３５を厚さ１ｎｍ−５ｎｍ形成する。熱酸化膜はキャリアのリークに対し高いバリア性を有する絶縁膜である。低電圧動作トランジスタ領域、高電圧動作トランジスタ領域においては、多結晶シリコン膜２８上を窒化シリコン膜３４が覆っているため、熱酸化は行われない。
図６Ｋに示すように、フラッシュメモリセルのゲート電極の一方の側及び低電圧動作トランジスタ領域、高電圧動作トランジスタ領域を覆うレジストパターンＰＲ４を形成する。レジストパターンＰＲ４の開口内に露出した領域に対し、例えばＰ＋イオンを加速エネルギ５０ｋｅＶ−８０ｋｅＶ、ドーズ量１×１０１４ｃｍ−２−５×１０１４ｃｍ−２でイオン注入し、ドレイン用ｎ型領域３１を形成する。さらにＡｓ＋イオンを加速エネルギ３０ｋｅＶ−５０ｋｅＶ、ドーズ量１×１０１ ５ｃｍ−２−６×１０１５ｃｍ−２でイオン注入し、拡散領域３２を形成する。その後レジストマスクＰＲ４は除去する。
図６Ｌに示すように、低電圧動作トランジスタ領域、高電圧動作トランジスタ領域を覆うレジストパターンＰＲ５を作成する。フラッシュメモリセル領域に対して、Ａｓ＋イオンを加速エネルギ２０ｋｅＶ−６０ｋｅＶ、ドーズ量５×１０１ ４ｃｍ−２−３×１０１５ｃｍ−２でイオン注入し、拡散領域３２の不純物濃度を高め、他方の側にソース用拡散領域３３を形成する。その後レジストパターンＰＲ５は除去する。
図６Ｍに示すように、基板温度６００℃でＴＥＯＳ酸化シリコン膜３６を堆積し、次に基板温度８００℃、０．８ｔｏｒｒの減圧（ＬＰ）ＣＶＤにより窒化シリコン膜３７を堆積する。ＬＰ−ＣＶＤによる窒化シリコン膜は、水分、ＳｉＨ基等の侵入に対して高いバリア性を有する緻密、高品質の絶縁膜である。異方性エッチングを行って平坦表面上のＬＰ−ＣＶＤ窒化シリコン膜、ＴＥＯＳ酸化シリコン膜をＣＨＦ３を主エッチングガスとする異方性エッチング、ＣＦ４を主エッチングガスとする異方性エッチングでそれぞれ除去し、積層ゲート電極側壁上に酸化シリコン膜３６、窒化シリコン膜３７の積層からなるサイドウォールスペーサを形成する。なお、ＴＥＯＳ酸化シリコン膜３６は省略してもよい。
図６Ｎに示すように、さらにＣＦ４を主エッチングガスとした異方性エッチングを行い、窒化シリコン膜３４をエッチングする。窒化シリコンのサイドウォールスペーサ３７も上部がエッチされる。トランジスタ領域の窒化シリコン膜３４も除去され、シリコン膜２８が露出する。
なお、酸化シリコン膜３６を形成しない場合は、窒化シリコン膜３７のエッチングと窒化シリコン膜３４のエッチングを連続的に行うこともできる。
図６Ｏに示すように、トランジスタ領域でゲート電極のパターンを有し、フラッシュメモリ領域を覆うレジストパターンＰＲ６を形成する。レジストパターンＰＲ６をマスクとし、多結晶シリコン膜２８のエッチングを行ってゲート電極２８ａ、２８ｂを形成する。窒化シリコン膜３４を除去しているため、エッチング対象層はシリコンのみであり、高精度のエッチングが容易になる。その後レジストパターンＰＲ６は除去する。
図６Ｐに示すように、フラッシュメモリセル領域及び高電圧動作トランジスタ領域を覆うレジストパターンＰＲ７を形成し、低電圧トランジスタ領域にｎ型不純物をイオン注入し、ソース／ドレインのエクステンション領域４１を形成する。その後レジストパターンＰＲ７は除去する。
図６Ｑに示すように、フラッシュメモリセル領域及び低電圧動作トランジスタ領域を覆うレジストパターンＰＲ８を形成する。高電圧動作トランジスタ領域に対し、ｎ型不純物をイオン注入し、低濃度ドレイン（ＬＤＤ）領域４２を形成する。その後、レジストパターンＰＲ８は除去する。なお、条件が許せば、低電圧動作トランジスタ領域、高電圧動作動作トランジスタを分離せず、同一工程でエクステンション領域、ＬＤＤ領域をイオン注入してもよい。
図６Ｒに示すように、基板全面上にＴＥＯＳ酸化シリコン膜４４を基板温度６００℃で厚さ８０ｎｍ−１５０ｎｍ堆積し、エッチバックして平坦表面上の酸化シリコン膜を除去する。フラッシュメモリセル領域の積層ゲート電極側壁上には酸化シリコン膜のサイドウォールスペーサ４４ｃが形成され、低電圧動作トランジスタ領域、高電圧トランジスタ領域ではゲート電極２８ｂ、２８ａ側壁上に酸化シリコンのサイドウォールスペーサ４４ｂ、４４ａが形成される。
図６Ｓに示すように、全活性領域に対しｎ型不純物をイオン注入し、高濃度ソース／ドレイン領域４６を形成する。
なお、ＣＭＯＳ回路を形成する場合は、ｐ−チャネル領域、ｎ−チャネル領域をレジストパターンで分離し、ｎ型不純物、ｐ型不純物をそれぞれイオン注入する。
図６Ｔに示すように、基板表面及びゲート電極表面を希フッ酸水溶液で洗浄し、自然酸化膜等を除去した後、Ｔｉ、Ｃｏ等シリサイド化可能金属層を厚さ約３０ｎｍスパッタリングで堆積する。必要に応じてさらにＴｉＮ層を堆積し、５００℃、３０秒等のアニーリングを行って第１次シリサイド層を形成する。未反応の金属層等を除去した後、例えば８００℃、３０秒の２次アニールを行い、低抵抗のシリサイド層１８を形成する。
サイドウォールスペーサ表面には窒化シリコン膜が露出せず、ゲート酸化膜とＴＥＯＳ酸化シリコン膜が基板に接するように露出しているため、アンダーカットは形成されず、ショート、歪み等の問題も生じない。
図６Ｕに示すように、各ゲート電極構造を覆うように層間絶縁膜２１を堆積し、必要に応じて表面を平坦化する。層間絶縁膜２１を貫通するコンタクトホールを形成し、Ｔｉ層、ＴｉＮ層等を形成した後Ｗ層を埋め込んで、不要部分を除去することによりＷプラグ２２を形成する。このようにして、複数種類の半導体素子を混載した半導体装置が形成される。必要に応じて上層配線を形成し、多層配線構造を形成する。半導体装置の一般的技術に関しては、種々の公知技術を採用できる（例えば米国特許第６、４９２、７３４号、第６、５００、７１０号参照、これらの全内容を参照により取り込む）。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
 産業上の利用の可能性
高集積化された半導体装置に利用できる。複数種類の半導体素子を混載した半導体集積回路装置に利用できる。
本発明は、半導体装置と半導体装置の製造方法に関し、特にバリア性を有するサイドウォールスペーサを有する高集積度半導体装置と半導体装置の製造方法に関する。
近年、微細化の要求からセルフアラインドコンタクト（ＳＡＣ）を用いるため、窒化シリコン膜を用いたサイドウォールスペーサが用いられている。窒化シリコン膜は、酸化シリコン膜で形成された層間絶縁膜との間でエッチングに対し、選択性が取れるエッチングストッパとして機能できるバリア性の絶縁膜である。
ＭＯＳＦＥＴの高集積化、微細化と共に、デバイスサイズが縮小されている。ソース／ドレイン領域のｐｎ接合深さも浅くなり、抵抗値が大きくなる傾向にある。ソース／ドレイン領域の低抵抗化を図るためには、ソース／ドレイン領域の上にシリサイド層を形成することが有効である。
図７Ａ〜７Ｅは、従来の半導体装置の製造方法の主要工程を示す断面図である。
図７Ａに示すように、シリコン基板１１表面に素子分離溝をエッチングで形成し、絶縁物を埋め込んでシャロートレンチアイソレーション（ＳＴＩ）１２を形成する。なお、ＳＴＩに代え局所酸化（ＬＯＣＯＳ）を用いてもよい。素子分離領域で画定された活性領域表面を熱酸化し、ゲート酸化膜13を形成する。ゲート酸化膜１３上に、化学気相堆積（ＣＶＤ）により、多結晶シリコン膜を堆積し、レジストパターンを用いたエッチングによりゲート電極14を形成する。
ゲート電極１４のエッチングにおいて、ＨＢｒ及びＣｌ２からなる混合ガスをエッチングガスとして使用し、シリコンとシリコン酸化膜とのエッチング速度が大きく異なる高選択比のリアクティブイオンエッチングを行なう。このエッチングは、シリコン酸化膜のエッチング速度が、シリコンに対するエッチング速度と比較して極めて遅いため、ポリシリコンをエッチングする際ゲート酸化膜１３はわずかにエッチングされるのみでエッチングを停止することができる。活性領域表面上にゲート酸化膜13を残した状態で多結晶シリコン膜のエッチングを終了させる。このため、活性領域表面にはエッチングによるダメージが入り難い。
パターニングされたゲート電極14をマスクとして、例えばｎ型不純物をイオン注入することにより、ソース／ドレインのエクステンション領域15を形成する。エクステンション領域１５は、パンチスルーを防止するため浅い接合深さを有するように形成する。
図７Ｂに示すように、ゲート電極14を覆うように窒化シリコン膜をＣＶＤにより堆積し、エッチバックを行って平坦表面上の窒化シリコン膜を除去する。ゲート電極14側壁上にのみ、窒化シリコン膜のサイドウォールスペーサ１６が残る。ＣＨＦ３ガスを主エッチングガスとすることにより、ゲート酸化膜１３を残した状態でエッチングを終了させることができる。このため、活性領域表面にエッチングによりダメージが生じることを防止することができる。
図７Ｃに示すように、希弗酸水溶液を用い、サイドウォールスペーサ両側に露出しているゲート酸化膜１３を除去する。窒化シリコンのサイドウォールスペーサ１６はエッチングされない。この時、露出しているゲート酸化膜１３がエッチングされるのみでなく、サイドウォールスペーサ１６下部のゲート酸化膜１３も側方よりのエッチングを受け、ゲート電極方向に後退する。このため、サイドウォールスペーサ１６がオーバーハング形状となる。
図７Ｄに示すように、ゲート電極１４、サイドウォールスペーサ１６をマスクとして例えばｎ型不純物のイオン注入を行ない、深い接合を有するソース／ドレイン領域１７を形成する。このようにして、ＭＯＳＦＥＴの基本構造が形成される。
図７Ｅに示すように、ソース／ドレイン領域１７を形成した後、基板表面にシリサイド化可能な金属例えばＴｉ、Ｃｏ等をスパッタリングで堆積する。１次シリサイド化反応を行い、未反応金属を除去した後、2次シリサイド化反応を行ってソース／ドレイン領域及びゲート電極表面にシリサイド層１８を形成する。
ゲート電極を覆って基板表面上に酸化シリコン等の層間絶縁膜２１をＣＶＤにより堆積する。層間絶縁膜２１を貫通するコンタクトホールを形成し、Ｔｉ層、ＴｉＮ層等をスパッタリングで形成し、Ｗ層をＣＶＤで堆積することにより、コンタクトホール内に金属層を埋め込み、不要部分を除去して導電性プラグ２２を形成する。
ここで、図７Ｃに示すように、希フッ酸水溶液処理の際、窒化シリコンサイドウォールスペーサ１６下部にアンダーカットが生じる。後の工程において、金属がアンダーカット部に入り込み、除去されずに残るとショ−トの原因となる。又、アンダーカット部分にシリサイド層が形成されると、体積膨張によりサイドウォールスペーサ１６にストレスを与えることもある。
特開平９−１６２３９６号公報は、ソース／ドレイン領域の形成方法を教示するが、ゲート電極のサイドウォールスペーサとして、ゲート電極及びゲート絶縁膜の側壁を覆う窒化膜サイドウォールとその上に形成された酸化膜サイドウォールの積層サイドウォール構成を開示する。窒化膜サイドウォールの全表面上に酸化膜サイドウォールが形成されているため、上記のようなアンダーカットが生じないと思料される。但し、窒化膜サイドウォールが基板表面に接しているため、窒化膜サイドウオールが基板にストレスを与えることが避け難い。又、ゲート電極パターニングのドライエッチングにおいてゲート絶縁膜も除去すると、基板表面がエッチングにさらされ、ダメージを生じることがある。
フラッシュメモリ装置はフローティングゲート電極中に情報を電荷の形で蓄積する不揮発性半導体記憶装置であり、簡単な素子構成を有しているため、大規模集積回路装置を構成するのに適している。
フラッシュメモリ装置では、情報の書込み及び消去が、フローティングゲート電極へのホットキャリアの注入及びＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ型トンネル効果による引き抜きによりなされる。このようなフラッシュメモリ装置の書込み、消去動作のためには高電圧が必要であり、周辺回路に電源電圧を昇圧する昇圧回路が設けられている。昇圧回路のトランジスタは高電圧で動作する必要がある。
最近では、フラッシュメモリ装置を高速論理回路と共に同一基板上に集積化し、複合機能を有する半導体集積回路を形成することが行なわれている。高速論理回路を構成するトランジスタは低電圧で高速動作をする必要がある。高速動作のためには、リーク電流が生じても、ゲート絶縁膜を薄くすることが望ましい。又、低消費電力で動作する回路が要求されることもある。低消費電力化のため、リーク電流を減少するにはゲート絶縁膜をある程度厚くすることが望ましい。このような要求を満たすためには、同一半導体基板上に複数の電源電圧で動作し、ゲート絶縁膜の厚さの異なる複数種類のトランジスタを形成することが望まれる。
フラッシュメモリセルのリテンション特性は、フローティングゲート電極の電荷保持性能に依存する。リテンション特性を向上するためには、フローティングゲート電極を良質の絶縁膜で囲むことが望ましい。通常、シリコン膜で形成されたフローティングゲート電極の下面は、トンネル絶縁層、上面はＯＮＯ膜で覆われており、その側壁上にも熱酸化膜が形成される。さらにその上に良質の窒化シリコン膜を形成することが望ましい。熱酸化膜は蓄積した電荷がリークすることを防ぐバリア性の絶縁膜であり、窒化シリコン膜は外部からＳｉＨ基や水分が侵入することを防ぐバリア性の絶縁膜である。
特開２００３−２３１１４号公報は、フラッシュメモリセル、低電圧動作トランジスタ、高電圧動作トランジスタを同一半導体基板上に形成する方法を開示する。フラッシュメモリセルの積層ゲート電極の側壁上、及びその他のトランジスタのゲート電極側壁上には、同時にサイドウォールスペーサが形成される。
図８Ａ〜８Ｄは、フラッシュメモリセル、低電圧動作トランジスタ、高電圧動作トランジスタを同時に作成する半導体装置の製造方法の１例を概略的に示す。
図８Ａに示すように、素子分離領域を形成したシリコン基板１１の表面を熱酸化し、トンネル酸化膜２５を形成する。トンネル酸化膜２５の上に、フローティングゲート電極を形成するためのアモルファスシリコン膜２６を堆積する。アモルファスシリコン膜２６の上に、酸化膜２７ａ、窒化膜２７ｂ、酸化膜２７ｃで構成されたいわゆるＯＮＯ膜２７を形成する。なお、アモルファスシリコン膜は、その後の熱処理により多結晶シリコン膜になる。
レジストパターンを用いてＯＮＯ膜２７、シリコン膜２６をパターニングし、フラッシュメモリのフローティングゲート及びその上のＯＮＯ膜を形成する。この時、低電圧動作トランジスタ領域及び高電圧動作トランジスタ領域のＯＮＯ膜、シリコン膜は全て除去する。
フラッシュメモリセル領域をレジストマスクで覆い、トランジスタ領域表面に形成されたトンネル酸化膜を希フッ酸水溶液で除去する。レジストパターンを除去し、基板表面を熱酸化して高電圧トランジスタ用の厚いゲート酸化膜１３ａを形成する。
フラッシュメモリセル領域及び高電圧動作トランジスタ領域をレジストマスクで覆い、低電圧トランジスタ領域表面に形成されたゲート酸化膜を除去する。レジストパターンを除去した後、熱酸化により低電圧動作トランジスタ用の薄いゲート酸化膜１３ｂを成長する。このようにして、トランジスタ領域に厚いゲート酸化膜、薄いゲート酸化膜が形成される。３種類以上の厚さのゲート酸化膜を形成する場合は、同様の工程を繰り返し、厚いゲート酸化膜から順次薄いゲート酸化膜を形成する。
その後、基板全面に多結晶シリコン膜２８を堆積し、レジストマスクを用いてパターニングすることにより、コントロールゲート電極２８ｃを形成すると共に、トランジスタ領域においてゲート電極２８ａ、２８ｂを形成する。シリコン膜２６、２８の表面を熱酸化することにより、熱酸化膜２９を形成する。
このように形成されたゲート電極を少なくとも一部マスクとして用い、ソース／ドレイン領域のイオン注入を行なう。フラッシュメモリセル領域においては例えばｎ型領域３１、３２、３３が形成され、トランジスタ領域においてはエクステンション領域１５が形成される。
図８Ｂに示すように、基板全面上に窒化シリコン膜を減圧（ＬＰ）ＣＶＤにより堆積し、エッチバックすることによりゲート電極及び積層ゲート電極の側壁上にのみサイドウォールスペーサ１６を残す。
図８Ｃに示すように、フラッシュメモリセル領域をホトレジストパターンＰＲで覆い、トランジスタ領域にイオン注入を行うことにより、深い接合を有するソース／ドレイン領域１７を形成する。なお、高電圧トランジスタと低電圧トランジスタとをレジストマスクで分離し、それぞれの領域に別個のイオン注入を行ってもよい。
図８Ｄに示すように、ゲート電極及び積層ゲート電極を形成した基板上に酸化シリコン等の層間絶縁膜２１を堆積し、コンタクトホールを開口する。コンタクトホール内に導電層を埋め込み、不要部を除去することによって導電性プラグ２２を形成する。
このようにして、フラッシュメモリセル及びゲート絶縁膜の厚さが異なる、動作電圧の異なる複数種類のトランジスタを形成することができる。
フラッシュメモリセルにおいては、積層ゲート電極側壁上に良質の熱酸化膜が形成され、その上にＬＰＣＶＤによる良質の窒化シリコン膜１６で覆うことが望まれる。緻密で良質の窒化シリコン膜を形成するためには、例えば７００℃以上の成膜温度でＬＰＣＶＤを行なうことが望まれる。
トランジスタ領域においては、ＬＰＣＶＤによる窒化シリコン膜等のバリア性を有する絶縁膜形成前に浅い接合深さを有するエクステンション領域１５が形成されている。このエクステンション領域に対し７００℃以上の熱処理を行なうと、不純物の熱拡散が生じ、所望の形状を維持できなくなる可能性がある。
論理回路において、ソース／ドレイン領域の低抵抗化を図るためには、図７Ｅに示すようにシリコン表面にシリサイド層を形成することが望まれる。シリサイド層形成前には、基板表面を希ＨＦ水溶液により清浄化することが必要である。すると、図７Ａ〜７Ｅの製造工程に対して説明したように、サイドウォールスペーサ下部にサイドエッチされた空隙が発生し、サイドウォールスペーサがオーバーハング形状になる。オーバーハングが生じると、ショート等の原因となる可能性がある。
このように、複数種類の半導体素子を同一半導体基板上に形成し、各半導体素子の特性を最適化しようとすると、他の半導体素子に予期せぬ不利益を与えてしまうことがある。
特開平９−１６２３９６号公報 特開２００３−２３１１４号公報
本発明の目的は、バリア性を有する絶縁膜で形成されたサイドウォールスペーサを有し、かつサイドウォールスペーサ作成による不具合を生じさせない半導体装置を提供することである。
本発明の他の目的は、フラッシュメモリセルと低電圧動作トランジスタや高電圧動作トランジスタを集積化し、かつ異種トランジスタを混載することによる不具合を生じさせない半導体装置を提供することである。
本発明のさらに他の目的は、これらの半導体装置を製造するのに適した半導体装置の製造法を提供することである。
本発明の１観点によれば、半導体基板と；前記半導体基板上に形成された第１ゲート酸化膜と；前記第１ゲート酸化膜上に形成された第１ゲート電極と；前記第１ゲート電極両側の前記半導体基板内に形成された第１ソース／ドレイン領域と；前記第１ゲート電極側壁上に形成された２層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が前記半導体基板または第１ゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している第１積層サイドウォールスペーサとを有する半導体装置が提供される。
本発明の他の観点によれば、（ａ）半導体基板上にゲート絶縁膜を形成する工程と；（ｂ）前記ゲート絶縁膜上に導電膜を形成する工程と；（ｃ）前記導電膜をエッチングし、ゲート電極を形成すると共に、前記ゲート絶縁膜を露出する工程と； （ｄ）前記ゲート絶縁膜に対し、エッチング選択性を有する第１の絶縁膜を全面に堆積し、異方性エッチングにより前記ゲート電極側壁上に第１サイドウォールスペーサ層を残す工程と；（ｅ）前記ゲート絶縁膜をエッチングし、前記半導体基板の表面を露出する工程と；（ｆ）前記半導体基板全面に第２の絶縁膜を堆積し、異方性エッチングにより前記第１のサイドウォールスペーサの側壁上に第２のサイドウォールスペーサ層を残す工程と；（ｇ）前記第１、第２のサイドウォールスペーサを介してイオン注入を行ない、ソース／ドレイン領域を形成する工程と；（ｈ）希弗酸水溶液で前記半導体基板表面を露出する工程と；（ｉ）露出した半導体基板表面にシリサイド層を形成する工程と；を含む半導体装置の製造方法が提供される。
以下、図面を参照して本発明の実施例を説明する。図１Ａ−１Ｅは、本発明の第１の実施例による半導体装置の製造方法を概略的に示す断面図である
図１Ａに示すように、例えばｐ型の半導体基板１１の表面に素子分離用溝を形成し、絶縁膜を埋め込み、不要部を化学機械研磨（ＣＭＰ）により除去してＳＴＩ型素子分離領域１２を形成する。素子分離領域１２で画定された活性領域表面を、８００℃〜１１００℃で熱酸化し、ゲート酸化膜１３を形成する。ゲート酸化膜１３を覆うように、半導体基板表面上に多結晶シリコン膜を堆積する。ホトレジストパターンをマスクとして多結晶シリコン膜をエッチングすることにより、ゲート電極１４をパターニングする。
この時、エッチングガスにはＨＢｒ及びＣｌ２からなる混合ガスを使用し、シリコンとシリコン酸化膜とのエッチング速度が大きく異なる高選択比のリアクティブイオンエッチング（ＲＩＥ）を行なう。このエッチングは、Ｓｉに対するシリコン酸化膜のエッチング速度が極めて遅いため、ポリシリコンをエッチングする際、ゲート酸化膜１３はわずかにエッチングされるのみでエッチングを停止することができる。その後レジストパターンは除去する。形成されたゲート電極をマスクとし、例えばｎ型不純物を浅くイオン注入し、ソース／ドレインのエクステンション領域１５を形成する。
図１Ｂに示すように、ゲート電極を覆うように窒化シリコン膜を堆積し、その後エッチバックを行ってゲート電極１４側壁上にのみ窒化シリコン膜のサイドウォールスペーサ１６を残す。このエッチングは、ＣＨＦ３を主なエッチングガスとしたリアクティブイオンエッチング（ＲＩＥ）により行い、ゲート酸化膜１３を残すようにする。なお、基板へのダメージが問題にならない場合は、ゲート酸化膜１３をエッチング除去してもよい。
図１Ｃに示すように、残ったゲート酸化膜１３又はゲート酸化膜を既に除去した場合は基板表面に形成された自然酸化膜を除去するため、酸化シリコンの等方性エッチングを行う。等方性エッチングは、ダメージの少ないエッチング方法であり、例えば希フッ酸水溶液、ダウンストリーム法ドライエッチングにより行なうことができる。等方性エッチングは、側方にもエッチングが進行するため、サイドウォールスペーサ１６下方のゲート酸化膜１３が後退する。このようにして、サイドウォールスペーサ１６の下にアンダーカットが発生する。
図１Ｄに示すように、テトラエチルオルソシリケート（ＴＥＯＳ）を用い、シリコン酸化膜２３を基板全面に堆積する。酸化シリコン膜２３は、アンダーカットも埋め込み、全面に堆積する。例えばＣＦ４を主なエッチングガスとしたＲＩＥを用いて異方性エッチングを行なう。平坦部上の酸化シリコン膜を除去し、窒化シリコン膜のサイドウォールスペーサ１６側面を覆い、かつアンダーカット部分を埋め込む酸化シリコン膜のサイドウォールスペーサ２３が形成される。
シリサイド反応に先立ち、希フッ酸水溶液を用いて半導体基板１１表面上及びゲート電極１４表面上の酸化シリコン膜を除去し、清浄な表面を露出する。サイドウォールスペーサはその全側面がＴＥＯＳシリコン酸化膜で形成されているため、エッチング速度が均一であり、アンダーカットは生じない。このため、不測のショートや歪みを防止することができる。
図１Ｅに示すように、半導体基板表面上にシリサイド化可能な金属、例えばＣｏまたはＴｉの層を、例えば厚さ３０ｎｍ程度スパッタリングで成膜する。1次シリサイド化反応を例えば５５０℃、３０秒間のラピッドサーマルアニール（ＲＴＡ）で行い、Ｓｉと金属との１次シリサイド化反応を生じさせる。未反応の金属層を除去した後、２次シリサイド化反応を例えば８００℃、３０秒間のＲＴＡで行い、シリサイド層１８を形成する。
アンダーカットを生じることなく、シリサイド層を形成でき、窒化シリコン膜を含むサイドウォールスペーサが形成されているので、図７Ｅに示すようなＳＡＣ工程を行うこともできる。
図２Ａ−２Ｅは、本発明の第２の実施例による半導体装置の製造方法を概略的に示す断面図である。
図２Ａ、２Ｂは、図１Ａ、１Ｂと同一の構成であり、同一の工程により製造することができる。
図２Ｃに示すように、窒化シリコンのサイドウォールスペーサ１６を覆うように、ＴＥＯＳ酸化シリコンのサイドウォールスペーサ２３を形成する。ＴＥＯＳ酸化シリコン膜は熱酸化膜よりエッチングレートが速い。サイドウォールスペーサ２３の形成において、コントロールエッチングを行ってゲート酸化膜１３を残すようにする。
図２Ｄに示すように、シリサイド化反応のために希フッ酸水溶液を用い、基板１１表面とゲート電極１４表面を露出する。このエッチングにおいて、ＴＥＯＳ酸化シリコン膜２３は、熱酸化したゲート酸化膜１３よりもエッチング速度が速いので、ゲート酸化膜１３とＴＥＯＳ酸化シリコン膜２３が同時にエッチングされる時、ゲート酸化膜１３のエッチングが遅れ、張り出しが形成されても、アンダーカットは形成されない。
図２Ｅに示すように、第１の実施例同様露出したシリコン表面上にシリサイド層１８を形成する。
本実施例によれば、サイドウォールスペーサ下方にはゲート酸化膜が露出するが、サイドウォールスペーサの最外層はゲート酸化膜よりもエッチングレートの速い酸化シリコン膜で形成されるため、アンダーカットは生じない。サイドウォールスペーサは窒化シリコン膜を含み、ＳＡＣ工程を行うことができる。窒化シリコン膜は、基板表面には接せず、過度の歪みを与えることも防止される。
図３Ａ−３Ｅは、本発明の第３の実施例による半導体装置の製造方法を概略的に示す断面図である。
図３Ａは、図１Ａと同一の構成であり、同一の工程により作成することができる。
図３Ｂに示すように、ゲート電極１４を覆うように、ＴＥＯＳから形成した酸化シリコン膜、窒化シリコン膜を連続的に堆積し、エッチバックを行ってゲート電極１４側壁上を覆う酸化シリコン膜２４、窒化シリコン膜１６の積層サイドウォールスペーサを形成する。なお、ＴＥＯＳ酸化シリコン膜に代え、熱酸化による酸化シリコン膜を用いても良い。サイドウォールスペーサ形成の際、窒化シリコン膜のエッチングにはＣＨＦ３ガスを主としたエッチングガスを用い、酸化シリコン膜のエッチングにはＣＦ４ガスを主としたエッチングガスを用いる。ゲート酸化膜２を残す場合には、時間を制限したコンロールエッチングを行う。
図３Ｃに示すように、活性領域表面を露出するように希フッ酸水溶液でゲート酸化膜又はシリコン表面上の自然酸化膜を除去する。基板表面上の酸化シリコン膜が除去されると共に、ゲート酸化膜１３、サイドウォールスペーサの酸化シリコン膜２４もエッチングされるため、窒化シリコン膜サイドウォールスペーサ１６の下方にはアンダーカットが生じる。
図３Ｄに示すように、ＴＥＯＳを用いた酸化シリコン膜を堆積し、エッチバックすることによりサイドウォールスペーサ２３を形成する。サイドウォールスペーサ２３は、窒化シリコン膜のサイドウォールスペーサ下のアンダーカット部分を埋め、アンダーカットない外表面を形成する。
図３Ｅに示すように、前述の実施例同様露出しているシリコン表面上にシリサイド層１８を形成する。
本実施例によれば、サイドウォーススペーサが酸化シリコン膜、窒化シリコン膜、酸化シリコン膜の３層で形成され、最外側のサイドウォールスペーサ２３は基板表面に達するため、シリサイド層形成に先立つ希フッ酸水溶液の洗浄工程においてアンダーカットが生じることを防止できる。サイドウォールスペーサは窒化シリコン膜を含み、ＳＡＣ工程を行うことができる。窒化シリコン膜は、基板表面には接せず、過度の歪みを与えることも防止される。
図４Ａ−４Ｅは、本発明の第４の実施例による半導体装置の製造方法を概略的に示す断面図である。
図４Ａは、図１Ａと同一構成であり、同一工程により作成することができる。
図４Ｂに示すように、第３の実施例同様ゲート電極１４を覆うように、酸化シリコン膜２４、窒化シリコン膜１６の積層を堆積し、窒化シリコン膜１６をエッチバックする。ＣＨＦ３を主エッチングガスとするＲＩＥを選択性良く行うことにより、窒化シリコン膜１６のサイドウォールスペーサを形成し、その下の酸化シリコン膜２４は残す。
図４Ｃに示すように、基板全面上に酸化シリコン膜２３を堆積し、エッチバックを行って平坦部上の酸化シリコン膜２３、２４を除去する。ゲート電極１４側壁上に酸化シリコン膜２４、窒化シリコン膜１６、酸化シリコン膜２３の３層の積層構造からなるサイドウォールスペーサが形成される。ゲート酸化膜１３の上面、ゲート電極１４の側面上に、第１の酸化シリコン膜２４が折れ曲がった形状で形成され、その上に窒化シリコン膜１６、酸化シリコン膜２３の積層からなるサイドウォールスペーサが形成された形状となる。この段階でソース／ドレイン領域１７形成用のイオン注入を行なう。
図４Ｄに示すように、希フッ酸水溶液を用い、シリコン基板表面に存在し得るゲート酸化膜、自然酸化膜を除去し、清浄なシリコン表面を露出する。ゲート酸化膜側面が露出しているが、酸化シリコン膜２３よりもエッチング速度が遅いので、アンダーカットは生じない。
図４Ｅに示すように、図１Ｅ同様のシリサイド化反応を行ない、シリコン表面にシリサイド層１８を形成する。アンダーカットの無いシリコン表面上に低抵抗のシリサイド層が形成され、電極領域の抵抗を低減する。
本実施例においては、サイドウォール側面においてゲート酸化膜とその上の酸化シリコン膜が露出するが、ゲート酸化膜のエッチング速度はその上に酸化シリコン膜のエッチング速度よりも遅く、サイドエッチングが抑制されるため、アンダーカットが生じることは防止される。サイドウォールスペーサは層間絶縁膜のエッチングに対し、バリア性を有する絶縁膜である窒化シリコン膜を含み、ＳＡＣ工程を行うことができる。窒化シリコン膜は、基板表面には接せず、過度の歪みを与えることも防止される。
以下、フラッシュメモリと論理回路用メモリ、フラッシュメモリ駆動用高電圧トランジスタ等を混載する半導体装置の実施例を説明する。
図５Ａ、５Ｂは、ＮＯＲ型フラッシュメモリの構成を示す平面図及び等価回路図である。図５Ａに示すように、半導体基板に素子分離領域ＩＳＯを形成し、活性領域ＡＲを画定する。活性領域ＡＲ上にトンネル酸化膜を形成し、全面上にフローティングゲートとなるアモルファスシリコン膜及びＯＮＯ膜を堆積し、活性領域ＡＲの形状に沿う形にパターニングする。その後、ＯＮＯ膜を堆積し、コントロールゲートとなる多結晶シリコン膜を堆積し、フローティングゲートと直交する方向にパターニングし、露出した下方のＯＮＯ膜、フローティングゲートもパターニングする。ソース・ドレイン領域のイオン注入を行ない、フラッシュメモリの基本構造を作成する。層間絶縁膜を介して、活性領域ＡＲと交差するする方向にソースラインＳＬを形成し、ソース領域に接続する。さらに層間絶縁膜を介して、活性領域と沿う方向にビットラインＢＬを形成し、ドレイン領域に接続する。
図５Ｂに示すように、フローティングゲートＦＧ、コントロールゲートＣＧを含む各フラッシュメモリセルＭＣは、共通のビットラインＢＬに接続されると共に、それぞれ別個のソースラインに接続され、個別に読み出すことが可能である。
図５Ｃ、５Ｄは、ＮＡＮＤ型フラッシュメモリの構成を示す平面図及び等価回路図である。図５Ｃに示すように、図５Ａと同様の活性領域ＡＲを図中縦方向に画定するように素子分離領域ＩＳＯを形成する。各活性領域ＡＲに沿う方向にフローティングゲートＦＧを形成し、交差する方向にコントロールゲートＣＧを形成し、下方のフローティングゲートＦＧもパターニングする。
図５Ｄに示すように、複数のフラッシュメモリセルＭＣが直列に接続され、選択ゲートＳＧを介して読み出し回路に接続されている。選択ゲートＳＧにオン電圧を印加し、読み出し対象セルに対し蓄積電荷に応じてオン／オフ状態となる読み出し電圧を印加し、他のフラッシュメモリセルＭＣには強制的にオン状態とするオン電圧を印加する。複数のトランジスタ構造を介して読み出し対象のメモリセルＭＣの記憶状態が読み出される。
以下、フラッシュメモリセルは図５Ａに示すＸ−Ｘ’線に沿う断面図を例として説明するが、ＮＡＮＤ型フラッシュメモリセルも同様の工程で作成できることは自明であろう。
図６Ａに示すように、半導体基板１１の活性領域表面上に、８００℃〜１０００℃の熱酸化により、厚さ８ｎｍ−１０ｎｍのトンネル酸化膜２５を形成する。なお、図中には左側にフラッシュメモリセルを形成するメモリ領域、中央に低電圧動作トランジスタを形成する論理回路領域、右側に高電圧トランジスタを形成する周辺回路領域を示す。倫理回路領域にゲート酸化膜厚の異なる複数種のトランジスタを形成してもよい。各領域はそれぞれＳＴＩ等の素子分離領域により画定されている。トランジスタ領域にはトンネル酸化膜を形成する必要はないが、基板表面の熱酸化により同時に形成されてしまう。
図６Ｂに示すように、トンネル酸化膜２５の上に厚さ８０ｎｍ−１２０ｎｍ、Ｐ濃度５Ｅ１９（５×１０１９）ｃｍ−３程度のドープトアモルファスシリコン膜を約５００℃のＣＶＤで堆積し、その上にＯＮＯ膜２７を形成する。なお、ドープトアモルファスシリコン膜はその後の熱処理により多結晶シリコン膜に変換される。
図６Ｃに示すように、ＯＮＯ膜は、酸化シリコン膜２７ａ、窒化シリコン膜２７ｂ、酸化シリコン膜２７ｃの積層で形成されている。先ず、アモルファスシリコン膜２６上に、厚さ５ｎｍ−１０ｎｍの酸化シリコン膜２７ａを、基板温度７５０℃以上、例えば８００℃の高温ＣＶＤにより堆積する。酸化シリコン膜２７ａの上に、厚さ５ｎｍ−１０ｎｍの窒化シリコン膜２７ｂを例えば７００℃以上の減圧ＣＶＤにより成膜する。窒化シリコン膜２７ｂの表面を９５０℃で熱酸化し、厚さ３ｎｍ−１０ｎｍの熱酸化シリコン膜２７ｃを形成する。
このように形成したＯＮＯ膜２７は、優れたリーク電流防止機能を有する。７００℃以上の成膜温度を採用するが、トランジスタ領域には未だ拡散領域は形成されておらず、問題は生じない。
図６Ｄに示すように、フラッシュメモリセル領域をレジストパターンＰＲ１で覆い、低電圧動作トランジスタ領域、高電圧動作トランジスタ領域のＯＮＯ膜２７、シリコン膜２６、トンネル酸化膜２５を除去する。素子分離領域上のこれらの膜も除去される。基板表面にダメージを与えないように、トンネル酸化膜２５の除去は希ＨＦ水溶液によるウェットエッチングにより行う。
図６Ｅに示すように、基板１１表面に高電圧トランジスタのゲート酸化膜に適した厚さ１０ｎｍ−５０ｎｍの熱酸化膜１３ａを８００℃ー１１００℃の熱酸化で形成する。低電圧動作トランジスタ領域にも同様の酸化シリコン膜が形成される。フラッシュメモリセル領域はＯＮＯ膜２７で覆われているため、酸化が進行しない。
図６Ｆに示すように、フラッシュメモリセル領域及び高電圧動作トランジスタ領域を覆うレジストマスクＰＲ２を形成し、低電圧トランジスタ領域の酸化シリコン膜１３ａを希フッ酸水溶液により除去する。
図６Ｇに示すように、８００℃−１１００℃の熱酸化により、低電圧動作トランジスタ領域表面に厚さ１ｎｍー１０ｎｍのゲート酸化膜１３ｂを形成する。このようにして、低電圧動作トランジスタ領域においては薄いゲート酸化膜、高電圧動作トランジスタ領域においては厚いゲート酸化膜が形成される。なお、トランジスタのゲート酸化膜を酸化シリコンに代え、酸化窒化シリコンで形成することもできる。
図６Ｈに示すように、例えば基板温度６２０℃で基板表面上に多結晶シリコン膜２８をＣＶＤにより厚さ８０ｎｍー２５０ｎｍ堆積する。この多結晶シリコン膜２８は、その後パターニングされて、フラッシュメモリセルにおいてはコントロールゲート電極を形成し、トランジスタ領域においてはゲート電極を形成する。
多結晶シリコン膜２８の上に、例えば基板温度４００℃でプラズマＣＶＤにより、窒化シリコン膜３４を厚さ１０ｎｍ−２５ｎｍ形成する。なお、熱窒化シリコン膜やプラズマＣＶＤによる酸化窒化シリコン膜を形成することも可能である。この窒化シリコン膜は、エッチストッパや熱酸化時、イオン注入時のマスクとして機能すれば良く、さほどの緻密性、高品質は必要としない。
図６Ｉに示すように、窒化シリコン膜３４の上にフラッシュメモリセルの積層ゲート構造のパターンを有し、低電圧動作トランジスタ領域、高電圧動作トランジスタ領域を覆うレジストパターンＰＲ３を形成する。このレジストパターンＰＲ３をマスクとし、プラズマ窒化シリコン膜３４、多結晶シリコン膜２８、ＯＮＯ膜２７、シリコン膜２６をエッチングする。フラッシュメモリセル領域においては、シリコン膜のフローティングゲート電極２６、その上のＯＮＯ膜２７、コントロールゲート電極２８ｃ、プラズマ窒化シリコン膜３４がパターニングされる。その後レジストパターンＰＲ３は除去する。
図６Ｊに示すように、フラッシュメモリセルのシリコン膜側面上に８００℃−９００℃の熱酸化により、保護酸化膜３５を厚さ１ｎｍ−５ｎｍ形成する。熱酸化膜はキャリアのリークに対し高いバリア性を有する絶縁膜である。低電圧動作トランジスタ領域、高電圧動作トランジスタ領域においては、多結晶シリコン膜２８上を窒化シリコン膜３４が覆っているため、熱酸化は行われない。
図６Ｋに示すように、フラッシュメモリセルのゲート電極の一方の側及び低電圧動作トランジスタ領域、高電圧動作トランジスタ領域を覆うレジストパターンＰＲ４を形成する。レジストパターンＰＲ４の開口内に露出した領域に対し、例えばＰ＋イオンを加速エネルギ５０ｋｅＶ−８０ｋｅＶ、ドーズ量１×１０１４ｃｍ−２−５×１０１４ｃｍ−２でイオン注入し、ドレイン用ｎ型領域３１を形成する。さらにＡｓ＋イオンを加速エネルギ３０ｋｅＶ−５０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２−６×１０１５ｃｍ−２でイオン注入し、拡散領域３２を形成する。その後レジストマスクＰＲ４は除去する。
図６Ｌに示すように、低電圧動作トランジスタ領域、高電圧動作トランジスタ領域を覆うレジストパターンＰＲ５を作成する。フラッシュメモリセル領域に対して、Ａｓ＋イオンを加速エネルギ２０ｋｅＶ−６０ｋｅＶ、ドーズ量５×１０１４ｃｍ−２−３×１０１５ｃｍ−２でイオン注入し、拡散領域３２の不純物濃度を高め、他方の側にソース用拡散領域３３を形成する。その後レジストパターンＰＲ５は除去する。
図６Ｍに示すように、基板温度６００℃でＴＥＯＳ酸化シリコン膜３６を堆積し、次に基板温度８００℃、０．８ｔｏｒｒの減圧（ＬＰ）ＣＶＤにより窒化シリコン膜３７を堆積する。ＬＰ−ＣＶＤによる窒化シリコン膜は、水分、ＳｉＨ基等の侵入に対して高いバリア性を有する緻密、高品質の絶縁膜である。異方性エッチングを行って平坦表面上のＬＰ−ＣＶＤ窒化シリコン膜、ＴＥＯＳ酸化シリコン膜をＣＨＦ３を主エッチングガスとする異方性エッチング、ＣＦ４を主エッチングガスとする異方性エッチングでそれぞれ除去し、積層ゲート電極側壁上に酸化シリコン膜３６、窒化シリコン膜３７の積層からなるサイドウォールスペーサを形成する。なお、ＴＥＯＳ酸化シリコン膜３６は省略してもよい。
図６Ｎに示すように、さらにＣＦ４を主エッチングガスとした異方性エッチングを行い、窒化シリコン膜３４をエッチングする。窒化シリコンのサイドウォールスペーサ３７も上部がエッチされる。トランジスタ領域の窒化シリコン膜３４も除去され、シリコン膜２８が露出する。
なお、酸化シリコン膜３６を形成しない場合は、窒化シリコン膜３７のエッチングと窒化シリコン膜３４のエッチングを連続的に行うこともできる。
図６Ｏに示すように、トランジスタ領域でゲート電極のパターンを有し、フラッシュメモリ領域を覆うレジストパターンＰＲ６を形成する。レジストパターンＰＲ６をマスクとし、多結晶シリコン膜２８のエッチングを行ってゲート電極２８ａ、２８ｂを形成する。窒化シリコン膜３４を除去しているため、エッチング対象層はシリコンのみであり、高精度のエッチングが容易になる。その後レジストパターンＰＲ６は除去する。
図６Ｐに示すように、フラッシュメモリセル領域及び高電圧動作トランジスタ領域を覆うレジストパターンＰＲ７を形成し、低電圧トランジスタ領域にｎ型不純物をイオン注入し、ソース／ドレインのエクステンション領域４１を形成する。その後レジストパターンＰＲ７は除去する。
図６Ｑに示すように、フラッシュメモリセル領域及び低電圧動作トランジスタ領域を覆うレジストパターンＰＲ８を形成する。高電圧動作トランジスタ領域に対し、ｎ型不純物をイオン注入し、低濃度ドレイン（ＬＤＤ）領域４２を形成する。その後、レジストパターンＰＲ８は除去する。なお、条件が許せば、低電圧動作トランジスタ領域、高電圧動作動作トランジスタを分離せず、同一工程でエクステンション領域、ＬＤＤ領域をイオン注入してもよい。
図６Ｒに示すように、基板全面上にＴＥＯＳ酸化シリコン膜４４を基板温度６００℃で厚さ８０ｎｍ−１５０ｎｍ堆積し、エッチバックして平坦表面上の酸化シリコン膜を除去する。フラッシュメモリセル領域の積層ゲート電極側壁上には酸化シリコン膜のサイドウォールスペーサ４４ｃが形成され、低電圧動作トランジスタ領域、高電圧トランジスタ領域ではゲート電極２８ｂ、２８ａ側壁上に酸化シリコンのサイドウォールスペーサ４４ｂ、４４ａが形成される。
図６Ｓに示すように、全活性領域に対しｎ型不純物をイオン注入し、高濃度ソース／ドレイン領域４６を形成する。
なお、ＣＭＯＳ回路を形成する場合は、ｐ−チャネル領域、ｎ−チャネル領域をレジストパターンで分離し、ｎ型不純物、ｐ型不純物をそれぞれイオン注入する。
図６Ｔに示すように、基板表面及びゲート電極表面を希フッ酸水溶液で洗浄し、自然酸化膜等を除去した後、Ｔｉ、Ｃｏ等シリサイド化可能金属層を厚さ約３０ｎｍスパッタリングで堆積する。必要に応じてさらにＴｉＮ層を堆積し、５００℃、３０秒等のアニーリングを行って第１次シリサイド層を形成する。未反応の金属層等を除去した後、例えば８００℃、３０秒の２次アニールを行い、低抵抗のシリサイド層１８を形成する。
サイドウォールスペーサ表面には窒化シリコン膜が露出せず、ゲート酸化膜とＴＥＯＳ酸化シリコン膜が基板に接するように露出しているため、アンダーカットは形成されず、ショート、歪み等の問題も生じない。
図６Ｕに示すように、各ゲート電極構造を覆うように層間絶縁膜２１を堆積し、必要に応じて表面を平坦化する。層間絶縁膜２１を貫通するコンタクトホールを形成し、Ｔｉ層、ＴｉＮ層等を形成した後Ｗ層を埋め込んで、不要部分を除去することによりＷプラグ２２を形成する。このようにして、複数種類の半導体素子を混載した半導体装置が形成される。必要に応じて上層配線を形成し、多層配線構造を形成する。半導体装置の一般的技術に関しては、種々の公知技術を採用できる（例えば米国特許第６、４９２、７３４号、第６、５００、７１０号参照、これらの全内容を参照により取り込む）。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
以下、本発明の特徴を付記する。
１． 半導体基板と；
前記半導体基板上に形成された第１ゲート酸化膜と；
前記第１ゲート酸化膜上に形成された第１ゲート電極と；
前記第１ゲート電極両側の前記半導体基板内に形成された第１ソース／ドレイン領域と；
前記第１ゲート電極側壁上に形成された２層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が前記半導体基板または第１ゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している第１積層サイドウォールスペーサと；
を有する半導体装置。
２． さらに、前記第１ソース／ドレイン領域上に形成された第１シリサイド層を有する付記第１項記載の半導体装置。
３． 前記第１シリサイド層が、コバルトシリサイド層である付記第２公記載の半導体装置。
４． 前記第１積層サイドウォ―ルスペーサの最外層が、前記第１ゲート酸化膜の側壁を覆い、直接前記半導体基板に接している付記第１項記載の半導体装置。
５． 前記第１積層サイドウォールスペーサの最外層の底面が、前記第１ゲート酸化膜に接し、酸化膜エッチングに対して前記第１ゲート酸化膜より速いエッチングレートを有する付記第１項記載の半導体装置。
６． 前記窒化膜が、前記第１積層サイドウォールスペーサの中間層であり、前記第１積層サイドウォールスペーサが、前記窒化膜と前記第１ゲート電極との間及び前記窒化膜と前記第１ゲート酸化膜との間に形成された酸化膜又は酸化窒化膜を含む、付記第１項記載の半導体装置。
７． 前記第１積層サイドウォ―ルスペーサの最外層が、前記第１ゲート酸化膜の側壁を覆い、直接前記半導体基板に接している付記第６項記載の半導体装置。
８． 前記第１積層サイドウォールスペーサの最外層が、前記第１ゲート酸化膜に接する底面を有し、酸化膜エッチングに対して前記第１ゲート酸化膜より速いエッチングレートを有する付記第６項記載の半導体装置。
９． さらに、
前記半導体基板の上に形成された積層ゲート電極構造であって、
前記半導体基板の上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成されたフローティングゲート電極と、
前記フローティング電極上に形成された絶縁膜と、
前記絶縁膜上に形成されたコントロールゲート電極と、
を含む積層ゲート電極構造と；
前記積層ゲート電極構造両側の前記半導体基板内に形成された第２ソース／ドレイン領域と；
前記積層ゲート電極構造の側壁上に形成された３層以上の第２積層サイドウォールスペーサであって、中間層として前記半導体基板に接しない窒化膜を含む第２積層サイドウォールスペーサと；
を有する付記第１項記載の半導体装置。
１０． 前記第２積層サイドウォールスペーサが、最内層として熱酸化層を含む付記第９項記載の半導体装置。
１１． 前記第２積層サイドウォールスペーサが、最外層として底面が前記半導体基板に接する酸化膜又は酸化窒化膜を含む付記第９項記載の半導体装置。
１２． 半導体基板と；
前記半導体基板上に形成された第１ゲート酸化膜と；
前記第１ゲート酸化膜上に形成された第１ゲート電極と；
前記第１ゲート電極両側の前記半導体基板内に形成された第１ソース／ドレイン領域と；
前記第１ゲート電極側壁上に形成された第１サイドウォールスペーサと；
前記半導体基板の上に形成された積層ゲート電極構造であって、
前記半導体基板の上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成されたフローティングゲート電極と、
前記フローティング電極上に形成された絶縁膜と、
前記絶縁膜上に形成されたコントロールゲート電極と、
を含む積層ゲート電極構造と；
前記積層ゲート電極構造両側の前記半導体基板内に形成された第２ソース／ドレイン領域と；
前記積層ゲート電極構造の側壁上に形成された３層以上の第２積層サイドウォールスペーサであって、中間層として前記半導体基板に接しない窒化膜を含み、最外サイドウォールスペーサ層は直接前記半導体基盤に接する第２積層サイドウォールスペーサと；
有する半導体装置。
１３． 前記第１サイドウォールスペーサは、前記第２積層サイドウォールスペーサの最外サイドウォールスペーサ層と同一層で形成されている付記第１２項記載の半導体装置。
１４． 前記第１サイドウォールスペーサは、２層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が前記半導体基板または第１ゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している付記第１２項記載の半導体装置。
１５． 前記第２積層サイドウォールスペーサの中間層である窒化膜は、ＬＰーＣＶＤで形成された窒化シリコン膜である付記第１２項記載の半導体装置。
１６． （ａ）半導体基板上にゲート絶縁膜を形成する工程と；
（ｂ）前記ゲート絶縁膜上に導電膜を形成する工程と；
（ｃ）前記導電膜をエッチングし、ゲート電極を形成すると共に、前記ゲート絶縁膜を露出する工程と；
（ｄ）前記ゲート絶縁膜に対し、エッチング選択性を有する第１の絶縁膜を全面に堆積し、異方性エッチングにより前記ゲート電極側壁上に第１サイドウォールスペーサ層を残す工程と；
（ｅ）前記ゲート絶縁膜をエッチングし、前記半導体基板の表面を露出する工程と；
（ｆ）前記半導体基板全面に第２の絶縁膜を堆積し、異方性エッチングにより前記第１のサイドウォールスペーサの側壁上に第２のサイドウォールスペーサ層を残す工程と；
（ｇ）前記第１、第２のサイドウォールスペーサを介してイオン注入を行ない、ソース／ドレイン領域を形成する工程と；
（ｈ）希弗酸水溶液で前記半導体基板表面を露出する工程と；
（ｉ）露出した半導体基板表面にシリサイド層を形成する工程と；
を含む半導体装置の製造方法。
１７． さらに、
（ｊ）前記工程（ｃ）と（ｄ）の間に、前記半導体基板全面に第３の絶縁層を堆積する工程
を含み、前記工程（ｄ）は、前記前記第１、第３の絶縁層を異方性エッチングする付記第１６項記載の半導体装置の製造方法。
１８． （ａ）半導体基板上にゲート絶縁膜を形成する工程と；
（ｂ）前記ゲート絶縁膜上に導電膜を形成する工程と；
（ｃ）前記導電膜をエッチングし、ゲート電極を形成すると共に、前記ゲート絶縁膜を露出する工程と；
（ｄ）前記ゲート絶縁膜に対し、エッチング選択性を有する第１の絶縁膜を全面に堆積し、異方性エッチングにより前記ゲート電極側壁上に第１サイドウォールスペーサ層を残す工程と；
（ｅ）前記半導体基板全面に前記ゲート絶縁膜よりエッチング速度の速い第２の絶縁膜を堆積し、異方性エッチングにより前記第１のサイドウォールスペーサの側壁上に第２のサイドウォールスペーサ層を残す工程と；
（ｆ）前記ゲート絶縁膜をエッチングし、前記半導体基板の表面を露出する工程と；
（ｇ）前記第１、第２のサイドウォールスペーサを介してイオン注入を行ない、ソース／ドレイン領域を形成する工程と；
（ｈ）希弗酸水溶液で前記半導体基板表面を露出する工程と；
（ｉ）露出した半導体基板表面にシリサイド層を形成する工程と；
を含む半導体装置の製造方法。
１９． さらに、
（ｊ）前記工程（ｃ）と（ｄ）の間に、前記半導体基板全面に第３の絶縁層を堆積する工程
を含み、前記工程（ｄ）は、前記前記第１、第３の絶縁層を異方性エッチングする付記第１８項記載の半導体装置の製造方法。
２０． （ａ）半導体基板上にトンネル絶縁膜、フローティングゲート電極膜、絶縁膜を堆積し、パターニングしてフローティングゲート電極構造を形成する工程と；
（ｂ）半導体基板の他の領域にゲート絶縁膜を形成する工程と；
（ｃ）前記フローティングゲート電極構造、前記ゲート絶縁膜を覆って、導電膜、エッチストッパ膜を堆積する工程と；
（ｄ）前記エッチストッパ膜、導電膜をエッチングして不揮発性メモリの積層ゲート電極構造を形成する工程と；
（ｅ）前記積層ゲート電極構造の側壁上に、リーク防止用第１絶縁膜を形成する工程と；
（ｆ）前記リーク防止用第１絶縁膜を覆って、ＬＰ−ＣＶＤにより窒化シリコン膜を堆積し、異方性エッチングで前記積層ゲート電極側壁上に第１サイドウォールスペーサ層を残す工程と；
（ｇ）前記エッチストッパ層を除去する工程と；
（ｈ）前記他の領域の導電層をパターニングし、ゲート電極構造を形成する工程と；
（ｉ）前記半導体基板全面に第２絶縁膜を堆積し、異方性エッチングにより前記積層ゲート電極構造、ゲート電極構造側壁上に第２サイドウォールスペーサを残す工程と；
（ｊ）希弗酸水溶液で前記半導体基板表面を露出する工程と；
（ｋ）露出したぜんき半導体基板表面にシリサイド層を形成する工程と；
を含む半導体装置の製造方法。
２１． 前記工程（ｉ）が、窒化シリコン膜を中間層として含む積層サイドウォールスペーサを形成する付記第２０項記載の半導体装置の製造方法。
高集積化された半導体装置に利用できる。複数種類の半導体素子を混載した半導体集積回路装置に利用できる。
図１Ａ−１Ｅは、本発明の第１の実施例による半導体装置の製造工程を概略的に示す半導体基板の断面図である。 図２Ａ−２Ｅは、本発明の第２の実施例による半導体装置の製造工程を概略的に示す半導体基板の断面図である。 図３Ａ−３Ｅは、本発明の第３の実施例による半導体装置の製造工程を概略的に示す半導体基板の断面図である。 図４Ａ−４Ｅは、本発明の第４の実施例による半導体装置の製造工程を概略的に示す半導体基板の断面図である。 図５Ａ−５Ｄは、フラッシュメモリセルの構成を概略的に説明する平面図及び等価回路図である。 ／ ／ ／ ／ ／ ／ ／ 図６Ａ−６Ｕは、本発明の第５の実施例によるフラッシュメモリセルと他のトランジスタとを混載した半導体装置の製造工程を概略的に示す半導体基板の断面図である。 図７Ａ−７Ｅは、従来技術による半導体装置の製造工程を概略的に示す半導体基板の断面図である。 ／ 図８Ａ−８Ｄは、従来技術のフラッシュメモリセルと他のトランジスタとを混載した半導体装置の製造工程を概略的に示す半導体基板の断面図である。

Claims (21)

  1. 半導体基板と；
    前記半導体基板上に形成された第１ゲート酸化膜と；
    前記第１ゲート酸化膜上に形成された第１ゲート電極と；
    前記第１ゲート電極両側の前記半導体基板内に形成された第１ソース／ドレイン領域と；
    前記第１ゲート電極側壁上に形成された２層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が前記半導体基板または第１ゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している第１積層サイドウォールスペーサと；
    を有する半導体装置。
  2. さらに、前記第１ソース／ドレイン領域上に形成された第１シリサイド層を有する請求の範囲第１項記載の半導体装置。
  3. 前記第１シリサイド層が、コバルトシリサイド層である請求の範囲第２公記載の半導体装置。
  4. 前記第１積層サイドウォールスペーサの最外層が、前記第１ゲート酸化膜の側壁を覆い、直接前記半導体基板に接している請求の範囲第１項記載の半導体装置。
  5. 前記第１積層サイドウォールスペーサの最外層の底面が、前記第１ゲート酸化膜に接し、酸化膜エッチングに対して前記第１ゲート酸化膜より速いエッチングレートを有する請求の範囲第１項記載の半導体装置。
  6. 前記窒化膜が、前記第１積層サイドウォールスペーサの中間層であり、前記第１積層サイドウォールスペーサが、前記窒化膜と前記第１ゲート電極との間及び前記窒化膜と前記第１ゲート酸化膜との間に形成された酸化膜又は酸化窒化膜を含む、請求の範囲第１項記載の半導体装置。
  7. 前記第１積層サイドウォールスペーサの最外層が、前記第１ゲート酸化膜の側壁を覆い、直接前記半導体基板に接している請求の範囲第６項記載の半導体装置。
  8. 前記第１積層サイドウォールスペーサの最外層が、前記第１ゲート酸化膜に接する底面を有し、酸化膜エッチングに対して前記第１ゲート酸化膜より速いエッチングレートを有する請求の範囲第６項記載の半導体装置。
  9. さらに、
    前記半導体基板の上に形成された積層ゲート電極構造であって、
    前記半導体基板の上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成されたフローティングゲート電極と、
    前記フローティング電極上に形成された絶縁膜と、
    前記絶縁膜上に形成されたコントロールゲート電極と、
    を含む積層ゲート電極構造と；
    前記積層ゲート電極構造両側の前記半導体基板内に形成された第２ソース／ドレイン領域と；
    前記積層ゲート電極構造の側壁上に形成された３層以上の第２積層サイドウォールスペーサであって、中間層として前記半導体基板に接しない窒化膜を含む第２積層サイドウォールスペーサと；
    を有する請求の範囲第１項記載の半導体装置。
  10. 前記第２積層サイドウォールスペーサが、最内層として熱酸化層を含む請求の範囲第９項記載の半導体装置。
  11. 前記第２積層サイドウォールスペーサが、最外層として底面が前記半導体基板に接する酸化膜又は酸化窒化膜を含む請求の範囲第９項記載の半導体装置。
  12. 半導体基板と；
    前記半導体基板上に形成された第１ゲート酸化膜と；
    前記第１ゲート酸化膜上に形成された第１ゲート電極と；
    前記第１ゲート電極両側の前記半導体基板内に形成された第１ソース／ドレイン領域と；
    前記第１ゲート電極側壁上に形成された第１サイドウォールスペーサと；
    前記半導体基板の上に形成された積層ゲート電極構造であって、
    前記半導体基板の上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成されたフローティングゲート電極と、
    前記フローティング電極上に形成された絶縁膜と、
    前記絶縁膜上に形成されたコントロールゲート電極と、
    を含む積層ゲート電極構造と；
    前記積層ゲート電極構造両側の前記半導体基板内に形成された第２ソース／ドレイン領域と；
    前記積層ゲート電極構造の側壁上に形成された３層以上の第２積層サイドウォールスペーサであって、中間層として前記半導体基板に接しない窒化膜を含み、最外サイドウォールスペーサ層は直接前記半導体基盤に接する第２積層サイドウォールスペーサと；
    有する半導体装置。
  13. 前記第１サイドウォールスペーサは、前記第２積層サイドウォールスペーサの最外サイドウォールスペーサ層と同一層で形成されている請求の範囲第１２項記載の半導体装置。
  14. 前記第１サイドウォールスペーサは、２層以上の積層サイドウォールスペーサであって、最外層以外の層として窒化膜を含み、最外層は、酸化膜又は酸化窒化膜で形成され、下面が前記半導体基板または第１ゲート酸化膜、又は窒化膜以外の他のサイドウォールスペーサ層と接している請求の範囲第１２項記載の半導体装置。
  15. 前記第２積層サイドウォールスペーサの中間層である窒化膜は、ＬＰ−ＣＶＤで形成された窒化シリコン膜である請求の範囲第１２項記載の半導体装置。
  16. （ａ）半導体基板上にゲート絶縁膜を形成する工程と；
    （ｂ）前記ゲート絶縁膜上に導電膜を形成する工程と；
    （ｃ）前記導電膜をエッチングし、ゲート電極を形成すると共に、前記ゲート絶縁膜を露出する工程と；
    （ｄ）前記ゲート絶縁膜に対し、エッチング選択性を有する第１の絶縁膜を全面に堆積し、異方性エッチングにより前記ゲート電極側壁上に第１サイドウォールスペーサ層を残す工程と；
    （ｅ）前記ゲート絶縁膜をエッチングし、前記半導体基板の表面を露出する工程と；
    （ｆ）前記半導体基板全面に第２の絶縁膜を堆積し、異方性エッチングにより前記第１のサイドウォールスペーサの側壁上に第２のサイドウォールスペーサ層を残す工程と；
    （ｇ）前記第１、第２のサイドウォールスペーサを介してイオン注入を行ない、ソース／ドレイン領域を形成する工程と；
    （ｈ）希弗酸水溶液で前記半導体基板表面を露出する工程と；
    （ｉ）露出した半導体基板表面にシリサイド層を形成する工程と；
    を含む半導体装置の製造方法。
  17. さらに、
    （ｊ）前記工程（ｃ）と（ｄ）の間に、前記半導体基板全面に第３の絶縁層を堆積する工程
    を含み、前記工程（ｄ）は、前記前記第１、第３の絶縁層を異方性エッチングする請求の範囲第１６項記載の半導体装置の製造方法。
  18. （ａ）半導体基板上にゲート絶縁膜を形成する工程と；
    （ｂ）前記ゲート絶縁膜上に導電膜を形成する工程と；
    （ｃ）前記導電膜をエッチングし、ゲート電極を形成すると共に、前記ゲート絶縁膜を露出する工程と；
    （ｄ）前記ゲート絶縁膜に対し、エッチング選択性を有する第１の絶縁膜を全面に堆積し、異方性エッチングにより前記ゲート電極側壁上に第１サイドウォールスペーサ層を残す工程と；
    （ｅ）前記半導体基板全面に前記ゲート絶縁膜よりエッチング速度の速い第２の絶縁膜を堆積し、異方性エッチングにより前記第１のサイドウォールスペーサの側壁上に第２のサイドウォールスペーサ層を残す工程と；
    （ｆ）前記ゲート絶縁膜をエッチングし、前記半導体基板の表面を露出する工程と；
    （ｇ）前記第１、第２のサイドウォールスペーサを介してイオン注入を行ない、ソース／ドレイン領域を形成する工程と；
    （ｈ）希弗酸水溶液で前記半導体基板表面を露出する工程と；
    （ｉ）露出した半導体基板表面にシリサイド層を形成する工程と；
    を含む半導体装置の製造方法。
  19. さらに、
    （ｊ）前記工程（ｃ）と（ｄ）の間に、前記半導体基板全面に第３の絶縁層を堆積する工程
    を含み、前記工程（ｄ）は、前記前記第１、第３の絶縁層を異方性エッチングする請求の範囲第１８項記載の半導体装置の製造方法。
  20. （ａ）半導体基板上にトンネル絶縁膜、フローティングゲート電極膜、絶縁膜を堆積し、パターニングしてフローティングゲート電極構造を形成する工程と；
    （ｂ）半導体基板の他の領域にゲート絶縁膜を形成する工程と；
    （ｃ）前記フローティングゲート電極構造、前記ゲート絶縁膜を覆って、導電膜、エッチストッパ膜を堆積する工程と；
    （ｄ）前記エッチストッパ膜、導電膜をエッチングして不揮発性メモリの積層ゲート電極構造を形成する工程と；
    （ｅ）前記積層ゲート電極構造の側壁上に、リーク防止用第１絶縁膜を形成する工程と；
    （ｆ）前記リーク防止用第１絶縁膜を覆って、ＬＰ−ＣＶＤにより窒化シリコン膜を堆積し、異方性エッチングで前記積層ゲート電極側壁上に第１サイドウォールスペーサ層を残す工程と；
    （ｇ）前記エッチストッパ層を除去する工程と；
    （ｈ）前記他の領域の導電層をパターニングし、ゲート電極構造を形成する工程と；
    （ｉ）前記半導体基板全面に第２絶縁膜を堆積し、異方性エッチングにより前記積層ゲート電極構造、ゲート電極構造側壁上に第２サイドウォールスペーサを残す工程と；
    （ｊ）希弗酸水溶液で前記半導体基板表面を露出する工程と；
    （ｋ）露出したぜんき半導体基板表面にシリサイド層を形成する工程と；
    を含む半導体装置の製造方法。
  21. 前記工程（ｉ）が、窒化シリコン膜を中間層として含む積層サイドウォールスペーサを形成する請求の範囲第２０項記載の半導体装置の製造方法。
JP2005509848A 2003-10-23 2003-10-23 半導体装置の製造方法 Expired - Fee Related JP4866609B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/013582 WO2005041307A1 (ja) 2003-10-23 2003-10-23 半導体装置と半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011221947A Division JP5454543B2 (ja) 2011-10-06 2011-10-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2005041307A1 true JPWO2005041307A1 (ja) 2007-04-05
JP4866609B2 JP4866609B2 (ja) 2012-02-01

Family

ID=34509571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005509848A Expired - Fee Related JP4866609B2 (ja) 2003-10-23 2003-10-23 半導体装置の製造方法

Country Status (6)

Country Link
US (2) US20060163678A1 (ja)
EP (2) EP1677359A4 (ja)
JP (1) JP4866609B2 (ja)
CN (1) CN100461449C (ja)
AU (1) AU2003275625A1 (ja)
WO (1) WO2005041307A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526478B1 (ko) * 2003-12-31 2005-11-08 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
US7253114B2 (en) * 2005-03-16 2007-08-07 Taiwan Semiconductor Manufacturing Company Self-aligned method for defining a semiconductor gate oxide in high voltage device area
US7790544B2 (en) 2006-03-24 2010-09-07 Micron Technology, Inc. Method of fabricating different gate oxides for different transistors in an integrated circuit
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
JP4928825B2 (ja) * 2006-05-10 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100845720B1 (ko) * 2006-11-30 2008-07-10 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그의 제조방법
US7871885B2 (en) * 2006-12-20 2011-01-18 Dongbu Hitek Co., Ltd. Manufacturing method of flash memory device
KR100786707B1 (ko) * 2006-12-21 2007-12-18 삼성전자주식회사 불휘발성 메모리 장치 및 이의 제조 방법
KR100842661B1 (ko) * 2006-12-27 2008-06-30 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
US7528076B2 (en) * 2007-05-11 2009-05-05 United Microelectronics Corp. Method for manufacturing gate oxide layer with different thicknesses
US7960243B2 (en) * 2007-05-31 2011-06-14 Freescale Semiconductor, Inc. Method of forming a semiconductor device featuring a gate stressor and semiconductor device
JP2009016462A (ja) * 2007-07-03 2009-01-22 Renesas Technology Corp 半導体装置およびその製造方法
KR101191818B1 (ko) * 2007-07-31 2012-10-16 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US7960267B2 (en) * 2009-03-31 2011-06-14 Freescale Semiconductor, Inc. Method for making a stressed non-volatile memory device
JP2011060989A (ja) * 2009-09-10 2011-03-24 Toshiba Corp 半導体装置の製造方法
JP2011066038A (ja) 2009-09-15 2011-03-31 Toshiba Corp 半導体記憶装置
US8030154B1 (en) * 2010-08-03 2011-10-04 International Business Machines Corporation Method for forming a protection layer over metal semiconductor contact and structure formed thereon
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US8822319B2 (en) * 2012-09-12 2014-09-02 Ememory Technology Inc. Method of manufacturing non-volatile memory
KR20140052763A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법들
US8877585B1 (en) * 2013-08-16 2014-11-04 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration
CN104347515B (zh) * 2013-08-01 2018-04-03 中芯国际集成电路制造(上海)有限公司 一种闪存存储器的制备方法
US9614053B2 (en) 2013-12-05 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacers with rectangular profile and methods of forming the same
CN104882412B (zh) * 2014-02-28 2018-02-13 中芯国际集成电路制造(上海)有限公司 嵌入逻辑式闪存器件及其侧墙形成方法
CN104882479B (zh) * 2014-02-28 2018-02-27 无锡华润上华科技有限公司 一种hvpmos器件及其制造方法
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
US9922881B2 (en) * 2016-01-12 2018-03-20 United Microelectronics Corp. Method for fabricating semiconductor device structure and product thereof
US9966382B2 (en) * 2016-08-16 2018-05-08 United Microelectronics Corp. Semiconductor structure and method for fabricating the same
JP6649216B2 (ja) * 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
US11653498B2 (en) 2017-11-30 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with improved data retention
CN108598002B (zh) * 2018-05-15 2019-06-28 长江存储科技有限责任公司 Mos晶体管及其制造方法
GB2591472B (en) * 2020-01-28 2022-02-09 X Fab France Sas Method of forming asymmetric differential spacers for optimized MOSFET performance and optimized mosfet and SONOS co-integration

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284675A (ja) * 1991-03-13 1992-10-09 Ricoh Co Ltd 半導体装置の製造方法
JPH07161848A (ja) * 1993-12-06 1995-06-23 Toshiba Corp 不揮発性半導体記憶装置
JPH09162396A (ja) * 1995-12-11 1997-06-20 Nec Corp 半導体装置の製造方法
JPH10303141A (ja) * 1997-04-28 1998-11-13 Sony Corp 半導体装置及びその製造方法
JP2000058680A (ja) * 1998-08-04 2000-02-25 Nec Corp 半導体記憶装置
JP2000196071A (ja) * 1998-12-25 2000-07-14 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2000243926A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2001044138A (ja) * 1999-07-28 2001-02-16 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2002164355A (ja) * 2000-09-18 2002-06-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003124338A (ja) * 2001-10-09 2003-04-25 Sharp Corp 半導体装置及びその製造方法
JP2005123597A (ja) * 2003-09-22 2005-05-12 Internatl Business Mach Corp <Ibm> 薄スペーサｆｅｔのシリサイド前洗浄中の酸化物アンダーカットを回避する方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352620A (en) * 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
JPH03276729A (ja) * 1990-03-27 1991-12-06 Matsushita Electron Corp Ｍｏｓ型半導体装置およびその製造方法
JPH04158530A (ja) * 1990-10-23 1992-06-01 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
KR100190757B1 (ko) * 1995-06-30 1999-06-01 김영환 모스 전계 효과 트랜지스터 형성방법
JPH10321738A (ja) 1997-05-21 1998-12-04 Ricoh Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP2000091265A (ja) * 1998-09-08 2000-03-31 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2000114522A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP3464414B2 (ja) 1999-06-15 2003-11-10 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
US6268640B1 (en) * 1999-08-12 2001-07-31 International Business Machines Corporation Forming steep lateral doping distribution at source/drain junctions
JP2001237421A (ja) * 2000-02-24 2001-08-31 Toshiba Corp 半導体装置、ｓｒａｍおよびその製造方法
KR100393205B1 (ko) * 2000-05-30 2003-07-31 삼성전자주식회사 자기정렬 콘택구조를 가진 메모리영역과 샐리사이디드된듀얼 게이트 구조의 로직영역이 병합된 ｍｍｌ 반도체소자 및 그 제조방법
JP2002118177A (ja) * 2000-10-11 2002-04-19 Toshiba Corp 半導体装置及びその製造方法
JP4523194B2 (ja) 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2003023114A (ja) 2001-07-05 2003-01-24 Fujitsu Ltd 半導体集積回路装置およびその製造方法
TW546840B (en) 2001-07-27 2003-08-11 Hitachi Ltd Non-volatile semiconductor memory device
JP4628644B2 (ja) * 2001-10-04 2011-02-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100398874B1 (ko) * 2001-11-21 2003-09-19 삼성전자주식회사 티자형의 게이트 전극을 갖는 모스 트랜지스터 및 그 제조방법
JP2003204063A (ja) * 2002-01-10 2003-07-18 Toshiba Corp 半導体装置及びその製造方法
JP4237448B2 (ja) * 2002-05-22 2009-03-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6906360B2 (en) * 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284675A (ja) * 1991-03-13 1992-10-09 Ricoh Co Ltd 半導体装置の製造方法
JPH07161848A (ja) * 1993-12-06 1995-06-23 Toshiba Corp 不揮発性半導体記憶装置
JPH09162396A (ja) * 1995-12-11 1997-06-20 Nec Corp 半導体装置の製造方法
JPH10303141A (ja) * 1997-04-28 1998-11-13 Sony Corp 半導体装置及びその製造方法
JP2000058680A (ja) * 1998-08-04 2000-02-25 Nec Corp 半導体記憶装置
JP2000196071A (ja) * 1998-12-25 2000-07-14 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2000243926A (ja) * 1999-02-24 2000-09-08 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2001044138A (ja) * 1999-07-28 2001-02-16 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2002164355A (ja) * 2000-09-18 2002-06-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003124338A (ja) * 2001-10-09 2003-04-25 Sharp Corp 半導体装置及びその製造方法
JP2005123597A (ja) * 2003-09-22 2005-05-12 Internatl Business Mach Corp <Ibm> 薄スペーサｆｅｔのシリサイド前洗浄中の酸化物アンダーカットを回避する方法

Also Published As

Publication number Publication date
WO2005041307A1 (ja) 2005-05-06
EP1677359A1 (en) 2006-07-05
US20060163678A1 (en) 2006-07-27
AU2003275625A1 (en) 2005-05-11
JP4866609B2 (ja) 2012-02-01
CN1839479A (zh) 2006-09-27
EP1677359A4 (en) 2008-06-25
CN100461449C (zh) 2009-02-11
EP1986240A2 (en) 2008-10-29
US7511331B2 (en) 2009-03-31
EP1986240B1 (en) 2016-03-09
US20080142871A1 (en) 2008-06-19
EP1986240A3 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
JP4866609B2 (ja) 半導体装置の製造方法
JP5013050B2 (ja) 半導体装置の製造方法
JP5454543B2 (ja) 半導体装置の製造方法
JP2002110824A (ja) 半導体装置およびその製造方法
US8865546B2 (en) Method for manufacturing a non-volatile semiconductor memory device having contact plug formed on silicided source/drain region
US6784039B2 (en) Method to form self-aligned split gate flash with L-shaped wordline spacers
US8952536B2 (en) Semiconductor device and method of fabrication
US7176088B2 (en) Bitline structure and method for production thereof
WO2006117851A1 (ja) 半導体装置およびその製造方法
JP2004104125A (ja) 不揮発性メモリ装置の製造方法
US6380584B1 (en) Semiconductor memory device with single and double sidewall spacers
JP3963629B2 (ja) 半導体装置及びその製造方法
US6569735B2 (en) Manufacturing method for isolation on non-volatile memory
JP2003031702A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100725477B1 (ko) 반도체 장치와 반도체 장치의 제조 방법
JP2009064964A (ja) 不揮発性半導体記憶装置及びその製造方法
JP4918367B2 (ja) 半導体装置及びその製造方法
JP2004140208A (ja) 半導体記憶装置及びその製造方法
JP5794269B2 (ja) 半導体装置
JP2006324274A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2001284557A (ja) 不揮発性半導体記憶装置の製造方法
CN107731819A (zh) 制造半导体器件的方法
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法
JP4072353B2 (ja) 半導体メモリ装置及びその製造方法
JP2005057187A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4866609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees