JP4523194B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4523194B2 JP4523194B2 JP2001115501A JP2001115501A JP4523194B2 JP 4523194 B2 JP4523194 B2 JP 4523194B2 JP 2001115501 A JP2001115501 A JP 2001115501A JP 2001115501 A JP2001115501 A JP 2001115501A JP 4523194 B2 JP4523194 B2 JP 4523194B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating layer
- alignment
- damascene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000005530 etching Methods 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000003550 marker Substances 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 271
- 239000011229 interlayer Substances 0.000 description 41
- 239000010949 copper Substances 0.000 description 34
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 230000009977 dual effect Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 238000004380 ashing Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000000126 substance Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100379079 Emericella variicolor andA gene Proteins 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置とその製造方法に関し、特にダマシン配線を有する半導体装置とその製造方法に関する。
【0002】
【従来の技術】
半導体装置において、集積度の向上と共に、設計ルールは縮小されていく。絶縁層表面上にアルミニウム、タングステン等の表面メタル配線層を形成し、その上にレジストパターンを形成して表面メタル配線層を直接エッチングする方法は、技術的な限界が生じ始めている。
【0003】
エッチングで表面配線層をパターニングする方法に代り、層間絶縁層を先に形成し、配線用溝およびビア孔を層間絶縁層中にエッチングで形成し、配線用溝、ビア孔に配線材料を埋め込むダマシンプロセスが利用され始めている。ダマシンプロセスは、シリコン酸化膜に幅の狭い配線を形成するのに好適な方法である。
【0004】
また、配線材料としては、従来主に用いられたAlは、抵抗、エレクトロマイグレーションの面で限界があり、より低抵抗でエレクトロマイグレーション耐性の高いCuの利用が増加している。Cuは、エッチングでパターニングすることは困難であるが、ダマシンプロセスで配線を形成することができる。
【0005】
Cu配線は、Al配線よりも硬質であり、腐蝕性が高い性質を有する。例えば、Al配線の場合、大気中に放置していても、安定なAl2O3が表面に形成され、それ以上腐蝕を進行させない自己制限機能を有する。Cu配線の場合、大気中に放置するとCuOxを表面に形成するが、この酸化膜は自己制限機能が低く、腐蝕性が高い。
【0006】
また、Cu配線は硬質なため、従来のボンディング作業が困難となる。バンプ形成用プロセスやワイヤーボンディング用にAlのパッドを形成するプロセス等が利用される。これらは工程数の増加となり、コスト増大、欠陥率の増大、歩留まりの低下等を招く原因となる。
【0007】
【発明が解決しようとする課題】
配線形成工程としてダマシンプロセスが利用され始めているが、ダマシンプロセス固有の問題もある。
【0008】
本発明の目的は、ダマシンプロセスで作成するのに適した新規な多層配線構造を有する半導体装置を提供することである。
【0009】
本発明の他の目的は、多層配線構造を作成するのに適した新規な半導体装置の製造方法を提供することである。
【0010】
【課題を解決するための手段】
本発明の1観点によれば、
複数の半導体素子を有する半導体基板と、
前記半導体基板上方に形成された第2絶縁層と、
前記第2絶縁層の表面から形成され、第1の幅を有するダマシン配線用凹部と、
前記第2絶縁層の表面から形成され、前記第1の幅より大きい第2の幅を有する位置合わせ溝と、
前記ダマシン配線用凹部を埋め込んで形成され、前記第2絶縁層表面とほぼ面一の表面を有するCuダマシン配線と、
前記Cuダマシン配線と同一の配線層で前記位置合わせ溝内に形成され、第1の段差を残すCu位置合わせ配線パターンと、
前記第2絶縁層表面上に形成され、前記Cuダマシン配線に接続されたAl表面配線パターンと、
前記Al表面配線パターンと同一の表面配線層で前記Cu位置合わせ配線パターンの上に形成され、前記第1の段差を反映する第2の段差を有する第1Al位置合わせ表面配線パターンと、
前記第2絶縁層上に形成され、下層と電気的接続を有さない第2Al位置合わせ表面配線パターンと、
前記Al表面配線パターンと前記第1Al位置合わせ表面配線パターンと前記第2Al位置合わせ表面配線パターンとを覆い、前記第2絶縁層上に形成された第3絶縁層と
を有し、前記Cuダマシン配線の表面が、全て前記Al表面配線パターンで覆われている半導体装置
が提供される。
【0011】
本発明の他の観点によれば、
(a)複数の半導体素子を形成した半導体基板を含む下地上に第2の絶縁層を形成する工程と、
(b)前記第2の絶縁層の表面から第1の幅を有するダマシン配線用凹部と、第1の幅よりも大きい第2の幅を有する位置合わせ溝とを形成する工程と、
(c)前記ダマシン配線用凹部を平坦に埋め込むCuダマシン配線と、前記位置合わせ溝内に形成され、第1の段差を残すCu位置合わせ配線パターンとを形成する工程と、
(d)前記第2の絶縁層上に、前記位置合わせ溝上で前記第1の段差を反映する第2の段差を形成するAl表面配線層を形成する工程と、
(e)前記Al表面配線層上にレジスト膜を形成し、前記第2の段差を位置合わせ用マーカとして用いて該レジスト膜を露光、現像し、レジストパターンを形成する工程と、
(f)前記レジストパターンをエッチングマスクとし、前記Al表面配線層をエッチングして、前記Cuダマシン配線に接続されたAl表面配線パターンと、前記Cu位置合わせ配線パターン上に形成され、第2の段差を有する第1のAl位置合わせ表面配線パターンと、下層と電気的接続を有さない第2のAl位置合わせ表面配線パターンと、を形成する工程と、
(g)前記Al表面配線パターンと前記第1及び第2のAl位置合わせ表面配線パターンを覆って、第2の絶縁層上に第3の絶縁層を形成する工程と、
を含み、前記Cuダマシン配線の表面を、全て前記Al表面配線パターンで覆う半導体装置の製造方法
が提供される。
【0012】
ダマシン配線上に表面配線パターンを形成するためのプロセスをマスク1枚で行なうことができる。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。
【0014】
図1(A)〜(D)、図2(E)〜(H)、図3(I)〜(K)は、本発明の実施例による半導体装置の製造方法の主要工程を説明するための半導体基板の部分的断面図および平面図である。
【0015】
図1(A)に示すように、複数の半導体素子および一部の配線を形成した下地10の上に、例えば厚さ約50nmのSiN層で下層エッチングストッパ層s1、例えば厚さ約500nmのシリコン酸化層で下層第1層間絶縁層d1、例えば厚さ約50nmのSiN層で上層エッチングストッパ層s2、例えば厚さ約1100nmのシリコン酸化層で上層層間絶縁層d2を成膜する。なお、図中左側に回路パターン領域CPRを示し,右側に位置合わせマーク領域AMRを示す。回路パターン領域CPRでの下地10の構造は、例えば図5に示すような構造である。
【0016】
図5は、半導体集積回路装置の最上配線層以外の構成例を示す断面図である。シリコン基板110の表面には、シャロートレンチアイソレーションにより素子分離領域STIが形成され、活性領域が画定されている。図に示す構造においては、1つの活性領域内にnチャネルMOSトランジスタn‐MOSが形成され、他の活性領域内にpチャネルMOSトランジスタp‐MOSが形成されている。
【0017】
各トランジスタは、基板表面上に絶縁ゲート電極構造を有し、ゲート電極の両側の基板内にn型又はp型のソース/ドレイン領域111が形成されている。これらのソース/ドレイン領域は、上層配線に対し、下層の導電性領域となる。
【0018】
シリコン基板110表面上に第1エッチストッパ層112、第1層間絶縁膜115の積層が形成され、バリアメタル層119、主配線層120のデュアルダマシン第1配線構造が形成されている。これらのデュアルダマシン配線も、その上方に形成される配線に対しては下層の導電性領域となる。
【0019】
図においては、両端の導電性領域111上にそれぞれ引き出し配線構造が形成され、中央の2つの導電領域111上に相互を接続する他の配線構造が形成されている。すなわち、図に示す2つのMOSトランジスタは、コンプリメンタリMOS(CMOS)トランジスタを構成している。
【0020】
以上説明した第1配線層の上に、第2エッチストッパ層122、第2層間絶縁膜125の積層が形成され、この積層内に、第1配線層同様、バリアメタル層129、主配線層130のデュアルダマシン第2配線構造が形成されている。
【0021】
さらに上層には、第3エッチストッパ層132、第3層間絶縁膜135が積層され、この積層内にバリアメタル層139、主配線層140のデュアルダマシン第3配線構造が形成されている。
【0022】
さらに上層には、第4エッチストッパ層142、第4層間絶縁膜145の積層が形成され、この積層内にバリアメタル層149、主配線層150のデュアルダマシン第4配線構造が形成されている。下層デュアルダマシン配線構造の数は、任意に選択できる。
【0023】
このように、多層配線構造をデュアルダマシン配線構造を用いて形成することにより、高集積度で付随容量が小さく、配線抵抗の小さい配線構造を形成することができる。下層デュアルダマシン配線構造の表面を覆って、最上層デュアルダマシン配線構造用の下層エッチングストッパ層s1が形成されている。
【0024】
なお、1配線層当り1つのエッチングストッパ層と1つの層間絶縁膜を用いる場合を説明したが、後述するようにビア導電体および配線パターンのそれぞれに対してエッチングストッパ層と層間絶縁膜を形成してもよい。デュアルダマシン配線の代りにシングルダマシン配線を用いてもよい。
【0025】
図1(A)は、下地10の表面に露出した2つの配線w11、w12を示している。上層層間絶縁層d2の上に、ホトレジスト層PR1を塗布し、下層配線w11、w12等の有無を位置合わせマーカとして露光、現像してビア孔用開口voおよび位置合わせ溝用開口toを形成する。ビア孔用開口voは、下層配線w11上に位置合わせされている。位置合わせ溝用開口toは、下層に導電層パターンを有さない。
【0026】
図1(B)は、ホトレジストパターンの平面図を示す。ビア孔用開口voは、円筒状の開口である。位置合わせ溝用開口toは、位置合わせ作業を可能とするよう細長い溝の形状を有する。
【0027】
ホトレジストパターンPR1をエッチングマスクとして用い、上層層間絶縁層d2、上層エッチングストッパ層s2、下層層間絶縁層d1をエッチングし、下層エッチングストッパ層s1でエッチングを自動停止させる。その後、ホトレジストパターンをアッシングで除去する。
【0028】
図1(C)は、エッチング後の絶縁層の構造を示す。下層配線w11に位置合わせされ、下層エッチングストッパ層s1に達するビア孔vhと下層エッチングストッパ層s1に達する位置合わせ溝mt1が形成されている。なお、1本の位置合わせ溝mt1を図示したが、位置合わせ溝mt1は、たとえばX方向、Y方向それぞれに複数本形成することが好ましい。
【0029】
図1(D)に示すように、ビア孔vhと位置合わせ溝mt1が形成されている上層層間絶縁層d2上に次のホトレジストパターンPR2を形成する。ホトレジストパターンPR2は、配線溝用開口woと位置合わせ溝開口mo2を有する。ホトレジストパターンPR2の露光時に、位置合わせ溝mt1を位置合わせ用マーカとして用いる。
【0030】
直前のマスクで形成したマーカを用いることにより、引き続くマスク間の相対的位置合わせ誤差を低減することができる。すなわち、ホトレジストパターンPR1とPR2とを、共に下層配線w11、w12等をマーカとして位置合わせし、位置あわせ誤差が逆方向に生じた場合、ホトレジストパターンPR1とPR2との相対的位置合わせ誤差は2倍にもなる。
【0031】
これに対し、直前のマスクで形成したマーカを用いれば、相対的位置合わせ誤差は最大位置合わせ誤差以内となる。従って、ビア孔と配線溝のように関連の強いパターンを形成する場合は、直前のマスクで形成したマーカを用いることが好ましい。
【0032】
図2(E)に示すように、配線溝用開口woはビア孔vhを内包する細長い平面形状を有する。これに対し、位置合わせ溝用開口mo2は、関連するビア孔を有さず、幅の広い矩形平面形状を有する。回路パターン領域の配線溝用開口の幅は、位置合わせパターン領域の位置合わせ溝用開口の幅よりも小さくする。例えば、配線パターンの幅を1.5μm以下、たとえば1.4μmとし、位置合わせパターンの幅を4μm以上、たとえば5μmとする。
【0033】
図1(D)に示すように、先に形成したビア孔vh内に感光材を抜いたレジスト材料等で形成した保護有機詰物pfを詰め、ホトレジストパターンPR2をエッチングマスクとし、その下の上層層間絶縁層d2をエッチングする。上層エッチングストッパ層s2でエッチングを自動停止し、ホトレジストパターンPR2をアッシングで除去する。保護有機詰物pfもアッシングで除去される。アッシングで除去されないものを保護詰物とし、アッシングとは別工程で除去してもよい。
【0034】
図2(F)に示すように、配線溝wt、位置合わせ溝mt2内に露出したエッチングストッパ層s2、および位置合わせ溝mt1内に露出したエッチングストッパ層s1をエッチングで除去する。このようにして、回路パターン領域にはデュアルダマシン用凹部wt、vhが形成され、位置合わせパターン領域には位置合わせ溝mt2(およびmt1)が形成される。
【0035】
なお、下地表面が酸素によるダメージを受けない場合には、層間絶縁層d、エッチングストッパsを連続的にエッチングし、その後ホトレジストパターンを除去してもよい。
【0036】
図2(G)に示すように、配線溝wt、ビア孔vh、位置合わせ溝mt2等が形成された層間絶縁層d2の上に、配線層w2を等方的に形成する。配線層は積層構造でも単層構造でも良い。積層構造の場合は、主たる層を等方的に形成すればよい。
【0037】
図4(A)は、積層配線構造の例を示す。例えばスパッタリングにより厚さ約50nmのTiN層で第1バリアメタル層b1を、例えばメッキにより厚さ800nmのCu層で主配線層mw1を成膜する。スパッタリングでCuシード層sd1を形成した後、メッキでCuの主配線層mw1を形成してもよい。メッキは、等方的に成膜が進むため、底面からの成長と同時に側面からも成長が生じる。なお、等方的配線層の成膜方法として、化学気相堆積(CVD)を用いることもできる。
【0038】
なお、回路パターン領域の開口は幅1.4μmのため、両側面から堆積した配線層が700nm以上となった時、開口内はすべて埋め戻され、回路パターン領域上の配線層はほぼ平坦な表面を形成する。
【0039】
位置合わせパターン領域の位置合わせ用溝の幅は約5μmのため、約800nmの第1主配線層mw1を製膜しても、開口部には段差が形成されている。この段差は、次の工程において位置合わせ用マーカーとして利用することができる。
【0040】
図2(H)に示すように、層間絶縁層d2上に堆積した配線層w2を化学機械研磨(CMP)により除去する。回路パターン領域においては、配線溝、ビア孔内に配線パターンwp、ビア導電体vcが形成され、層間絶縁層d2表面とほぼ均一な表面が形成される。
【0041】
位置合わせパターン領域においては、層間絶縁層d2上の配線層w2が除去されるが、位置合わせ用溝内の導電パターンmc1には段差が残る。段差の肩部12が上層に転写され位置合わせマーカとして機能する。ここで、CMP後に段差を残すための条件を検討する。
【0042】
図6(A)は、CMP前の配線層の諸寸法を示す概略断面図である。層間絶縁層d2とエッチングストッパ層s2の厚さの和をDとする。その上に堆積する配線層w2の厚さの和をtとする。全体に均一に厚さtの配線層が形成されたとすると、位置合わせ用マーカーとして用いる溝部分には、深さDの凹部が形成されている。
【0043】
CMPにおいて、配線層最表面から化学的エッチング及び機械的研磨が行なわれるが、凹部内においては、機械的研磨は行なわれず、化学的エッチングのみが行なわれる。化学機械的研磨のエッチングレートをrとし、化学的なエッチングレートのみをe=r×cとすると、最表面から厚さtが化学機械的に研磨された時、凹部底面で進行する化学的エッチングは深さtc進む。
【0044】
化学的エッチングレートの化学機械的エッチングレートに対する比を1/2、1/3とすると、凹部底面は下方にt/2、t/3エッチングされる。凹部底面に残る配線層の厚さが、厚さD以下となれば、CMP終了後も段差は残る。
【0045】
図6(B)は、化学的エッチングレートが化学機械的エッチングレートの1/3および1/2である場合、CMP後に段差が残る領域と段差が残らない領域を示すグラフである。横軸は配線層堆積前に形成された溝の深さを単位Åで示し、縦軸は段差上に堆積された配線層の厚さを示す。位置合わせパターン領域に形成するマーカー用溝の寸法およびその上に堆積する配線層の厚さを、図6(B)に示す段差が残る領域に選択することにより、CMP後にも段差を残し、その後の工程において位置合わせ用マーカーとして利用することができる。
【0046】
このようにして、ダマシン配線を形成する工程において、同時に位置合わせ用マーカーを形成することができる。
【0047】
図3(I)に示すように、ダマシン配線を形成した層間絶縁層d2表面上に、表面配線層w3を異方的に又は等方的に形成する。異方的堆積を用いる場合、通常段差は上方に反映される。等方的堆積を用いる場合、段差が消滅しないように凹部寸法、堆積層の厚さ等を選択する。異方的体積を用いる場合も、段差が減少する可能性がある場合は、十分認識できる段差が残るように凹部寸法や堆積条件を選択する。このようにして、下層の肩部12が転写された肩部13が形成される。肩部13又は一対の肩部13の中央を位置合わせマーカとして用いることができる。表面配線層w3は、例えばボンディングパッドを形成するため、Al(Al合金を含む)層を主配線層とする。
【0048】
図4(B)は、表面配線層の構成例を示す。例えば厚さ約50nmのTiN層で下側バリアメタル層b2を、厚さ約800nmのAl層で主配線層mw2を、厚さ約50nmのTiN層で上側バリアメタル層b3を形成する。これらの各層は、例えばスパッタリングで成膜する。
【0049】
下側バリアメタル層b2は、ダマシン配線のCuと上に形成した主配線のAlとの固相拡散を防止する機能を有する。上側バリアメタル層b3表面には、下地の凹凸を反映した段差が形成される。
【0050】
図3(I)において、配線層w3の上に、ホトレジスト層を塗布し、露光現像することにより表面配線パターン形成用のレジストパターンPR3を形成する。レジストパターンPR3は、表面配線パターン用のパターンと共に、新たな位置合わせマーカー用パターンPR3mを含む。
【0051】
なお、レジストパターン形成の際、配線層w3表面に形成された段差の肩部13を位置合わせマーカーとして用いる。このようにして全面が高反射率の金属層に対して段差を利用して位置合わせを行なうことができる。
【0052】
レジストパターンPR3をエッチングマスクとし、配線層w3をエッチングする。回路パターン領域においては、ダマシン配線パターンwpを覆う表面配線パターンが形成され、位置合わせパターン領域においては、先の位置合わせ配線パターンmc1を覆う表面配線パターンmc2と新たな位置合わせ表面配線パターンmc3が形成される。
【0053】
なお、位置合わせ用パターンmc3は、平坦な表面を有し、肩部14を次の工程において位置合わせマーカーとして用いることができる。なお、パターンmc2を位置合わせマーカーとして用いることが可能な場合には、パターンmc3は省略してもよい。
【0054】
また、表面配線パターンwt、mc2は、ダマシン配線で形成された配線パターンwp、位置合わせ配線パターンmc1の上面を内包する形状を有する。ダマシン配線がCuを主配線層とする場合、Cuの表面が表面配線(そのうち特に下側バリアメタル層)により完全に覆われるため、後の工程においてCu層が腐蝕等を受けることが防止される。
【0055】
図3(J)に示すように、表面配線層を形成した層間絶縁層d2表面上に、例えば厚さ400nmのSiO2層で下層保護絶縁層16、その上に例えば厚さ300nmのSiN層で上層保護絶縁層17を成膜する。
【0056】
図3(K)に示すように、上層保護絶縁層17の上に、ホトレジスト層PR4を塗布し、例えばパッドを形成すべき領域に開口poを露光、現像する。このリソグラフィー工程において、位置合わせ表面配線パターンmc3又はmc2を位置合わせ用マーカーとして用いる。
【0057】
開口poを形成したレジストパターンPR4をエッチングマスクとし、その下の上層保護絶縁層17、下層保護絶縁層16をエッチングし、表面配線層wtを露出する。
【0058】
図4(C)に示すように、表面配線層w3が下側バリアメタル層b2、Al主配線層mw2、上側バリアメタル層b3の積層構造の場合、さらに上側バリアメタル層b3をエッチングし、Al主配線層mw2の表面を露出する。このようにして、Al表面を有するボンディングパッドが形成される。
【0059】
なお、同一の層構造を用い、配線やフューズを形成することもできる。フューズの場合、その上の下層層間絶縁層、上層層間絶縁層は、除去してもしなくてもよい。
【0060】
図7は、最上配線層により形成する配線、フューズ、ボンディングパッドの構成を概略的に示す。実線で示す領域がたとえばCu層mw1、TiN層b1で形成されたダマシン配線パターンw2(wp、mc1)である。一点鎖線で示された領域は、例えば下側バリアメタル層b2、主配線層mw2、上側バリアメタル層b3で形成された表面配線層w3である。
【0061】
表面配線層w3は、配線W、フューズF、ボンディングパッドBP、位置合わせマーカーAM2を構成している。なお、ボンディングパッドBPにおいては、上層の絶縁層が除去された開口部poが実効的なボンディングパッド領域となる。フューズFは、両側にダマシン配線と表面配線との積層、中央に表面配線のみの領域を有する。中央の表面配線を電流、レーザなどで断線することにより、電気的接続を断つことができる。配線領域Wは、ダマシン配線に表面配線を重ねることで抵抗を低減している。なお、図中右側に示した表面配線領域PCは、Cu層とTiN層で形成された位置合わせマーカーAM1の上面を覆い、Cuを保護する保護カバー層である。
【0062】
このような配線構造により、Cuを用いたダマシン配線上にAlを用いたボンディングパッド、フューズ等を作成することができる。また補助配線により抵抗を低減できる。
【0063】
ダマシン配線の形成と同時に位置合わせマーカー用の段差を形成する。又、表面配線形成と同時に位置合わせ表面配線パターンを形成する。従って、マスク数、工程数を増加させることなく、その上に形成するレジストパターンに対し位置合わせを行なうことができる。
【0064】
以上デュアルダマシン配線を用いる構成を説明した。同様の位置合わせマーカをシングルダマシン配線においても用いることができる。
【0065】
図8(A)に示すように、下地10上にエッチングストッパ層s1と下側層間絶縁層d1を成膜する。下側層間絶縁層d1上にホトレジスト層を塗布し、下地内の配線を位置合わせマーカとしてビア孔用開口vo、位置合わせ溝用開口mo1を有するレジストパターンPR1aを形成する。レジストパターンPR1aは、図1(B)に示したレジストパターンPR1同様の平面形状を有する。
【0066】
このホトレジストパターンPR1aをエッチングマスクとし、層間絶縁層d1をエッチングする。ホトレジストパターンPR1aをアッシングで除去した後、エッチングストッパ層s1をエッチングで除去する。
【0067】
図8(B)に示すように、TiNバリア層、Cu主配線層を堆積し、層間絶縁層d1表面上の不要配線層をCMPで除去し、ビア導電体vc、位置合わせ溝導電体mcを残す。
【0068】
図8(C)に示すように、下側層間絶縁層d1上に、上側エッチングストッパ層s2、上側層間絶縁層d2を堆積する。その上にホトレジスト層を塗布し、位置合わせ溝導電体mcを位置合わせマーカとして露光現像しホトレジストパターンPR2aを形成する。ホトレジストパターンPR2aは、図2(E)示したホトレジストパターンPR2同様の平面形状を有する。
【0069】
ホトレジストパターンPR2aをエッチングマスクとし、上側層間絶縁層d2をエッチングする。ホトレジストパターンPR2aをアッシングで除去した後、露出した上側エッチングストッパ層s2をエッチングで除去する。
【0070】
図8(D)に示すように、TiNバリア層、Cu層を堆積し、CMPで上側層間絶縁層d2上の不要部を除去する。回路パターン領域にビア導電体vcと配線パターンwpで形成されたシングルダマシン配線パターン、位置合わせパターン領域に段差を有する位置合わせ配線パターンmc1が形成される。この後は、図3(I)〜(K)の工程と同様である。
【0071】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。
【0072】
配線層としてCu、TiN、Alを用いる場合を説明したが、配線層は金、銀、銅、タングステン、アルミニウム、チタン、タンタル、モリブデン、ジルコニウム等の金属、アルミニウム銅等の金属合金、チタンナイトライド、タングステンナイトライド、タンタルナイトライド、モリブデンナイトライド等の金属化合物を用いて形成することができる。主配線層としては、金、銀、銅、タングステン、アルミニウム(アルミニウム合金を含む)等を用いることが好ましい。
【0073】
バリアメタル層としては、チタン、タンタル、モリブデン、チタンナイトライド、タンタルナイトライド、タングステンナイトライド、モリブデンナイトライド等を用いることができる。
【0074】
絶縁層としては、シリコン酸化物、フッ素添加シリコン酸化物、シリコンオキシナイトライド、シリコン窒化物、シリコンオキシカーバイド、無機化合物、有機化合物、ポーラス化合物等を用いることができる。エッチングストッパ層と層間絶縁層を用いる場合、エッチングストッパ層としては、シリコンナイトライド、シリコンカーバイド、シリコンオキシナイトライド等を用いることができる。
【0075】
銅配線を用いた高速動作可能な半導体集積回路装置を説明したが、デュアルダマシン配線はアルミニウム配線を高密度に形成するのにも有効である。高速動作の要求が緩和される場合、配線材料、層間絶縁膜材料等は、より広い範囲から選択できる。
【0076】
例えば層間絶縁膜は、シリコン酸化膜、弗素、燐、ボロン等を添加した添加物含有シリコン酸化膜、水素シルセスキオキサン(HSQ),テトラエトキシシラン(TEOS)など原料の異なるシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、シロキサン結合を有する無機化合物膜、有機化合物膜等から選択することができる。エッチングストッパ層として、シリコン窒化膜の他、シリコン酸化窒化膜、シリコンカーバイド(SiC,SiC:H)等を用いてもよい。
【0077】
その他種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【0078】
以下、本発明の特徴を付記する。
【0079】
(付記1) 複数の半導体素子を有する半導体基板と、
前記半導体基板上に形成された第2絶縁層と、
前記第2絶縁層の表面から形成され、第1の幅を有するダマシン配線用凹部と、
前記第2絶縁層の表面から形成され、前記第1の幅より大きい第2の幅を有する位置合わせ溝と、
前記ダマシン配線用凹部を埋め込んで形成され、前記第2絶縁層表面とほぼ面一の表面を有するダマシン配線と、
前記ダマシン配線と同一の配線層で前記位置合わせ溝内に形成され、第1の段差を形成する位置合わせ配線パターンと、
前記第2絶縁層表面上に形成され、前記ダマシン配線に接続された表面配線パターンと、
前記表面配線パターンと同一の表面配線層で前記位置合わせ配線パターンの上に形成され、前記第1の段差を反映する第2の段差を有する第1位置合わせ表面配線パターンと、
前記表面配線パターンと前記第1位置合わせ表面配線パターンとを覆い、前記第2絶縁層上に形成された第3絶縁層と
を有する半導体装置。
【0080】
(付記2) さらに、前記第2絶縁体層の下に形成された第1絶縁体層と、前記第1絶縁層中に埋め込まれ、第1絶縁層表面に露出した表面を有する下層ダマシン配線と
を有し、前記ダマシン配線用凹部が前記第1の幅を有する配線溝と、前記配線溝の底面から前記第2絶縁層の残りの厚さを貫通して前記下層ダマシン配線に達するように形成されたビア孔とを含む付記1記載の半導体装置。
【0081】
(付記3) 前記ダマシン配線の表面が、全て前記表面配線パターンで覆われている付記1又は2記載の半導体装置。
【0082】
(付記4) 前記第1位置合わせ配線パターンの表面が、全て前記位置合わせ表面配線パターンで覆われている付記1〜3のいずれか1項記載の半導体装置。
【0083】
(付記5) さらに、前記第2絶縁層上に形成され、下層と電気的接続を有さない第2位置合わせ表面配線パターンを有し、前記第3絶縁層が、前記表面配線パターンの一部表面上に開口を有する付記1〜4のいずれか1項記載の半導体装置。
【0084】
(付記6) 前記下層ダマシン配線およびダマシン配線が、それぞれ、第1バリアメタル層とその上に形成された第1主配線層の積層を含む付記1〜5のいずれか1項記載の半導体装置。
【0085】
(付記7) 前記表面配線層が、第2主配線層とその上に形成された第2バリアメタル層の積層を含む付記6記載の半導体装置。
【0086】
(付記8) 前記開口内で、前記第2バリアメタル層が除去されている付記7記載の半導体装置。
【0087】
(付記9) 前記第1主配線層が銅層を含み、前記第2主配線層が、アルミニウム層を含む付記7または8記載の半導体装置。
【0088】
(付記10) 前記表面配線パターンが、ボンディングパッド、又はフューズを構成する付記1〜9のいずれか1項記載の半導体装置。
【0089】
(付記11) 前記第1および第2絶縁層がエッチングストッパ層とその上の層間絶縁層とを含み、エッチングストッパ層が、シリコン窒化物、シリコンオキシカーバイド、これらの組合わせのいずれかを用いて形成されている付記1〜10のいずれか1項記載の半導体装置。
【0090】
(付記12) 複数の半導体素子を有する半導体基板と、
前記半導体基板上に形成された第1絶縁層と、
前記第1絶縁層中に埋め込まれ、第1絶縁層表面に露出した表面を有する下層ダマシン配線と、
前記第1絶縁層上に形成された第2絶縁層と、
前記第2絶縁層の表面から途中の深さまで形成された配線溝と、前記配線溝の底面から前記第2絶縁層の残りの厚さを貫通して前記下層ダマシン配線に達するように形成されたビア孔とを含むダマシン配線用凹部と、
前記ダマシン配線用凹部を埋め込んで形成され、前記第2絶縁層表面とほぼ面一の表面を有するダマシン配線と、
前記第2絶縁層表面上に形成され、前記ダマシン配線に接続された表面配線パターンと、
前記表面配線パターンを覆い、前記第2絶縁層上に形成された第3絶縁層と
を有する半導体装置。
【0091】
(付記13) 前記ダマシン配線の表面が、全て前記表面配線パターンで覆われている付記12記載の半導体装置。
【0092】
(付記14) 前記第3絶縁層が、前記表面配線パターンの一部表面上に開口を有する付記12又は13記載の半導体装置。
【0093】
(付記15) (a)複数の半導体素子を形成した半導体基板を含む下地上に第2の絶縁層を形成する工程と、
(b)前記第2の絶縁層の表面から第1の幅を有する配線溝と、第1の幅よりも大きい第2の幅を有する位置合わせ溝とを形成する工程と、
(c)前記配線溝を平坦に埋め込む第2のダマシン配線と、前記位置あわせ溝内に形成され、第1の段差を有する位置合わせ配線パターンとを形成する工程と、
(d)前記第2の絶縁層上に、前記位置合わせ溝上で前記第1の段差を反映する第2の段差を形成する表面配線層を形成する工程と、
(e)前記表面配線層上にレジスト膜を形成し、前記第2の段差を位置合わせ用マーカとして用いて該レジスト膜を露光、現像し、レジストパターンを形成する工程と、
(f)前記レジストパターンをエッチングマスクとし、前記表面配線層をエッチングして、前記配線パターンと接続された表面配線パターンを形成する工程とを含む半導体装置の製造方法。
【0094】
(付記16) 前記工程(c)が、前記第1の幅の1/2以上、かつ前記第2の幅の1/2以下の厚さの配線層を等方的に堆積する工程と、第2の絶縁層上の配線層をCMPにより除去する工程とを含む付記15記載の半導体装置の製造方法。
【0095】
(付記17) 前記工程(f)が、位置合わせ表面配線パターンも形成し、さらに、
(g)前記表面配線を覆って、第2の絶縁層上に第3の絶縁層を形成する工程と、
(h)前記位置合わせ表面配線パターンを位置合わせ用マーカとして用い、前記表面配線パターンの一部領域上の第3の絶縁層を除去する工程と
(x)前記工程(a)の前に、前記下地に第1ダマシン配線を埋め込んだ第1の絶縁層を形成する工程と
を含み、前記配線溝は、その下方に前記第1のダマシン配線に達するビア孔を有す付記15又は16記載の半導体装置の製造方法。
【0096】
(付記18) 前記工程(d)が、主配線層とその上の上側バリアメタル層との積層を含む表面配線層を形成し、前記工程(h)が前記上側バリアメタル層も除去する付記17記載の半導体装置の製造方法。
【0097】
(付記19) 前記工程(b)が、ビア孔を有する下層層間絶縁層と、前記ビア孔を埋めるビア導電体と、下層層間絶縁層の上に形成され、配線溝を有する上層層間絶縁層とを形成する付記15〜18のいずれか1項記載の半導体装置の製造方法。
【0098】
(付記20) 前記工程(b)が、第2の絶縁層にビア孔と位置合わせ用溝とを形成する工程と、第2の絶縁層上にレジスト膜を形成する工程と、前記位置合わせ用溝を位置あわせマーカとして用い、レジスト膜に配線溝及び位置合わせ溝用の開口を形成する工程とを含む付記15〜19のいずれか1項記載の半導体装置の製造方法。
【0099】
【発明の効果】
以上説明したように、本発明によれば、少ない工程数で多層ダマシン配線と表面配線とを有する半導体装置を作成することができる。
【0100】
ダマシン配線の上に、Al層を用いたボンディングパッド、フューズ等を作成することができる。配線パターンを同時に作成することもできる。
【図面の簡単な説明】
【図1】 本発明の実施例による半導体装置の製造工程を示す半導体基板の概略断面図および平面図である。
【図2】 本発明の実施例による半導体装置の製造工程を示す半導体基板の概略断面図および平面図である。
【図3】 本発明の実施例による半導体装置の製造工程を示す半導体基板の概略断面図である。
【図4】本発明の実施例による半導体装置の製造工程を示す半導体基板の概略断面図である。
【図5】 本発明の実施例による半導体装置の下層構造を概略的に示す断面図である。
【図6】 位置合わせ用マーカーに段差を形成するための条件を示す概略断面図及びグラフである。
【図7】 本発明の実施例による半導体装置の上面構造を示す平面図である。
【図8】 本発明の他の実施例による半導体装置の製造工程を示す半導体基板の断面図である。
【符号の説明】
10 下地
w 配線
s エッチングストッパ層
d 層間絶縁層
vo ビア孔用開口
mo 位置合わせ溝用開口
vh ビア孔
mt 位置合わせ溝
wo 配線溝用開口
pf 保護詰物
wt 配線溝
wp 配線パターン
mc位置合わせ配線パターン
b バリアメタル層
mw 主配線層
PR ホトレジストパターン
po パッド用開口
Claims (10)
- 複数の半導体素子を有する半導体基板と、
前記半導体基板上方に形成された第2絶縁層と、
前記第2絶縁層の表面から形成され、第1の幅を有するダマシン配線用凹部と、
前記第2絶縁層の表面から形成され、前記第1の幅より大きい第2の幅を有する位置合わせ溝と、
前記ダマシン配線用凹部を埋め込んで形成され、前記第2絶縁層表面とほぼ面一の表面を有するCuダマシン配線と、
前記Cuダマシン配線と同一の配線層で前記位置合わせ溝内に形成され、第1の段差を残すCu位置合わせ配線パターンと、
前記第2絶縁層表面上に形成され、前記Cuダマシン配線に接続されたAl表面配線パターンと、
前記Al表面配線パターンと同一の表面配線層で前記Cu位置合わせ配線パターンの上に形成され、前記第1の段差を反映する第2の段差を有する第1Al位置合わせ表面配線パターンと、
前記第2絶縁層上に形成され、下層と電気的接続を有さない第2Al位置合わせ表面配線パターンと、
前記Al表面配線パターンと前記第1Al位置合わせ表面配線パターンと前記第2Al位置合わせ表面配線パターンとを覆い、前記第2絶縁層上に形成された第3絶縁層と
を有し、前記Cuダマシン配線の表面が、全て前記Al表面配線パターンで覆われている半導体装置。 - さらに、前記第2絶縁層の下に形成された第1絶縁層と、
前記第1絶縁層中に埋め込まれ、第1絶縁層表面に露出した表面を有するCu下層ダマシン配線と
を有し、前記ダマシン配線用凹部が前記第1の幅を有する配線溝と、前記配線溝の底面から前記第2絶縁層の残りの厚さを貫通して前記Cu下層ダマシン配線に達するように形成されたビア孔とを含む請求項1記載の半導体装置。 - 前記Al表面配線パターンは、前記Cuダマシン配線の表面を内包する形状を有する請求項1又は2記載の半導体装置。
- 前記第3絶縁層が、前記Al表面配線パターンの一部表面上に開口を有する請求項1〜3のいずれか1項記載の半導体装置。
- 前記Al表面配線パターンが、第2主配線層とその上に形成された第2バリアメタル層の積層を含み、前記開口内で、前記第2バリアメタル層が除去されている請求項4記載の半導体装置。
- (a)複数の半導体素子を形成した半導体基板を含む下地上に第2の絶縁層を形成する工程と、
(b)前記第2の絶縁層の表面から第1の幅を有するダマシン配線用凹部と、第1の幅よりも大きい第2の幅を有する位置合わせ溝とを形成する工程と、
(c)前記ダマシン配線用凹部を平坦に埋め込むCuダマシン配線と、前記位置合わせ溝内に形成され、第1の段差を残すCu位置合わせ配線パターンとを形成する工程と、
(d)前記第2の絶縁層上に、前記位置合わせ溝上で前記第1の段差を反映する第2の段差を形成するAl表面配線層を形成する工程と、
(e)前記Al表面配線層上にレジスト膜を形成し、前記第2の段差を位置合わせ用マーカとして用いて該レジスト膜を露光、現像し、レジストパターンを形成する工程と、
(f)前記レジストパターンをエッチングマスクとし、前記Al表面配線層をエッチングして、前記Cuダマシン配線に接続されたAl表面配線パターンと、前記Cu位置合わせ配線パターン上に形成され、第2の段差を有する第1のAl位置合わせ表面配線パターンと、下層と電気的接続を有さない第2のAl位置合わせ表面配線パターンと、を形成する工程と、
(g)前記Al表面配線パターンと前記第1及び第2のAl位置合わせ表面配線パターンを覆って、第2の絶縁層上に第3の絶縁層を形成する工程と、
を含み、前記Cuダマシン配線の表面を、全て前記Al表面配線パターンで覆う半導体装置の製造方法。 - 前記工程(c)は、前記位置合わせ溝内において前記第2の絶縁層表面よりも低い表面を有するCu層をメッキする工程を含む請求項6記載の半導体装置の製造方法。
- さらに、
(h)前記第1のAl位置合わせ表面配線パターン又は第2のAl位置合わせ表面配線パターンを位置合わせ用マーカとして用い、前記表面配線パターンの一部領域上の第3の絶縁層を除去する工程と、
(x)前記工程(a)の前に、前記下地にCu下層ダマシン配線を埋め込んだ第1の絶縁層を形成する工程と
を含み、前記ダマシン配線用凹部は、その下方に前記第1のダマシン配線に達するビア孔を有する請求項6又は7記載の半導体装置の製造方法。 - 前記工程(d)が、前記Cuダマシン配線の表面を内包する形状を有するAl主配線層とその上の上側バリアメタル層との積層を含む表面配線層を形成し、前記工程(h)が前記上側バリアメタル層も除去する請求項8記載の半導体装置の製造方法。
- 前記工程(b)が、第2の絶縁層にビア孔と位置合わせ用溝とを形成する工程と、第2の絶縁層上にレジスト膜を形成する工程と、前記位置合わせ用溝を位置合わせマーカとして用い、レジスト膜に配線溝及び位置合わせ溝用の開口を形成する工程とを含む請求項7〜9のいずれか1項記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001115501A JP4523194B2 (ja) | 2001-04-13 | 2001-04-13 | 半導体装置とその製造方法 |
TW090121798A TW516177B (en) | 2001-04-13 | 2001-09-03 | A semiconductor device and a method of manufacturing the same |
US09/955,336 US6492734B2 (en) | 2001-04-13 | 2001-09-19 | Semiconductor device including damascene wiring and a manufacturing method thereof |
KR1020010061458A KR100671805B1 (ko) | 2001-04-13 | 2001-10-05 | 반도체 장치와 그 제조 방법 |
US10/242,623 US6689681B2 (en) | 2001-04-13 | 2002-09-13 | Semiconductor device and a method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001115501A JP4523194B2 (ja) | 2001-04-13 | 2001-04-13 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002313910A JP2002313910A (ja) | 2002-10-25 |
JP4523194B2 true JP4523194B2 (ja) | 2010-08-11 |
Family
ID=18966390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001115501A Expired - Fee Related JP4523194B2 (ja) | 2001-04-13 | 2001-04-13 | 半導体装置とその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6492734B2 (ja) |
JP (1) | JP4523194B2 (ja) |
KR (1) | KR100671805B1 (ja) |
TW (1) | TW516177B (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6657303B1 (en) * | 2000-12-18 | 2003-12-02 | Advanced Micro Devices, Inc. | Integrated circuit with low solubility metal-conductor interconnect cap |
TW531893B (en) * | 2001-03-13 | 2003-05-11 | Sanyo Electric Co | Semiconductor device and manufacture method therefor |
JP2003017520A (ja) * | 2001-06-28 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP4198906B2 (ja) * | 2001-11-15 | 2008-12-17 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
KR20030043446A (ko) * | 2001-11-28 | 2003-06-02 | 동부전자 주식회사 | 반도체소자 및 그 제조방법 |
US7183195B2 (en) | 2002-02-22 | 2007-02-27 | Samsung Electronics, Co., Ltd. | Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler |
JP3716218B2 (ja) * | 2002-03-06 | 2005-11-16 | 富士通株式会社 | 配線構造及びその形成方法 |
TWI300971B (en) * | 2002-04-12 | 2008-09-11 | Hitachi Ltd | Semiconductor device |
JP4250006B2 (ja) * | 2002-06-06 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US6849504B2 (en) * | 2002-06-27 | 2005-02-01 | Macronix International Co., Ltd | Method for fabricating flash memory |
US6780762B2 (en) | 2002-08-29 | 2004-08-24 | Micron Technology, Inc. | Self-aligned, integrated circuit contact and formation method |
US7048992B2 (en) * | 2003-02-05 | 2006-05-23 | Paratek Microwave, Inc. | Fabrication of Parascan tunable dielectric chips |
WO2005007034A1 (en) | 2003-07-08 | 2005-01-27 | The Children's Hospital Of Philadelphia | Steroid lipid-modified polyurethane as an implantable biomaterial, the preparation and uses thereof |
JP2005064226A (ja) * | 2003-08-12 | 2005-03-10 | Renesas Technology Corp | 配線構造 |
DE10337569B4 (de) * | 2003-08-14 | 2008-12-11 | Infineon Technologies Ag | Integrierte Anschlussanordnung und Herstellungsverfahren |
JP4866609B2 (ja) | 2003-10-23 | 2012-02-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
KR100519250B1 (ko) * | 2003-12-04 | 2005-10-06 | 삼성전자주식회사 | 반도체 소자의 금속배선용 패턴 형성방법 |
US7232731B2 (en) * | 2003-12-31 | 2007-06-19 | Dongbu Electronics Co., Ltd. | Method for fabricating transistor of semiconductor device |
KR100560941B1 (ko) * | 2004-01-09 | 2006-03-14 | 매그나칩 반도체 유한회사 | 고전압 소자의 금속 배선 형성 방법 |
EP2312174B1 (en) * | 2004-10-29 | 2012-05-23 | Hitachi Construction Machinery Co., Ltd. | Slide bearing with grease |
JP4476171B2 (ja) * | 2005-05-30 | 2010-06-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2007019188A (ja) * | 2005-07-06 | 2007-01-25 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP4959267B2 (ja) | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
JP2007299947A (ja) * | 2006-04-28 | 2007-11-15 | Toshiba Corp | 半導体装置の製造方法 |
US7291564B1 (en) * | 2006-04-28 | 2007-11-06 | Hewlett-Packard Development Company, L.P. | Method and structure for facilitating etching |
US7994639B2 (en) * | 2007-07-31 | 2011-08-09 | International Business Machines Corporation | Microelectronic structure including dual damascene structure and high contrast alignment mark |
JP5324829B2 (ja) * | 2008-06-05 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN103199057B (zh) * | 2013-03-14 | 2015-04-08 | 上海华力微电子有限公司 | 一组应用于双大马士革金属互连工艺的光掩模 |
US20150228538A1 (en) * | 2014-02-11 | 2015-08-13 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
KR20170134039A (ko) * | 2016-05-27 | 2017-12-06 | 삼성전자주식회사 | 수직형 메모리 장치 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271958A (ja) * | 1987-04-28 | 1988-11-09 | Matsushita Electric Ind Co Ltd | 多層配線形成方法 |
JPH01281722A (ja) * | 1988-05-07 | 1989-11-13 | Seiko Epson Corp | アライメント・マーク |
JPH0766200A (ja) * | 1993-08-24 | 1995-03-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH11238732A (ja) * | 1998-02-19 | 1999-08-31 | Sony Corp | 配線構造およびボンディングパッド開口の形成法 |
JPH11330381A (ja) * | 1998-05-13 | 1999-11-30 | Denso Corp | 半導体装置の製造方法 |
JP2000068269A (ja) * | 1998-08-24 | 2000-03-03 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2001060589A (ja) * | 1999-08-20 | 2001-03-06 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2002296760A (ja) * | 2001-04-02 | 2002-10-09 | Nec Corp | フォトマスク及びそれを用いた半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267336A (ja) | 1992-03-18 | 1993-10-15 | Toshiba Corp | 位置合わせマークを用いた配線層の形成方法 |
JPH07283302A (ja) * | 1994-04-05 | 1995-10-27 | Kawasaki Steel Corp | 半導体集積回路装置の製造方法 |
US6333519B1 (en) * | 1998-08-12 | 2001-12-25 | Canon Kabushiki Kaisha | Semiconductor apparatus process for production thereof and liquid crystal apparatus |
TW439204B (en) * | 1998-09-18 | 2001-06-07 | Ibm | Improved-reliability damascene interconnects and process of manufacture |
KR20000043052A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
JP2000306822A (ja) | 1999-04-26 | 2000-11-02 | Hitachi Ltd | 半導体装置の製造方法 |
JP4094174B2 (ja) * | 1999-06-04 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2001
- 2001-04-13 JP JP2001115501A patent/JP4523194B2/ja not_active Expired - Fee Related
- 2001-09-03 TW TW090121798A patent/TW516177B/zh not_active IP Right Cessation
- 2001-09-19 US US09/955,336 patent/US6492734B2/en not_active Expired - Lifetime
- 2001-10-05 KR KR1020010061458A patent/KR100671805B1/ko active IP Right Grant
-
2002
- 2002-09-13 US US10/242,623 patent/US6689681B2/en not_active Expired - Lifetime
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271958A (ja) * | 1987-04-28 | 1988-11-09 | Matsushita Electric Ind Co Ltd | 多層配線形成方法 |
JPH01281722A (ja) * | 1988-05-07 | 1989-11-13 | Seiko Epson Corp | アライメント・マーク |
JPH0766200A (ja) * | 1993-08-24 | 1995-03-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH11238732A (ja) * | 1998-02-19 | 1999-08-31 | Sony Corp | 配線構造およびボンディングパッド開口の形成法 |
JPH11330381A (ja) * | 1998-05-13 | 1999-11-30 | Denso Corp | 半導体装置の製造方法 |
JP2000068269A (ja) * | 1998-08-24 | 2000-03-03 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2001060589A (ja) * | 1999-08-20 | 2001-03-06 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2002296760A (ja) * | 2001-04-02 | 2002-10-09 | Nec Corp | フォトマスク及びそれを用いた半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20020149109A1 (en) | 2002-10-17 |
KR100671805B1 (ko) | 2007-01-19 |
TW516177B (en) | 2003-01-01 |
KR20020079332A (ko) | 2002-10-19 |
US20030015802A1 (en) | 2003-01-23 |
US6689681B2 (en) | 2004-02-10 |
US6492734B2 (en) | 2002-12-10 |
JP2002313910A (ja) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4523194B2 (ja) | 半導体装置とその製造方法 | |
JP4250006B2 (ja) | 半導体装置及びその製造方法 | |
JP4858895B2 (ja) | 半導体装置の製造方法 | |
JP4118029B2 (ja) | 半導体集積回路装置とその製造方法 | |
JP2910713B2 (ja) | 半導体装置の製造方法 | |
US8759192B2 (en) | Semiconductor device having wiring and capacitor made by damascene method and its manufacture | |
KR20030053055A (ko) | 반도체 장치의 상호 접속 구조체 형성 방법 | |
US20100155949A1 (en) | Low cost process flow for fabrication of metal capping layer over copper interconnects | |
US20020084526A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
JP2006253645A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3588582B2 (ja) | 半導体装置の製造方法 | |
JP4278497B2 (ja) | 半導体装置の製造方法 | |
US20120309164A1 (en) | Method for manufacturing semiconductor device | |
KR20140052731A (ko) | 반도체 장치 및 이의 형성 방법 | |
JP2009200256A (ja) | 半導体装置の製造方法 | |
JP4211910B2 (ja) | 半導体装置の製造方法 | |
CN101419935B (zh) | 半导体器件中的金属线及其制造方法 | |
KR100613283B1 (ko) | 반도체 소자의 배선 형성방법 | |
JP4376030B2 (ja) | Mim容量素子を備えた半導体装置の製造方法 | |
JP2007299939A (ja) | 半導体装置 | |
CN116936523A (zh) | 半导体器件 | |
KR100778852B1 (ko) | 반도체 소자 및 그 제조방법 | |
CN111261579A (zh) | 电子元件及其制造方法 | |
JPWO2006126536A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100527 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4523194 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140604 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |